JPH10312999A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH10312999A JPH10312999A JP12379497A JP12379497A JPH10312999A JP H10312999 A JPH10312999 A JP H10312999A JP 12379497 A JP12379497 A JP 12379497A JP 12379497 A JP12379497 A JP 12379497A JP H10312999 A JPH10312999 A JP H10312999A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- chip
- region
- film
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 58
- 238000004519 manufacturing process Methods 0.000 title claims description 14
- 239000000758 substrate Substances 0.000 claims abstract description 36
- 229910052751 metal Inorganic materials 0.000 claims abstract description 16
- 239000002184 metal Substances 0.000 claims abstract description 16
- 238000000034 method Methods 0.000 claims abstract description 11
- 230000001681 protective effect Effects 0.000 claims abstract description 8
- 238000000059 patterning Methods 0.000 claims description 7
- 238000005530 etching Methods 0.000 abstract description 15
- 229910000838 Al alloy Inorganic materials 0.000 abstract description 13
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 abstract description 7
- 238000007689 inspection Methods 0.000 abstract description 3
- 230000001788 irregular Effects 0.000 abstract 1
- 229920001721 polyimide Polymers 0.000 description 22
- 239000010410 layer Substances 0.000 description 15
- 239000004642 Polyimide Substances 0.000 description 8
- 238000002161 passivation Methods 0.000 description 7
- 238000007796 conventional method Methods 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 235000012431 wafers Nutrition 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000009795 derivation Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【課題】 スクライブ部やヒューズ部等の表面が凹凸に
ならず、後の検査工程においてアライメント不良を防止
する。 【解決手段】 半導体基板４に金属配線層６を形成し、
チップが形成されない領域を含む半導体基板４表面全体
に表面保護膜８を形成した後、表面保護膜８の所望の箇
所を開口するためのパターニング時に、半導体基板４上
のチップの無い領域の開口率が一定の割合以下となるよ
うにパターニングする。このように、半導体基板４上の
チップの無い領域の開口率が一定の割合以下となるよう
にパターニングするので、表面保護膜８の所望の箇所を
開口するエッチングの範囲が小さくなり、金属配線層６
を形成しているアルミニウム合金やその上層にある反射
防止を目的としたＴｉＮ膜の一部またはその一部がエッ
チングガスと反応したものが、スクライブ部やヒューズ
部の上に落下することを抑制できる。
ならず、後の検査工程においてアライメント不良を防止
する。 【解決手段】 半導体基板４に金属配線層６を形成し、
チップが形成されない領域を含む半導体基板４表面全体
に表面保護膜８を形成した後、表面保護膜８の所望の箇
所を開口するためのパターニング時に、半導体基板４上
のチップの無い領域の開口率が一定の割合以下となるよ
うにパターニングする。このように、半導体基板４上の
チップの無い領域の開口率が一定の割合以下となるよう
にパターニングするので、表面保護膜８の所望の箇所を
開口するエッチングの範囲が小さくなり、金属配線層６
を形成しているアルミニウム合金やその上層にある反射
防止を目的としたＴｉＮ膜の一部またはその一部がエッ
チングガスと反応したものが、スクライブ部やヒューズ
部の上に落下することを抑制できる。
Description
【０００１】
【発明の属する技術分野】この発明は、特に冗長用ヒュ
ーズと外部導出用パッドの信頼性の向上を図った半導体
装置の製造方法に関するものである。
ーズと外部導出用パッドの信頼性の向上を図った半導体
装置の製造方法に関するものである。
【０００２】
【従来の技術】図２は、電気ヒューズを含む半導体装置
の従来の製造方法を示した図である。図２を用いて従来
の半導体装置の製造方法を説明する。半導体基板４上の
層間絶縁膜５上にアルミニウム合金膜を堆積した後、従
来の写真食刻法により、金属配線層６を形成する。その
後、パッシベーション膜７として、プラズマ化学気相堆
積法（Chemical Vapor Deposition ）により、シリコ
ン窒化膜を形成する。その後、パッケージ材料から放出
される放射線を遮る目的で、ポリイミド膜８を形成す
る。このポリイミド膜８は、パッド部のパシベーション
膜７の開口マスクを兼ねており、開口部は従来のフォト
リソグラフィー法により形成される。このとき、図３に
示すように、ポリイミドはネガ型であり、チップ以外の
ウェハ上はスループットの観点から露光せずポリイミド
膜８は残さない。その後、通常のドライエッチング法に
より、パシベーション膜７を除去する。図中の１はチッ
プのある領域でポリイミドの残っている領域で斜線で示
し、３はチップの無い領域でポリイミドの残っていない
領域である。なお、これらの内容は、特願平７−１５０
２０１号公報や、特願平７−１０６１０４号公報に記述
されている。
の従来の製造方法を示した図である。図２を用いて従来
の半導体装置の製造方法を説明する。半導体基板４上の
層間絶縁膜５上にアルミニウム合金膜を堆積した後、従
来の写真食刻法により、金属配線層６を形成する。その
後、パッシベーション膜７として、プラズマ化学気相堆
積法（Chemical Vapor Deposition ）により、シリコ
ン窒化膜を形成する。その後、パッケージ材料から放出
される放射線を遮る目的で、ポリイミド膜８を形成す
る。このポリイミド膜８は、パッド部のパシベーション
膜７の開口マスクを兼ねており、開口部は従来のフォト
リソグラフィー法により形成される。このとき、図３に
示すように、ポリイミドはネガ型であり、チップ以外の
ウェハ上はスループットの観点から露光せずポリイミド
膜８は残さない。その後、通常のドライエッチング法に
より、パシベーション膜７を除去する。図中の１はチッ
プのある領域でポリイミドの残っている領域で斜線で示
し、３はチップの無い領域でポリイミドの残っていない
領域である。なお、これらの内容は、特願平７−１５０
２０１号公報や、特願平７−１０６１０４号公報に記述
されている。
【０００３】
【発明が解決しようとする課題】ところがこのような従
来の技術では、スクライブ部や、ヒューズ部の表面が凸
凹になってしまい、外観上の問題だけでなく後の検査工
程において、アライメント不良を起こしたりすることが
わかった。その原因は、パシベーション膜７の開口をす
るエッチングの際に金属配線層６を形成しているアルミ
ニウム合金やその上層にある、反射防止を目的としたＴ
ｉＮ膜が露出すると、その一部または、一部がエッチン
グガスと反応したものがスクライブ部やヒューズ部の上
に落下し、それがエッチングマスクとなって表面が凸凹
になるものと推測される。
来の技術では、スクライブ部や、ヒューズ部の表面が凸
凹になってしまい、外観上の問題だけでなく後の検査工
程において、アライメント不良を起こしたりすることが
わかった。その原因は、パシベーション膜７の開口をす
るエッチングの際に金属配線層６を形成しているアルミ
ニウム合金やその上層にある、反射防止を目的としたＴ
ｉＮ膜が露出すると、その一部または、一部がエッチン
グガスと反応したものがスクライブ部やヒューズ部の上
に落下し、それがエッチングマスクとなって表面が凸凹
になるものと推測される。
【０００４】したがって、この発明の目的は、スクライ
ブ部やヒューズ部等の表面が凹凸にならず、後の検査工
程においてアライメント不良を起こすことがない半導体
装置およびその製造方法を提供することである。
ブ部やヒューズ部等の表面が凹凸にならず、後の検査工
程においてアライメント不良を起こすことがない半導体
装置およびその製造方法を提供することである。
【０００５】
【課題を解決するための手段】請求項１記載の半導体装
置は、半導体基板と、この半導体基板に形成された金属
配線層と、所望の箇所に開口部を有するように半導体基
板表面全体に形成された表面保護膜とを備えた半導体装
置であって、半導体基板上のチップの無い領域に表面保
護膜が形成されていることを特徴とする。
置は、半導体基板と、この半導体基板に形成された金属
配線層と、所望の箇所に開口部を有するように半導体基
板表面全体に形成された表面保護膜とを備えた半導体装
置であって、半導体基板上のチップの無い領域に表面保
護膜が形成されていることを特徴とする。
【０００６】このように、半導体基板上のチップの無い
領域に表面保護膜が形成されているので、製造時におい
て表面保護膜の所望の箇所を開口するエッチングの範囲
が小さくなり、金属配線層を形成しているアルミニウム
合金やその上層にある、反射防止を目的としたＴｉＮ膜
の一部またはその一部がエッチングガスと反応したもの
が、スクライブ部やヒューズ部の上に落下することを抑
制できる。このため、スクライブ部やヒューズ部の表面
に凹凸がなくなる。
領域に表面保護膜が形成されているので、製造時におい
て表面保護膜の所望の箇所を開口するエッチングの範囲
が小さくなり、金属配線層を形成しているアルミニウム
合金やその上層にある、反射防止を目的としたＴｉＮ膜
の一部またはその一部がエッチングガスと反応したもの
が、スクライブ部やヒューズ部の上に落下することを抑
制できる。このため、スクライブ部やヒューズ部の表面
に凹凸がなくなる。
【０００７】請求項２記載の半導体装置の製造方法は、
半導体基板に金属配線層を形成し、チップが形成されな
い領域を含む半導体基板表面全体に表面保護膜を形成し
た後、表面保護膜の所望の箇所を開口するためのパター
ニング時に、半導体基板上のチップの無い領域の開口率
が一定の割合以下となるようにパターニングすることを
特徴とする。
半導体基板に金属配線層を形成し、チップが形成されな
い領域を含む半導体基板表面全体に表面保護膜を形成し
た後、表面保護膜の所望の箇所を開口するためのパター
ニング時に、半導体基板上のチップの無い領域の開口率
が一定の割合以下となるようにパターニングすることを
特徴とする。
【０００８】このように、半導体基板上のチップの無い
領域の開口率が一定の割合以下となるようにパターニン
グするので、表面保護膜の所望の箇所を開口するエッチ
ングの範囲が小さくなり、金属配線層を形成しているア
ルミニウム合金やその上層にある反射防止を目的とした
ＴｉＮ膜の一部またはその一部がエッチングガスと反応
したものが、スクライブ部やヒューズ部の上に落下する
ことを抑制できる。このため、スクライブ部やヒューズ
部の表面に凹凸がなくなり、外観上も問題なく、後の工
程においてもアライメント不良が発生しなくなる。ま
た、スループットの観点から半導体基板上のチップの無
い領域は開口しているほうがよいので、開口しないこと
による上記効果と鑑みて開口率が一定の割合以下とする
ことが望ましい。
領域の開口率が一定の割合以下となるようにパターニン
グするので、表面保護膜の所望の箇所を開口するエッチ
ングの範囲が小さくなり、金属配線層を形成しているア
ルミニウム合金やその上層にある反射防止を目的とした
ＴｉＮ膜の一部またはその一部がエッチングガスと反応
したものが、スクライブ部やヒューズ部の上に落下する
ことを抑制できる。このため、スクライブ部やヒューズ
部の表面に凹凸がなくなり、外観上も問題なく、後の工
程においてもアライメント不良が発生しなくなる。ま
た、スループットの観点から半導体基板上のチップの無
い領域は開口しているほうがよいので、開口しないこと
による上記効果と鑑みて開口率が一定の割合以下とする
ことが望ましい。
【０００９】請求項３記載の半導体装置の製造方法は、
請求項２において、半導体基板上のチップの無い領域の
開口率を２５％以下とした。チップ面積が小さいほど開
口率が大きいことになるが、最小のチップ面積の場合の
開口率が２５％なので、これ以下にする必要がある。
請求項２において、半導体基板上のチップの無い領域の
開口率を２５％以下とした。チップ面積が小さいほど開
口率が大きいことになるが、最小のチップ面積の場合の
開口率が２５％なので、これ以下にする必要がある。
【００１０】
【発明の実施の形態】この発明の実施の形態の半導体装
置およびその製造方法を図１に基づいて説明する。図１
はこの発明の実施の形態の半導体装置の概念図である。
半導体装置は、図２の従来例と同様に半導体基板４と、
この半導体基板４に形成された金属配線層６と、所望の
箇所に開口部を有するように半導体基板４の表面全体に
形成されたポリイミド膜（表面保護膜）８とを備えてい
る。金属配線層６には冗長用ヒューズ等の冗長回路と外
部導出用パッド等が設けてある。また、図１に示すよう
に、半導体基板４上のチップの無い領域にポリイミド膜
８が形成されている。図中の１はチップのある領域でポ
リイミドの残っている領域、２はチップのない領域でポ
リイミドの残っている領域であり、共に斜線で示した。
置およびその製造方法を図１に基づいて説明する。図１
はこの発明の実施の形態の半導体装置の概念図である。
半導体装置は、図２の従来例と同様に半導体基板４と、
この半導体基板４に形成された金属配線層６と、所望の
箇所に開口部を有するように半導体基板４の表面全体に
形成されたポリイミド膜（表面保護膜）８とを備えてい
る。金属配線層６には冗長用ヒューズ等の冗長回路と外
部導出用パッド等が設けてある。また、図１に示すよう
に、半導体基板４上のチップの無い領域にポリイミド膜
８が形成されている。図中の１はチップのある領域でポ
リイミドの残っている領域、２はチップのない領域でポ
リイミドの残っている領域であり、共に斜線で示した。
【００１１】つぎに、この半導体装置の製造方法につい
て説明する。ポリイミド膜８の形成までは、従来方法と
同様である。すなわち、半導体基板４上の層間絶縁膜５
上にアルミニウム合金膜を堆積した後、写真食刻法によ
り、金属配線層６を形成する。その後、パッシベーショ
ン膜７として、プラズマ化学気相堆積法により、シリコ
ン窒化膜を形成する。その後、パッケージ材料から放出
される放射線を遮る目的で、ポリイミド膜８を形成す
る。このポリイミド膜８は、パッド部のパシベーション
膜７の開口マスクを兼ねており、開口部はフォトリソグ
ラフィー法により所望の箇所を開口するようにパターニ
ング形成する。
て説明する。ポリイミド膜８の形成までは、従来方法と
同様である。すなわち、半導体基板４上の層間絶縁膜５
上にアルミニウム合金膜を堆積した後、写真食刻法によ
り、金属配線層６を形成する。その後、パッシベーショ
ン膜７として、プラズマ化学気相堆積法により、シリコ
ン窒化膜を形成する。その後、パッケージ材料から放出
される放射線を遮る目的で、ポリイミド膜８を形成す
る。このポリイミド膜８は、パッド部のパシベーション
膜７の開口マスクを兼ねており、開口部はフォトリソグ
ラフィー法により所望の箇所を開口するようにパターニ
ング形成する。
【００１２】このとき、ポリイミド膜８はネガ型であ
り、チップの存在しない領域にも露光し、ポリイミド膜
８の残っている領域２が存在するようにする。また、図
１ではチップの無い領域全域にポリイミド膜８が残って
いるが、パターニング時に、半導体基板４上のチップの
無い領域の開口率が一定の割合以下となるようにパター
ニングしてもよい。その割合については以下の様にな
る。スクライブレーンとして幅１６０μｍ程度のもの、
ウェハ内のすべての領域に露光することを想定した場
合、チップ面積が小さいほど開口率が大きいことにな
る。例えば、チップ面積が１ｍｍ×１ｍｍの場合、約２
５％である。また、１０ｍｍ×１０ｍｍの場合に３．１
％、２０ｍｍ×２０ｍｍの場合に１．６％、５０ｍｍ2
の場合に４．３％となる。実際にハンドリング可能なチ
ップ面積は、１ｍｍ2 程度のものまでなので、開口率と
しては２５％以下である必要がある。但し、１０％以下
であることが好ましい。
り、チップの存在しない領域にも露光し、ポリイミド膜
８の残っている領域２が存在するようにする。また、図
１ではチップの無い領域全域にポリイミド膜８が残って
いるが、パターニング時に、半導体基板４上のチップの
無い領域の開口率が一定の割合以下となるようにパター
ニングしてもよい。その割合については以下の様にな
る。スクライブレーンとして幅１６０μｍ程度のもの、
ウェハ内のすべての領域に露光することを想定した場
合、チップ面積が小さいほど開口率が大きいことにな
る。例えば、チップ面積が１ｍｍ×１ｍｍの場合、約２
５％である。また、１０ｍｍ×１０ｍｍの場合に３．１
％、２０ｍｍ×２０ｍｍの場合に１．６％、５０ｍｍ2
の場合に４．３％となる。実際にハンドリング可能なチ
ップ面積は、１ｍｍ2 程度のものまでなので、開口率と
しては２５％以下である必要がある。但し、１０％以下
であることが好ましい。
【００１３】この実施の形態によれば、半導体基板４上
のチップの無い領域にポリイミド膜８が形成されている
ので、ポリイミド膜８の所望の箇所を開口するエッチン
グの範囲が小さくなり、金属配線層６を形成しているア
ルミニウム合金やその上層にある反射防止を目的とした
ＴｉＮ膜の一部またはその一部がエッチングガスと反応
したものが、スクライブ部やヒューズ部の上に落下する
ことを抑制できる。このため、スクライブ部やヒューズ
部の表面に凹凸がなくなり、外観上も問題なく、後の工
程においてもアライメント不良が発生しなくなる。
のチップの無い領域にポリイミド膜８が形成されている
ので、ポリイミド膜８の所望の箇所を開口するエッチン
グの範囲が小さくなり、金属配線層６を形成しているア
ルミニウム合金やその上層にある反射防止を目的とした
ＴｉＮ膜の一部またはその一部がエッチングガスと反応
したものが、スクライブ部やヒューズ部の上に落下する
ことを抑制できる。このため、スクライブ部やヒューズ
部の表面に凹凸がなくなり、外観上も問題なく、後の工
程においてもアライメント不良が発生しなくなる。
【００１４】
【発明の効果】この発明の請求項１記載の半導体装置に
よれば、半導体基板上のチップの無い領域に表面保護膜
が形成されているので、製造時において表面保護膜の所
望の箇所を開口するエッチングの範囲が小さくなり、金
属配線層を形成しているアルミニウム合金やその上層に
ある、反射防止を目的としたＴｉＮ膜の一部またはその
一部がエッチングガスと反応したものが、スクライブ部
やヒューズ部の上に落下することを抑制できる。このた
め、スクライブ部やヒューズ部の表面に凹凸がなくな
る。
よれば、半導体基板上のチップの無い領域に表面保護膜
が形成されているので、製造時において表面保護膜の所
望の箇所を開口するエッチングの範囲が小さくなり、金
属配線層を形成しているアルミニウム合金やその上層に
ある、反射防止を目的としたＴｉＮ膜の一部またはその
一部がエッチングガスと反応したものが、スクライブ部
やヒューズ部の上に落下することを抑制できる。このた
め、スクライブ部やヒューズ部の表面に凹凸がなくな
る。
【００１５】この発明の請求項２記載の半導体装置の製
造方法によれば、半導体基板上のチップの無い領域の開
口率が一定の割合以下となるようにパターニングするの
で、表面保護膜の所望の箇所を開口するエッチングの範
囲が小さくなり、金属配線層を形成しているアルミニウ
ム合金やその上層にある反射防止を目的としたＴｉＮ膜
の一部またはその一部がエッチングガスと反応したもの
が、スクライブ部やヒューズ部の上に落下することを抑
制できる。このため、スクライブ部やヒューズ部の表面
に凹凸がなくなり、外観上も問題なく、後の工程におい
てもアライメント不良が発生しなくなる。また、スルー
プットの観点から半導体基板上のチップの無い領域は開
口しているほうがよいので、開口しないことによる上記
効果と鑑みて開口率が一定の割合以下とすることが望ま
しい。その割合については以下の様になる。スクライブ
レーンとして幅１６０μｍ程度のもの、ウェハ内のすべ
ての領域に露光することを想定した場合、チップ面積が
小さいほど開口率が大きいことになる。例えば、チップ
面積が１ｍｍ×１ｍｍの場合、約２５％である。また、
１０ｍｍ×１０ｍｍの場合に３．１％、２０ｍｍ×２０
ｍｍの場合に１．６％、５０ｍｍ2 の場合に４．３％と
なる。実際にハンドリング可能なチップ面積は、１ｍｍ
2 程度のものまでなので、開口率としては２５％以下で
ある必要がある。但し、１０％以下であることが好まし
い。
造方法によれば、半導体基板上のチップの無い領域の開
口率が一定の割合以下となるようにパターニングするの
で、表面保護膜の所望の箇所を開口するエッチングの範
囲が小さくなり、金属配線層を形成しているアルミニウ
ム合金やその上層にある反射防止を目的としたＴｉＮ膜
の一部またはその一部がエッチングガスと反応したもの
が、スクライブ部やヒューズ部の上に落下することを抑
制できる。このため、スクライブ部やヒューズ部の表面
に凹凸がなくなり、外観上も問題なく、後の工程におい
てもアライメント不良が発生しなくなる。また、スルー
プットの観点から半導体基板上のチップの無い領域は開
口しているほうがよいので、開口しないことによる上記
効果と鑑みて開口率が一定の割合以下とすることが望ま
しい。その割合については以下の様になる。スクライブ
レーンとして幅１６０μｍ程度のもの、ウェハ内のすべ
ての領域に露光することを想定した場合、チップ面積が
小さいほど開口率が大きいことになる。例えば、チップ
面積が１ｍｍ×１ｍｍの場合、約２５％である。また、
１０ｍｍ×１０ｍｍの場合に３．１％、２０ｍｍ×２０
ｍｍの場合に１．６％、５０ｍｍ2 の場合に４．３％と
なる。実際にハンドリング可能なチップ面積は、１ｍｍ
2 程度のものまでなので、開口率としては２５％以下で
ある必要がある。但し、１０％以下であることが好まし
い。
【００１６】請求項３では、上記のようにチップ面積が
小さいほど開口率が大きいことになるが、最小のチップ
面積の場合の開口率が２５％なので、これ以下にする必
要がある。
小さいほど開口率が大きいことになるが、最小のチップ
面積の場合の開口率が２５％なので、これ以下にする必
要がある。
【図１】この発明の実施の形態の半導体装置の簡略平面
図である。
図である。
【図２】従来の半導体装置の断面図である。
【図３】従来の半導体装置の簡略平面図である。
１ チップのある領域でポリイミドの残っている領域 ２ チップのない領域でポリイミドの残っている領域 ３ チップのない領域でポリイミドの残っていない領域 ４ 半導体基板 ５ 層間絶縁膜 ６ 金属配線層 ７ パシベーション膜 ８ ポリイミド膜
Claims (3)
- 【請求項１】 半導体基板と、この半導体基板に形成さ
れた金属配線層と、所望の箇所に開口部を有するように
前記半導体基板表面全体に形成された表面保護膜とを備
えた半導体装置であって、前記半導体基板上のチップの
無い領域に前記表面保護膜が形成されていることを特徴
とする半導体装置。 - 【請求項２】 半導体基板に金属配線層を形成し、チッ
プが形成されない領域を含む前記半導体基板表面全体に
表面保護膜を形成した後、前記表面保護膜の所望の箇所
を開口するためのパターニング時に、前記半導体基板上
のチップの無い領域の開口率が一定の割合以下となるよ
うにパターニングすることを特徴とする半導体装置の製
造方法。 - 【請求項３】 半導体基板上のチップの無い領域の開口
率を２５％以下とした請求項２記載の半導体装置の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12379497A JPH10312999A (ja) | 1997-05-14 | 1997-05-14 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12379497A JPH10312999A (ja) | 1997-05-14 | 1997-05-14 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10312999A true JPH10312999A (ja) | 1998-11-24 |
Family
ID=14869478
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12379497A Pending JPH10312999A (ja) | 1997-05-14 | 1997-05-14 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10312999A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6900487B2 (en) * | 2001-06-29 | 2005-05-31 | Oki Electric Industry Co., Ltd. | Wiring layer structure for ferroelectric capacitor |
-
1997
- 1997-05-14 JP JP12379497A patent/JPH10312999A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6900487B2 (en) * | 2001-06-29 | 2005-05-31 | Oki Electric Industry Co., Ltd. | Wiring layer structure for ferroelectric capacitor |
| US7229914B2 (en) | 2001-06-29 | 2007-06-12 | Oki Electric Industry Co., Ltd. | Wiring layer structure for ferroelectric capacitor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH10312999A (ja) | 半導体装置およびその製造方法 | |
| US7576014B2 (en) | Semiconductor device and manufacturing method thereof | |
| US6687973B2 (en) | Optimized metal fuse process | |
| KR100278990B1 (ko) | 반도체장치의제조방법 | |
| KR100681676B1 (ko) | 반도체 소자의 패드 형성 방법 | |
| JP2628555B2 (ja) | 半導体装置の製造方法 | |
| KR100356791B1 (ko) | 반도체 소자의 퓨즈 형성 방법 | |
| KR100688475B1 (ko) | 텅스텐 퓨즈 링크를 갖는 반도체 소자 및 그 제조방법 | |
| JPH04214630A (ja) | 半導体装置の製造方法 | |
| US20050136664A1 (en) | Novel process for improved hot carrier injection | |
| KR100475136B1 (ko) | 반도체 소자의 콘택 영역 형성 방법 | |
| JPH04155852A (ja) | 半導体装置およびその製造方法 | |
| CN110137152A (zh) | 半导体器件及其制造方法 | |
| JPH03205846A (ja) | 半導体装置の製造方法 | |
| KR100244755B1 (ko) | 입출력 패드의 오픈 방법 | |
| KR100220796B1 (ko) | 반도체 기판의 범프 에어리어 형성방법 | |
| KR100588892B1 (ko) | 반도체 소자의 패드 산화 방지방법 | |
| KR100247700B1 (ko) | 반도체장치의 제조방법 | |
| KR100718803B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100197129B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| JPH0442539A (ja) | 半導体装置の製造方法 | |
| JPH03244147A (ja) | 半導体装置 | |
| JP3033348B2 (ja) | 半導体装置の製造方法 | |
| KR19990070955A (ko) | 반도체소자의 보호막을 재작업하는 방법 | |
| JPH08288394A (ja) | 半導体装置の製造方法 |