JPH10313235A - Ｖ／ｆ変換回路 - Google Patents
Ｖ／ｆ変換回路Info
- Publication number
- JPH10313235A JPH10313235A JP13607797A JP13607797A JPH10313235A JP H10313235 A JPH10313235 A JP H10313235A JP 13607797 A JP13607797 A JP 13607797A JP 13607797 A JP13607797 A JP 13607797A JP H10313235 A JPH10313235 A JP H10313235A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- voltage
- discharging
- charging
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000006243 chemical reaction Methods 0.000 title claims abstract description 33
- 238000007599 discharging Methods 0.000 claims abstract description 34
- 238000007600 charging Methods 0.000 claims abstract description 32
- 239000003990 capacitor Substances 0.000 claims abstract description 29
- 230000010355 oscillation Effects 0.000 claims abstract description 9
- 238000010277 constant-current charging Methods 0.000 claims description 2
- 238000000034 method Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 8
- 238000001514 detection method Methods 0.000 description 5
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- 238000011144 upstream manufacturing Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 230000010356 wave oscillation Effects 0.000 description 1
Landscapes
- Dc-Dc Converters (AREA)
- Inverter Devices (AREA)
Abstract
(57)【要約】
【課題】入力電圧の制御範囲をより高い周波数まで入力
電圧に対して追従させることができるようなＶ／Ｆ変換
回路を提供することにある。 【解決手段】Ｉ／Ｆ変換回路がコンデンサと出力電流の
値に応じた電流値でコンデンサを充電する充電回路と出
力電流の値に応じた電流値でコンデンサを放電する放電
回路と発振のための帰還回路とを有する三角発生回路で
構成され、この三角波発生回路の出力とコンデンサとの
間に抵抗を有し、帰還回路が三角波発生回路の出力電圧
を受けて充電回路と放電回路とによる充放電の切換を行
うものである。
電圧に対して追従させることができるようなＶ／Ｆ変換
回路を提供することにある。 【解決手段】Ｉ／Ｆ変換回路がコンデンサと出力電流の
値に応じた電流値でコンデンサを充電する充電回路と出
力電流の値に応じた電流値でコンデンサを放電する放電
回路と発振のための帰還回路とを有する三角発生回路で
構成され、この三角波発生回路の出力とコンデンサとの
間に抵抗を有し、帰還回路が三角波発生回路の出力電圧
を受けて充電回路と放電回路とによる充放電の切換を行
うものである。
Description
【０００１】
【発明の属する技術分野】この発明は、Ｖ／Ｆ変換回路
に関し、詳しくは、Ｖ／Ｉ変換回路とＩ／Ｆ変換回路と
を組み合わせることで入力電圧に対応する周波数の三角
波を発生するＶ／Ｆ変換回路において、入力電圧の制御
範囲をより高い周波数まで入力電圧に対して追従させる
ことができるようなＶ／Ｆ変換回路に関する。
に関し、詳しくは、Ｖ／Ｉ変換回路とＩ／Ｆ変換回路と
を組み合わせることで入力電圧に対応する周波数の三角
波を発生するＶ／Ｆ変換回路において、入力電圧の制御
範囲をより高い周波数まで入力電圧に対して追従させる
ことができるようなＶ／Ｆ変換回路に関する。
【０００２】
【従来の技術】従来、Ｖ／Ｉ変換回路とＩ／Ｆ変換回路
とを組み合わせることで入力電圧に対応する周波数の三
角波を発生するＶ／Ｆ変換回路は、ＰＷＭ制御を行う際
の三角波発振回路に利用されている。また、ＰＷＭ制御
は、例えば、液晶のバックライトとして利用される昇圧
・点灯回路における調光制御やＤＣ／ＤＣコンバータ等
の電力制御、あるいはＶＴＲ等における駆動制御など、
各種制御回路で用いられている。この種のＶ／Ｆ変換回
路の一例を図３に示す。図３において、１０は、Ｖ／Ｆ
変換回路であって、Ｖ／Ｉ変換回路１と、Ｉ／Ｆ変換回
路として帰還回路３を有する三角波発生回路２とから構
成されている。帰還回路３は、三角波発振のための充放
電を切換える帰還回路であって、コンパレータ（ＣＯＭ
Ｐ）３ａ，３ｂ、そしてフリップフロップ（ＦＦ）３ｃ
とからなる。
とを組み合わせることで入力電圧に対応する周波数の三
角波を発生するＶ／Ｆ変換回路は、ＰＷＭ制御を行う際
の三角波発振回路に利用されている。また、ＰＷＭ制御
は、例えば、液晶のバックライトとして利用される昇圧
・点灯回路における調光制御やＤＣ／ＤＣコンバータ等
の電力制御、あるいはＶＴＲ等における駆動制御など、
各種制御回路で用いられている。この種のＶ／Ｆ変換回
路の一例を図３に示す。図３において、１０は、Ｖ／Ｆ
変換回路であって、Ｖ／Ｉ変換回路１と、Ｉ／Ｆ変換回
路として帰還回路３を有する三角波発生回路２とから構
成されている。帰還回路３は、三角波発振のための充放
電を切換える帰還回路であって、コンパレータ（ＣＯＭ
Ｐ）３ａ，３ｂ、そしてフリップフロップ（ＦＦ）３ｃ
とからなる。
【０００３】ここで、三角波発生回路２は、定電流源を
上流と下流とに有していて、コンデンサｃを充放電する
回路であって、帰還回路３からの充放電切換信号を受け
て、例えば、１００ｋＨｚ〜２００ｋＨｚで発振する。
すなわち、三角波発生回路２は、ＰＮＰ形のトランジス
タＱ3からなる定電流の充電回路と、ＰＮＰ形のトラン
ジスタＱ2，ＮＰＮ形のトランジスタＱ4，Ｑ5からなる
定電流の放電回路とからなる。なお、トランジスタＱ
2，Ｑ3は、Ｖ／Ｉ変換回路１のＰＮＰ形の出力トランジ
スタＱ1にカレントミラー接続された出力側のトランジ
スタであり、電源ラインＶccにエミッタが接続され、ト
ランジスタＱ4，Ｑ5の上流に設けられている。
上流と下流とに有していて、コンデンサｃを充放電する
回路であって、帰還回路３からの充放電切換信号を受け
て、例えば、１００ｋＨｚ〜２００ｋＨｚで発振する。
すなわち、三角波発生回路２は、ＰＮＰ形のトランジス
タＱ3からなる定電流の充電回路と、ＰＮＰ形のトラン
ジスタＱ2，ＮＰＮ形のトランジスタＱ4，Ｑ5からなる
定電流の放電回路とからなる。なお、トランジスタＱ
2，Ｑ3は、Ｖ／Ｉ変換回路１のＰＮＰ形の出力トランジ
スタＱ1にカレントミラー接続された出力側のトランジ
スタであり、電源ラインＶccにエミッタが接続され、ト
ランジスタＱ4，Ｑ5の上流に設けられている。
【０００４】トランジスタＱ4，Ｑ5は、コレクタがトラ
ンジスタＱ2，Ｑ3のコレクタにそれぞれ接続されたこれ
の下流に配置されたトランジスタであって、そのエミッ
タ側がそれぞれグランドＧＮＤに接続されている。これ
らトランジスタＱ4，Ｑ5は、ダイオード接続トランジス
タＱ4を入力側としてカレントミラー接続され、出力側
のトランジスタＱ5は、トランジスタＱ4の２倍のエミッ
タ面積を持っている。なお、コンデンサｃは、トランジ
スタＱ3のコレクタとトランジスタＱ5のコレクタとの接
続点とグランドＧＮＤとの間に接続されている。ここ
で、コンデンサｃに対する充電側の電流値をＩ（トラン
ジスタＱ3の出力電流）とすると、放電側の電流（トラ
ンジスタＱ5のシンク電流）は２×Ｉとなって、放電電
流値が２×Ｉ−Ｉ＝Ｉにより電流値Ｉでコンデンサｃが
放電される。その結果、この三角波発生回路２では、電
流Ｉで充放電が行われ、左右対称の直線傾斜を持つ三角
波がコンデンサｃの端子１０ａに出力として発生する。
ンジスタＱ2，Ｑ3のコレクタにそれぞれ接続されたこれ
の下流に配置されたトランジスタであって、そのエミッ
タ側がそれぞれグランドＧＮＤに接続されている。これ
らトランジスタＱ4，Ｑ5は、ダイオード接続トランジス
タＱ4を入力側としてカレントミラー接続され、出力側
のトランジスタＱ5は、トランジスタＱ4の２倍のエミッ
タ面積を持っている。なお、コンデンサｃは、トランジ
スタＱ3のコレクタとトランジスタＱ5のコレクタとの接
続点とグランドＧＮＤとの間に接続されている。ここ
で、コンデンサｃに対する充電側の電流値をＩ（トラン
ジスタＱ3の出力電流）とすると、放電側の電流（トラ
ンジスタＱ5のシンク電流）は２×Ｉとなって、放電電
流値が２×Ｉ−Ｉ＝Ｉにより電流値Ｉでコンデンサｃが
放電される。その結果、この三角波発生回路２では、電
流Ｉで充放電が行われ、左右対称の直線傾斜を持つ三角
波がコンデンサｃの端子１０ａに出力として発生する。
【０００５】三角波発生回路２は、トランジスタＱ4と
グランドＧＮＤ間にスイッチＳＷを有している。コンデ
ンサｃに対する充放電の切換制御は、帰還回路３により
このスイッチＳＷをＯＮ／ＯＦＦすることにより行われ
る。帰還回路３のコンパレータ３ａは、基準側入力電圧
として基準電圧ＶHの電源ＶHを有している。その信号入
力側は、三角波発生回路２の出力電圧（コンデンサｃの
端子１０ａの電圧信号）を入力信号として受ける。コン
パレータ３ｂも、三角波発生回路２の出力電圧を入力信
号として受ける。その信号入力側は、電源ＶLからの基
準電圧ＶLを受ける。ここでは、ＶL＜ＶHの関係にあ
る。
グランドＧＮＤ間にスイッチＳＷを有している。コンデ
ンサｃに対する充放電の切換制御は、帰還回路３により
このスイッチＳＷをＯＮ／ＯＦＦすることにより行われ
る。帰還回路３のコンパレータ３ａは、基準側入力電圧
として基準電圧ＶHの電源ＶHを有している。その信号入
力側は、三角波発生回路２の出力電圧（コンデンサｃの
端子１０ａの電圧信号）を入力信号として受ける。コン
パレータ３ｂも、三角波発生回路２の出力電圧を入力信
号として受ける。その信号入力側は、電源ＶLからの基
準電圧ＶLを受ける。ここでは、ＶL＜ＶHの関係にあ
る。
【０００６】コンパレータ３ｂは、入力される三角波の
電圧が電圧ＶLより低下した時点で検出パルスを発生し
て、この出力をフリッププロップ３ｃのセット側（Ｓ）
に入力する。これによりフリッププロップ３ｃが“１”
にセットされてＱ出力が発生して、スイッチＳＷがＯＮ
にされる。スイッチＳＷがＯＮになると、トランジスタ
Ｑ4のコレクタが接地されてその動作が停止してトラン
ジスタＱ5も動作を停止する。その結果、放電電流２Ｉ
が流れないので、トランジスタＱ3の電流Ｉは、コンデ
ンサｃに供給されて、電流値Ｉでコンデンサｃの充電が
行われる。コンパレータ３ａは、入力される三角波の電
圧が電圧ＶHを越えた時点で検出パルスを発生して、こ
の出力をフリッププロップ３ｃのリセット側（Ｒ）に入
力する。これによりフリッププロップ３ｃが“０”にリ
セットされて、これによりＱ出力が停止する。その結
果、スイッチＳＷがＯＦＦにされる。スイッチＳＷがＯ
ＦＦになると、トランジスタＱ4が動作してトランジス
タＱ5も動作し、放電電流２Ｉが流れる。その結果、ト
ランジスタＱ5を介してコンデンサｃの電荷が電流値Ｉ
で放電される。
電圧が電圧ＶLより低下した時点で検出パルスを発生し
て、この出力をフリッププロップ３ｃのセット側（Ｓ）
に入力する。これによりフリッププロップ３ｃが“１”
にセットされてＱ出力が発生して、スイッチＳＷがＯＮ
にされる。スイッチＳＷがＯＮになると、トランジスタ
Ｑ4のコレクタが接地されてその動作が停止してトラン
ジスタＱ5も動作を停止する。その結果、放電電流２Ｉ
が流れないので、トランジスタＱ3の電流Ｉは、コンデ
ンサｃに供給されて、電流値Ｉでコンデンサｃの充電が
行われる。コンパレータ３ａは、入力される三角波の電
圧が電圧ＶHを越えた時点で検出パルスを発生して、こ
の出力をフリッププロップ３ｃのリセット側（Ｒ）に入
力する。これによりフリッププロップ３ｃが“０”にリ
セットされて、これによりＱ出力が停止する。その結
果、スイッチＳＷがＯＦＦにされる。スイッチＳＷがＯ
ＦＦになると、トランジスタＱ4が動作してトランジス
タＱ5も動作し、放電電流２Ｉが流れる。その結果、ト
ランジスタＱ5を介してコンデンサｃの電荷が電流値Ｉ
で放電される。
【０００７】充放電電流値Ｉは、Ｖ／Ｉ変換回路１の入
力信号の電圧Ｖinにより決定される。そして、入力電圧
Ｖinに応じて発生する電流値Ｉの大きさに応じて充放電
時間が決定される。その結果、発生する三角波の周波数
がそれに応じて決定され、それに応じて変化する。Ｖ／
Ｉ変換回路１は、入力電圧信号Ｖinを端子１ａに受ける
差動アンプ１ｂとその出力を受けるＮＰＮ形のトランジ
スタＱ6とから構成され、トランジスタＱ6のコレクタ側
がトランジスタＱ1のコレクタに接続され、トランジス
タＱ1にカレントミラー接続された出力側のトランジス
タＱ2，Ｑ3の出力電流値を決定する。トランジスタＱ6
のエミッタは、抵抗Ｒを介してグランドＧＮＤに接続さ
れ、かつ、エミッタの電圧が差動アンプ１ｂに負帰還さ
れることで、差動アンプ１ａがボルテージフォロアにな
る。そこで、このエミッタには入力信号の電圧Ｖinと等
しい電圧Ｖinが発生して、それが抵抗Ｒに加えられる。
そこで、トランジスタＱ6のコレクタ電流値は、抵抗Ｒ
の抵抗値により決定され、Ｉ＝Ｖin/Ｒの電流がトラン
ジスタＱ2，Ｑ3から電流値Ｉとして取出される。
力信号の電圧Ｖinにより決定される。そして、入力電圧
Ｖinに応じて発生する電流値Ｉの大きさに応じて充放電
時間が決定される。その結果、発生する三角波の周波数
がそれに応じて決定され、それに応じて変化する。Ｖ／
Ｉ変換回路１は、入力電圧信号Ｖinを端子１ａに受ける
差動アンプ１ｂとその出力を受けるＮＰＮ形のトランジ
スタＱ6とから構成され、トランジスタＱ6のコレクタ側
がトランジスタＱ1のコレクタに接続され、トランジス
タＱ1にカレントミラー接続された出力側のトランジス
タＱ2，Ｑ3の出力電流値を決定する。トランジスタＱ6
のエミッタは、抵抗Ｒを介してグランドＧＮＤに接続さ
れ、かつ、エミッタの電圧が差動アンプ１ｂに負帰還さ
れることで、差動アンプ１ａがボルテージフォロアにな
る。そこで、このエミッタには入力信号の電圧Ｖinと等
しい電圧Ｖinが発生して、それが抵抗Ｒに加えられる。
そこで、トランジスタＱ6のコレクタ電流値は、抵抗Ｒ
の抵抗値により決定され、Ｉ＝Ｖin/Ｒの電流がトラン
ジスタＱ2，Ｑ3から電流値Ｉとして取出される。
【０００８】
【発明が解決しようとする課題】図４は、このときの入
力電圧Ｖinに対する周波数ｆの特性を示すものであっ
て、電圧の増加に対して発生する周波数は点線の特性に
対して実線で示すように頭打ちになる。その理由は、出
力電圧の変化に対する帰還回路３の動作遅れによる。す
なわち、図５（ａ）に示すように、出力周波数が低いと
きには、コンデンサｃの端子電圧（出力電圧）の変化が
緩やかであるので、帰還回路３の応答速度は問題になら
ないが、周波数が高くなると、図５（ｂ）に示すよう
に、各コンパレータ３ａ，３ｂの入力側が基準電圧Ｖ
L，ＶHを越えた時点での検出信号の発生からスイッチＳ
ＷのＯＮ／ＯＦＦ動作までに時間がかかるので、スイッ
チＳＷのＯＮ／ＯＦＦした時点では、入力側の電圧が点
線で示すように、ΔＶH，ΔＶLだけ上下にそれぞれ変化
した状態になる。この状態で充放電の切換えが行われる
ことにより切換え遅れ分だけ発生する周波数が低下して
しまう。したがって、この発明の目的は、このような従
来技術の問題点を解決し、入力電圧の制御範囲をより高
い周波数まで入力電圧に対して追従させることができる
ようなＶ／Ｆ変換回路を提供することにある。
力電圧Ｖinに対する周波数ｆの特性を示すものであっ
て、電圧の増加に対して発生する周波数は点線の特性に
対して実線で示すように頭打ちになる。その理由は、出
力電圧の変化に対する帰還回路３の動作遅れによる。す
なわち、図５（ａ）に示すように、出力周波数が低いと
きには、コンデンサｃの端子電圧（出力電圧）の変化が
緩やかであるので、帰還回路３の応答速度は問題になら
ないが、周波数が高くなると、図５（ｂ）に示すよう
に、各コンパレータ３ａ，３ｂの入力側が基準電圧Ｖ
L，ＶHを越えた時点での検出信号の発生からスイッチＳ
ＷのＯＮ／ＯＦＦ動作までに時間がかかるので、スイッ
チＳＷのＯＮ／ＯＦＦした時点では、入力側の電圧が点
線で示すように、ΔＶH，ΔＶLだけ上下にそれぞれ変化
した状態になる。この状態で充放電の切換えが行われる
ことにより切換え遅れ分だけ発生する周波数が低下して
しまう。したがって、この発明の目的は、このような従
来技術の問題点を解決し、入力電圧の制御範囲をより高
い周波数まで入力電圧に対して追従させることができる
ようなＶ／Ｆ変換回路を提供することにある。
【０００９】
【課題を解決するための手段】このような目的を達成す
るためのこの発明のＶ／Ｆ変換回路の特徴は、Ｉ／Ｆ変
換回路がコンデンサと出力電流の値に応じた電流値でコ
ンデンサを充電する充電回路と出力電流の値に応じた電
流値でコンデンサを放電する放電回路と発振のための帰
還回路とを有する三角発生回路で構成され、この三角波
発生回路の出力とコンデンサとの間に抵抗を有し、帰還
回路が三角波発生回路の出力電圧を受けて充電回路と放
電回路とによる充放電の切換を行うものである。
るためのこの発明のＶ／Ｆ変換回路の特徴は、Ｉ／Ｆ変
換回路がコンデンサと出力電流の値に応じた電流値でコ
ンデンサを充電する充電回路と出力電流の値に応じた電
流値でコンデンサを放電する放電回路と発振のための帰
還回路とを有する三角発生回路で構成され、この三角波
発生回路の出力とコンデンサとの間に抵抗を有し、帰還
回路が三角波発生回路の出力電圧を受けて充電回路と放
電回路とによる充放電の切換を行うものである。
【００１０】
【発明の実施の形態】このように、充放電コンデンサの
出力との間に抵抗を設けて、発振のための帰還検出電圧
を三角波発生回路の出力とし、出力電圧を充放電コンデ
ンサの端子としてこれらを抵抗により分離することによ
り、充放電の切り替わり時点で帰還検出電圧を抵抗の電
圧降下分の２倍だけ上あるいは下にシフトさせることが
できる。これにより、充電開始時点あるいは放電開始時
点でシフトした電圧から充電あるいは放電がスタートす
ることになるので、切換時点からその充放電が完了する
までの時間がシフトした電圧分だけの時間経過分短縮で
きる。その結果、充放電のトータル切換時間が短くな
り、高い周波数に対応させての充放電切換ができ、入力
電圧信号に対して高い周波数の三角波を発生させること
ができる。ところで、このようなＶ／Ｆ変換回路では安
定した高い周波数の三角波が得られるので、例えば、こ
のＶ／Ｆ変換回路を液晶バックライト用の昇圧回路に利
用することにより昇圧のための圧電トランスを小さくす
ることができる。これにより液晶表示装置を小型化でき
る利点がある。
出力との間に抵抗を設けて、発振のための帰還検出電圧
を三角波発生回路の出力とし、出力電圧を充放電コンデ
ンサの端子としてこれらを抵抗により分離することによ
り、充放電の切り替わり時点で帰還検出電圧を抵抗の電
圧降下分の２倍だけ上あるいは下にシフトさせることが
できる。これにより、充電開始時点あるいは放電開始時
点でシフトした電圧から充電あるいは放電がスタートす
ることになるので、切換時点からその充放電が完了する
までの時間がシフトした電圧分だけの時間経過分短縮で
きる。その結果、充放電のトータル切換時間が短くな
り、高い周波数に対応させての充放電切換ができ、入力
電圧信号に対して高い周波数の三角波を発生させること
ができる。ところで、このようなＶ／Ｆ変換回路では安
定した高い周波数の三角波が得られるので、例えば、こ
のＶ／Ｆ変換回路を液晶バックライト用の昇圧回路に利
用することにより昇圧のための圧電トランスを小さくす
ることができる。これにより液晶表示装置を小型化でき
る利点がある。
【００１１】
【実施例】図１は、この発明の発明のＶ／Ｆ変換回路を
適用した一実施例のブロック図であり、図２は、その動
作を説明する波形図である。なお、図３と同一の構成要
素は、同一の符号で示し、その説明を割愛する。図１の
Ｖ／Ｆ変換回路１１と図３のそれとの大きな相違点は、
コンデンサｃと三角波発生回路２の出力との間に抵抗Ｒ
Xを挿入し、発振のための帰還電圧を三角波発生回路２
の出力（出力端子２ａ）とし、出力電圧をコンデンサｃ
の端子１０ａとしてこれらを分離したことにある。な
お、点線で示す枠は、ＩＣ内部を示していて、三角波発
生回路２の出力端子を２ａとする。ここで、前記の抵抗
ＲXの抵抗値は、制御対象となる最大周波数における波
形に対応して決定されるものであって、図３におけるΔ
ＶH，ΔＶLの差の電圧に対応する制御対象となる最大周
波数についてずれ電圧ΔＶOS，ΔＶUS（図２参照）に対
応するものである。
適用した一実施例のブロック図であり、図２は、その動
作を説明する波形図である。なお、図３と同一の構成要
素は、同一の符号で示し、その説明を割愛する。図１の
Ｖ／Ｆ変換回路１１と図３のそれとの大きな相違点は、
コンデンサｃと三角波発生回路２の出力との間に抵抗Ｒ
Xを挿入し、発振のための帰還電圧を三角波発生回路２
の出力（出力端子２ａ）とし、出力電圧をコンデンサｃ
の端子１０ａとしてこれらを分離したことにある。な
お、点線で示す枠は、ＩＣ内部を示していて、三角波発
生回路２の出力端子を２ａとする。ここで、前記の抵抗
ＲXの抵抗値は、制御対象となる最大周波数における波
形に対応して決定されるものであって、図３におけるΔ
ＶH，ΔＶLの差の電圧に対応する制御対象となる最大周
波数についてずれ電圧ΔＶOS，ΔＶUS（図２参照）に対
応するものである。
【００１２】その動作について図２により説明する。図
２において、点線＋実線の一部で示す三角波の波形Ａ
は、図３と同様に、抵抗ＲXがない場合の制御対象とな
る最大周波数における波形であって、ΔＶOS，ΔＶUSだ
け上下に変化した状態において充放電の切換えが行われ
た場合である。これは、帰還回路３が図３と同様である
以上は変わりがない。ただし、この実施例では、コンデ
ンサｃの端子が出力電圧になっている。そこで、抵抗Ｒ
Xが挿入されたときのコンデンサｃの出力電圧波形を比
較基準電圧ＶL，ＶHに対応させて示すと、一点鎖線の特
性Ｂのようになる。
２において、点線＋実線の一部で示す三角波の波形Ａ
は、図３と同様に、抵抗ＲXがない場合の制御対象とな
る最大周波数における波形であって、ΔＶOS，ΔＶUSだ
け上下に変化した状態において充放電の切換えが行われ
た場合である。これは、帰還回路３が図３と同様である
以上は変わりがない。ただし、この実施例では、コンデ
ンサｃの端子が出力電圧になっている。そこで、抵抗Ｒ
Xが挿入されたときのコンデンサｃの出力電圧波形を比
較基準電圧ＶL，ＶHに対応させて示すと、一点鎖線の特
性Ｂのようになる。
【００１３】充電から放電へあるいは放電から充電への
切換えが行われたときには、切換時点で出力端子２ａに
発生する帰還電圧は、抵抗ＲXによりＩ・ＲX（ただしＲ
Xは抵抗ＲXの抵抗値）だけ電圧降下が発生するので、図
の特性Ｂに対して充電状態ではその分だけ高く、放電状
態ではその分だけ低い電圧になる。そして、充電と放電
あるいはこの逆の切換え時点では、２×Ｉ・ＲX分だけ
上下に即座に電圧がシフトする。その結果、端子２ａの
電圧は、実線で示す特性Ｃのようになる。このように、
充放電切換え時点で２×Ｉ・ＲX分だけ瞬時に電圧がシ
フトするので、その分低下あるいは上昇するまでに時間
がかからずに充放電が行われ、この期間の充電あるいは
放電が完了するまでの時間がその分だけ短くなる。その
結果、次の放電あるいは充電に移るまでの時間が短縮さ
れる。この短縮された時間は、一点鎖線の特性Ｂのグラ
フと同じ期間になるので、実質的にコンデンサｃの端子
における出力波形（特性Ｂ）と同じ周波数で充放電の切
換が行われていることになる。
切換えが行われたときには、切換時点で出力端子２ａに
発生する帰還電圧は、抵抗ＲXによりＩ・ＲX（ただしＲ
Xは抵抗ＲXの抵抗値）だけ電圧降下が発生するので、図
の特性Ｂに対して充電状態ではその分だけ高く、放電状
態ではその分だけ低い電圧になる。そして、充電と放電
あるいはこの逆の切換え時点では、２×Ｉ・ＲX分だけ
上下に即座に電圧がシフトする。その結果、端子２ａの
電圧は、実線で示す特性Ｃのようになる。このように、
充放電切換え時点で２×Ｉ・ＲX分だけ瞬時に電圧がシ
フトするので、その分低下あるいは上昇するまでに時間
がかからずに充放電が行われ、この期間の充電あるいは
放電が完了するまでの時間がその分だけ短くなる。その
結果、次の放電あるいは充電に移るまでの時間が短縮さ
れる。この短縮された時間は、一点鎖線の特性Ｂのグラ
フと同じ期間になるので、実質的にコンデンサｃの端子
における出力波形（特性Ｂ）と同じ周波数で充放電の切
換が行われていることになる。
【００１４】ここで、制御範囲として設定する出力最大
周波数あるいは所定の高域における理想発振周波数をｆ
MAXとし、充放電電流値をＩ、コンデンサｃの容量を
ｃ、ΔＶOS＝ΔＶUSとすると、抵抗ＲXがないときの発
振周波数ｆと抵抗値ＲXとの関係は、ｆMAX＝Ｉ／｛２ｃ
（ＶH−ＶL）｝ ただし、特性Ｂに対応するものとす
る。ｆ＝Ｉ／｛２ｃ（ＶH−ＶL＋２ΔＶOS−２Ｉ・Ｒ
X）｝になる。そこで、抵抗ＲXの抵抗値をこれらの式に
基づいて選択するとよい。ただし、周波数ｆは特性Ｃに
対応するものとする。このような最適抵抗値を得るため
に、抵抗ＲXはあらかじめ可変抵抗器として設けられて
いてもよい。
周波数あるいは所定の高域における理想発振周波数をｆ
MAXとし、充放電電流値をＩ、コンデンサｃの容量を
ｃ、ΔＶOS＝ΔＶUSとすると、抵抗ＲXがないときの発
振周波数ｆと抵抗値ＲXとの関係は、ｆMAX＝Ｉ／｛２ｃ
（ＶH−ＶL）｝ ただし、特性Ｂに対応するものとす
る。ｆ＝Ｉ／｛２ｃ（ＶH−ＶL＋２ΔＶOS−２Ｉ・Ｒ
X）｝になる。そこで、抵抗ＲXの抵抗値をこれらの式に
基づいて選択するとよい。ただし、周波数ｆは特性Ｃに
対応するものとする。このような最適抵抗値を得るため
に、抵抗ＲXはあらかじめ可変抵抗器として設けられて
いてもよい。
【００１５】以上説明してきたが、実施例では、抵抗Ｒ
XをＩＣに対して外付け抵抗としているが、これはＩＣ
に内蔵される抵抗であってもよいことはもちろんであ
る。また、実施例では、抵抗ＲXの値を制御範囲として
設定する出力最大周波数あるいは所定の高域における理
想発振周波数との関係で選択しているが、これは、図４
の波形において頭打ちになる高い周波数のうちから選択
された所定の周波数に対応させるだけであってもよい。
XをＩＣに対して外付け抵抗としているが、これはＩＣ
に内蔵される抵抗であってもよいことはもちろんであ
る。また、実施例では、抵抗ＲXの値を制御範囲として
設定する出力最大周波数あるいは所定の高域における理
想発振周波数との関係で選択しているが、これは、図４
の波形において頭打ちになる高い周波数のうちから選択
された所定の周波数に対応させるだけであってもよい。
【００１６】
【発明の効果】以上説明してきたように、この発明にあ
っては、充放電コンデンサの出力との間に抵抗を設ける
ことにより充電開始時点あるいは放電開始時点でシフト
した電圧から充電あるいは放電がスタートすることにな
るので、切換時点からその充放電が完了するまでの時間
がシフトした電圧分だけの時間経過分短縮できる。その
結果、充放電のトータル切換時間が短くなり、高い周波
数に対応させての充放電切換ができ、入力電圧信号に対
して高い周波数の三角波を発生させることができる。
っては、充放電コンデンサの出力との間に抵抗を設ける
ことにより充電開始時点あるいは放電開始時点でシフト
した電圧から充電あるいは放電がスタートすることにな
るので、切換時点からその充放電が完了するまでの時間
がシフトした電圧分だけの時間経過分短縮できる。その
結果、充放電のトータル切換時間が短くなり、高い周波
数に対応させての充放電切換ができ、入力電圧信号に対
して高い周波数の三角波を発生させることができる。
【図１】図１は、この発明の発明のＶ／Ｆ変換回路を適
用した一実施例のブロック図である。
用した一実施例のブロック図である。
【図２】図２は、その動作を説明する波形図である。
【図３】図３は、従来のＶ／Ｆ変換回路のブロック図で
ある。
ある。
【図４】図４は、その入力電圧に対する変換周波数特性
を示すグラフ図である。
を示すグラフ図である。
【図５】図５は、その出力三角波の波形図であって、
（ａ）は低い周波数における波形図、（ｂ）は入力電圧
に追従できない高い周波数における波形図である。
（ａ）は低い周波数における波形図、（ｂ）は入力電圧
に追従できない高い周波数における波形図である。
１…Ｖ／Ｉ変換回路、 ２…三角波発生回路、 ３…帰還回路、 ３ａ，３ｂ…コンパレータ、 ３ｃ…フリップフロップ（ＦＦ）、 Ｑ1〜Ｑ6…トランジスタ、 Ｒ，ＲX…抵抗、 １０，１１…Ｖ／Ｆ変換回路。
Claims (2)
- 【請求項１】電圧信号を入力として受けてその電圧に応
じた出力電流を発生するＶ／Ｉ変換回路と、このＶ／Ｉ
変換回路の前記出力電流を受けてこの出力電流の値に応
じた周波数の出力を発生するＩ／Ｆ変換回路とを有する
Ｖ／Ｆ変換回路において、前記Ｉ／Ｆ変換回路がコンデ
ンサと前記出力電流の値に応じた電流値で前記コンデン
サを充電する充電回路と前記出力電流の値に応じた電流
値で前記コンデンサを放電する放電回路と発振のための
帰還回路とを有する三角発生回路で構成され、この三角
波発生回路の出力と前記コンデンサとの間に抵抗を有
し、前記帰還回路が前記三角波発生回路の出力電圧を受
けて前記充電回路と前記放電回路とによる充放電の切換
を行うＶ／Ｆ変換回路。 - 【請求項２】前記帰還回路は、第１および第２のコンパ
レータとこれらコンパレータでセット／リセットされる
フリップフロップとを有し、各前記コンパレータは、前
記三角波発生回路の出力電圧を所定の基準電圧と比較す
るものであり、前記充電回路と前記放電回路とは、前記
フリップフロップの出力を切換信号として受けて充放電
の切換えを行う定電流の充放電回路であり、前記抵抗の
抵抗値が所定の高い発振周波数に対応して前記抵抗がな
いときの充放電の切換え遅れにより生じる前記所定の基
準電圧からの電圧ずれ量に対応して決定される請求項１
記載のＶ／Ｆ変換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13607797A JP3697678B2 (ja) | 1997-05-09 | 1997-05-09 | Ｖ／ｆ変換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13607797A JP3697678B2 (ja) | 1997-05-09 | 1997-05-09 | Ｖ／ｆ変換回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10313235A true JPH10313235A (ja) | 1998-11-24 |
| JP3697678B2 JP3697678B2 (ja) | 2005-09-21 |
Family
ID=15166705
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13607797A Expired - Fee Related JP3697678B2 (ja) | 1997-05-09 | 1997-05-09 | Ｖ／ｆ変換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3697678B2 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002100968A (ja) * | 2000-09-26 | 2002-04-05 | Toshiba Lighting & Technology Corp | 電圧周波数変換回路および放電灯点灯装置 |
| JP2006197570A (ja) * | 2004-12-15 | 2006-07-27 | Asahi Kasei Microsystems Kk | 波形生成回路及びスペクトル拡散クロック発生装置 |
| JP2009515377A (ja) * | 2005-09-21 | 2009-04-09 | アール・ジェイ・エス・テクノロジー・インコーポレイテッド | 高分解能および広ダイナミックレンジ積分器 |
| US7786768B2 (en) | 2004-12-15 | 2010-08-31 | Asahi Kasei Microsystems Co., Ltd. | Waveform generating circuit and spread spectrum clock generator |
| JP2014175816A (ja) * | 2013-03-08 | 2014-09-22 | New Japan Radio Co Ltd | パルス生成回路 |
| JPWO2016072180A1 (ja) * | 2014-11-06 | 2017-04-27 | 富士電機株式会社 | 半導体素子の駆動装置 |
-
1997
- 1997-05-09 JP JP13607797A patent/JP3697678B2/ja not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002100968A (ja) * | 2000-09-26 | 2002-04-05 | Toshiba Lighting & Technology Corp | 電圧周波数変換回路および放電灯点灯装置 |
| JP2006197570A (ja) * | 2004-12-15 | 2006-07-27 | Asahi Kasei Microsystems Kk | 波形生成回路及びスペクトル拡散クロック発生装置 |
| US7786768B2 (en) | 2004-12-15 | 2010-08-31 | Asahi Kasei Microsystems Co., Ltd. | Waveform generating circuit and spread spectrum clock generator |
| JP2009515377A (ja) * | 2005-09-21 | 2009-04-09 | アール・ジェイ・エス・テクノロジー・インコーポレイテッド | 高分解能および広ダイナミックレンジ積分器 |
| JP2014175816A (ja) * | 2013-03-08 | 2014-09-22 | New Japan Radio Co Ltd | パルス生成回路 |
| JPWO2016072180A1 (ja) * | 2014-11-06 | 2017-04-27 | 富士電機株式会社 | 半導体素子の駆動装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3697678B2 (ja) | 2005-09-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5914591A (en) | Switching power supply | |
| US5757632A (en) | Switched capacitance voltage multiplier | |
| US5311150A (en) | Convertible oscillator circuit | |
| JP3697678B2 (ja) | Ｖ／ｆ変換回路 | |
| JP2763393B2 (ja) | 定電流回路および発振回路 | |
| JP3581002B2 (ja) | デューティー比制限機能付きパルス発生回路及びｄｃ／ｄｃコンバータ | |
| JP2843728B2 (ja) | パルス幅変調増幅回路 | |
| JP2001189645A (ja) | 制御発振システムとその方法 | |
| JP3345209B2 (ja) | 逓倍回路 | |
| JPS60263507A (ja) | 発振回路 | |
| JP3036756B2 (ja) | 発振回路 | |
| JP2758852B2 (ja) | 三角波発振回路およびこれを備えた映像信号処理装置 | |
| JP3384535B2 (ja) | バックライト照明装置の定電流回路 | |
| JPH11205095A (ja) | 電圧制御発振回路 | |
| JPH029727B2 (ja) | ||
| JP2623739B2 (ja) | 鋸歯状発振回路 | |
| JPS6123409A (ja) | 弛張発振器 | |
| JPH01289311A (ja) | のこぎり波発振器段 | |
| JP2723650B2 (ja) | 信号切替回路 | |
| JPH08293773A (ja) | トランジスタ駆動回路 | |
| JPH04351119A (ja) | 発振誘導回路 | |
| JP2821612B2 (ja) | 出力回路 | |
| JP2003274638A (ja) | タイミング回路とそれを用いた電子機器 | |
| JPH0421393A (ja) | Ｐｗｍ制御回路 | |
| KR0177994B1 (ko) | 전압 제어 발진 회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050621 |
|
| A61 | First payment of annual fees (during grant procedure) |
Effective date: 20050624 Free format text: JAPANESE INTERMEDIATE CODE: A61 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |