JPH1031867A - デコーダ装置及びデコード方法 - Google Patents

Abstract

(57)【要約】 【課題】 アンチローリング特性の改善と、リンキング
ポイントでのデータの不連続点の影響によるエラー訂正
不能領域を最小限に抑制する効果を得ると共に、再生デ
ータの信頼性確保を図る。 【解決手段】 信号ＦＤ・ＳＴＡＲＴの立ち上がりであ
る時点ｔ１から６４フレームの位置で再同期処理を実行
し、６９フレームの位置でＲＡＭリセットを実行し、Ｃ
２禁止／Ｃ１ＰＣ(Pointer Copy)処理は、時点ｔ１から
６９フレームの位置を開始時点として、ここから１３１
フレーム分の期間実行する。これにより、メインデータ
に影響を与えることなく、再同期処理、ＲＡＭリセット
及びＣ２禁止／Ｃ１ＰＣ(Pointer Copy)処理が行われ
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はデジタル信号記録媒
体から読み出したデータについてデコード処理を施すデ
コーダ装置及びデコード方法に関するものである。

【０００２】

【従来の技術】近年、各種のデジタルデータ記録媒体が
実用化され、例えばコンパクトディスクシステムのよう
に光ディスクを用いた再生専用のシステムや、光磁気デ
ィスクを記録媒体としてユーザーが音声データを記録／
再生することができるミニディスクシステムが知られて
いる。

【０００３】ところで、ＣＤシステムやミニディスクシ
ステムでは記録される音声データは、エラー訂正コード
が付加され、ＥＦＭ変調がなされている。このため、再
生装置ではＥＦＭデコーダが設けられ、ＥＦＭ復調、及
び誤り訂正処理が行なわれる。

【０００４】ＥＦＭデコーダでは入力されたＥＦＭ信号
を用いてＰＬＬ回路をロックさせてＰＬＬ系のクロック
を生成している。そして、そのＰＬＬ系クロックを用い
てＥＦＭ復調（１４−８変換）を行ない、また復調デー
タを誤り訂正に用いるＲＡＭに書き込んでいる。なお、
誤り訂正符号としては、例えばＣＤシステムであればＣ
ＩＲＣ(Cross Interleave Reed-Solomon Code)が採用さ
れ、ミニディスクシステムであればＣＩＲＣのインタリ
ーブを変更したＡＣＩＲＣ(Advanced Interleave＋ＣＩ
ＲＣ）が用いられている。一方、ＲＡＭからの読み出し
には水晶系の安定化クロックを用いている。

【０００５】また、ＥＦＭデコーダはディスクを回転さ
せるスピンドルモータのＣＬＶ（線速度一定）サーボの
ためのクロックを生成しているが、光磁気ディスクのピ
ット領域、及び全領域がピット領域である光ディスク
（再生専用ディスク）についてのＣＬＶサーボのための
クロックはＥＦＭ信号をＰＬＬ回路に注入して発生させ
ている。一方、光磁気ディスクの光磁気領域では、ディ
スク上に形成されているウォブリングプリグルーブから
検出される絶対アドレス情報（ＡＤＩＰ情報）からＡＤ
ＩＰシンクを得て、これを用いてＣＬＶサーボ情報を生
成するようにしている。

【０００６】

【発明が解決しようとする課題】ところで、上述したよ
うにＥＦＭデコーダ内のＲＡＭは、書込系のクロックと
読出系のクロックが異なる。また搭載できるＲＡＭの容
量も当然限界がある。このため、外乱、ＰＬＬの振ら
れ、リンキング、ディスク上の傷、ＣＬＶサーボの不具
合、トラックジャンプなどの各種原因により、ジッター
マージンを越えてＲＡＭがオーバーフローを起こすこと
がある。

【０００７】ＲＡＭがオーバーフローを起こすと読出デ
ータについては信用できないものとなる。このため通常
は、オーバーフローが発生したら、ＲＡＭの書込ポイン
タをジッタマージンの中央にセットしなおす、即ちＲＡ
Ｍリセットを行なうようにしているが、しばらくの間
（約１５ｍ秒）は、読出データは信用できないままであ
る。そして、通常動作時にリンキングが原因で発生する
オーバーフローについては、特にミニディスク再生装置
としての動作安定性に対する信頼性を阻害することにな
る。

【０００８】この点について詳しく説明する。ミニディ
スクシステムの場合、図１７のように記録されるデータ
はクラスタという単位で分けられ、これが記録時の最小
単位となる。１つのクラスタは３６セクターで構成され
る。このセクターのうち図１７に示す『００』〜『１
Ｆ』までの３２セクターはメインデータセクターとさ
れ、実際の音声データや管理情報などは、このセクター
に記録される。残りの『ＦＣ』〜『ＦＦ』の４セクター
はダミーデータによるリンキング領域とされている。但
し、少なくとも『ＦＦ』のセクターについてはサブデー
タ領域として利用可能なように規定されている。従っ
て、実質的なリンキング領域としては『ＦＣ』〜『Ｆ
Ｅ』の３セクターとなる。

【０００９】ＥＦＭ信号では7.35KHz 周期でフレームシ
ンクが得られるが、『ＦＣ』〜『ＦＦ』のリンキング領
域においては記録データは正確に管理されておらず、Ｅ
ＦＭ信号のフレームシンクは正確な連続性がとぎれてし
まう。ＲＡＭの書き込みはＰＬＬ系出力から検出するフ
レームシンクを用いてコントロールされるため、フレー
ムシンクが乱れることにより、ジッターマージンの中央
から徐々にずれていき、フレームシンクの乱れの影響が
蓄積されてＲＡＭにオーバーフローが発生する。

【００１０】例えば図１８のようにメインデータセクタ
ー内でＲＡＭがオーバーフローしたとすると、上述のよ
うにＲＡＭリセットが行なわれるが、このとき書込ポイ
ンタはジッタマージン中央に再セットされるため、ＲＡ
Ｍへのデータ書込は入力データ（ＥＦＭ復調データ）ど
おりではなく、不連続、即ち間隔が開くか、もしくはオ
ーバラップして短くなる。そして、このＲＡＭリセット
を行なった部分ではＣ２系列のデータは不連続となるた
め、Ｃ２訂正不能、又はＣ２エラーとなってしまう。そ
して、そのポイントではデータ総数を誤ってしまうため
に、その部分以降はＣＤ−ＲＯＭフォーマットにおける
スクランブルを誤り、少なくとも１セクター分は誤った
データとなってしまうことになる。

【００１１】このようにメインデータセクター内でＲＡ
Ｍオーバーフローが発生すると、つまりメインデータエ
ラーとなる。この場合、再度ディスクからデータを読み
出すようなリトライを行なうことが必要になり、この点
でプレイアビリティとしては低いものとなっている。

【００１２】また、光磁気領域ではＣＬＶサーボをＡＤ
ＩＰシンクを用いて行なうものであるため、ＥＦＭ信号
とＣＬＶ系は無関係となる。このため、リンキング部分
でＲＡＭ書込がジッターマージン中央からずれたような
場合に、これをＣＬＶ系で中央に戻すようなフィードバ
ックコントロールを行なうこともできないという事情も
ある。

【００１３】さらに、オーバーフローが発生していない
時点でもリンキングセクターの影響でジッターマージン
の中央からずれていることは、いわゆるアンチローリン
グ等の機能低下につながる。

【００１４】また、前述のようにミニディスクシステム
においては、クラスタ単位でディスクに対する書き込み
が行われるが、実際にはリンキング領域であるセクター
『ＦＣ』〜『ＦＥ』のうち、セクター『ＦＤ』の中央の
位置において、連続する２つのクラスタが連結される
（このクラスタの連結位置をリンキングポイントとい
う）。つまり、リンキングポイントがクラスタ単位のデ
ータの書き込みの終了位置及び開始位置となる。そし
て、このリンキングポイントの前後では、当然のことと
してデータが不連続となるが、これに伴って、誤り訂正
におけるＣ２系列についても連続性が得られないことに
なる。つまり、リンキングポイントの前後ではＣ２系列
による誤り訂正処理は意味を成さない。これにも関わら
ず、例えばＣ２系列による誤り訂正を行った場合、上記
リンキングポイントにおける必然的なエラー発生区間と
なるＣ１エラー領域の前後の１インターリーブ区間に渡
ってＣ２系列のすべてのバイトデータについてもエラー
となることが分かっている。つまり、実際にダメージを
受けたデータである上記Ｃ１エラー領域だけでなく、そ
の前後の広い区間にわたる正しいとされるデータも訂正
不能領域として処理されることになる。即ち、いたずら
にデータのエラー領域が拡大することになり、場合によ
っては、リンキング領域の前後のメインデータの領域に
もＣ２系列による誤り訂正エラーの影響が及ぶ可能性が
あり、それだけデータの信頼性が損なわれる可能性が生
じる。

【００１５】また、ミニディスクシステムにおいては、
例えば、ＥＦＭ復調処理系では入力データのフレーム同
期信号（以降フレームシンクという）に基づいて同期を
得ることによりデコード処理を実行するようにしている
が、フレームシンクのタイミングもリンキングポイント
の前後では、無関係となり不連続となる。このため、Ｅ
ＦＭ復調処理系においては、リンキングポイントが経過
した適正なタイミングで新たに入力されるフレームシン
クを取り込んで、再び入力データとの同期を図る（以
下、この動作については「再同期処理」ともいうことに
する）ことにより、現クラスタに対する適正なデコード
処理を実行する必要がある。

【００１６】

【課題を解決するための手段】本発明はこのような問題
点を考慮して、入力されたＥＦＭ信号に同期するクロッ
クを用いて、上記ＥＦＭ信号についてＥＦＭ復調を行っ
た後、このＥＦＭ復調されたデータをメモリ手段に書き
込み、安定系クロックにより発生されるクロックを用い
て上記メモリ手段に読み出しを行った後、この読み出し
データについてエラー訂正処理手段によりエラー訂正処
理を施して、再生データとして出力するデコーダ装置と
して、入力したすべてのＥＦＭ信号のフレームシンクを
同期のための有効な情報として扱うことにより再同期を
実行する再同期処理と、前記メモリ手段のジッターマー
ジンが中央となるように書き込みアドレスのリセットを
実行するリセット処理と、上記エラー訂正処理手段にお
いて所定のデータ系列に対して付加された誤り訂正符号
を利用した誤り訂正処理を実行させないようにする誤り
訂正禁止処理とを、入力されるＥＦＭ信号のセクターの
リンキングセクター領域における所定タイミングで実行
させるように構成されたリンキング処理タイミング発生
手段を設けて構成することとした。

【００１７】そして、上記リンキング処理タイミング発
生手段は、記録媒体から読み出される絶対アドレス情報
に基づいて得られる上記リンキングセクター領域の所定
位置を示すセクター位置指示信号に基づいて、上記再同
期処理、リセット処理、及び誤り訂正禁止処理の実行タ
イミングを発生させるように構成することとした。

【００１８】また、入力されたＥＦＭ信号に同期するク
ロックを用いて、上記ＥＦＭ信号についてＥＦＭ復調を
行った後、このＥＦＭ復調されたデータをメモリ手段に
書き込み、安定系クロックにより発生されるクロックを
用いて上記メモリ手段に読み出しを行った後、この読み
出しデータについてエラー訂正処理手段によりエラー訂
正処理を施して、再生データとして出力するデコード方
法として、入力したすべてのＥＦＭ信号のフレームシン
クを同期のための有効な情報として扱うことにより再同
期を実行する再同期処理と、前記メモリ手段のジッター
マージンが中央となるように書き込みアドレスのリセッ
トを実行するリセット処理と、上記エラー訂正処理手段
において、所定のデータ系列に対して付加された誤り訂
正符号を利用した誤り訂正処理を実行させないようにす
る誤り訂正禁止処理とを、入力されるＥＦＭ信号のセク
ターのリンキングセクター領域における所定タイミング
で実行させるようにした。

【００１９】そして上記構成によれば、再同期処理と、
ＲＡＭリセットの動作と、誤訂正禁止処理（例えばＣＩ
ＲＣを用いた場合であればＣ２系列によるエラー訂正は
行わないとするエラー訂正処理）との３つの処理（リン
キング処理）がセクターのリンキング領域における所要
のタイミングで行われることになる。そして本発明の構
成では、上記リンキング処理は、例えば外部のシステム
コントローラ等の制御手段から与えられるタイミングに
よらず、再生信号から抽出した絶対アドレス情報に基づ
いてデコーダ装置自身がタイミング制御を行いながら自
動的に実行することが可能となる。

【００２０】

【発明の実施の形態】以下、本発明の記録装置の実施の
形態を説明する。この実施例は光磁気ディスク（ミニデ
ィスク）を記録媒体として用いる記録再生装置とする。
なお、以降の本実施の形態の説明においては、リンキン
グ領域内のタイミングで実行される再同期処理と、ＲＡ
Ｍリセット処理と、誤訂正禁止処理について扱うことに
なるが、これら３つの処理を一括して「リンキング処
理」ということにする。また、本実施の形態の誤訂正禁
止処理としては、後に詳述するように、Ｃ２系列による
エラー訂正は行わずにＣ１系列によるエラー結果を用い
るとするエラー訂正処理となるが、このような処理につ
いては、「Ｃ２禁止／Ｃ１ＰＣ(Pointer Copy)」処理と
いうことにする。また、以降の説明は次の順序で行な
う。 １．記録再生装置の構成 ２．エンコーダ／デコーダ部の構成 ３．本実施の形態のリンキング処理 ３−ａ 再同期処理 ３−ｂ ＲＡＭリセット ３−ｃ Ｃ２禁止／Ｃ１ＰＣ処理 ３−ｄ リンキング処理におけるＣ２禁止／Ｃ１ＰＣ処
理のタイミング ３−ｅ リンキング処理のタイミング制御 ３−ｆ リンキング処理実現のための回路構成

【００２１】１．記録再生装置の構成 図１は本実施の形態としての記録再生装置の要部のブロ
ック図を示している。音声データが記録されている光磁
気ディスク１は、スピンドルモータ２により回転駆動さ
れる。そして光磁気ディスク１に対しては記録／再生時
に光学ヘッド３によってレーザ光が照射される。

【００２２】光学ヘッド３は、記録時には記録トラック
をキュリー温度まで加熱するための高レベルのレーザ出
力を行ない、また再生時には磁気カー効果により反射光
からデータを検出するための比較的低レベルのレーザ出
力を行なう。このため、光学ヘッド３にはレーザ出力手
段としてのレーザダイオード、偏光ビームスプリッタや
対物レンズ等からなる光学系、及び反射光を検出するた
めのディテクタが搭載されている。対物レンズ３ａは２
軸機構４によってディスク半径方向及びディスクに接離
する方向に変位可能に保持されている。

【００２３】また、ディスク１を挟んで光学ヘッド３と
対向する位置に磁気ヘッド６ａが配置されている。磁気
ヘッド６ａは供給されたデータによって変調された磁界
を光磁気ディスク１に印加する動作を行なう。光学ヘッ
ド３全体及び磁気ヘッド６ａは、スレッド機構５により
ディスク半径方向に移動可能とされている。

【００２４】再生動作によって、光学ヘッド３によりデ
ィスク１から検出された情報はＲＦアンプ７に供給され
る。ＲＦアンプ７は供給された情報の演算処理により、
再生ＲＦ信号、トラッキングエラー信号ＴＥ、フォーカ
スエラー信号ＦＥ、グルーブ情報（光磁気ディスク１に
プリグルーブ（ウォブリンググルーブ）として記録され
ている絶対位置情報）ＧＦＭ等を抽出する。抽出された
再生ＲＦ信号はエンコーダ／デコーダ部８に供給され
る。また、トラッキングエラー信号ＴＥ、フォーカスエ
ラー信号ＦＥはサーボ回路９に供給され、グルーブ情報
ＧＦＭはアドレスデコーダ１０に供給される。

【００２５】サーボ回路９は供給されたトラッキングエ
ラー信号ＴＥ、フォーカスエラー信号ＦＥや、マイクロ
コンピュータにより構成されるシステムコントローラ１
１からのトラックジャンプ指令、アクセス指令、スピン
ドルモータ２の回転速度検出情報等により各種サーボ駆
動信号を発生させ、２軸機構４及びスレッド機構５を制
御してフォーカス及びトラッキング制御を行ない、また
スピンドルモータ２を一定線速度（ＣＬＶ）に制御す
る。

【００２６】アドレスデコーダ１０は供給されたグルー
ブ情報ＧＦＭをデコードしてディスク上の絶対アドレス
情報であるＡＤＩＰ信号を抽出する。このＡＤＩＰ信号
はシステムコントローラ１１に供給され、各種の制御動
作に用いられる。また、本実施の形態のアドレスデコー
ダ１０においては、後述するように、ＡＤＩＰ信号に基
づいて、セクター『ＦＤ』の開始タイミングを示す信号
ＦＤ・ＳＴＡＲＴが生成され、エンコーダ／デコーダ部
８に供給される。この信号ＦＤ・ＳＴＡＲＴは、エンコ
ーダ／デコーダ部８におけるリンキング処理のタイミン
グ制御のために用いられる。また再生ＲＦ信号について
はエンコーダ／デコーダ部８においてＥＦＭ復調、ＡＣ
ＩＲＣ等のデコード処理が行なわれるが、このときデー
タとして再生ＲＦ信号に含まれているアドレス、サブコ
ードなども抽出され、システムコントローラ１１に供給
される。

【００２７】エンコーダ／デコーダ部８でＥＦＭ復調、
ＣＩＲＣ等のデコード処理された音声データ（セクター
データ）は、メモリコントローラ１２によって一旦バッ
ファメモリ１３に書き込まれる。なお、光学ヘッド３に
よるディスク１からのデータの読み取り及び光学ヘッド
３からバッファメモリ１３までの系における再生データ
の転送は1.41Mbit/secで、しかも通常は間欠的に行なわ
れる。

【００２８】バッファメモリ１３に書き込まれたデータ
は、再生データの転送が0.3Mbit/sec となるタイミング
で読み出され、エンコーダ／デコーダ部１４に供給され
る。そして、音声圧縮処理に対するデコード処理等の再
生信号処理を施され、Ｄ／Ａ変換器１５によってアナロ
グ信号とされ、出力端子１６から所定の増幅回路部へ供
給されて再生出力される。例えばＬ，Ｒアナログオーデ
ィオ信号として出力される。

【００２９】光磁気ディスク１に対して記録動作が実行
される際には、入力端子１７に供給された記録信号（ア
ナログオーディオ信号）は、Ａ／Ｄ変換器１８によって
デジタルデータとされた後、エンコーダ／デコーダ部１
４に供給され、音声圧縮エンコード処理を施される。エ
ンコーダ／デコーダ部１４によって圧縮された記録デー
タはメモリコントローラ１２によって一旦バッファメモ
リ１３に書き込まれる。そしてバッファメモリ１３内に
所定量以上のデータが蓄積された時点で所定のデータ単
位でデータが読み出されてエンコーダ／デコーダ部８に
送られる。そしてエンコーダ／デコーダ部８でＣＩＲＣ
エンコード、ＥＦＭ変調等のエンコード処理された後、
磁気ヘッド駆動回路６に供給される。

【００３０】そして磁気ヘッド駆動回路６はエンコード
処理された記録データに応じて、磁気ヘッド６ａに磁気
ヘッド駆動信号を供給する。つまり、光磁気ディスク１
に対して磁気ヘッド６ａによるＮ又はＳの磁界印加を実
行させる。また、このときシステムコントローラ１１は
光学ヘッドに対して、記録レベルのレーザ光を出力する
ように制御信号を供給する。バッファメモリ１３を介す
ることで、連続的に入力される音声データについての記
録動作は間欠的に行なわれることになる。

【００３１】操作部１９には、ユーザー操作に供される
各種キーが設けられている。例えば録音キー、再生キ
ー、停止キー、ＡＭＳキー、早送りキー、早戻しキー等
が設けられ、その操作情報はシステムコントローラ１１
に供給される。表示部２０は例えば液晶ディスプレイに
よって構成され、動作状態、トラックナンバ、時間情報
等をシステムコントローラ１１の制御に基づいて表示す
る動作を行なう。

【００３２】２．エンコーダ／デコーダ部の構成 図２は、図１のエンコーダ／デコーダ部８において、デ
コーダ部８としての要部の構成を示すブロック図であ
る。このデコーダ部８は上述のようにＥＦＭ復調及びＡ
ＣＩＲＣデコードを行なってデータ出力する。ＲＦアン
プ７からの再生ＲＦ信号（ＥＦＭ信号）は二値化回路５
１で二値化され、レジスタ５２を介してＥＦＭ復調部５
３に供給されてＥＦＭ復調される。つまり１４−８変換
される。また二値化回路５１の出力はＰＬＬ回路５４に
供給され、ＰＬＬ回路５４によってＥＦＭ信号に同期し
たクロックが生成される。

【００３３】シンク検出部５５では、ＥＦＭ信号のフレ
ームシンクが検出される。そして、図３にて後述するよ
うにして、ドロップアウトやジッターの影響でデータ中
に同じフレームシンクパターンが検出されたり、本来の
フレームシンクが検出されなかった場合のために、フレ
ームシンク検出のためのウィンドウ保護及びフレームシ
ンクパターンの内挿処理を行なう。また、ある期間にわ
たって適正にフレームシンクパターンが検出されない場
合には、上記ウィンドウ保護及びフレームシンクパター
ンの内挿処理を停止して、再同期のための処理を実行す
る。本実施の形態においては、後述するリンキング処理
タイミングジェネレータ（以下リンキング処理ＴＧと記
す）７２から出力される信号ＦＣ・ＧＴＯＰに基づい
て、リンキング領域における所定タイミングで再同期処
理を実行するように構成される。レジスタ５２はシンク
検出部５５の出力に応じて動作することになる。

【００３４】ＥＦＭ復調部５３で復調されたデータはバ
ス５７を介してＲＡＭ５８に取り込まれる。アドレス発
生部５９はマルチプレクサ６２、６７からの出力される
各種要求に応じて書込／読出アドレスを発生させる。ラ
イトベースカウンタ６０及びリードベースカウンタ６１
の出力はマルチプレクサ６２によって選択されてアドレ
ス発生部５９に供給される。また、ＲＡＭ書込要求発生
部６４、ＲＡＭ読出要求発生部６５、Ｃ１／Ｃ２要求発
生部６６の各出力はマルチプレクサ６７によって選択さ
れてアドレス発生部５９に供給される。

【００３５】ライトベースカウンタ６０，リードベース
カウンタ６１はフレーム単位でカウントするものであ
り、ＥＦＭ復調データのＲＡＭ５８への書込はライトベ
ースカウンタ６０が用いられる。ライトベースカウンタ
６０はシンク検出部５５によって検出されたフレームシ
ンクをカウントする。また、ＲＡＭ書込要求発生部６４
はシンク検出部５５によって検出されたフレームシンク
に応じて書込要求を発生させる。つまり、ＲＡＭ５８へ
の書込動作はＥＦＭ信号に同期したＰＬＬ系のクロック
によって実行される。

【００３６】リードベースカウンタ６１は水晶系の安定
したクロックを発生させるタイミングジェネレータ５６
からのクロックをカウントする。またＲＡＭ読出要求発
生部６５、Ｃ１／Ｃ２要求発生部６６にもタイミングジ
ェネレータ５６からのクロックが供給され、これに応じ
てを要求信号を発生させる。従ってＲＡＭ５８からの読
出動作は、安定化クロックによって実行されることにな
る。ＥＦＭ信号に同期したＰＬＬ系のクロックはディス
ク回転サーボの乱れを含んでいることになるが、これを
安定化クロックによってデータをＲＡＭ５８から読み出
すことで、ＲＡＭ５８は時間軸補正を行なうことにもな
る。また、本実施の形態では、リンキング処理ＴＧ７２
のタイミング制御によって、ＲＡＭ５８に対するＲＡＭ
リセット制御を行なうことができ、そのＲＡＭリセット
制御によってライトベースカウンタ６０がジッタマージ
ンの中央となるようにセットされる。

【００３７】なお、ＲＡＭ５８の容量から時間軸補正に
も限界があり、例えばライトベースカウンタ６０とリー
ドベースカウンタ６１の差が±５フレーム以上となる
と、他のデータを壊してしまい、再生音が保証できな
い。そこで、ベースカウンタモニタ６３でカウント値の
監視を行ない、ライトベースカウンタ６０とリードベー
スカウンタ６１の差が±４フレームを越えたら、ライト
ベースカウンタ６０にリードベースカウンタ６１の値が
セットされるようにしている。

【００３８】ＥＣＣ処理部６８では、ＲＡＭ５８に蓄積
されているＥＦＭデコードデータに対して、エラー訂正
を施す。本実施の形態においてはＡＣＩＲＣ（Advanced
Interleave ＋ＣＩＲＣ）を用いるものとされ、後述す
るようにしてＣ１系列及びＣ２系列によるエラー訂正を
行う。また、本実施の形態においては少なくともリンキ
ングポイントのデータが不連続となる位置においてＣ２
禁止／Ｃ１ＰＣ処理が実行される。つまり、Ｃ１系列に
よる誤り訂正のみを実行し、Ｃ２系列による誤り訂正は
行わないようにすることで、データの不連続点の前後の
最大１インターリーブ長（ミニディスクシステムの場合
には１０８フレーム分となる）にわたり誤り訂正エラー
が拡散することを防止するようにされる。本実施の形態
では、このＣ２禁止／Ｃ１ＰＣ処理の開始／終了タイミ
ングも、リンキング処理ＴＧ７２により制御される。

【００３９】コントローラインターフェース６９は、図
１に示したシステムコントローラ１１からの制御信号等
の送受信を行なう。７０はレジスタ、７１は出力コント
ロール部であり、ＥＦＭ復調及びＣ１，Ｃ２系列のエラ
ー訂正が施された音声データが出力される。この出力は
図１のメモリコントローラ１２によってバッファＲＡＭ
１３に書き込まれる。

【００４０】本実施の形態においては、アドレスデコー
ダ１０よりセクター『ＦＤ』の開始位置のタイミングを
示す信号ＦＤ・ＳＴＡＲＴが出力されるように構成され
る。この信号ＦＤ・ＳＴＡＲＴは、アドレスデコーダ１
０にて得られるＡＤＩＰシンクに基づいて生成される
が、これについては図１２を参照して後述する。そし
て、デコーダ部８内のリンキング処理ＴＧ７２では、入
力された信号ＦＤ・ＳＴＡＲＴに基づいて、ＲＡＭリセ
ットのタイミングに対応する信号ＲＯＦ、及びシンク保
護ウィンドウを強制的に開放してフレームシンクを取り
込む（再同期）タイミングを得るための信号ＦＣ・ＧＴ
ＯＰを出力するが、これについては、図１３を参照して
後述する。

【００４１】信号ＲＯＦは、図２に示すようにベースカ
ウンタモニタ６３とＥＣＣ処理部６８に分岐して供給さ
れる。そしてベースカウンタモニタ６３は信号ＲＯＦに
応答してライトベースカウンタ６０の値をジッターマー
ジンの中央にセットする動作（ＲＡＭリセット）を行
う。また、本実施の形態のＥＣＣ処理部６８は、入力さ
れた信号ＲＯＦに基づいてリンキング処理としての適正
なＣ２禁止／Ｃ１ＰＣ処理の開始／終了タイミングを発
生させるように構成されている（図１４により後述す
る）。

【００４２】また、リンキング処理ＴＧ７２から出力さ
れた信号ＦＣ・ＧＴＯＰは、シンク検出部５５に入力さ
れ、この信号ＦＣ・ＧＴＯＰに基づいて得られたタイミ
ングで再同期の動作を行う。

【００４３】３．本実施の形態のリンキング処理 ３−ａ 再同期処理 以下、本実施の形態の特徴となるリンキング処理につい
て説明する。リンキング処理とは、前述のように、再同
期処理、ＲＡＭリセット、及びＣ２禁止／Ｃ１ＰＣ処理
をリンキング領域のタイミングで行うことをいうが、説
明の便宜上、予めこれら再同期処理、ＲＡＭリセット、
Ｃ２禁止／Ｃ１ＰＣ処理の各々について、概要的な説明
を行うこととし、第１に再同期処理の概要について説明
する。

【００４４】再同期処理は、図２にて説明したようにシ
ンク検出部５５において行われる。ここで、再同期処理
の一般的な動作について図３のタイミングチャートを参
照して説明する。図３（ａ）には、デコーダ部８に入力
されるデータがフレームシンクと共に示されている。シ
ンク検出部５５においては、図３（ａ）に示されるフレ
ームシンクを検出シンク（図３（ｂ））として検出し、
その検出シンクのタイミングで内挿カウンタ（図示しな
い）をリセットすることにより内挿パルス（図３
（ｃ））を発生させる（内挿処理）。また、この内挿パ
ルスのタイミングに対応するようにして図３（ｄ）に示
すウィンドウタイミング信号が発生される。図３（ｆ）
に示すウィンドウ信号は、原則としてこのウィンドウタ
イミング信号に対応したものとなる。そして、上記内挿
パルスのタイミング信号が検出シンクと同期していると
判断されると、図３（ｅ）に示すウィンドウ保護信号Ｗ
ＮＤＬＫがＨとなり、これによってウィンドウ保護がか
けられる。この状態では、図３（ｆ）に示すウィンドウ
信号がＨとなっている期間内（ウィンドウ内）に得られ
た検出シンクのみが内挿カウンタのリセットとして有効
となり、ウィンドウ外の検出シンクは無効として扱われ
る（ウィンドウ保護）。この場合、入力データにおいて
フレームシンクのずれ、及びＮｏ Ｓｙｎｃ（フレーム
シンクが検出されない状態）が発生しているが、内挿パ
ルスがウィンドウ内にあることから同期していると見做
される。

【００４５】そして、この図においては、例えばトラッ
クジャンプの影響で矢印Ａ、Ｂで示す位置の検出シンク
がウィンドウから外れているが、このようにして非同期
の状態が検出されると、シンク検出部５５では、図３
（ｅ）の期間Ｔ１に示すようにウィンドウ保護信号ＷＮ
ＤＬＫをＬとする。これにより、ウィンドウ保護が解除
されて、図３（ｆ）の期間Ｔ２に示すようにウィンドウ
は、ウィンドウタイミング（図３（ｄ））には関係な
く、ゲートオープンとなるようにされる。このようにゲ
ートオープンとなった期間では、この間に得られた検出
シンクはすべて有効となって、内挿カウンタのリセット
を促すことになる。このように、フレームシンクの検出
のためのウィンドウ保護を解除してゲートオープンする
ことによって、入力信号とデコーダの同期を新規に得る
ことを本実施の形態では再同期処理という。

【００４６】前述したように、リンキングポイントのデ
ータ不連続点ではフレームシンクの連続性が得られなく
なる。そこで、本実施の形態ではリンキング処理の１つ
として、リンキングポイントを経過した所定タイミング
で再同期処理を実行するものである。

【００４７】３−ｂ ＲＡＭリセット 次に、図２に示したデコーダ部８におけるリンキング処
理として、ＲＡＭ５８に対するリセット動作（ＲＡＭリ
セット）について図４を参照して概略的に説明する。な
お、実際のＲＡＭリセットの開始タイミングについては
図１２により後述する。

【００４８】図４にＥＦＭ信号入力、ＡＤＩＰシンク、
出力されるデコード信号及びそのメインデータシンク、
Ｃ２訂正ＮＧウインドウを示す。この場合、デコードデ
ィレイを１３２ＥＦＭフレームとしている。ＡＤＩＰシ
ンクはアドレスデコーダ１０にて抽出されたＡＤＩＰ信
号に基づいて得られるセクター単位の同期信号である。
本実施の形態においては、図１７にて説明したと同様
に、ダミーデータが書き込まれているリンキング領域と
して『ＦＣ』、『ＦＤ』、『ＦＥ』のセクタが定義さ
れ、『ＦＦ』はサブデータ領域として定義されている。

【００４９】ＲＡＭリセットは、『ＦＤ』のセクターの
中央位置とされるリンキングポイントＬＰのタイミング
で行うようにする。但し実際には、図１２にて後述する
ように他のリンキング処理（再同期及びＣ２禁止／Ｃ１
ＰＣ）との動作タイミングとの兼ね合いや動作タイミン
グのマージン等を考慮して、リンキングポイントＬＰと
される位置から所定タイミング遅れて実行するようにさ
れる。ＲＡＭリセットとは、ライトベースカウンタ６０
の値を強制的にジッターマージンの中央となるように再
セットする動作をいうものとされ、これにより、クラス
タ毎にジッターマージンが常に最大の状態にセットされ
ることになる。

【００５０】このようにリンキング領域『ＦＣ』におけ
るリンキングポイントＬＰのタイミングでＲＡＭリセッ
トを行なうことにより、ＥＦＭ入力信号についてのセク
ターＦＤについての書込データは不連続となる。そし
て、仮にこの不連続を含んでＣ１系列及びＣ２系列によ
る通常のエラー訂正処理を実行すると、この箇所ではＣ
２系列のエラー訂正がエラーとなるため、デコード信号
についてセクターＦＤ周辺にＣ２訂正ＮＧウインドウが
立つことになる。

【００５１】ところが、このＣ２訂正ＮＧの範囲はＲＡ
Ｍリセットポイントから前後インターリーブ長（１０８
フレーム）であり、図からわかるようにダミーデータが
記録されているリンキング領域のセクター（『ＦＣ』〜
『ＦＥ』）の区間内に納まるものとなる。従って実際の
音声データなどが記録されているメインデータセクター
（００〜１Ｆ）及びサブデータのセクターＦＦのデコー
ド処理についてはＲＡＭリセットの影響はない。このよ
うに、リンキング領域内の所定タイミングでＲＡＭリセ
ットを行うことにより、メインデータセクター再生中に
ＲＡＭ５８がオーバーフローとなってしまうことが防止
される。

【００５２】但し、本実施の形態においては後述するよ
うにリンキング領域内のタイミングでＣ２禁止／Ｃ１Ｐ
Ｃ処理が行われるものであり、これにより、リンキング
領域内における誤り訂正エラーとなる領域を最小限に留
めるようにされる。

【００５３】３−ｃ Ｃ２禁止／Ｃ１ＰＣ処理 次に、図５〜図１１を参照してＣ２禁止／Ｃ１ＰＣ処理
について説明することとし、先ず、図５〜図８によりＣ
２禁止／Ｃ１ＰＣ処理の動作について説明する。前述の
ように、ミニディスクシステムでは誤り訂正符号として
ＡＣＩＲＣが用いられている。

【００５４】図２に示したＥＦＭ復調回路５３において
ＥＦＭ復調され、ＲＡＭ５８に蓄積されるデータとして
は、各バイト（シンボル）を（ｍ・ｎ）（ｍ：フレーム
番号、ｎ：フレーム内のバイト単位の番号）で表すとす
ると、図５（ａ）に示すように３２バイト＝１フレーム
の単位で繰り返される信号となる。そして、ＥＣＣ処理
部６８においては、ＲＡＭ５８上において図５（ｂ）に
示すようにデータをバイト単位で並び換えてＣ１系列及
びＣ２系列を用いてエラー検出及び訂正処理を実行す
る。

【００５５】Ｃ１系列は、図５（ｂ）に示す縦方向の列
ごとの３２バイトのデータ単位が対応する。例えば、図
５（ｂ）の最も右の縦方向の列であれば、（１・１）
（１・２）（１・３）・・・（１・ｎ）・・・（１・３
０）（１．３１）（１・３２）の３２バイトデータが１
単位のＣ１系列となる。なお、これら３２バイトのう
ち、下側の４バイト（１・２９）（１・３０）（１．３
１）（１・３２）がＣ１系列のパリティＰであり、残り
の２８バイトのデータが実際のオーディオデータとな
る。このＣ１系列により２バイトのエラー検出訂正が可
能である。

【００５６】また、Ｃ２系列は、過去に取り込んだデー
タのうち、４フレームおきの１フレーム中の１バイト
（１フレームのデータのうちパリティＰを除外したも
の）を斜め方向にとったものとなる。例えば、図５
（ｂ）であれば（−１０３・１）（−９９・２）（−９
５・３）・・・（−１０７＋４ｎ・ｎ）・・・（−３・
２７）（１・２８）の２８バイトが１単位のＣ２系列と
なる。この場合も、２８バイト中の４バイトはＣ２系列
のパリティＱであり、従って、残りの２４バイトのデー
タが実際のオーディオデータとなる。そして、このＣ２
系列によっても２バイトのエラー検出訂正が可能であ
り、Ｃ１系列のエラー検出結果を示すエラーポインタを
用いれば、４バイトまでの消失訂正が可能である。

【００５７】次に、上記Ｃ１系列及びＣ１系列を利用し
た誤り訂正として、本実施の形態の特徴となるＣ２禁止
／Ｃ１ＰＣの処理を含む誤り訂正処理について図６及び
図７のフローチャートを参照して説明する。この処理動
作は図２に示したＥＣＣ処理部６８が実行するものであ
る。

【００５８】ＥＣＣ処理部６８は、先ず、ステップＳ１
０１において１フレーム３２バイトのＣ１系列のデータ
（図５参照）についてパリティ計算を実行することによ
り、続くステップＳ１０２において、そのＣ１系列のデ
ータについてのエラーが存在するか否かについて判別を
行う。ステップＳ１０２においてエラーがないと判別さ
れれば、ステップＳ１０３に進んで２８個のデータバイ
トの各々についてエラーの有無を示すポインタとして、
「ＯＫ」、即ちエラーが存在しないとするデータをセッ
トし、ステップＳ１０７に進む。

【００５９】これに対して、ステップＳ１０２において
エラーが存在すると判別された場合には、ステップＳ１
０４に進んで、そのＣ１系列中のエラー数が訂正可能な
エラー数以下であるか否かについて判別する。ここで訂
正可能なエラー数以下（つまり２バイト以下のエラー数
となる）であると判別された場合にはステップＳ１０５
に進んでそのエラーを訂正した後にステップＳ１０３に
進む。また、ステップＳ１０４において、そのＣ１系列
中のエラー数が訂正可能なエラー数以上であると判別さ
れた場合には、ステップＳ１０６に進み、２８個のバイ
トのすべてのポインタについて、「ＮＧ」、即ち誤り訂
正エラーであることを示すデータをセットしてステップ
Ｓ１０７に進む。

【００６０】ステップＳ１０７においては、Ｃ２禁止／
Ｃ１ＰＣ処理の要求があったかどうかが判別される。本
実施の形態においては、少なくともリンキング処理とし
てのＣ２禁止／Ｃ１ＰＣ処理の要求は、後述するように
してＥＣＣ処理部６８に入力される信号ＲＯＦ（ＲＡＭ
リセットタイミングに対応）に基づいて、所定タイミン
グで発生されるＣ２禁止／Ｃ１ＰＣ要求のためのフラグ
ＦＬ・Ｃ１ＰＣにより行われる。

【００６１】そして、ステップＳ１０７においてＣ２禁
止／Ｃ１ＰＣ処理の要求がないとされた場合には、図７
のステップＳ１０８に進む。ステップＳ１０８ではＣ２
系列によるパリティ計算を実行して、ステップＳ１０９
においてＣ２系列中にエラーが存在するか否かが判別さ
れる。ステップＳ１０９においてＣ２系列にエラーがな
いと判別された場合には、ステップＳ１１０に進んで、
このＣ２系列中の２４このデータバイトの各々について
のポインタとしてＯＫ（エラー無し）を示すデータをセ
ットする。これに対して、ステップＳ１０９においてエ
ラーがあったと判別された場合には、ステップＳ１１１
に進み、そのＣ２系列中のエラー数Ｅが訂正可能なエラ
ー数ｍ以下（Ｅ≦ｍ）であるか否かについて判別を行
う。この例の場合には、消失訂正を行うことから訂正可
能なエラー数ｍは４バイト（ｍ＝４）までとなる。

【００６２】このステップＳ１１１において、Ｃ２系列
中のエラー数Ｅが訂正可能なエラー数ｍ以下であれば、
ステップＳ１１１からステップＳ１１２に進み、Ｃ１系
列の誤り訂正処理により得られたエラー結果（即ちポイ
ンタの状態）と、Ｃ２系列の計算結果（エラー数）とを
照合する。そして、続くステップＳ１１３において、こ
の照合の結果に基づいて、両者が一致（エラー数が一
致）しているか否かについて判別を行う。

【００６３】上記ステップＳ１１２及びステップＳ１１
３は、通常の誤り訂正処理時における誤訂正検出の機能
を果たしており、例えば正しい誤りのないデータについ
てエラーと誤検出して誤った訂正処理を行うような不適
切な動作を防止するための処理である。

【００６４】そして、ステップＳ１１３において、Ｃ１
系列とＣ２系列とのエラー結果（エラー数）が一致して
いると判別された場合には、ステップＳ１１４に進んで
Ｃ２系列によるエラー訂正処理を実行した後、ステップ
Ｓ１１０に進む。一方、ステップＳ１１３においてＣ１
系列とＣ２系列とのエラー結果が一致していないと判別
された場合には、ステップＳ１１４に進み、Ｃ２系列の
２４バイトのデータに対応する各ポインタについて「Ｎ
Ｇ」を示すデータをセットする。

【００６５】また、ステップＳ１１１において、Ｃ２系
列中のエラー数Ｅが訂正可能なエラー数ｍより多い（Ｅ
＞ｍ）と判別されたのであればステップＳ１１６に進
む。ステップＳ１１６では、Ｃ２系列中の各バイトにつ
いてのＣ１系列のエラー検出結果のポインタを参照する
ことが行われる。そして、Ｃ２系列中におけるＣ１系列
のバイトデータについて「ＮＧ」を示すポインタ数ｎ_NG
が、Ｃ２系列により訂正可能なエラー数ｍよりも多いか
否か（ｎ_NG＞ｍ）について判別を行う。ステップＳ１１
６において、Ｃ１ポインタ数ｎ_NGについてｎ_NG＞ｍでは
ないと判別された場合には、これまで実行されてきた誤
り訂正処理として、Ｃ１系列の検出エラー数あるいはＣ
２系列の検出エラー数の少なくとも何れか一方が誤って
いると推定されることになる。そこでこの場合には、ス
テップＳ１１６よりステップＳ１１５に進んで、Ｃ２系
列の２４バイトのデータに対応する各ポインタについて
「ＮＧ」を示すデータをセットする。これに対して、ス
テップＳ１１６においてＣ１ポインタ数ｎ_NGについてｎ
_NG＞ｍであると判別された場合には、Ｃ１系列の計算結
果により検出されたエラー数と、Ｃ２系列の計算結果に
より検出されたエラー数が一致すると見なすことにな
る。この場合には、ステップＳ１１７に進んで、Ｃ１の
ポインタの結果にしたがって、Ｃ２のポインタに対して
「ＯＫ」または「ＮＧ」を示すデータをセットして出力
することになる。このステップＳ１１７における処理で
は、Ｃ２のポインタに対して、先に行われたＣ１系列の
ポインタの結果をコピーする処理となることから、ステ
ップＳ１１７の処理がＣ１ポインタコピー（Ｃ１ＰＣ）
処理となる。

【００６６】これまで述べてきた誤り訂正処理は、ステ
ップＳ１０７においてＣ２禁止／Ｃ１ＰＣ処理要求がな
い場合の誤り訂正処理である。即ち、通常のＣ１系列及
びＣ２系列両者の両者による誤り訂正処理となる。

【００６７】これに対して、ステップＳ１０７において
Ｃ２禁止／Ｃ１ＰＣ処理要求があったと判別された場合
には、直ちにステップＳ１１７に進んでＣ１ポインタコ
ピー処理が実行される。つまり、本実施の形態であれば
例えばリンキングポイントにおけるデータの不連続点に
対応するタイミングにより、後述するようにＣ２禁止／
Ｃ１ＰＣ処理要求があった場合には、Ｃ１系列の誤り訂
正は行うが、Ｃ２系列による誤り訂正は実行せずに（即
ちステップＳ１０８から開始される処理を実行しな
い）、強制的にＣ１ポインタコピー処理を実行するよう
にしている。

【００６８】例えば、上記リンキングポイントのように
データが不連続点となるような状態時に、先に図５
（ｂ）にて説明したようにＲＡＭ５８上においてデータ
をバイト単位で並び換えた状態では、ＲＡＭ５８の並び
換えデータは図８（ａ）のように模式的に示される。図
８（ａ）においては、不連続点以降のデータについて斜
線で示している。そして、仮にこのような状態時におい
ても通常通りにＣ１及びＣ２系列による誤り訂正が行わ
れるとする。つまり、ステップＳ１０７による判別処理
を省略し、ステップＳ１０３及びＳ１０７の処理に続い
て必ずステップＳ１０８によりＣ２系列のパリティ計算
が行われるものとする。この場合、エラー検出結果は図
８（ｂ）に示すようになる。例えばデータの不連続点が
生じるような異常状態の発生時には、不連続点の前後の
データのクロックが非同期となるため、再生クロック同
期用のＰＬＬのロックが外れるなどして、図８（ｂ）に
示すように不連続点から５〜１０フレーム程度の区間に
わたってＣ１についての連続エラーが不可避となる。そ
して、このようなＣ１系列に対してＣ２系列によるパリ
ティ計算を実行したとすると、図８（ｂ）に示すＣ２系
列単位Ｓ１（○印はＣ２の系列に含まれるデータバイト
を示す）より以前のＣ２系列については、正常時のエラ
ー数１〜２の扱いとなるため特に問題は生じない。また
訂正できないエラーがあったとしても補間等の適切な処
理が実行される。

【００６９】ところが、図８（ｂ）の系Ｓ２で示すＣ２
系列を例にとった場合、図に示す５〜１０フレーム程度
のＣ１エラー領域以外ではエラーが実際に存在しなかっ
たとしても、Ｃ２のパリティ計算結果のエラー数は２で
あるのに対して、Ｃ２のパリティ計算結果により、上記
Ｃ１系列による２つのエラー数に加えて不連続点より後
の１バイトデータ（矢印Ｂで示すバイトデータ）がＣ２
の系列によるエラー数として含まれるために、エラー数
としては３が検出されることになる。この場合、図７に
示すステップＳ１１２及びＳ１１３の処理により、Ｃ１
系列のＣ２系列とのエラー検出数が一致しないことが判
別されるため、ステップＳ１１５の処理によりＣ２系列
のすべてのデータ（２４バイト）についてエラーと見な
されることになる。つまり、データの不連続点が生じる
ような異常状態時には、Ｃ２系列により誤り訂正を実行
することによって、Ｃ１エラー領域以外の正しいはずの
データもエラーとして出力されることになる。そして、
上記のようなＣ２の系列のバイトデータがすべてエラー
とされるような状態は、図８（ｂ）における系Ｓ４で示
すＣ２系列まで続くことになり、結果的に１００フレー
ム以上にわたって連続エラーとして出力されることにな
る。

【００７０】そこで本実施の形態のように、ステップＳ
１０７→ステップＳ１１７の処理により実現されるＣ２
禁止／Ｃ１ＰＣ処理を行うことで、リンキングポイント
などのデータ不連続点のタイミングで、誤り訂正エラー
が不可避となるＣ１系列のエラーのですませることが可
能となり、それだけ迅速に適正なデータのデコード処理
に復帰することが可能となる。

【００７１】なお、これまでの説明として、ステップＳ
１０７にて説明したＣ２禁止／Ｃ１ＰＣ処理要求がある
場合として、リンキングポイントにおけるデータの不連
続点のタイミングを挙げているが、実際にはＣ２禁止／
Ｃ１ＰＣ処理は、例えば何らかの外乱等の障害により、
メインデータのデコード時にＲＡＭ５８のオーバーフロ
ーやアンダーフローが発生してしまった場合や、トラッ
クジャンプが行われた場合や、リンキングポイント以外
においても何らかの要因によってフレームシンクが適正
に連続して得られなくなったような場合にも、誤り訂正
のエラー領域をＣ１系列のみとすることができるために
有効となる。したがって、本実施の形態においても、上
記のような異常状態が生じた場合にはＣ２禁止／Ｃ１Ｐ
Ｃ処理要求が発生されるように構成すれば、メインデー
タがエラーとなる期間を短くすることが可能となるた
め、安定した再生を行うことができることになる。

【００７２】３−ｄ リンキング処理におけるＣ２禁止
／Ｃ１ＰＣ処理のタイミング 次に、本実施の形態の特徴となるリンキング処理として
のＣ２禁止／Ｃ１ＰＣ処理の開始／終了タイミングにつ
いて図９〜図１１を参照して考察する。ここでは、説明
の便宜上、ＲＡＭ５８より読み出されるデータのタイミ
ングに基づいて考察することとする。

【００７３】図９には、ＲＡＭ５８に書き込まれている
セクターデータ（ＲＡＭ ｄａｔａ）の位置と、これに
対応してＲＡＭ５８より読み出されるデータ（ここでは
ＤＡｒｅａｄという）の状態が模式的に示されている。
セクターデータとしては『ＦＣ』『ＦＤ』『ＦＥ』のリ
ンキング領域と『ＦＦ』のサブデータ領域が示されてい
る。リンキングポイントＬＰは、前述したようにセクタ
ー『ＦＤ』の中央位置とされている。

【００７４】Ｃ２禁止／Ｃ１ＰＣ処理は、これまでの説
明から分かるように、Ｃ２系列による訂正を行うデータ
に対して行われる。そこで、例えばＣ２禁止／Ｃ１ＰＣ
処理が図９に示すタイミングでｘｘｘフレームにわたっ
て行われたとすると、Ｃ２禁止／Ｃ１ＰＣ処理の影響を
受けるデータとしては、Ｃ２禁止／Ｃ１ＰＣ処理が行わ
れるｘｘｘフレーム分のデータに、Ｃ２禁止／Ｃ１ＰＣ
処理終了後の１０８フレーム分を加えた、ｘｘｘ＋１０
８フレーム分のＤＡ ｒｅａｄのデータとなる。なお、
１０８フレームとは１インターリーブ長に相当する。こ
の図においては、ＤＡ ｒｅａｄ０の系列のデータがＣ
２禁止／Ｃ１ＰＣ処理の影響を受ける初めのＣ１系列と
なり、ＤＡ ｒｅａｄ１の系列のデータはすべてのバイ
トデータがＣ２禁止／Ｃ１ＰＣ処理の処理を受けてい
る。ＤＡ ｒｅａｄ２の系列はＣ２禁止／Ｃ１ＰＣ処理
されたバイトデータが含まれる最後のＣ１系列となる。

【００７５】上記図９にて説明したようにして、ｘｘｘ
フレーム分のＣ２禁止／Ｃ１ＰＣ処理を行うことによ
り、Ｃ２禁止／Ｃ１ＰＣ処理の開始位置からｘｘｘ＋１
０８フレームにわたるＤＡ ｒｅａｄのデータがＣ２禁
止／Ｃ１ＰＣ処理の影響を受けることをふまえた上で、
以降、実際のリンキング処理におけるＣ２禁止／Ｃ１Ｐ
Ｃ処理の開始／終了タイミングの設定について説明する
こととし、先にＣ２禁止／Ｃ１ＰＣ処理の開始タイミン
グについて図１０を参照して説明する。

【００７６】図１０（ａ）は、リンキング処理における
Ｃ２禁止／Ｃ１ＰＣ処理として、その開始タイミングが
早すぎる場合について示している。この図では、Ｃ２禁
止／Ｃ１ＰＣ処理は、リンキングエリアのセクター『Ｆ
Ｃ』の前のメインデータのセクター『１Ｆ』の後ろの部
分から開始されているが、この場合には、メインデータ
のセクター『１Ｆ』の後ろの部分のＤＡ ｒｅａｄの系
列のデータについて、Ｃ２系列による誤り訂正が実行さ
れないことになる。これは、セクター『１Ｆ』のメイン
データの信頼性が低下することにつながるため、Ｃ２禁
止／Ｃ１ＰＣ処理の開始タイミングとして好ましくない
ことが理解される。

【００７７】図１０（ｂ）は、Ｃ２禁止／Ｃ１ＰＣ処理
の開始タイミングが遅すぎる場合について示している。
この場合には、リンキングポイントＬＰにおける不連続
点の影響によるエラーデータ（Ｃ１系列方向の複数の×
印により示す）を含む系列に対してＣ２系列による誤り
訂正が行われることになる。つまり、エラーデータがＣ
２系列によってばらまかれることになる。

【００７８】図１０（ｃ）は、Ｃ２禁止／Ｃ１ＰＣ処理
の開始タイミングが適正な場合が示されている。この場
合には、メインデータのセクター『１Ｆ』のＣ１系列に
ついてはＣ２禁止／Ｃ１ＰＣ処理の処理がかからないよ
うにされていると共に、リンキングポイントＬＰにおけ
る不連続点によるエラーデータはＣ２系列による誤り訂
正が行われないようにされており、この２つの条件を満
たす開始タイミングが適正なタイミングとなる。

【００７９】次に、図１１によりリンキング処理におけ
るＣ２禁止／Ｃ１ＰＣ処理の終了タイミングについて説
明する。図１１（ａ）は、終了タイミングが早すぎる場
合が示されている。このようにＣ２禁止／Ｃ１ＰＣ処理
の終了タイミングが早すぎると、×印により示すリンキ
ングポイントＬＰの不連続点におけるエラーデータにつ
いてのＣ２禁止／Ｃ１ＰＣ処理処理が及ばずに、Ｃ２系
列による誤り訂正が実行されるデータが存在することに
なり、エラーデータがＣ２系列によってばらまかれるこ
とになる。図１１（ｂ）は、終了タイミングが遅すぎる
場合であり、この状態ではＣ２禁止／Ｃ１ＰＣ処理がサ
ブデータのセクター『ＦＦ』の初めの部分にかかること
になり、サブデータについてＣ２訂正が施されないだけ
データの信頼性が損なわれることになる。図１１（ｃ）
は終了タイミングが適正である場合が示されている。こ
の状態では、リンキングポイントＬＰの不連続点におけ
るエラーデータに対してはすべてＣ２禁止／Ｃ１ＰＣ処
理が行われることになると共に、サブデータのセクター
『ＦＦ』にはＣ２禁止／Ｃ１ＰＣ処理が及ばないように
されており、この場合にも、これら２つの条件を満たす
終了タイミングが適正な終了タイミングとなる。

【００８０】このように、本実施の形態におけるリンキ
ング処理としてのＣ２禁止／Ｃ１ＰＣ処理は、上記図１
０及び図１１にて説明した条件を満たすように開始タイ
ミングと終了タイミングが要求される。これに加えて、
他のリンキング処理である再同期及びＲＡＭリセット
は、ディスクから読み出されるデータに対応したリンキ
ングポイントＬＰをある程度経過したタイミングで行え
ばよいのに対して、Ｃ２禁止／Ｃ１ＰＣ処理のタイミン
グは、読み出しデータがＥＦＭ復調されてＲＡＭ５８よ
り読み出されたのち、Ｃ２系列により誤り訂正されるま
での時間差（これをデコーダディレイということにす
る）も考慮して設定することが必要となる。

【００８１】３−ｅ リンキング処理のタイミング制
御 次に、本実施の形態としてのリンキング処理（再同期、
ＲＡＭリセット、及びＣ２禁止／Ｃ１ＰＣ処理）の各々
の実行タイミング例について図１２のタイミングチャー
トを参照して説明する。図１２（ａ）は、ＡＤＩＰシン
クをセクター（『ＦＣ』，『ＦＤ』，『ＦＥ』，『Ｆ
Ｆ』，『００』）のタイミングにより示している。な
お、ミニディスクシステムでは、１セクターは９８フレ
ームにより形成される。本実施の形態では、デコーダ部
８内において、ＡＤＩＰシンクに基づいて、図１２
（ｂ）に示す信号ＦＤ・ＳＴＡＲＴが発生される。この
信号ＦＤ・ＳＴＡＲＴは、図１２（ｂ）から分かるよう
に、ＡＤＩＰシンクのタイミングとして、セクター『Ｆ
Ｄ』の期間においてＨとなる信号である。

【００８２】前述したように、ミニディスクシステムで
はリンキングポイントＬＰは、セクター『ＦＤ』の中間
位置と規定されている。つまり、リンキングポイントＬ
Ｐの基準位置は、図１２（ｃ）に示すように、セクター
『ＦＤ』の開始位置（時点ｔ１）から４９フレームの位
置となる。ただし、リンキングポイントＬＰは、この図
１２（ｃ）に示す基準位置に対して、±１０フレームの
マージンが与えられるように規定されている。

【００８３】そして、再同期のタイミングは次のように
して設定することができる。再同期の動作としては、リ
ンキングポイントＬＰのデータ不連続点以降において、
できるだけ迅速にフレームシンクが得られるようにする
必要があることから、リンキングポイントＬＰの直後か
ら実行を開始することになる。ただし、リンキングポイ
ントＬＰのタイミングとして最も遅くなる場合として
は、図１２（ｃ）の説明によると、時点ｔ１から４９フ
レームの位置（リンキングポイントＬＰの基準位置）に
１０フレームを加えればよいことなる。つまり４９＋１
０＝５９（フレーム）となって、セクター『ＦＤ』の開
始から５９フレームの位置となる。そこで、実際の再同
期のタイミングとしては、上記時点ｔ１から５９フレー
ムの位置の直後に行えばよいことになるが、本実施の形
態では、確実性を図るため、ここから更に５フレームの
マージンを加える。つまり、図１２（ｄ）に示すよう
に、時点ｔ１から５９＋５＝６４フレームの位置におい
て、再同期をかけるように設定される。この時点より、
前述したようにシンク検出部５５においてフレームシン
ク保護ウィンドウが解除されて強制的にゲートオープン
となり、フレームシンクを取り込む動作が開始される。

【００８４】そして、ＲＡＭリセットは、上記再同期の
タイミングである時点ｔ１から６４フレームの位置より
５フレームのマージンを持って開始する。つまり、図１
２（ｅ）に示すように、時点ｔ１から６９フレームの位
置から開始する。

【００８５】そして、Ｃ２禁止／Ｃ１ＰＣ処理は、図１
２（ｇ）に示すように、上記ＲＡＭリセットと同様の時
点ｔ１から６９フレームの位置から開始する。

【００８６】また、Ｃ２禁止／Ｃ１ＰＣ処理の終了タイ
ミングとしては、先の図９及び図１２による説明から分
かるように、ＲＡＭ５８からの読み出しデータであるＤ
Ａｒｅａｄ（図１２（ｊ））上のリンキングポイントＬ
Ｐ（図１２（ｆ）に示す）を経過した後に直ちに終了す
ればよい。このことから、図１２（ａ）のＡＤＩＰシン
クに対応するリンキングポイントＬＰの最も遅い場合で
ある、時点ｔ１より５９フレームにデコーダディレイ
（１３２フレーム）を加えて、更にフレームジッターマ
ージン５フレームを加えた、時点ｔ１から１９６フレー
ム（＝５９＋１３２＋５）のタイミングでＣ２禁止／Ｃ
１ＰＣ処理を行えばよいことになるが、本実施の形態で
はこの１９６フレームに４フレームのマージンを与え
た、時点ｔ１から２００フレームの位置においてＣ２禁
止／Ｃ１ＰＣ処理を終了するように設定する（図１２
（ｇ））。従って、Ｃ２禁止／Ｃ１ＰＣ処理は時点ｔ１
より６９フレームの位置から１３１フレーム分の期間に
わたって実行するように設定されることになる。

【００８７】また、Ｃ２禁止／Ｃ１ＰＣ処理された影響
を受けるデータＤＡ ｒｅａｄの期間であるが、図９に
て説明したように、Ｃ２禁止／Ｃ１ＰＣ処理開始から終
了後の１０８フレームまでの期間にわたることから、こ
の場合には、図１２（ｈ）に示すように時点ｔ１から
（１３１＋１０８フレーム）にわたることになる。従っ
て、Ｃ２禁止／Ｃ１ＰＣ処理された影響を受けるデータ
のＤＡ ｒｅａｄ期間の終了は、時点ｔ１から３０８フ
レームの位置となる。

【００８８】ここで、図９にて説明したようにエラー訂
正処理はＲＡＭ５８に格納されたデータに対して行われ
ることから、図１２の場合には、図１２（ｊ）に示すＲ
ＡＭ５８からの読み出しデータであるＤＡ ｒｅａｄに
対して行われるものと見ることができる。この図１２
（ｊ）に示すＤＡ ｒｅａｄ（セクター）は、図１２
（ａ）に示すタイミングのデータに対して、前述した１
３２フレーム分のデコーダディレイ（図１２（ｉ））だ
け遅れたタイミングとなる。

【００８９】そこで、図１２（ｈ）に示すＣ２禁止／Ｃ
１ＰＣ処理されたデータをＤＡ ｒｅａｄする期間と、
図１２（ｊ）に示すデータＤＡ ｒｅａｄとを比較する
と、Ｃ２禁止／Ｃ１ＰＣ処理されたデータのＤＡ ｒｅ
ａｄの開始位置（時点ｔ１から６９フレーム）は、図１
２（ｊ）のＤＡ ｒｅａｄのセクター『ＦＣ』内（セク
ター『ＦＣ』の３５フレーム目の位置となる）から開始
されることになる。従って、フレームジッターマージン
等を考慮したとしても、Ｃ２禁止／Ｃ１ＰＣ処理された
データのＤＡ ｒｅａｄの開始位置は、ＤＡ ｒｅａｄ
のセクター『ＦＣ』内に確実に納まることになり、その
直前のセクター『１Ｆ』には影響を与えない。また、図
１２（ｊ）のＤＡ ｒｅａｄ上のリンキングポイントＬ
Ｐまでの距離は１１２フレームとなって、リンキングポ
イントＬＰの不連続データの系列に対してＣ２禁止／Ｃ
１ＰＣ処理が外れることになはならない。つまり図１０
にて説明したＣ２禁止／Ｃ１ＰＣ処理の開始タイミング
の要求を満たすことになる。

【００９０】次に、Ｃ２禁止／Ｃ１ＰＣ処理の終了タイ
ミングについてみると、図１２（ｊ）のＤＡ ｒｅａｄ
のリンキングポイントＬＰから１８フレーム経過した時
点となっていることから、リンキングポイントＬＰの不
連続データの系列に対してＣ２禁止／Ｃ１ＰＣ処理が外
れることはなくなる。

【００９１】また、Ｃ２禁止／Ｃ１ＰＣ処理されたデー
タのＤＡ ｒｅａｄ期間の終了（図１２（ｈ）参照）
と、ＤＡ ｒｅａｄとしてのセクター『ＦＦ』の開始位
置のタイミングとの関係は、本実施の形態では次のよう
になっている。ＤＡ ｒｅａｄのセクター『ＦＦ』の開
始位置は、図１２（ｋ）に示すようにして求めることが
できる。つまり、ＤＡ ｒｅａｄのセクター『ＦＦ』
は、時点ｔ１を起点とすると、１３２フレームのデコー
ダディレイにセクター『ＦＤ』『ＦＥ』の２セクター分
の１９６（＝４９×２）フレームを加えた、３２８（＝
１３２＋１９６）フレームの位置となる。

【００９２】ところで、これまで説明してきたタイミン
グは、ＡＤＩＰシンクに基づいて得られる図１２（ｂ）
の信号ＦＤ・ＳＴＡＲＴの立ち上がりタイミングに基づ
くものであるが、実際にはＡＤＩＰシンクに基づくデー
タ位置と、ディスク上に記録されているデータ位置とに
は「ずれ」が生じる可能性がある。そして、このずれ量
としては、例えば、−１０，＋２６フレームが許容範囲
であるとして規定されている。従って、ＤＡ ｒｅａｄ
のセクター『ＦＦ』の開始位置は、図１２（ｋ）に示す
ように、正規の『ＦＦ』の開始位置である３２８フレー
ムから、１０フレームを引いた３１８（＝３２８−１
０）フレームの位置が最も『ＦＦ』の開始位置タイミン
グとして早いことになる。本実施の形態ではここから更
に５フレームのマージンを取ることにより、時点ｔ１か
ら３１３（＝３１８−５）フレームの位置を、セクター
『ＦＦ』の開始位置タイミングとして最も早い場合と見
做すものとする。

【００９３】そして、図１２（ｈ）によると、Ｃ２禁止
／Ｃ１ＰＣ処理の影響を受けたＤＡｒｅａｄの終了位置
は時点ｔ１から３０８フレームとなっているが、これ
は、上記セクター『ＦＦ』の最も早い開始位置と見做し
た３１３フレームから５フレーム分前に位置することに
なる。つまり、Ｃ２禁止／Ｃ１ＰＣ処理の影響はサブデ
ータ領域であるセクター『ＦＦ』には及ばないようにさ
れる。このように、図１２に示されているＣ２禁止／Ｃ
１ＰＣ処理の終了タイミングも、図１１にて説明した条
件を満たしており、適正なものとなるように設定されて
いることになる。

【００９４】３−ｆ リンキング処理実現のための回路
構成 次に、上記図１２のタイミングチャートにより説明し
た、本実施の形態のリンキング処理を実現するための回
路構成について、図１３〜図１６を参照して説明する。

【００９５】図１３は、アドレスデコーダ１０内部にお
いて、ＡＤＩＰシンクに基づいて信号ＦＤ・ＳＴＡＲＴ
を生成して出力するための回路部の構成を示すブロック
図である。この図に示すアドレスデコーダ１０内部の構
成としては、シフトレジスタ１０１、デコーダ１０２、
ＣＲＣチェック回路１０３、ＡＮＤゲート１０４、１０
６、及びフリップフロップ１０５、１０７を備えて構成
される。動作クロックＳＣＫは、ＰＬＬ回路５４により
生成されるＥＦＭ信号に同期したクロックである。

【００９６】この図においては、ＡＤＩＰシンクがシフ
トレジスタ１０１及びＣＲＣチェック回路１０３に供給
される。フトレジスタ１０１においては例えば入力され
たＡＤＩＰシンクをデコーダ１０２に供給する。デコー
ダ１０２では入力されたＡＤＩＰシンクを解析すること
により、この場合には、セクター『１Ｆ』の期間におい
てＨとなる信号ＡＤＩＰ・１Ｆ、及び続くセクター『Ｆ
Ｃ』の期間においてＨとなる信号ＡＤＩＰ・ＦＣを生成
して出力する。また、ＣＲＣチェック回路１０３におい
ては、入力されたＡＤＩＰシンクが実際に対応すべきセ
クター番号との一致についてチェックを行っており、両
者が一致するという検出結果が得られると、チェック信
号ＣＲＣＦがＨレベルにより出力される。なお、信号Ｃ
ＲＣＣＬはＣＲＣチェック回路１０３の演算結果をクリ
アするための信号であり、セクターの区切りごとのタイ
ミングでＣＲＣチェック回路１０３に供給される。ま
た、この信号ＣＲＣＣＬは、フリップフロップ１０５、
１０７に対してもイネーブル信号として反転して入力さ
れる。

【００９７】ＡＮＤゲート１０４には、信号ＡＤＩＰ・
１Ｆ、及びセクター『１Ｆ』についてチェックを行った
信号ＣＲＣＦが入力される。従って、セクター『１Ｆ』
に対応するＡＤＩＰ信号が適正であれば、ＡＮＤゲート
１０４からはＨレベルがフリップフロップ１０５に出力
される。これにより、フリップフロップ１０５は１セク
ター分の期間（信号ＡＤＩＰ・ＦＣと同一タイミングと
なる）にわたってＨレベルを出力する。

【００９８】ＡＮＤゲート１０６は、フリップフロップ
１０５の出力と、信号ＡＤＩＰ・ＦＣ及び信号ＣＲＣＦ
の論理積をとる。このため、セクター『ＦＣ』に対応す
るＡＤＩＰ信号が適正であれば、ＡＮＤゲート１０４か
らフリップフロップ１０７にＨレベルが出力される。こ
れにより、フリップフロップ１０７においては、信号Ａ
ＤＩＰ・ＦＣ後の１セクター分の期間にわたってＨレベ
ルの信号を出力する。これがデコーダ部８に供給される
セクター『ＦＤ』のデータのタイミングに対応する信号
ＦＤ・ＳＴＡＲＴとなる。

【００９９】つまり、図１３に示す回路ブロックは、セ
クター『ＦＤ』の直前に位置する２つのセクター『１
Ｆ』『ＦＤ』の連続性を確認したうえで、信号ＦＤ・Ｓ
ＴＡＲＴを出力するように構成されており、これによ
り、例えば、実際にはセクター『ＦＤ』ではないセクタ
ーについて、セクター『ＦＤ』であると誤認識してリン
キング処理が不用意なタイミングで実行されるような不
都合を防止している。

【０１００】図１４は、リンキング処理ＴＧ７２の構成
例を示すブロック図である。リンキング処理ＴＧ７２か
らは前述のように、信号ＦＤ・ＳＴＡＲＴに基づいてリ
ンキング処理としての再同期（強制ゲートオープン）を
行うタイミング（図１２（ｄ））を指示するための信号
ＦＣ・ＧＴＯＰ及びＲＡＭリセットを行うタイミング
（図１２（ｅ））を指示するための信号ＲＯＦを生成し
て出力する。

【０１０１】この図に示す立ち上がりエッジ検出回路１
１０は、信号ＦＤ・ＳＴＡＲＴを入力してその立ち上が
りを検出して、検出信号をカウンタ（７ビット）１１１
のロード端子に入力する。これにより、カウンタ１１１
は信号ＦＤ・ＳＴＡＲＴの立ち上がりタイミングですべ
てのビットに対して値０をロードする。カウンタ１１１
のカウント出力はデコーダ１１５に入力される。

【０１０２】クロックＲＦＣＫは、リードベースカウン
タ６１（図２参照）のＲＴＡＭ５８の読み出しクロック
であり、水晶系のタイミングジェネレータ５６のクロッ
クＬＲＣＫを所定比で分周することによって得られるも
のである。このクロックＲＦＣＫは立ち上がりエッジ検
出回路１１２で立ち上がり検出されて、その検出出力が
ＡＮＤゲート１１３に入力される。ＡＮＤゲート１１３
は、クロックＲＦＣＫの立ち上がりタイミングと、イン
バータ１１４を介した信号Ｓ２の論理積をとり、その出
力をカウンタ１１１のキャリーインに入力するが、これ
により結果的に、カウンタ１１１は、クロックＲＦＣＫ
の立ち上がりごとにカウントアップを行っていくように
動作する。

【０１０３】そして、カウンタ１１１により値６４（４
０ｈ）までカウントされると、デコーダ１１５より信号
Ｓ１（Ｈレベル）が出力される。信号Ｓ１は立ち上がり
エッジ検出回路１１６で立ち上がり検出されて、その出
力が幅拡張回路１１７に供給される。幅拡張回路１１７
ではエッジ検出回路１１６の検出パルス信号を再生クロ
ックＳＣＫの２倍の幅に拡張してＡＮＤゲート１１８に
出力する。ＡＮＤゲート１１８には幅拡張回路１１７の
出力と反転リンクオフ信号ＬＩＮＫＯＦＦが入力され
る。リンクオフ信号ＬＩＮＫＯＦＦは、デコーダ部８に
おけるリンキング処理を行わせないように設定した場合
にＨレベルとして供給される信号である。従って、リン
キング処理が有効とされている場合には、幅拡張回路１
１７の出力が、ＡＮＤゲート１１８を介して信号ＦＣ・
ＧＴＯＰとして出力されることになる。そして、シンク
検出部５５においては、入力された信号ＦＣ・ＧＴＯＰ
に基づいて図１６にて後述するように再同期のための信
号ＧＴＯＰを生成することになる。

【０１０４】なお、幅拡張回路１１７により信号ＦＣ・
ＧＴＯＰについて上述のように幅拡張を行うのは、シン
ク検出部５５において再同期のための信号ＧＴＯＰを生
成するブロックが、実際には、再生クロックＳＣＫの１
つ分より遅く、２つ分よりは速い周期のクロックＰＣＫ
に基づいて動作していることによる。これにより、信号
ＦＣ・ＧＴＯＰのパルス幅を再生クロックＳＣＫの２倍
の幅とすることで、信号ＦＣ・ＧＴＯＰの検出ミスを防
止することができる。そして、シンク検出部５５におい
ては、入力された信号ＦＣ・ＧＴＯＰに基づいて図１６
にて後述するように信号ＧＴＯＰを生成することにより
再同期処理を実行する。

【０１０５】また、カウンタ１１１により値６９（４５
ｈ）までカウントされると、デコーダ１１５よりＨレベ
ルにより信号Ｓ２が出力される。信号Ｓ２は立ち上がり
エッジ検出回路１１９で立ち上がり検出されてＡＮＤゲ
ート１１８に入力される。ここでも、ＡＮＤゲート１１
８は立ち上がりエッジ検出回路１１９の出力と反転リン
クオフ信号ＬＩＮＫＯＦＦの論理積をとっていることか
らリンキング処理が有効とされている場合には、ＡＮＤ
ゲート１１８より信号ＲＯＦが出力されることになる。
この際、信号Ｓ２がＨレベルとなることにより、ＡＮＤ
ゲート１１３の出力はＬレベルとなり、カウンタ１１の
カウント動作は停止される。上記信号ＲＯＦは、ベース
カウンタモニタ６３及びＥＣＣ処理部に分岐して供給さ
れる。ベースカウンタモニタ６３では、信号ＲＯＦに応
答して、ＲＡＭ５８のジッターマージンが中央となるよ
うに、ライトベースカウンタ６０の書き込みタイミング
をリセットする動作を行う。つまりＲＡＭリセットが実
行される。また、ＥＣＣ処理部６８では、入力された信
号ＲＯＦに基づいて、図１２（ｇ）に示したタイミング
でＣ２禁止／Ｃ１ＰＣ処理を実行する。

【０１０６】図１５は、ＥＣＣ処理部において信号ＲＯ
Ｆに基づいて１３１フレーム期間にわたってＣ２禁止／
Ｃ１ＰＣ処理を要求するためのフラグＦＬ・Ｃ１ＰＣを
発生させるためのブロックの構成例が示されている。信
号ＲＯＦは、立ち上がりエッジ検出回路１３１により立
ち上がり検出され、その出力信号Ｓ１１はフリップフロ
ップ１３８のセット端子及びカウンタ（８ビット）１３
３のロード入力に分岐して入力される。これにより、フ
リップフロップ１３８からは、Ｈレベルの出力が継続さ
れる。つまり、フラグＦＬ・Ｃ１ＰＣが発生されてＣ２
禁止／Ｃ１ＰＣ処理が開始されることになる。また、こ
れと同時タイミングでカウンタ１３３の各ビットが値０
にロードされる。ＡＮＤゲート１３４は、立ち上がりエ
ッジ検出回路１３２を介したクロックＲＦＣＫとインバ
ータ１３５を介したデコーダ１３６の信号Ｓ１４が入力
されている。カウンタ１３３のキャリーインには、この
ＡＮＤゲート１３４の出力信号Ｓ１３が入力されてい
る。信号Ｓ１４はカウンタ１３３が値１３１（８３ｈ）
をカウントするまでＬレベルであり、この期間は信号Ｓ
１２がＡＮＤゲート１３４の出力信号Ｓ１３となる。こ
のため、カウンタ１３３は信号ＲＯＦの入力時点から、
クロックＲＦＣＫのタイミングでカウントアップを開始
することになる。

【０１０７】そして、カウンタ１３３において、値１３
１（８３ｈ）までカウントが行われると、デコーダ１３
６より信号Ｓ１４がＨレベルとして出力される。この信
号Ｓ１４が立ち上がりエッジ検出回路１３７を介してフ
リップフロップ１３８のリセット端子に入力されること
により、これまでＨレベルであったフラグＦＬ・Ｃ１Ｐ
ＣがＬレベルに変化する。つまり、フラグＦＬ・Ｃ１Ｐ
Ｃは信号ＲＯＦが得られてから１３１フレーム期間にわ
たりＨレベルが継続される信号となり、これは、図１２
（ｇ）のＣ２禁止／Ｃ１ＰＣ処理期間に一致する。

【０１０８】また、カウンタ１３３において値「１３
１」（８３ｈ）がカウントされた時点において信号Ｓ１
４がＨレベルに変化することで、ＡＮＤゲート１３４の
出力はとなり、カウンタ１３３のカウント動作が停止さ
れる。

【０１０９】図１６は、シンク検出部５５において、リ
ンキング処理としての強制ゲートオープン（再同期処
理）を実行するための回路ブロックの構成を示すブロッ
ク図である。図１４にて説明するようにしてリンキング
処理ＴＧ７２から出力された信号ＦＧ・ＧＴＯＰはフリ
ップフロップ１４１に入力される。フリップフロップ１
４１に与えられるクロックＰＣＫは、前述したように再
生クロックＳＣＫの１つ分より遅く、２つ分よりは速い
周期である。このため、フリップフロップ１４１に入力
された信号ＦＧ・ＧＴＯＰは、クロックＰＣＫのタイミ
ングに直されて、フリップフロップ１４２のセット端子
に入力される。これにより、フリップフロップ１４１か
らはＨレベルにより信号ＧＴＯＰが出力されるが、シン
ク検出部５５は、この信号ＧＴＯＰのタイミングで強制
ゲートオープンを実行する。例えば図３の場合であれ
ば、図３（ｅ）の期間Ｔ１のようにウィンドウ保護信号
をＬレベルとするための処理が行われる。

【０１１０】ＯＲゲート１４３は、信号ＧＴＯＰと、図
３（ｄ）にて説明したウィンドウタイミング信号の論理
和を信号Ｓ２１として出力する。この信号Ｓ２１は、図
３（ｆ）にて説明したウィンドウ信号に相当する。そし
て、ＡＮＤゲート１４４には、この信号Ｓ２１とフレー
ムシンク検出部１４５の検出出力（図３（ｂ）の検出シ
ンクとなる）が入力される。従って、ＡＮＤゲート１４
４の出力であるマスクドシンクＭＫＤＳＹは、ウィンド
ウ内にて検出されたフレームシンクに対応する。シンク
検出部５５では、このマスクドシンクＭＫＤＳＹに基づ
いて入力信号とデコーダの同期を図るものであり、信号
ＧＴＯＰがＨとされている期間では本実施の形態の再同
期の動作となる。これに対して、信号ＧＴＯＰがＬレベ
ルとされている期間では、ウィンドウ保護が掛けられて
いる状態であり、例えば、図３（ｆ）の期間Ｔ２以前の
ように、ウィンドウ信号がＨレベルとされている期間に
検出されたフレームシンク（マスクドシンクＭＫＤＳ
Ｙ）のみが有効として扱われる。

【０１１１】なお、本発明はこれまで説明してきた実施
の形態に限定されるものではなく。例えば、図１２に示
したリンキング処理のタイミングは必要な条件を満たし
ているかぎり、実際の使用条件等に応じて変更が可能で
あり、また、図１３〜図１６にて説明したリンキング処
理を実現するための回路構成も、ほかに考えられるもの
である。

【０１１２】

【発明の効果】以上説明したように本発明は、セクター
におけるリンキング領域において、所定タイミングで再
同期処理、ＲＡＭリセット、及びＣ２禁止／Ｃ１ＰＣ処
理（リンキング処理）が行われることになるため、メイ
ンデータに影響を与えないようにした上で、ＲＡＭのオ
ーバーフロー／アンダーフローが防止されて、実用上充
分なアンチローリング特性等が得られると共に、リンキ
ングポイントでのデータの不連続点の影響によるエラー
訂正不能領域を最小限に抑制することができ、再生デー
タの信頼性を確保することができる。そして、本発明で
は上記リンキング処理は、例えば外部のシステムコント
ローラ等によらず、デコーダ装置側で発生されたタイミ
ングにより実行するように構成される。つまり、デコー
ダ装置自身でリンキング処理の実行制御が完結するよう
にされていることから、それだけリンキング処理の制御
タイミングの確実性が高められることになって信頼性が
向上するという効果を有している。

【図面の簡単な説明】

【図１】本発明の実施の形態の再生装置のブロック図で
ある。

【図２】本実施の形態におけるデコーダのブロック図で
ある。

【図３】再同期処理の概要を説明するためのタイミング
チャートである。

【図４】ＲＡＭリセット動作の概要を説明するためのタ
イミングチャートである。

【図５】エラー訂正処理の誤り訂正符号系列の説明のた
めの説明図である。

【図６】Ｃ２禁止／Ｃ１ＰＣ処理を含む本実施の形態の
誤り訂正処理を示すフローチャートである。

【図７】Ｃ２禁止／Ｃ１ＰＣ処理を含む本実施の形態の
誤り訂正処理を示すフローチャートである。

【図８】データ不連続点での誤り訂正エラーの発生状態
を説明するための説明図である。

【図９】リンキング処理としてのＣ２禁止／Ｃ１ＰＣ処
理の概要を説明するための説明図である。

【図１０】リンキング処理としてのＣ２禁止／Ｃ１ＰＣ
処理の開始タイミングを説明するための説明図である。

【図１１】リンキング処理としてのＣ２禁止／Ｃ１ＰＣ
処理の終了タイミングを説明するための説明図である。

【図１２】本実施の形態におけるリンキング処理の実行
タイミングを示すタイミングチャートである。

【図１３】本実施の形態のアドレスデコーダにおいて、
信号ＦＤ・ＳＴＡＲＴを発生させるための回路部位の構
成例を示すブロック図である。

【図１４】本実施の形態のリンキング処理ＴＧの構成例
を示すブロック図である。

【図１５】本実施の形態のＥＣＣ処理部において、リン
キング処理としてのＣ２禁止／Ｃ１ＰＣ処理を実行させ
る信号ＦＬ・Ｃ１ＰＣを発生させるための回路構成を示
すブロック図である。

【図１６】本実施の形態のシンク検出部において、リン
キング処理としての再同期を実行させる信号ＧＴＯＰを
生成するための回路構成を示すブロック図である。

【図１７】ミニディスクのセクター構造の説明図であ
る。

【図１８】デコーダのＲＡＭオーバーフローの説明図で
ある。

【符号の説明】

１ ディスク、２ スピンドルモータ、３ 光学ヘッ
ド、７ ＲＦアンプ、８デコーダ部、９ サーボ回路、
１０ アドレスデコーダ、１１ システムコントロー
ラ、１２ メモリコントローラ、１３ バッファメモ
リ、１４ デコーダ部、５１ 二値化回路、５２ レジ
スタ、５３ ＥＦＭ復調部、５４ ＰＬＬ回路、５５
シンク検出部、５６ タイミングジェネレータ、５８
ＲＡＭ、５９アドレス発生部、６０ ライトベースカウ
ンタ、６１ リードベースカウンタ、６８ ＥＣＣ処理
部、７２ リンキング処理ＴＧ、１０１ シフトレジス
タ、１０２，１１５，１３３ デコーダ、１０３ ＣＲ
Ｃチェック回路、１０５，１０７，１３８，１４１，１
４２ フリップフロップ、１１０，１１２，１１６，１
１９，１３１，１３２，１３７ 立ち上がりエッジ検出
回路、１１１，１３３カウンタ、１１７ 幅拡張回路

フロントページの続き (72)発明者 小幡 英生 東京都品川区北品川６丁目７番35号 ソニ ー株式会社内

Claims (3)

【特許請求の範囲】
1. 【請求項１】 入力されたＥＦＭ信号に同期するクロッ
   クを用いて、上記ＥＦＭ信号についてＥＦＭ復調を行っ
   た後、このＥＦＭ復調されたデータをメモリ手段に書き
   込み、安定系クロックにより発生されるクロックを用い
   て上記メモリ手段に読み出しを行った後、この読み出し
   データについてエラー訂正処理手段によりエラー訂正処
   理を施して、再生データとして出力するデコーダ装置と
   して、 入力したすべてのＥＦＭ信号のフレーム同期信号を同期
   のための有効な情報として扱うことにより再同期を実行
   する再同期処理と、 前記メモリ手段のジッターマージンが中央となるように
   書き込みアドレスのリセットを実行するリセット処理
   と、 上記エラー訂正処理手段において、所定のデータ系列に
   対して付加された誤り訂正符号を利用した誤り訂正処理
   を実行させないようにする誤り訂正禁止処理とを、 入力されるＥＦＭ信号のセクターのリンキングセクター
   領域における所定タイミングで実行させるように構成さ
   れたリンキング処理タイミング発生手段を設けたことを
   特徴とするデコーダ装置。
2. 【請求項２】 上記リンキング処理タイミング発生手段
   は、記録媒体から読み出される絶対位置情報に基づいて
   得られる上記リンキングセクター領域の所定位置を示す
   セクター位置指示信号に基づいて、上記再同期処理、リ
   セット処理、及び誤り訂正禁止処理の実行タイミングを
   発生させるように構成されていることを特徴とする請求
   項１に記載のデコーダ装置。
3. 【請求項３】 入力されたＥＦＭ信号に同期するクロッ
   クを用いて、上記ＥＦＭ信号についてＥＦＭ復調を行っ
   た後、このＥＦＭ復調されたデータをメモリ手段に書き
   込み、安定系クロックにより発生されるクロックを用い
   て上記メモリ手段に読み出しを行った後、この読み出し
   データについてエラー訂正処理手段によりエラー訂正処
   理を施して、再生データとして出力するデコード方法と
   して、 入力したすべてのＥＦＭ信号のフレーム同期信号を同期
   のための有効な情報として扱うことにより再同期を実行
   する再同期処理と、 前記メモリ手段のジッターマージンが中央となるように
   書き込みアドレスのリセットを実行するリセット処理
   と、 上記エラー訂正処理手段において、所定のデータ系列に
   対して付加された誤り訂正符号を利用した誤り訂正処理
   を実行させないようにする誤り訂正禁止処理とを、 入
   力されるＥＦＭ信号のセクターのリンキングセクター領
   域における所定タイミングで実行させるようにしたこと
   を特徴とするデコード方法。