JPH10319036A - 容量型センサのインターフェース回路 - Google Patents
容量型センサのインターフェース回路Info
- Publication number
- JPH10319036A JPH10319036A JP12742497A JP12742497A JPH10319036A JP H10319036 A JPH10319036 A JP H10319036A JP 12742497 A JP12742497 A JP 12742497A JP 12742497 A JP12742497 A JP 12742497A JP H10319036 A JPH10319036 A JP H10319036A
- Authority
- JP
- Japan
- Prior art keywords
- operational amplifier
- capacitor
- inverting input
- terminal
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R27/00—Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
- G01R27/02—Measuring real or complex resistance, reactance, impedance, or other two-pole characteristics derived therefrom, e.g. time constant
- G01R27/26—Measuring inductance or capacitance; Measuring quality factor, e.g. by using the resonance method; Measuring loss factor; Measuring dielectric constants ; Measuring impedance or related variables
- G01R27/2605—Measuring capacitance
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Transmission And Conversion Of Sensor Element Output (AREA)
Abstract
(57)【要約】
【課題】 回路のオフセット出力及びその温度依存性の
少ない安定な容量型センサのインターフェース回路を提
供する。 【解決手段】 共通電極がグランド接地された差動容量
型センサにおいて、電極間相対変位量に比例した出力電
圧を得るために、電荷の再配分手法とインピーダンス変
換回路を利用する。また、演算増幅器の入力オフセット
電圧による出力のオフセット電圧を緩和するスイッチン
グ機構を設けた。更に、感度を倍増させる一方、センサ
エレメントのオフセット温度ドリフト量を倍増させない
ために、電源切替器を新たに設けて、それぞれの電源フ
ェーズにてサンプルされた電圧を差動増幅する方式を採
用した。
少ない安定な容量型センサのインターフェース回路を提
供する。 【解決手段】 共通電極がグランド接地された差動容量
型センサにおいて、電極間相対変位量に比例した出力電
圧を得るために、電荷の再配分手法とインピーダンス変
換回路を利用する。また、演算増幅器の入力オフセット
電圧による出力のオフセット電圧を緩和するスイッチン
グ機構を設けた。更に、感度を倍増させる一方、センサ
エレメントのオフセット温度ドリフト量を倍増させない
ために、電源切替器を新たに設けて、それぞれの電源フ
ェーズにてサンプルされた電圧を差動増幅する方式を採
用した。
Description
【０００１】
【発明の属する技術分野】本発明は、圧力、加速度、角
速度などの計測に利用される容量型センサの容量検出回
路に係わり、特に、少なくとも何れか一方の容量が変動
する第１、第２コンデンサを有し、それら第１、第２コ
ンデンサの共通端子がグランド電位または、定電位に固
定される容量型センサに接続されるインターフェース回
路に関するものである。
速度などの計測に利用される容量型センサの容量検出回
路に係わり、特に、少なくとも何れか一方の容量が変動
する第１、第２コンデンサを有し、それら第１、第２コ
ンデンサの共通端子がグランド電位または、定電位に固
定される容量型センサに接続されるインターフェース回
路に関するものである。
【０００２】
【従来の技術】流体の圧力や運動する物体にかかる加速
度または角速度などを検出するセンサには、近年、特に
半導体のマイクロマシニング技術を応用したものとし
て、コンデンサの容量の変化を検出することでこれらの
信号を検出するものが注目を集めている。これらは、装
置の小型化、量産性、高精度化及び高信頼性などの長所
を有している。
度または角速度などを検出するセンサには、近年、特に
半導体のマイクロマシニング技術を応用したものとし
て、コンデンサの容量の変化を検出することでこれらの
信号を検出するものが注目を集めている。これらは、装
置の小型化、量産性、高精度化及び高信頼性などの長所
を有している。
【０００３】図６は、一例として半導体のマイクロマシ
ニングプロセスを用いて作成された典型的な容量型加速
度センサの断面図である。シリコン質量体１がアンカー
部２を通して梁３で支持された構造となっている。その
質量体１の上下には、固定電極４、５がガラスもしくは
シリコン６上に形成されており、質量体１と固定電極
４、５とで、図７に示すようなコンデンサ７、８を形成
している。これらのコンデンサ７、８はそれぞれ容量Ｃ
１、Ｃ２を有し、センサエレメント９を構成している。
ニングプロセスを用いて作成された典型的な容量型加速
度センサの断面図である。シリコン質量体１がアンカー
部２を通して梁３で支持された構造となっている。その
質量体１の上下には、固定電極４、５がガラスもしくは
シリコン６上に形成されており、質量体１と固定電極
４、５とで、図７に示すようなコンデンサ７、８を形成
している。これらのコンデンサ７、８はそれぞれ容量Ｃ
１、Ｃ２を有し、センサエレメント９を構成している。
【０００４】加速度による慣性力が質量体１のｘ方向に
作用すると、質量体１はｘ方向にある距離ｕだけ変位す
る。この変位ｕによって、質量体１と固定電極４、５間
の容量値が一方で増加（C+ΔC）、他方で減少（C-ΔC)
する。
作用すると、質量体１はｘ方向にある距離ｕだけ変位す
る。この変位ｕによって、質量体１と固定電極４、５間
の容量値が一方で増加（C+ΔC）、他方で減少（C-ΔC)
する。
【０００５】質量体１の変位に応じた容量変化を電圧出
力に変換する方法としては、例えば、スイッチトキャパ
シタ回路を応用した例が「Ｒｕｄｌｆ ｅｔｃ 、 Ａ
ｎＡｓｉｃ ｆｏｒ Ｈｉｇｈ−ｒｅｓｏｌｕｔｉｏｎ
ＣａｐａｃｉｔｉｖｅＭｉｃｒｏａｃｃｅｌｅｒｏｍ
ｅｔｅｒｓ、 Ｓｅｎｓｏｒ ＆ Ａｃｔｕａｔｏｒ、
Ａ２１−Ａ２３、１９９０、 ｐｐ２７８−２８１」
に記載されている。
力に変換する方法としては、例えば、スイッチトキャパ
シタ回路を応用した例が「Ｒｕｄｌｆ ｅｔｃ 、 Ａ
ｎＡｓｉｃ ｆｏｒ Ｈｉｇｈ−ｒｅｓｏｌｕｔｉｏｎ
ＣａｐａｃｉｔｉｖｅＭｉｃｒｏａｃｃｅｌｅｒｏｍ
ｅｔｅｒｓ、 Ｓｅｎｓｏｒ ＆ Ａｃｔｕａｔｏｒ、
Ａ２１−Ａ２３、１９９０、 ｐｐ２７８−２８１」
に記載されている。
【０００６】図８に、この従来の回路例を示す。図９に
は、図８に示される各スイッチのクロックタイミングを
示す。
は、図８に示される各スイッチのクロックタイミングを
示す。
【０００７】図８に示すように、センサエレメント９は
図７のものと同様に構成され、第１、第２コンデンサ
７、８の共通端子は、インピーダンス変換回路１０の第
１段の演算増幅器Ａ１の反転入力に接続され、第１コン
デンサ７の他端はＳＷ１を介して電源Ｖｓに接続される
とともに、スイッチＳＷ２を介して、インピーダンス変
換回路１０の第１段の演算増幅器Ａ１の非反転入力に接
続され、また第２コンデンサ８の他端はスイッチＳＷ４
を介して接地されるとともに、スイッチＳＷ２と第１段
の演算増幅器Ａ１の非反転入力とを接続する配線にスイ
ッチＳＷ３を介して接続されている。インピーダンス変
換回路１０は、第１段の演算増幅器Ａ１と第２段の演算
増幅器Ａ２とを有し、演算増幅器Ａ１の反転入力は第
１、第２コンデンサ７、８の共通端子に接続され、その
出力はフィードバック用のコンデンサ１１を介して演算
増幅器Ａ１の反転入力にフィードバックされ、コンデン
サ１１の両端には、スイッチＳＷ５が並列に接続されて
いる。また、演算増幅器Ａ１の非反転入力はコンデンサ
１４を介して基準電源Ｖｒに接続されている。第２段の
演算増幅器Ａ２の反転入力はスイッチＳＷ６及びコンデ
ンサ１２を介して第１段の演算増幅器Ａ１の出力に接続
され、演算増幅器Ａ２の非反転入力は基準電源Ｖｒに接
続されるとともにスイッチＳＷ７を介してコンデンサ１
２に接続され、演算増幅器Ａ２の出力はコンデンサ１３
を介してその反転入力にフィードバックされるととも
に、スイッチＳＷ８を介して第１段の演算増幅器Ａ１の
非反転入力にフィードバックされている。
図７のものと同様に構成され、第１、第２コンデンサ
７、８の共通端子は、インピーダンス変換回路１０の第
１段の演算増幅器Ａ１の反転入力に接続され、第１コン
デンサ７の他端はＳＷ１を介して電源Ｖｓに接続される
とともに、スイッチＳＷ２を介して、インピーダンス変
換回路１０の第１段の演算増幅器Ａ１の非反転入力に接
続され、また第２コンデンサ８の他端はスイッチＳＷ４
を介して接地されるとともに、スイッチＳＷ２と第１段
の演算増幅器Ａ１の非反転入力とを接続する配線にスイ
ッチＳＷ３を介して接続されている。インピーダンス変
換回路１０は、第１段の演算増幅器Ａ１と第２段の演算
増幅器Ａ２とを有し、演算増幅器Ａ１の反転入力は第
１、第２コンデンサ７、８の共通端子に接続され、その
出力はフィードバック用のコンデンサ１１を介して演算
増幅器Ａ１の反転入力にフィードバックされ、コンデン
サ１１の両端には、スイッチＳＷ５が並列に接続されて
いる。また、演算増幅器Ａ１の非反転入力はコンデンサ
１４を介して基準電源Ｖｒに接続されている。第２段の
演算増幅器Ａ２の反転入力はスイッチＳＷ６及びコンデ
ンサ１２を介して第１段の演算増幅器Ａ１の出力に接続
され、演算増幅器Ａ２の非反転入力は基準電源Ｖｒに接
続されるとともにスイッチＳＷ７を介してコンデンサ１
２に接続され、演算増幅器Ａ２の出力はコンデンサ１３
を介してその反転入力にフィードバックされるととも
に、スイッチＳＷ８を介して第１段の演算増幅器Ａ１の
非反転入力にフィードバックされている。
【０００８】尚、スイッチＳＷ１、ＳＷ４及びＳＷ６は
図９に示す第１のタイミングφ１で開閉され、またスイ
ッチＳＷ２、ＳＷ３、ＳＷ５、ＳＷ７及びＳＷ８は図９
の第２のタイミングφ２で開閉される。
図９に示す第１のタイミングφ１で開閉され、またスイ
ッチＳＷ２、ＳＷ３、ＳＷ５、ＳＷ７及びＳＷ８は図９
の第２のタイミングφ２で開閉される。
【０００９】φ１のタイミングでスイッチＳＷ１、ＳＷ
４が開閉され、センサエレメント９を構成する第１コン
デンサ７の一方の端子に、閉成されたスイッチＳＷ１を
介して電源電圧Ｖｓが結合され、第２コンデンサ８の他
方の端子は閉成されたスイッチＳＷ４を介してグランド
に接地される。このとき、これら第１、第２コンデンサ
７、８の中間電極（共通の端子）が第１段の演算増幅器
Ａ１の反転入力に接合されていない場合は、第１、第２
コンデンサ７、８に等電荷が蓄積され、その結果、共通
端子電圧Ｖｍは、次式で表される値となる。
４が開閉され、センサエレメント９を構成する第１コン
デンサ７の一方の端子に、閉成されたスイッチＳＷ１を
介して電源電圧Ｖｓが結合され、第２コンデンサ８の他
方の端子は閉成されたスイッチＳＷ４を介してグランド
に接地される。このとき、これら第１、第２コンデンサ
７、８の中間電極（共通の端子）が第１段の演算増幅器
Ａ１の反転入力に接合されていない場合は、第１、第２
コンデンサ７、８に等電荷が蓄積され、その結果、共通
端子電圧Ｖｍは、次式で表される値となる。
【００１０】 Ｖｍ＝Ｃ１／（Ｃ１＋Ｃ２）・Ｖｓ ＝Ｖｓ／２・[１＋Ｓ] （１） Ｓは、センサ感度で、 Ｓ＝（Ｃ１−Ｃ２）／（Ｃ１＋Ｃ２） で表される。例えば、便宜上 Ｃ１＝Ｃｏ／（１−Ｘ） Ｃ２＝Ｃｏ／（１＋Ｘ） Ｘ：電極間隔(固定電極４、５と質量体１との間)の初期
間隔に対する相対変位量とすると、 Ｓ＝Ｘ となり、感度Ｓは、電極間隔の相対変位量Ｘに対応する
ことになる。
間隔に対する相対変位量とすると、 Ｓ＝Ｘ となり、感度Ｓは、電極間隔の相対変位量Ｘに対応する
ことになる。
【００１１】容量型センサのインターフェース回路の場
合、上式（１）で表される電圧値を低インピーダンスで
取り出し、電極間隔の相対変位量Ｘに比例した出力を得
る方式であるものが好まれる。しかし、センサエレメン
ト９は、通常、数pＦ〜数十ｐＦの容量値を有するコン
デンサで構成されており、出力インピーダンスが非常に
大きいため、後続のインピーダンス変換回路１０を利用
してインピーダンス変換を行う。基本的には、このイン
ピーダンス変換回路１０は、第１、第２コンデンサ７、
８に同量の電荷が蓄積されるように、演算増幅器Ａ１の
非反転入力電圧が決定される回路である。
合、上式（１）で表される電圧値を低インピーダンスで
取り出し、電極間隔の相対変位量Ｘに比例した出力を得
る方式であるものが好まれる。しかし、センサエレメン
ト９は、通常、数pＦ〜数十ｐＦの容量値を有するコン
デンサで構成されており、出力インピーダンスが非常に
大きいため、後続のインピーダンス変換回路１０を利用
してインピーダンス変換を行う。基本的には、このイン
ピーダンス変換回路１０は、第１、第２コンデンサ７、
８に同量の電荷が蓄積されるように、演算増幅器Ａ１の
非反転入力電圧が決定される回路である。
【００１２】
【発明が解決しようとする課題】但し、従来では、演算
増幅器Ａ１の入力オフセット電圧Ｖos1が、式（２）で
表されるように、増幅されて出力に現れるといった欠点
があった。フィードバック用の第３コンデンサ１１のフ
ィードバック容量Ｃ３は、演算増幅器Ａ１の安定性から
余り小さくすることができず、第１、第２コンデンサ
７、８の容量Ｃ１、Ｃ２の合計容量（Ｃ１＋Ｃ２）が第
３コンデンサ１１の容量Ｃ３に比較して小さくなるほ
ど、その比分で入力オフセット電圧Ｖos1が増幅されて
出力に現れる。
増幅器Ａ１の入力オフセット電圧Ｖos1が、式（２）で
表されるように、増幅されて出力に現れるといった欠点
があった。フィードバック用の第３コンデンサ１１のフ
ィードバック容量Ｃ３は、演算増幅器Ａ１の安定性から
余り小さくすることができず、第１、第２コンデンサ
７、８の容量Ｃ１、Ｃ２の合計容量（Ｃ１＋Ｃ２）が第
３コンデンサ１１の容量Ｃ３に比較して小さくなるほ
ど、その比分で入力オフセット電圧Ｖos1が増幅されて
出力に現れる。
【００１３】 Ｖout＝｛Ｃ１／（Ｃ１＋Ｃ２）｝・Ｖｓ＋〔Ｃ３／（Ｃ１＋Ｃ２）− １〕・Ｖos1 （２） この結果、入力オフセット電圧Ｖos1の温度依存性が増
幅されて出力され、センサの出力の温度特性の悪化を招
くという問題点があった。
幅されて出力され、センサの出力の温度特性の悪化を招
くという問題点があった。
【００１４】また、図７に示すように、差動容量型のセ
ンサエレメント９の共通端子３がグランド電位や定電位
に接地されているような場合には、図８に示す回路がそ
のまま適用できないといった問題点があった。
ンサエレメント９の共通端子３がグランド電位や定電位
に接地されているような場合には、図８に示す回路がそ
のまま適用できないといった問題点があった。
【００１５】さらに、センサの感度出力を向上させるた
めに、後段の演算増幅器で増幅処理を行う場合は、セン
サエレメント９に起因する温度オフセットドリフト量も
同様に増大されてしまうという問題点があった。
めに、後段の演算増幅器で増幅処理を行う場合は、セン
サエレメント９に起因する温度オフセットドリフト量も
同様に増大されてしまうという問題点があった。
【００１６】また、センサエレメント９の共通端子３が
フローティング電位で、質量体１の変位に応じて式
（１）で表される値Ｖｍを持つため、新たに端子３に対
向するアクチュエート用電極を利用して、アクチュエー
ト電極に加える電圧Ｖaによる電極間静電力を質量体１
のアクチュエート機能として利用する場合には、実質上
の電極間電圧は、Ｖａ−Ｖｍとなり、Ｖａそのものを有
効に利用できないため自己診断出力が低くなってしまう
という問題点があった。
フローティング電位で、質量体１の変位に応じて式
（１）で表される値Ｖｍを持つため、新たに端子３に対
向するアクチュエート用電極を利用して、アクチュエー
ト電極に加える電圧Ｖaによる電極間静電力を質量体１
のアクチュエート機能として利用する場合には、実質上
の電極間電圧は、Ｖａ−Ｖｍとなり、Ｖａそのものを有
効に利用できないため自己診断出力が低くなってしまう
という問題点があった。
【００１７】本発明は上述した種々の問題点を解決する
ためになされたもので、回路のオフセット出力及びその
温度依存性の少ない安定な容量型センサのインターフェ
ース回路を提供することを目的とするものである。
ためになされたもので、回路のオフセット出力及びその
温度依存性の少ない安定な容量型センサのインターフェ
ース回路を提供することを目的とするものである。
【００１８】
【課題を解決するための手段】上記目的を達成するた
め、本発明は、共通電極がグランド接地された差動容量
型センサにおいて、電極間相対変位量に比例した出力電
圧を得るために、電荷の再配分手法とインピーダンス変
換回路を利用するものであり、更に演算増幅器の入力オ
フセット電圧による出力のオフセット電圧を緩和するス
イッチング機構を設けたものである。更に、感度を倍増
させる一方、センサエレメントのオフセット温度ドリフ
ト量を倍増させないために、電源切替器を新たに設け
て、それぞれの電源フェーズにてサンプルされた電圧を
差動増幅する方式を採用した。
め、本発明は、共通電極がグランド接地された差動容量
型センサにおいて、電極間相対変位量に比例した出力電
圧を得るために、電荷の再配分手法とインピーダンス変
換回路を利用するものであり、更に演算増幅器の入力オ
フセット電圧による出力のオフセット電圧を緩和するス
イッチング機構を設けたものである。更に、感度を倍増
させる一方、センサエレメントのオフセット温度ドリフ
ト量を倍増させないために、電源切替器を新たに設け
て、それぞれの電源フェーズにてサンプルされた電圧を
差動増幅する方式を採用した。
【００１９】請求項１の発明に係る容量型センサのイン
ターフェース回路は、少なくとも何れか一方の容量が変
動する第１、第２コンデンサを有し、それら第１、第２
コンデンサの共通端子がグランド電位または、定電位に
固定される容量型センサに接続されるインターフェース
回路において、第１演算増幅器と、前記第１演算増幅器
の出力端子と反転入力端子間に接続されたフィードバッ
ク用の第３コンデンサと、前記第１演算増幅器の出力端
子に、一方の端子が接続された第４コンデンサと、前記
第１演算増幅器の非反転入力端子と基準電源間に接続さ
れたホールド用の第６コンデンサと、非反転入力端子が
前記基準電源に接続された第２演算増幅器と、前記第２
演算増幅器の出力端子と反転入力端子に接続されたフィ
ードバック用の第５コンデンサとを備え、第１のスイッ
チングサイクルにおいて前記第１コンデンサが基準電圧
でチャージアップされ、前記第２、第３コンデンサのチ
ャージがリセットされ、前記第４コンデンサの他方の端
子が基準電源に接続され、さらに、前記第２演算増幅器
の出力が前記第１演算増幅器の非反転入力に接続され、
前記第１のスイッチングサイクルの反転タイミングで、
前記第１、第２コンデンサが短絡されて前記第１演算増
幅器の反転入力に接続され、前記第４コンデンサの他端
が前記第２演算増幅器の反転入力に接続されるものであ
る。
ターフェース回路は、少なくとも何れか一方の容量が変
動する第１、第２コンデンサを有し、それら第１、第２
コンデンサの共通端子がグランド電位または、定電位に
固定される容量型センサに接続されるインターフェース
回路において、第１演算増幅器と、前記第１演算増幅器
の出力端子と反転入力端子間に接続されたフィードバッ
ク用の第３コンデンサと、前記第１演算増幅器の出力端
子に、一方の端子が接続された第４コンデンサと、前記
第１演算増幅器の非反転入力端子と基準電源間に接続さ
れたホールド用の第６コンデンサと、非反転入力端子が
前記基準電源に接続された第２演算増幅器と、前記第２
演算増幅器の出力端子と反転入力端子に接続されたフィ
ードバック用の第５コンデンサとを備え、第１のスイッ
チングサイクルにおいて前記第１コンデンサが基準電圧
でチャージアップされ、前記第２、第３コンデンサのチ
ャージがリセットされ、前記第４コンデンサの他方の端
子が基準電源に接続され、さらに、前記第２演算増幅器
の出力が前記第１演算増幅器の非反転入力に接続され、
前記第１のスイッチングサイクルの反転タイミングで、
前記第１、第２コンデンサが短絡されて前記第１演算増
幅器の反転入力に接続され、前記第４コンデンサの他端
が前記第２演算増幅器の反転入力に接続されるものであ
る。
【００２０】請求項２の発明に係る容量型センサのイン
ターフェース回路は、少なくとも何れか一方の容量が変
動する第１、第２コンデンサを有し、それらの第１、第
２コンデンサの共通端子がグランド電位または、定電位
に固定される容量型センサに接続されるインターフェー
ス回路において、第１演算増幅器と、一方の端子が前記
演算増幅器の出力端子に接続されるフィードバック用の
第３コンデンサと、一方の端子が前記第１演算増幅器の
出力端子に接続される第４コンデンサと、前記第１演算
増幅器の非反転入力端子と基準電源間に接続されるホー
ルド用の第６コンデンサと、非反転入力端子が前記基準
電源に接続される第２演算増幅器と、第２演算増幅器の
出力端子と反転入力端子に接続されるフィードバック用
の第５コンデンサとを備え、第１のスイッチングサイク
ルにおいて前記第１コンデンサが基準電圧でチャージア
ップされ、前記第２、第３コンデンサのチャージがリセ
ットされ、前記第３コンデンサの他方の端子が前記第１
演算増幅器の非反転入力端子に接続され、前記第４コン
デンサの他方の端子が前記基準電源に接続され、さら
に、前記第２演算増幅器の出力が前記第１演算増幅器の
非反転入力に接続され、前記第１のスイッチングサイク
ルの反転タイミングで、前記第１、第２コンデンサが短
絡されて前記第１演算増幅器の反転入力に接続され、前
記第３コンデンサの他端が前記第１演算増幅器の反転入
力端子に接続され、前記第４コンデンサの他端が前記第
２演算増幅器の反転入力に接続されるものである。
ターフェース回路は、少なくとも何れか一方の容量が変
動する第１、第２コンデンサを有し、それらの第１、第
２コンデンサの共通端子がグランド電位または、定電位
に固定される容量型センサに接続されるインターフェー
ス回路において、第１演算増幅器と、一方の端子が前記
演算増幅器の出力端子に接続されるフィードバック用の
第３コンデンサと、一方の端子が前記第１演算増幅器の
出力端子に接続される第４コンデンサと、前記第１演算
増幅器の非反転入力端子と基準電源間に接続されるホー
ルド用の第６コンデンサと、非反転入力端子が前記基準
電源に接続される第２演算増幅器と、第２演算増幅器の
出力端子と反転入力端子に接続されるフィードバック用
の第５コンデンサとを備え、第１のスイッチングサイク
ルにおいて前記第１コンデンサが基準電圧でチャージア
ップされ、前記第２、第３コンデンサのチャージがリセ
ットされ、前記第３コンデンサの他方の端子が前記第１
演算増幅器の非反転入力端子に接続され、前記第４コン
デンサの他方の端子が前記基準電源に接続され、さら
に、前記第２演算増幅器の出力が前記第１演算増幅器の
非反転入力に接続され、前記第１のスイッチングサイク
ルの反転タイミングで、前記第１、第２コンデンサが短
絡されて前記第１演算増幅器の反転入力に接続され、前
記第３コンデンサの他端が前記第１演算増幅器の反転入
力端子に接続され、前記第４コンデンサの他端が前記第
２演算増幅器の反転入力に接続されるものである。
【００２１】請求項３の発明に係る容量型センサのイン
ターフェース回路は、前記第１のスイッチングサイクル
より長い周期の第２のスイッチングサイクルにおいて、
電源の接続を交互に逆転させ、それぞれの電源極性にお
いて出力される電圧をサンプルホールドする第１、第２
サンプルホールド回路と、前記第１、第２サンプルホー
ルド回路による２つのホールド電圧を差動増幅する差動
増幅器とを更に備えるものである。
ターフェース回路は、前記第１のスイッチングサイクル
より長い周期の第２のスイッチングサイクルにおいて、
電源の接続を交互に逆転させ、それぞれの電源極性にお
いて出力される電圧をサンプルホールドする第１、第２
サンプルホールド回路と、前記第１、第２サンプルホー
ルド回路による２つのホールド電圧を差動増幅する差動
増幅器とを更に備えるものである。
【００２２】請求項４の発明に係る容量型センサのイン
ターフェース回路は、前記第１、第２コンデンサを形成
する固定電極の少なくとも何れか一方に、新たな固定電
極としてアクチュエート電極を設けたものである。
ターフェース回路は、前記第１、第２コンデンサを形成
する固定電極の少なくとも何れか一方に、新たな固定電
極としてアクチュエート電極を設けたものである。
【００２３】
【発明の実施の形態】以下、添付図面により本発明の実
施の形態について説明する。以下の説明において、上述
の従来例と同一あるいは対応する部分には同一の符号を
付した。
施の形態について説明する。以下の説明において、上述
の従来例と同一あるいは対応する部分には同一の符号を
付した。
【００２４】実施の形態１．図１は本発明の実施の形態
１による容量型センサのインターフェース回路を示して
いる。
１による容量型センサのインターフェース回路を示して
いる。
【００２５】この実施の形態１は、図７に示される容量
型センサエレメント９の共通端子（端子３）がグランド
接地されている場合に、式（２）で表される出力電圧を
得るインピーダンス変換回路２１に関するものである。
型センサエレメント９の共通端子（端子３）がグランド
接地されている場合に、式（２）で表される出力電圧を
得るインピーダンス変換回路２１に関するものである。
【００２６】図１において、可変コンデンサからなる第
１、第２コンデンサ７、８の一端同士が接続されてグラ
ンド接地され、それらの他端間には、スイッチＳＷ１２
が接続されている。また、第１コンデンサ７の他端はス
イッチＳＷ１１を介して電源Ｖｓに接続され、第２コン
デンサの他端はスイッチＳＷ１３を介して接地されると
ともに、スイッチＳＷ１４を介してインピーダンス変換
回路２１の第１演算増幅器Ａ１の反転入力に接続されて
いる。インピーダンス変換回路２１のこれ以外の構成は
図８のインピーダンス変換回路１０の構成とほぼ同様で
あるので、その詳細な説明は省略する。
１、第２コンデンサ７、８の一端同士が接続されてグラ
ンド接地され、それらの他端間には、スイッチＳＷ１２
が接続されている。また、第１コンデンサ７の他端はス
イッチＳＷ１１を介して電源Ｖｓに接続され、第２コン
デンサの他端はスイッチＳＷ１３を介して接地されると
ともに、スイッチＳＷ１４を介してインピーダンス変換
回路２１の第１演算増幅器Ａ１の反転入力に接続されて
いる。インピーダンス変換回路２１のこれ以外の構成は
図８のインピーダンス変換回路１０の構成とほぼ同様で
あるので、その詳細な説明は省略する。
【００２７】尚、スイッチＳＷ１１、ＳＷ１３、ＳＷ
５、ＳＷ７及びＳＷ８は図９のφ１のタイミングでオン
オフされ、また、スイッチＳＷ１２、ＳＷ１４及びＳＷ
６は図９のφ２のタイミングでオンオフされる。
５、ＳＷ７及びＳＷ８は図９のφ１のタイミングでオン
オフされ、また、スイッチＳＷ１２、ＳＷ１４及びＳＷ
６は図９のφ２のタイミングでオンオフされる。
【００２８】図１に示すように、φ１のタイミングで、
容量型センサエレメント９の第１コンデンサ７は電源Ｖ
ｓによりチャージアップされ、他方の第２コンデンサ８
はグランドに接続され、そこに蓄積されたチャージは放
出される。
容量型センサエレメント９の第１コンデンサ７は電源Ｖ
ｓによりチャージアップされ、他方の第２コンデンサ８
はグランドに接続され、そこに蓄積されたチャージは放
出される。
【００２９】φ２のタイミングで、スイッチＳＷ１２を
オンとし、第１コンデンサ７に蓄積された電荷を第２コ
ンデンサ８に移動させると、電荷の再配分により第１コ
ンデンサ７と第２コンデンサ８との両端共通電位は、式
（２）で表されるＶｍとなる。従って、電極間相対変位
量Ｘに比例した出力電圧を得ることが可能となる。後続
のインピーダンス変換回路２１は、第１段の演算増幅器
Ａ１が上記電圧Ｖｍになるように第６コンデンサ１４
（容量Ｃ６）の電位を調整する機能を有するもので、図
８中のインピーダンス変換回路１０とほぼ同一である。
上記では、フェーズφ１で、第１コンデンサ７をチャー
ジアップし、第２コンデンサ８の電荷を放出させる順序
をとったが、第１コンデンサ７と第２コンデンサ８を入
れ替えても良い。
オンとし、第１コンデンサ７に蓄積された電荷を第２コ
ンデンサ８に移動させると、電荷の再配分により第１コ
ンデンサ７と第２コンデンサ８との両端共通電位は、式
（２）で表されるＶｍとなる。従って、電極間相対変位
量Ｘに比例した出力電圧を得ることが可能となる。後続
のインピーダンス変換回路２１は、第１段の演算増幅器
Ａ１が上記電圧Ｖｍになるように第６コンデンサ１４
（容量Ｃ６）の電位を調整する機能を有するもので、図
８中のインピーダンス変換回路１０とほぼ同一である。
上記では、フェーズφ１で、第１コンデンサ７をチャー
ジアップし、第２コンデンサ８の電荷を放出させる順序
をとったが、第１コンデンサ７と第２コンデンサ８を入
れ替えても良い。
【００３０】また、本実施の形態１の方式は、図７のセ
ンサエレメント９の共通端子３がグランド接地されてい
る場合において、実施の形態１で記述した多数の差動容
量型センサエレメントがある場合や、後述の実施の形態
２のセンサエレメントがフル容量ブリッジを利用する場
合にも、同様に適用することが可能である。
ンサエレメント９の共通端子３がグランド接地されてい
る場合において、実施の形態１で記述した多数の差動容
量型センサエレメントがある場合や、後述の実施の形態
２のセンサエレメントがフル容量ブリッジを利用する場
合にも、同様に適用することが可能である。
【００３１】実施の形態２．図２は本発明の実施の形態
２による容量型センサのインターフェース回路を示す。
上記実施の形態１では、センサエレメント９の共通端子
３を接地できる構成に関して記述したが、この実施の形
態１の回路では、従来の方式と同様に、式（２）で表さ
れるように、第１段の演算増幅器Ａ１の入力オフセット
電圧Ｖos1が増幅されて出力され、センサの温度特性を
悪化させてしまう。
２による容量型センサのインターフェース回路を示す。
上記実施の形態１では、センサエレメント９の共通端子
３を接地できる構成に関して記述したが、この実施の形
態１の回路では、従来の方式と同様に、式（２）で表さ
れるように、第１段の演算増幅器Ａ１の入力オフセット
電圧Ｖos1が増幅されて出力され、センサの温度特性を
悪化させてしまう。
【００３２】本実施の形態２では、図２に示すように、
インピーダンス変換回路３１に、新たに２つのスイッチ
ＳＷ９、ＳＷ１０を追加した。すなわち、コンデンサ１
１の一端が、スイッチＳＷ９を介して第１段の演算増幅
器Ａ１の反転入力に接続されるとともに、スイッチ１０
を介して第１段の演算増幅器Ａ１の非反転入力に接続さ
れる。その結果、出力電圧は式（３）で表されるよう
に、第１段、第２段の演算増幅器Ａ１、Ａ２の入力オフ
セット電圧の差（Ｖos2-Vos1）が増幅されて、Ｖoutに
出力されることになる。
インピーダンス変換回路３１に、新たに２つのスイッチ
ＳＷ９、ＳＷ１０を追加した。すなわち、コンデンサ１
１の一端が、スイッチＳＷ９を介して第１段の演算増幅
器Ａ１の反転入力に接続されるとともに、スイッチ１０
を介して第１段の演算増幅器Ａ１の非反転入力に接続さ
れる。その結果、出力電圧は式（３）で表されるよう
に、第１段、第２段の演算増幅器Ａ１、Ａ２の入力オフ
セット電圧の差（Ｖos2-Vos1）が増幅されて、Ｖoutに
出力されることになる。
【００３３】 Ｖout＝｛Ｃ１／（Ｃ１＋Ｃ２）｝・Ｖｓ＋｛Ｃ３／（Ｃ１＋Ｃ２）｝ ・（Ｖos2-Ｖos1）-Ｖos1 （３） 一方、半導体ＩＣプロセスを通じて作製される演算増幅
器では、Ｖos1とＶos2をほぼ等しく設定できるため、式
（３）の第２項は相殺され、オフセット出力の発生を抑
えることが可能となる。
器では、Ｖos1とＶos2をほぼ等しく設定できるため、式
（３）の第２項は相殺され、オフセット出力の発生を抑
えることが可能となる。
【００３４】図２には、新たにアクチュエーション電極
３３を設けた例を示す。このアクチュエーション電極３
３に、電圧Ｖａを印加することによって、グランドに接
地された質量体１を静電引力によってアクチュエートす
ることが可能となる。この場合、従来と異なって、電圧
Ｖａ自体を両電極間の静電力発生に有効に利用可能であ
るため、従来方式に比較して、アクチュエート変位を大
きくとることが可能となる。
３３を設けた例を示す。このアクチュエーション電極３
３に、電圧Ｖａを印加することによって、グランドに接
地された質量体１を静電引力によってアクチュエートす
ることが可能となる。この場合、従来と異なって、電圧
Ｖａ自体を両電極間の静電力発生に有効に利用可能であ
るため、従来方式に比較して、アクチュエート変位を大
きくとることが可能となる。
【００３５】実施の形態３．図３、図４、図５は本発明
の実施の形態３による容量型センサのインターフェース
回路４１を示す。
の実施の形態３による容量型センサのインターフェース
回路４１を示す。
【００３６】図３のインターフェース回路４１は、図２
のインピーダンス変換回路３１及び容量型センサエレメ
ント９と基本的に同一の回路構成であり、インピーダン
ス変換回路とセンサエレメント９を内包しており、この
図３に明記するＡ、Ｂ、Ｃの３つの端子を有している。
これらの端子Ａ、Ｂ、Ｃは、図４に示す、電源切替器４
５とサンプルホールド回路４６とに接続され、サンプル
ホールド回路４６は、差動増幅器４７に接続されてい
る。図４に示す各要素のスイッチＳＷ１３−ＳＷ１８
は、図５に示す駆動クロックタイミングφ３−φ６でそ
れぞれオンオフ制御される。
のインピーダンス変換回路３１及び容量型センサエレメ
ント９と基本的に同一の回路構成であり、インピーダン
ス変換回路とセンサエレメント９を内包しており、この
図３に明記するＡ、Ｂ、Ｃの３つの端子を有している。
これらの端子Ａ、Ｂ、Ｃは、図４に示す、電源切替器４
５とサンプルホールド回路４６とに接続され、サンプル
ホールド回路４６は、差動増幅器４７に接続されてい
る。図４に示す各要素のスイッチＳＷ１３−ＳＷ１８
は、図５に示す駆動クロックタイミングφ３−φ６でそ
れぞれオンオフ制御される。
【００３７】クロックφ１、φ２よりも周期の長いクロ
ックφ３、φ４にて動作されるスイッチＳＷ１３−ＳＷ
１６によって、センサエレメント９に供給される電源の
方向が制御される。スイッチＳＷ１３、ＳＷ１６がオン
の状態は図６に示した構成と同一であり、サンプルホー
ルド回路４６の直前の出力は、スイッチＳＷ１３、ＳＷ
１６のオン状態内に於いて、Ｖｍａ＝｛Ｃ１／（Ｃ１＋
Ｃ２）｝Ｖｓに収束する。この電圧が、φ５のタイミン
グでスイッチＳＷ１７を開閉することにより、サンプル
ホールドされる。一方、スイッチＳＷ１４、ＳＷ１５の
オン状態では、サンプルホールド回路４６の直前の出力
は、Ｖｍｂ＝｛Ｃ２／（Ｃ１＋Ｃ２）｝Ｖｓに収束し、
同様にφ６のタイミングでスイッチＳＷ１８を開閉する
ことにより、サンプルホールドされる。後続の差動増幅
器４７により、ＶｍａとＶｍｂの差が演算され、その結
果、最終出力Ｖｍは、次式（４）で表される。
ックφ３、φ４にて動作されるスイッチＳＷ１３−ＳＷ
１６によって、センサエレメント９に供給される電源の
方向が制御される。スイッチＳＷ１３、ＳＷ１６がオン
の状態は図６に示した構成と同一であり、サンプルホー
ルド回路４６の直前の出力は、スイッチＳＷ１３、ＳＷ
１６のオン状態内に於いて、Ｖｍａ＝｛Ｃ１／（Ｃ１＋
Ｃ２）｝Ｖｓに収束する。この電圧が、φ５のタイミン
グでスイッチＳＷ１７を開閉することにより、サンプル
ホールドされる。一方、スイッチＳＷ１４、ＳＷ１５の
オン状態では、サンプルホールド回路４６の直前の出力
は、Ｖｍｂ＝｛Ｃ２／（Ｃ１＋Ｃ２）｝Ｖｓに収束し、
同様にφ６のタイミングでスイッチＳＷ１８を開閉する
ことにより、サンプルホールドされる。後続の差動増幅
器４７により、ＶｍａとＶｍｂの差が演算され、その結
果、最終出力Ｖｍは、次式（４）で表される。
【００３８】 Ｖｍ＝｛（Ｃ１−Ｃ２）／（Ｃ１＋Ｃ２）｝Ｖｓ ＝ＳＶｓ （４） 式（３）と（４）を比較すると、本方式を採用すること
で、感度は倍増されることが判る。一方、センサの感度
は、例えば後続の演算増幅器のゲインを調整することに
よって通常行われるが、後続の演算増幅器を含む回路に
ＤＣオフセット出力の依存性や雑音等のノイズ成分が含
まれる場合は、その増幅のゲイン倍されてこれらノイズ
が出力に現れてしまう。しかし、本方式では、センサエ
レメント９の感度を倍増することによって、後続の回路
ゲインを半減させることが可能となり、その結果とし
て、センサのＳＮ比を倍増させることが可能となる。
で、感度は倍増されることが判る。一方、センサの感度
は、例えば後続の演算増幅器のゲインを調整することに
よって通常行われるが、後続の演算増幅器を含む回路に
ＤＣオフセット出力の依存性や雑音等のノイズ成分が含
まれる場合は、その増幅のゲイン倍されてこれらノイズ
が出力に現れてしまう。しかし、本方式では、センサエ
レメント９の感度を倍増することによって、後続の回路
ゲインを半減させることが可能となり、その結果とし
て、センサのＳＮ比を倍増させることが可能となる。
【００３９】尚、上記かく実施の形態の説明では、容量
型センサエレメント９の第１、第２コンデンサ７、８と
して可変容量コンデンサを用いたが、これらの２つのコ
ンデンサの少なくと何れか一方を可変容量コンデンサと
すればよく、他方を定容量コンデンサとしてもよい。
型センサエレメント９の第１、第２コンデンサ７、８と
して可変容量コンデンサを用いたが、これらの２つのコ
ンデンサの少なくと何れか一方を可変容量コンデンサと
すればよく、他方を定容量コンデンサとしてもよい。
【００４０】
【発明の効果】以上のように、本発明によれば、次のよ
うな優れた効果を奏するものである。容量検出型センサ
のインターフェース回路は、センサエレメントの共通端
子をグランド接地する場合にも、利用可能である。ま
た、インピーダンス変換器に含まれる演算増幅器の入力
オフセット電圧の温度変動の影響を補償する回路によ
り、ＤＣオフセット出力電圧の温度依存性の少ない検出
回路を提供することが可能となる。さらに、増幅回路に
起因するＤＣオフセット温度依存性を増幅することな
く、感度を倍増することが可能なため、センサのＳＮ比
を倍増可能な回路を提供できる。さらにまた、アクチュ
エーション電極を利用して、大きな自己診断出力を得る
ことが可能となる。
うな優れた効果を奏するものである。容量検出型センサ
のインターフェース回路は、センサエレメントの共通端
子をグランド接地する場合にも、利用可能である。ま
た、インピーダンス変換器に含まれる演算増幅器の入力
オフセット電圧の温度変動の影響を補償する回路によ
り、ＤＣオフセット出力電圧の温度依存性の少ない検出
回路を提供することが可能となる。さらに、増幅回路に
起因するＤＣオフセット温度依存性を増幅することな
く、感度を倍増することが可能なため、センサのＳＮ比
を倍増可能な回路を提供できる。さらにまた、アクチュ
エーション電極を利用して、大きな自己診断出力を得る
ことが可能となる。
【図１】 本発明の実施の形態１の容量型センサのイン
ターフェース回路の一例を示す図である。
ターフェース回路の一例を示す図である。
【図２】 本発明の実施の形態２の容量型センサのイン
ターフェース回路の一例を示す図である。
ターフェース回路の一例を示す図である。
【図３】 本発明の実施の形態３の容量型センサのイン
ターフェース回路の一例を示す図である。
ターフェース回路の一例を示す図である。
【図４】 本発明の実施の形態３の容量型センサのイン
ターフェース回路及びそれに接続される周辺回路の一例
を示す図である。
ターフェース回路及びそれに接続される周辺回路の一例
を示す図である。
【図５】 本発明の実施の形態３の容量型センサのイン
ターフェース回路のスイッチを駆動するクロックを示す
図である。
ターフェース回路のスイッチを駆動するクロックを示す
図である。
【図６】 従来の容量型加速度センサの一例を示す電気
回路図である。
回路図である。
【図７】 従来の容量型加速度センサの等価回路を示す
図である。
図である。
【図８】 従来の容量型センサのインターフェース回路
の一例を示す図である。
の一例を示す図である。
【図９】 従来の容量型センサのインターフェース回路
のスイッチを駆動するクロックを示す図である。
のスイッチを駆動するクロックを示す図である。
１ 質量体、２ アンカー部、３ 梁、４ 固定電極、
５ 固定電極、６ シリコン、７ 第１コンデンサ、８
第２コンデンサ、９ 容量型センサエレメント、１０
インピーダンス変換回路、２１ インピーダンス変換
回路、３１ インピーダンス変換回路、４１ インター
フェース回路（インピーダンス変換回路＋センサエレメ
ント）、３３ アクチュエーション電極、４５ 電源切
替器、４６ サンプルホールド回路、４７ 差動増幅
器。
５ 固定電極、６ シリコン、７ 第１コンデンサ、８
第２コンデンサ、９ 容量型センサエレメント、１０
インピーダンス変換回路、２１ インピーダンス変換
回路、３１ インピーダンス変換回路、４１ インター
フェース回路（インピーダンス変換回路＋センサエレメ
ント）、３３ アクチュエーション電極、４５ 電源切
替器、４６ サンプルホールド回路、４７ 差動増幅
器。
Claims (4)
- 【請求項１】 少なくとも何れか一方の容量が変動する
第１、第２コンデンサを有し、それら第１、第２コンデ
ンサの共通端子がグランド電位または、定電位に固定さ
れる容量型センサに接続されるインターフェース回路に
おいて、 第１演算増幅器と、 前記第１演算増幅器の出力端子と反転入力端子間に接続
されたフィードバック用の第３コンデンサと、 前記第１演算増幅器の出力端子に、一方の端子が接続さ
れた第４コンデンサと、 前記第１演算増幅器の非反転入力端子と基準電源間に接
続されたホールド用の第６コンデンサと、 非反転入力端子が前記基準電源に接続された第２演算増
幅器と、 前記第２演算増幅器の出力端子と反転入力端子に接続さ
れたフィードバック用の第５コンデンサと、 を備え、 第１のスイッチングサイクルにおいて前記第１コンデン
サが基準電圧でチャージアップされ、前記第２、第３コ
ンデンサのチャージがリセットされ、前記第４コンデン
サの他方の端子が基準電源に接続され、さらに、前記第
２演算増幅器の出力が前記第１演算増幅器の非反転入力
に接続され、前記第１のスイッチングサイクルの反転タ
イミングで、前記第１、第２コンデンサが短絡されて前
記第１演算増幅器の反転入力に接続され、前記第４コン
デンサの他端が前記第２演算増幅器の反転入力に接続さ
れる容量型センサのインターフェース回路。 - 【請求項２】 少なくとも何れか一方の容量が変動する
第１、第２コンデンサを有し、それらの第１、第２コン
デンサの共通端子がグランド電位または、定電位に固定
される容量型センサに接続されるインターフェース回路
において、 第１演算増幅器と、 一方の端子が前記演算増幅器の出力端子に接続されるフ
ィードバック用の第３コンデンサと、 一方の端子が前記第１演算増幅器の出力端子に接続され
る第４コンデンサと、 前記第１演算増幅器の非反転入力端子と基準電源間に接
続されるホールド用の第６コンデンサと、 非反転入力端子が前記基準電源に接続される第２演算増
幅器と、 第２演算増幅器の出力端子と反転入力端子に接続される
フィードバック用の第５コンデンサと、 を備え、 第１のスイッチングサイクルにおいて前記第１コンデン
サが基準電圧でチャージアップされ、前記第２、第３コ
ンデンサのチャージがリセットされ、前記第３コンデン
サの他方の端子が前記第１演算増幅器の非反転入力端子
に接続され、前記第４コンデンサの他方の端子が前記基
準電源に接続され、さらに、前記第２演算増幅器の出力
が前記第１演算増幅器の非反転入力に接続され、前記第
１のスイッチングサイクルの反転タイミングで、前記第
１、第２コンデンサが短絡されて前記第１演算増幅器の
反転入力に接続され、前記第３コンデンサの他端が前記
第１演算増幅器の反転入力端子に接続され、前記第４コ
ンデンサの他端が前記第２演算増幅器の反転入力に接続
される容量型センサのインターフェース回路。 - 【請求項３】 前記第１のスイッチングサイクルより長
い周期の第２のスイッチングサイクルにおいて、電源の
接続を交互に逆転させ、それぞれの電源極性において出
力される電圧をサンプルホールドする第１、第２サンプ
ルホールド回路と、 前記第１、第２サンプルホールド回路による２つのホー
ルド電圧を差動増幅する差動増幅器と、 を備えた請求項１又は２に記載の容量型センサのインタ
ーフェース回路。 - 【請求項４】 前記第１、第２コンデンサを形成する固
定電極の少なくとも何れか一方に、新たな固定電極とし
てアクチュエート電極を設けた請求項１乃至３の何れか
に記載の容量型センサのインターフェース回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12742497A JP3426107B2 (ja) | 1997-05-16 | 1997-05-16 | 容量型センサのインターフェース回路 |
| US08/962,357 US5986497A (en) | 1997-05-16 | 1997-10-31 | Interface circuit for capacitive sensor |
| DE1997153682 DE19753682C2 (de) | 1997-05-16 | 1997-12-03 | Schnittstellenschaltung für einen kapazitiven Sensor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12742497A JP3426107B2 (ja) | 1997-05-16 | 1997-05-16 | 容量型センサのインターフェース回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10319036A true JPH10319036A (ja) | 1998-12-04 |
| JP3426107B2 JP3426107B2 (ja) | 2003-07-14 |
Family
ID=14959623
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12742497A Expired - Fee Related JP3426107B2 (ja) | 1997-05-16 | 1997-05-16 | 容量型センサのインターフェース回路 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP3426107B2 (ja) |
| DE (1) | DE19753682C2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113063964A (zh) * | 2021-03-23 | 2021-07-02 | 西安微电子技术研究所 | 一种温度补偿型石英挠性加速度计伺服电路及石英挠性加速度计 |
| CN116184038A (zh) * | 2023-02-21 | 2023-05-30 | 上海艾为电子技术股份有限公司 | 电容补偿电路、电容检测电路、芯片和电子设备 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3264884B2 (ja) | 1998-05-11 | 2002-03-11 | 三菱電機株式会社 | 容量検出回路 |
| DE10035192C1 (de) * | 2000-07-20 | 2001-10-11 | Carl Mahr Holding Gmbh | Kapazitiver Wegaufnehmer für stromsparende Messgeräte |
| DE10134680A1 (de) * | 2001-07-20 | 2003-02-06 | Endress & Hauser Gmbh & Co Kg | Schaltungsanrdnung für einen kapazitiven Sensor |
| EP1548409A1 (en) * | 2003-12-23 | 2005-06-29 | Dialog Semiconductor GmbH | Differential capacitance measurement |
| CN108918980B (zh) * | 2018-07-25 | 2021-04-06 | 济南大学 | 一种电容信号测量电路及测量方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3579524B2 (ja) * | 1995-09-08 | 2004-10-20 | セイコープレシジョン株式会社 | 測距装置および測距方法 |
-
1997
- 1997-05-16 JP JP12742497A patent/JP3426107B2/ja not_active Expired - Fee Related
- 1997-12-03 DE DE1997153682 patent/DE19753682C2/de not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113063964A (zh) * | 2021-03-23 | 2021-07-02 | 西安微电子技术研究所 | 一种温度补偿型石英挠性加速度计伺服电路及石英挠性加速度计 |
| CN113063964B (zh) * | 2021-03-23 | 2023-07-14 | 西安微电子技术研究所 | 一种温度补偿型石英挠性加速度计伺服电路及石英挠性加速度计 |
| CN116184038A (zh) * | 2023-02-21 | 2023-05-30 | 上海艾为电子技术股份有限公司 | 电容补偿电路、电容检测电路、芯片和电子设备 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE19753682C2 (de) | 2000-02-10 |
| JP3426107B2 (ja) | 2003-07-14 |
| DE19753682A1 (de) | 1998-11-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5986497A (en) | Interface circuit for capacitive sensor | |
| US5751154A (en) | capacitive sensor interface circuit | |
| JP3262013B2 (ja) | 容量型センサインターフェース回路 | |
| JP3264884B2 (ja) | 容量検出回路 | |
| US6933873B1 (en) | PWM-based measurement interface for a micro-machined electrostatic actuator | |
| Yazdi et al. | Precision readout circuits for capacitive microaccelerometers | |
| Akita et al. | A feedforward noise reduction technique in capacitive MEMS accelerometer analog front-end for ultra-low-power IoT applications | |
| US11401160B2 (en) | MEMS sensor detection device and MEMS sensor system | |
| JP2000081449A (ja) | 容量式物理量検出装置 | |
| JP2014529972A (ja) | センサ回路によってもたらされる疑似力を単一の増幅器を用いて除去する、変換器フロントエンド用の、線形の静電容量−電圧変換器 | |
| JP3265942B2 (ja) | 微少容量検出回路 | |
| JP2000065664A (ja) | 静電容量式力学量センサ | |
| CN108966099B (zh) | 激励电路、包括激励电路和电容性换能器的系统及方法 | |
| JP2009097932A (ja) | 容量型検出装置 | |
| US7423568B2 (en) | Sigma delta modulator | |
| JP3426107B2 (ja) | 容量型センサのインターフェース回路 | |
| JP2972552B2 (ja) | 容量型センサ用検出回路および検出方法 | |
| JP4441495B2 (ja) | 差動型スイッチドキャパシタｃｖ変換回路 | |
| WO2010131640A1 (ja) | 静電容量検出回路 | |
| Bracke et al. | On the optimization of ultra low power front-end interfaces for capacitive sensors | |
| JP3282360B2 (ja) | 容量型センサ | |
| JP3804242B2 (ja) | 静電サーボ式物理量検出装置 | |
| Zhao et al. | A 0.084% nonlinearity open-loop capacitive micro-accelerometer with on-chip digital nonlinearity calibration and embedded EEPROM | |
| JP2000221054A (ja) | 容量式物理量検出装置 | |
| WO2018061636A1 (ja) | 容量測定回路及び容量測定システム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080509 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 6 Free format text: PAYMENT UNTIL: 20090509 |
|
| LAPS | Cancellation because of no payment of annual fees |