JPH10319917A - 映像信号の自動位相調整装置 - Google Patents
映像信号の自動位相調整装置Info
- Publication number
- JPH10319917A JPH10319917A JP9128973A JP12897397A JPH10319917A JP H10319917 A JPH10319917 A JP H10319917A JP 9128973 A JP9128973 A JP 9128973A JP 12897397 A JP12897397 A JP 12897397A JP H10319917 A JPH10319917 A JP H10319917A
- Authority
- JP
- Japan
- Prior art keywords
- video signal
- signal
- phase
- clock signal
- adjusting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Picture Signal Circuits (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
(57)【要約】
【課題】自動的に、映像信号とクロック信号の相互の位
相を調整することができ、かつ位相誤差を確実に検出し
て調整することが可能な映像信号の自動位相調整装置を
提供する。 【解決手段】微分回路11及びコンパレータ12は、ク
ロック信号mの立ち上がりで、映像信号pのレベル変化
分dが各しきい値j1,j2の範囲を外れると、クロック
信号mの位相が不的確であると判定している。この判定
の度に、第1カウンタ13によって第1計数値を歩進
し、この第1計数値が予め定められたしきい値に達する
と、第2カウンタ15及び位相制御回路14によって、
クロック信号mの位相を変更し、これを繰り返すことに
よって、映像信号pとクロック信号mの相互の位相を的
確なものに変更している。この結果、このクロック信号
mに同期したアナログデジタル変換器19のサンプリン
グによって、正確な映像データnを得ることができる。
相を調整することができ、かつ位相誤差を確実に検出し
て調整することが可能な映像信号の自動位相調整装置を
提供する。 【解決手段】微分回路11及びコンパレータ12は、ク
ロック信号mの立ち上がりで、映像信号pのレベル変化
分dが各しきい値j1,j2の範囲を外れると、クロック
信号mの位相が不的確であると判定している。この判定
の度に、第1カウンタ13によって第1計数値を歩進
し、この第1計数値が予め定められたしきい値に達する
と、第2カウンタ15及び位相制御回路14によって、
クロック信号mの位相を変更し、これを繰り返すことに
よって、映像信号pとクロック信号mの相互の位相を的
確なものに変更している。この結果、このクロック信号
mに同期したアナログデジタル変換器19のサンプリン
グによって、正確な映像データnを得ることができる。
Description
【0001】
【発明の属する技術分野】この発明は、映像信号の同期
信号から形成されたクロック信号に同期して、映像信号
をサンプリングしており、クロック信号の位相を変更す
ることで、映像信号とクロック信号の相互の位相を調整
する自動位相調整装置に関する。
信号から形成されたクロック信号に同期して、映像信号
をサンプリングしており、クロック信号の位相を変更す
ることで、映像信号とクロック信号の相互の位相を調整
する自動位相調整装置に関する。
【0002】
【従来の技術】近年、パーソナルコンピュータ市場の拡
大は目覚ましく、当然のことながら、今後も更に発展す
ると思われる。これに伴い、パーソナルコンピュータを
取り巻く周辺機器の機能向上が強く要求されている。
大は目覚ましく、当然のことながら、今後も更に発展す
ると思われる。これに伴い、パーソナルコンピュータを
取り巻く周辺機器の機能向上が強く要求されている。
【0003】特に、ディスプレイの機能向上は必要不可
欠であり、パーソナルコンピュータのマルチメディア化
によって、画面の大型化、高解像度化への要求が高まっ
ている。
欠であり、パーソナルコンピュータのマルチメディア化
によって、画面の大型化、高解像度化への要求が高まっ
ている。
【0004】周知の様に、パーソナルコンピュータのデ
ィスプレイとして、CRTディスプレイが最も普及して
おり、このために、アナログの映像信号がパーソナルコ
ンピュータにおけるディスプレイ用の表示出力として標
準的なものとなっている。
ィスプレイとして、CRTディスプレイが最も普及して
おり、このために、アナログの映像信号がパーソナルコ
ンピュータにおけるディスプレイ用の表示出力として標
準的なものとなっている。
【0005】一方、チラツキのない等の表示品位の高さ
から、液晶ディスプレイが注目されている。この液晶デ
ィスプレイの場合は、CRTディスプレイ用のアナログ
の映像信号を直接用いることができないので、この映像
信号を液晶ディスプレイ用の映像データに変換せねばな
らず、このための方法として、2種類のものがある。
から、液晶ディスプレイが注目されている。この液晶デ
ィスプレイの場合は、CRTディスプレイ用のアナログ
の映像信号を直接用いることができないので、この映像
信号を液晶ディスプレイ用の映像データに変換せねばな
らず、このための方法として、2種類のものがある。
【0006】第1の方法は、液晶ディスプレイ内で、ア
ナログの映像信号を該液晶ディスプレイに適した映像デ
ータに変換すると言うものである。
ナログの映像信号を該液晶ディスプレイに適した映像デ
ータに変換すると言うものである。
【0007】また、第2の方法は、アナログの映像信号
を出力せず、液晶ディスプレイ用の映像データをパーソ
ナルコンピュータあるいはその拡張ボードから出力し、
この映像データを液晶表示装置に供給すると言うもので
ある。
を出力せず、液晶ディスプレイ用の映像データをパーソ
ナルコンピュータあるいはその拡張ボードから出力し、
この映像データを液晶表示装置に供給すると言うもので
ある。
【0008】現在は、第1の方法が主流であるものの、
今後の液晶ディスプレイの普及を考えると、第2の方法
への移行が予想される。しかしながら、CRTディスプ
レイが非常に普及しているので、第2の方法に完全に移
行するとは思われず、第1の方法を改善して、液晶ディ
スプレイ内で映像信号から変換される映像データとして
高品質のものを得る必要がある。
今後の液晶ディスプレイの普及を考えると、第2の方法
への移行が予想される。しかしながら、CRTディスプ
レイが非常に普及しているので、第2の方法に完全に移
行するとは思われず、第1の方法を改善して、液晶ディ
スプレイ内で映像信号から変換される映像データとして
高品質のものを得る必要がある。
【0009】図4は、アナログの映像信号を液晶ディス
プレイ用の映像データに変換するための位相調整装置を
示している。同図において、位相制御回路41は、クロ
ック信号ck及び位相制御信号lを入力し、このクロッ
ク信号ckの位相を位相制御信号lに応じて遅延させ、
この位相を遅延されたクロック信号mをアナログデジタ
ル変換器42に供給している。このアナログデジタル変
換器42は、このクロック信号mを入力すると共に、ア
ナログの映像信号pを入力し、この映像信号pをクロッ
ク信号mに同期してサンプリングし、この映像信号pを
アナログデジタル変換して映像データnを形成し、この
映像データnを出力する。
プレイ用の映像データに変換するための位相調整装置を
示している。同図において、位相制御回路41は、クロ
ック信号ck及び位相制御信号lを入力し、このクロッ
ク信号ckの位相を位相制御信号lに応じて遅延させ、
この位相を遅延されたクロック信号mをアナログデジタ
ル変換器42に供給している。このアナログデジタル変
換器42は、このクロック信号mを入力すると共に、ア
ナログの映像信号pを入力し、この映像信号pをクロッ
ク信号mに同期してサンプリングし、この映像信号pを
アナログデジタル変換して映像データnを形成し、この
映像データnを出力する。
【0010】位相制御回路41に入力されるクロック信
号ckは、パーソナルコンピュータの表示出力である映
像信号及び同期信号から予め形成されたものである。位
相制御信号lは、クロック信号ckに対するクロック信
号mの遅延の程度を指示するものであり、液晶ディスプ
レイの表示画像を見ながら、手動によって調整される。
号ckは、パーソナルコンピュータの表示出力である映
像信号及び同期信号から予め形成されたものである。位
相制御信号lは、クロック信号ckに対するクロック信
号mの遅延の程度を指示するものであり、液晶ディスプ
レイの表示画像を見ながら、手動によって調整される。
【0011】図5は、図4の装置における各信号を示す
タイミングチャートである。(a)は水平同期信号hs
を示し、(b)はアナログの映像信号pを示し、(c)
は(b)の映像信号pを部分的に拡大して示し、(d)
は映像信号pをサンプリングするのに適した位相のクロ
ック信号mを示し、(e)は(d)のクロック信号mに
同期してサンプリングすることにより得られた映像デー
タnを示し、(f)は映像信号pをサンプリングするの
に不的確な位相のクロック信号mを示し、(g)は
(f)のクロック信号mに同期してサンプリングするこ
とにより得られた映像データnを示す。
タイミングチャートである。(a)は水平同期信号hs
を示し、(b)はアナログの映像信号pを示し、(c)
は(b)の映像信号pを部分的に拡大して示し、(d)
は映像信号pをサンプリングするのに適した位相のクロ
ック信号mを示し、(e)は(d)のクロック信号mに
同期してサンプリングすることにより得られた映像デー
タnを示し、(f)は映像信号pをサンプリングするの
に不的確な位相のクロック信号mを示し、(g)は
(f)のクロック信号mに同期してサンプリングするこ
とにより得られた映像データnを示す。
【0012】なお、図5(e),(g)の映像データn
は、アナログの映像信号pをサンプリングしたときのレ
ベルを示す2値信号であって、デジタルデータである
が、ここでは説明し易い様にアナログで示している。
は、アナログの映像信号pをサンプリングしたときのレ
ベルを示す2値信号であって、デジタルデータである
が、ここでは説明し易い様にアナログで示している。
【0013】図5(d)のクロック信号mは、映像信号
pをサンプリングするのに適した位相であって、それぞ
れの立ち上がり時点が図5(c)の映像信号pのレベル
変化点から外れており、その立ち上がり時点毎に、映像
信号pがサンプリングされる。
pをサンプリングするのに適した位相であって、それぞ
れの立ち上がり時点が図5(c)の映像信号pのレベル
変化点から外れており、その立ち上がり時点毎に、映像
信号pがサンプリングされる。
【0014】これに対して、図5(f)のクロック信号
mは、サンプリングするのに不的確な位相であって、そ
れぞれの立ち上がり時点が映像信号pのレベル変化点に
一致している。この場合、クロック信号mの各立ち上が
り時点毎に、立ち上がり時点前の映像信号pのレベル、
及び立ち上がり時点後の映像信号pのレベルのいずれか
がサンプリングされ、立ち上がり時点の前及び後のいず
れであるかは全く予想することができない。この図5
(f)には、クロック信号mの立ち上がり時点前のサン
プリングを「F」で示し、クロック信号mの立ち上がり
時点後のサンプリングを「B」で示している。
mは、サンプリングするのに不的確な位相であって、そ
れぞれの立ち上がり時点が映像信号pのレベル変化点に
一致している。この場合、クロック信号mの各立ち上が
り時点毎に、立ち上がり時点前の映像信号pのレベル、
及び立ち上がり時点後の映像信号pのレベルのいずれか
がサンプリングされ、立ち上がり時点の前及び後のいず
れであるかは全く予想することができない。この図5
(f)には、クロック信号mの立ち上がり時点前のサン
プリングを「F」で示し、クロック信号mの立ち上がり
時点後のサンプリングを「B」で示している。
【0015】この様にクロック信号mの位相が映像信号
pのレベル変化点に一致する場合は、映像信号pを的確
にサンプリングすることができず、的確なサンプリング
により得られる図5(e)の映像データnとは全く異な
る図5(g)の映像データnが形成されてしまう。
pのレベル変化点に一致する場合は、映像信号pを的確
にサンプリングすることができず、的確なサンプリング
により得られる図5(e)の映像データnとは全く異な
る図5(g)の映像データnが形成されてしまう。
【0016】このため、先に述べた様に位相制御回路4
1に対しては、位相制御信号lによってクロック信号m
の遅延の程度を調整し、映像信号pとクロック信号mの
相互の位相を調整する必要がある。
1に対しては、位相制御信号lによってクロック信号m
の遅延の程度を調整し、映像信号pとクロック信号mの
相互の位相を調整する必要がある。
【0017】一方、特開平7−177529号公報に
は、自動的に、復号映像信号の位相を調整すると言う技
術が記載されている。
は、自動的に、復号映像信号の位相を調整すると言う技
術が記載されている。
【0018】ここでは、遅延素子によって復号映像信号
を1水平同期期間遅延し、この遅延された復号映像信号
の振幅を調整してから、この復号映像信号の位相誤差を
検出し、この遅延素子による遅延時間を調整することに
よって、その位相誤差を訂正している。
を1水平同期期間遅延し、この遅延された復号映像信号
の振幅を調整してから、この復号映像信号の位相誤差を
検出し、この遅延素子による遅延時間を調整することに
よって、その位相誤差を訂正している。
【0019】
【発明が解決しようとする課題】しかしながら、図4に
示す従来の装置の場合は、液晶ディスプレイの表示画像
を見ながら、クロック信号mの遅延の程度を手動によっ
て調整するので、作業者によって調整にバラツキが生
じ、また、その調整が煩わしいと言う問題点があった。
示す従来の装置の場合は、液晶ディスプレイの表示画像
を見ながら、クロック信号mの遅延の程度を手動によっ
て調整するので、作業者によって調整にバラツキが生
じ、また、その調整が煩わしいと言う問題点があった。
【0020】また、特開平7−177529号公報に記
載の技術の場合は、位相誤差の検出精度が復号映像信号
の振幅制御の精度に直接依存し、かつ全体がアナログの
信号を扱うので、位相誤差の検出精度を向上させるには
高精度の調整を必要とする。また、1水平同期期間の遅
延が可能であって、かつ遅延時間を調整可能な遅延素子
を必要とするが、この水平同期期間はディスプレイの解
像度に応じて大きく変化するものであり、多様な解像度
に対応するためには、遅延時間の調整範囲の大きな遅延
素子を必要とし、この様な遅延素子を具体化するのは困
難である。仮に、この様な遅延素子があったとしても、
これを制御することは大変に困難であると考える。従っ
て、この公報に記載の技術は、限られた解像度に対して
のみ有効と言える。
載の技術の場合は、位相誤差の検出精度が復号映像信号
の振幅制御の精度に直接依存し、かつ全体がアナログの
信号を扱うので、位相誤差の検出精度を向上させるには
高精度の調整を必要とする。また、1水平同期期間の遅
延が可能であって、かつ遅延時間を調整可能な遅延素子
を必要とするが、この水平同期期間はディスプレイの解
像度に応じて大きく変化するものであり、多様な解像度
に対応するためには、遅延時間の調整範囲の大きな遅延
素子を必要とし、この様な遅延素子を具体化するのは困
難である。仮に、この様な遅延素子があったとしても、
これを制御することは大変に困難であると考える。従っ
て、この公報に記載の技術は、限られた解像度に対して
のみ有効と言える。
【0021】そこで、この発明は、この様な従来の課題
を解決するものであって、自動的に、映像信号とクロッ
ク信号の相互の位相を調整することができ、かつ位相誤
差を確実に検出して調整することが可能な映像信号の自
動位相調整装置を提供することを目的とする。
を解決するものであって、自動的に、映像信号とクロッ
ク信号の相互の位相を調整することができ、かつ位相誤
差を確実に検出して調整することが可能な映像信号の自
動位相調整装置を提供することを目的とする。
【0022】
【課題を解決するための手段】上記課題を解決するため
に、請求項1の発明は、映像信号の同期信号から形成さ
れたクロック信号に同期して、この映像信号をサンプリ
ングしており、クロック信号の位相を変更することで、
映像信号とクロック信号の相互の位相を調整する自動位
相調整装置において、クロック信号による映像信号のサ
ンプリングタイミングで、映像信号のレベル変化を検出
するレベル変化検出手段と、レベル変化検出手段によっ
て検出された映像信号のレベル変化に応じて、クロック
信号の位相を変更する位相変更手段とを備えている。
に、請求項1の発明は、映像信号の同期信号から形成さ
れたクロック信号に同期して、この映像信号をサンプリ
ングしており、クロック信号の位相を変更することで、
映像信号とクロック信号の相互の位相を調整する自動位
相調整装置において、クロック信号による映像信号のサ
ンプリングタイミングで、映像信号のレベル変化を検出
するレベル変化検出手段と、レベル変化検出手段によっ
て検出された映像信号のレベル変化に応じて、クロック
信号の位相を変更する位相変更手段とを備えている。
【0023】この様な構成によれば、クロック信号によ
る映像信号のサンプリングタイミングで、映像信号のレ
ベル変化を検出している。このサンプリングタイミング
で、映像信号のレベル変化が小さい場合は、的確なサン
プリングがなされており、映像信号とクロック信号の相
互の位相を調整する必要がない。また、このサンプリン
グタイミングで、映像信号のレベル変化が大きい場合
は、サンプリングが不的確であり、映像信号とクロック
信号の相互の位相を調整する必要がある。
る映像信号のサンプリングタイミングで、映像信号のレ
ベル変化を検出している。このサンプリングタイミング
で、映像信号のレベル変化が小さい場合は、的確なサン
プリングがなされており、映像信号とクロック信号の相
互の位相を調整する必要がない。また、このサンプリン
グタイミングで、映像信号のレベル変化が大きい場合
は、サンプリングが不的確であり、映像信号とクロック
信号の相互の位相を調整する必要がある。
【0024】また、請求項2に記載の発明は、映像信号
の同期信号から形成されたクロック信号に同期して、こ
の映像信号をサンプリングしており、クロック信号の位
相を変更することで、映像信号とクロック信号の相互の
位相を調整する自動位相調整装置において、映像信号を
微分して、この映像信号の微分値が予め定められたレベ
ル範囲を外れたことを判定するレベル判定手段と、この
レベル判定手段による判定がクロック信号による映像信
号のサンプリングタイミングでなされると、この度に、
第1計数値を歩進し、この第1計数値が予め定められた
しきい値に達すると、この第1計数値をリセットする第
1計数手段と、この第1計数手段の第1計数値がしきい
値に達する度に、予め定められた計数範囲の第2計数値
をリングカウントする第2計数手段と、この第2計数手
段の第2計数値に応じて、クロック信号の位相を変更す
る位相変更手段とを備えている。
の同期信号から形成されたクロック信号に同期して、こ
の映像信号をサンプリングしており、クロック信号の位
相を変更することで、映像信号とクロック信号の相互の
位相を調整する自動位相調整装置において、映像信号を
微分して、この映像信号の微分値が予め定められたレベ
ル範囲を外れたことを判定するレベル判定手段と、この
レベル判定手段による判定がクロック信号による映像信
号のサンプリングタイミングでなされると、この度に、
第1計数値を歩進し、この第1計数値が予め定められた
しきい値に達すると、この第1計数値をリセットする第
1計数手段と、この第1計数手段の第1計数値がしきい
値に達する度に、予め定められた計数範囲の第2計数値
をリングカウントする第2計数手段と、この第2計数手
段の第2計数値に応じて、クロック信号の位相を変更す
る位相変更手段とを備えている。
【0025】この様な構成によれば、映像信号を微分し
て、この映像信号の微分値が予め定められたレベル範囲
を外れたことを判定し、この判定がクロック信号による
映像信号のサンプリングタイミングでなされると、この
度に、第1計数値を歩進している。つまり、サンプリン
グタイミングで、映像信号のレベル変化が大きいと、第
1計数値を歩進している。
て、この映像信号の微分値が予め定められたレベル範囲
を外れたことを判定し、この判定がクロック信号による
映像信号のサンプリングタイミングでなされると、この
度に、第1計数値を歩進している。つまり、サンプリン
グタイミングで、映像信号のレベル変化が大きいと、第
1計数値を歩進している。
【0026】そして、この第1計数値がしきい値に達す
る度に、第2計数値をリングカウントし、この第2計数
値に応じて、クロック信号の位相を変更している。つま
り、サンプリングタイミングでの映像信号のレベル変化
が大きかった回数に応じて、クロック信号の位相を変更
している。
る度に、第2計数値をリングカウントし、この第2計数
値に応じて、クロック信号の位相を変更している。つま
り、サンプリングタイミングでの映像信号のレベル変化
が大きかった回数に応じて、クロック信号の位相を変更
している。
【0027】請求項3に記載の様に、映像信号の微分値
と比較されるレベル判定手段のレベル範囲を調整するレ
ベル調整手段を更に備えても良い。
と比較されるレベル判定手段のレベル範囲を調整するレ
ベル調整手段を更に備えても良い。
【0028】また、請求項4に記載の様に、第1計数値
と比較される第1計数手段のしきい値を調整するしきい
値調整手段を更に備えても構わない。
と比較される第1計数手段のしきい値を調整するしきい
値調整手段を更に備えても構わない。
【0029】更に、請求項5に記載の様に、第2計数値
と比較される第2計数手段の計数範囲を調整する計数範
囲調整手段を更に備えても良い。
と比較される第2計数手段の計数範囲を調整する計数範
囲調整手段を更に備えても良い。
【0030】
【発明の実施の形態】以下、この発明の実施形態を添付
図面を参照して説明する。図1は、この発明の自動位相
調整装置の一実施形態を示している。同図において、微
分回路11は、映像信号pを入力し、この映像信号pの
レベルを微分して、この微分値、つまり映像信号pのレ
ベル変化分dをコンパレータ12に与える。コンパレー
タ12は、この映像信号pのレベル変化分dを予め定め
られた範囲を示す各しきい値j1,j2と比較し、この映
像信号pのレベル変化分dが大きくて該範囲を外れる
と、この旨を示す信号eを第1カウンタ13に送出す
る。
図面を参照して説明する。図1は、この発明の自動位相
調整装置の一実施形態を示している。同図において、微
分回路11は、映像信号pを入力し、この映像信号pの
レベルを微分して、この微分値、つまり映像信号pのレ
ベル変化分dをコンパレータ12に与える。コンパレー
タ12は、この映像信号pのレベル変化分dを予め定め
られた範囲を示す各しきい値j1,j2と比較し、この映
像信号pのレベル変化分dが大きくて該範囲を外れる
と、この旨を示す信号eを第1カウンタ13に送出す
る。
【0031】第1カウンタ13は、位相制御回路14か
らのクロック信号mを入力しており、コンパレータ12
からの信号eを入力している間、つまり映像信号pのレ
ベル変化分dが大きくなっている間に、クロック信号m
が立ち上がると、第1計数値を歩進する。そして、映像
信号pのレベル変化分の大きなっている間に、クロック
信号mが立ち上がることを繰り返す度に、第1計数値を
歩進し、この第1計数値が予め定めらた値に達すると、
この旨を示す信号fを第2カウンタ15に送出する。
らのクロック信号mを入力しており、コンパレータ12
からの信号eを入力している間、つまり映像信号pのレ
ベル変化分dが大きくなっている間に、クロック信号m
が立ち上がると、第1計数値を歩進する。そして、映像
信号pのレベル変化分の大きなっている間に、クロック
信号mが立ち上がることを繰り返す度に、第1計数値を
歩進し、この第1計数値が予め定めらた値に達すると、
この旨を示す信号fを第2カウンタ15に送出する。
【0032】また、この信号fは、アンド回路16に入
力される。このアンド回路16は、信号fと水平同期信
号hsの論理積を求め、この論理積を示す信号gを第1
カウンタ13に加える。これに応答して、第1カウンタ
13の第1計数値がリセットされる。したがって、第1
カウンタ13は、第1計数値がしきい値に達し、この旨
を示す信号fを第2カウンタ15に送出すると、この第
1計数値をリセットされ、この第1計数値のカウントを
やり直すことになる。
力される。このアンド回路16は、信号fと水平同期信
号hsの論理積を求め、この論理積を示す信号gを第1
カウンタ13に加える。これに応答して、第1カウンタ
13の第1計数値がリセットされる。したがって、第1
カウンタ13は、第1計数値がしきい値に達し、この旨
を示す信号fを第2カウンタ15に送出すると、この第
1計数値をリセットされ、この第1計数値のカウントを
やり直すことになる。
【0033】第2カウンタ15は、リングカウンタであ
って、3ビットからなる第2計数値をリングカウントし
ており、第1カウンタ13からの信号fを入力する度
に、この第2計数値を歩進し、この第2計数値を示す3
ビットの各セレクト信号h0,h1,h2を位相制御回路
14に送出する。
って、3ビットからなる第2計数値をリングカウントし
ており、第1カウンタ13からの信号fを入力する度
に、この第2計数値を歩進し、この第2計数値を示す3
ビットの各セレクト信号h0,h1,h2を位相制御回路
14に送出する。
【0034】位相制御回路14は、図2に示す様に直列
接続された7段の各バッファ17、及びデコーダ18を
備えている。7段の各バッファ17は、アナログの映像
信号及び同期信号から予め形成されたクロック信号ck
を入力して、このクロック信号ckを順次伝達し、それ
ぞれの遅延時間だけ遅延された各クロック信号ckをデ
コーダ18の各端子D0〜D7に加えている。したがっ
て、各端子D0〜D7のクロック信号ckは、相互に異な
るそれぞれの位相を有する。
接続された7段の各バッファ17、及びデコーダ18を
備えている。7段の各バッファ17は、アナログの映像
信号及び同期信号から予め形成されたクロック信号ck
を入力して、このクロック信号ckを順次伝達し、それ
ぞれの遅延時間だけ遅延された各クロック信号ckをデ
コーダ18の各端子D0〜D7に加えている。したがっ
て、各端子D0〜D7のクロック信号ckは、相互に異な
るそれぞれの位相を有する。
【0035】デコーダ18は、第2カウンタ15からの
各セレクト信号h0,h1,h2によって示される第2計
数値に応じて、各端子D0〜D7のいずれかを選択し、選
択した端子のクロック信号ckをクロック信号mとして
送出する。
各セレクト信号h0,h1,h2によって示される第2計
数値に応じて、各端子D0〜D7のいずれかを選択し、選
択した端子のクロック信号ckをクロック信号mとして
送出する。
【0036】この位相制御回路14のデコーダ18にお
ける各セレクト信号h0,h1,h2に対する各端子D0〜
D7の選択方法を次の真理値表1に示す。
ける各セレクト信号h0,h1,h2に対する各端子D0〜
D7の選択方法を次の真理値表1に示す。
【0037】
【表1】
【0038】位相制御回路14からのクロック信号m
は、第1カウンタ13及びアナログデジタル変換器19
に加えられる。
は、第1カウンタ13及びアナログデジタル変換器19
に加えられる。
【0039】第1カウンタ13は、先に述べた様に位相
制御回路14からのクロック信号mの立ち上がりで、コ
ンパレータ12からの信号eを入力すると、第1計数値
を歩進する。
制御回路14からのクロック信号mの立ち上がりで、コ
ンパレータ12からの信号eを入力すると、第1計数値
を歩進する。
【0040】また、アナログデジタル変換器19は、位
相制御回路14からのクロック信号mを入力すると共
に、アナログの映像信号pを入力し、この映像信号pを
クロック信号mに同期してサンプリングし、この映像信
号pをアナログデジタル変換して映像データnを形成
し、この映像データnを出力する。
相制御回路14からのクロック信号mを入力すると共
に、アナログの映像信号pを入力し、この映像信号pを
クロック信号mに同期してサンプリングし、この映像信
号pをアナログデジタル変換して映像データnを形成
し、この映像データnを出力する。
【0041】なお、コンパレータ12の各しきい値j
1,j2をレベル調整器21を操作することによって調整
することができ、また第1カウンタ13のしきい値をし
きい値調整器22を操作することによって調整すること
ができる。更に、第2カウンタ15の各セレクト信号h
0,h1,h2を計数範囲調整器23によって選択するこ
とができ、全ての各セレクト信号h0,h1,h2を選択
すると、表1に示す選択が行われ、各セレクト信号h
0,h1を選択すると、各端子D4〜D7が排除されて、各
端子D0〜D3のいずれかの選択が行われ、各セレクト信
号h0のみを選択すると、各端子D2〜D7が排除され
て、各端子D0,D1のいずれかの選択が行われる。
1,j2をレベル調整器21を操作することによって調整
することができ、また第1カウンタ13のしきい値をし
きい値調整器22を操作することによって調整すること
ができる。更に、第2カウンタ15の各セレクト信号h
0,h1,h2を計数範囲調整器23によって選択するこ
とができ、全ての各セレクト信号h0,h1,h2を選択
すると、表1に示す選択が行われ、各セレクト信号h
0,h1を選択すると、各端子D4〜D7が排除されて、各
端子D0〜D3のいずれかの選択が行われ、各セレクト信
号h0のみを選択すると、各端子D2〜D7が排除され
て、各端子D0,D1のいずれかの選択が行われる。
【0042】図3は、図1の装置における各信号を示す
タイミングチャートである。(a)は水平同期信号hs
を示し、(b)はアナログの映像信号pを示し、(c)
は(b)の映像信号pを部分的に拡大して示し、(d)
は微分回路11から出力された映像信号pのレベル変化
分dを示し、(e)はコンパレータ12から出力された
信号eを示し、(f)は位相制御回路14から出力され
たクロック信号mを示し、(g)は第1カウンタ13か
ら出力された信号fを示し、(h)はアナログデジタル
変換器19から出力された映像データnを示す。
タイミングチャートである。(a)は水平同期信号hs
を示し、(b)はアナログの映像信号pを示し、(c)
は(b)の映像信号pを部分的に拡大して示し、(d)
は微分回路11から出力された映像信号pのレベル変化
分dを示し、(e)はコンパレータ12から出力された
信号eを示し、(f)は位相制御回路14から出力され
たクロック信号mを示し、(g)は第1カウンタ13か
ら出力された信号fを示し、(h)はアナログデジタル
変換器19から出力された映像データnを示す。
【0043】なお、図3(h)の映像データnは、アナ
ログの映像信号pをサンプリングしたときのレベルを示
す2値信号であって、デジタルデータであるが、ここで
は説明し易い様にアナログで示している。
ログの映像信号pをサンプリングしたときのレベルを示
す2値信号であって、デジタルデータであるが、ここで
は説明し易い様にアナログで示している。
【0044】図3(c),(d)から明らかな様に、ア
ナログの映像信号pの立ち上がり及び立ち下がりで、微
分回路11から出力された映像信号pのレベル変化分d
が大きくなっている。そして、この映像信号pのレベル
変化分dがしきい値j1以上か、しきい値j2以下になっ
ている間、コンパレータ12から出力された信号eがハ
イレベルとなる。
ナログの映像信号pの立ち上がり及び立ち下がりで、微
分回路11から出力された映像信号pのレベル変化分d
が大きくなっている。そして、この映像信号pのレベル
変化分dがしきい値j1以上か、しきい値j2以下になっ
ている間、コンパレータ12から出力された信号eがハ
イレベルとなる。
【0045】第1カウンタ13は、信号eがハイレベル
の間に、つまり映像信号pのレベル変化分dが各しきい
値j1,j2の範囲を外れている間に、位相制御回路14
からのクロック信号mが立ち上がると、第1計数値を歩
進する。
の間に、つまり映像信号pのレベル変化分dが各しきい
値j1,j2の範囲を外れている間に、位相制御回路14
からのクロック信号mが立ち上がると、第1計数値を歩
進する。
【0046】ここでは、図3(g)の第1カウンタ13
からの信号fが立ち下がるまでの間、クロック信号mの
各立ち上がり時点が映像信号pのレベル変化点に一致し
ている。このため、映像信号pのレベル変化分dが各し
きい値j1,j2の範囲を外れる度に、第1カウンタ13
によって第1計数値の歩進が行われる。また、この間
は、クロック信号mの各立ち上がり時点毎に、立ち上が
り時点前の映像信号pのレベル、及び立ち上がり時点後
の映像信号pのレベルのいずれかが不規則にサンプリン
グされるので、アナログデジタル変換器19からの図3
(h)の映像データnが不正確なものとなる(立ち上が
り時点前のサンプリングを図3(f)の「F」で示し、
立ち上がり時点後のサンプリングを図3(f)の「B」
で示す)。
からの信号fが立ち下がるまでの間、クロック信号mの
各立ち上がり時点が映像信号pのレベル変化点に一致し
ている。このため、映像信号pのレベル変化分dが各し
きい値j1,j2の範囲を外れる度に、第1カウンタ13
によって第1計数値の歩進が行われる。また、この間
は、クロック信号mの各立ち上がり時点毎に、立ち上が
り時点前の映像信号pのレベル、及び立ち上がり時点後
の映像信号pのレベルのいずれかが不規則にサンプリン
グされるので、アナログデジタル変換器19からの図3
(h)の映像データnが不正確なものとなる(立ち上が
り時点前のサンプリングを図3(f)の「F」で示し、
立ち上がり時点後のサンプリングを図3(f)の「B」
で示す)。
【0047】第1カウンタ13は、第1計数値が予め定
められたしきい値に達すると、図3(g)の信号fを立
ち下げ、アンド回路16からの信号gによってリセット
される。この信号fの立ち下がりに応答して、第2カウ
ンタ15の第2計数値が歩進され、位相制御回路14
は、この第2計数値を示す各セレクト信号h0,h1,h
2に基づいて、表1に示す選択を行い、クロック信号m
の位相を変更する。
められたしきい値に達すると、図3(g)の信号fを立
ち下げ、アンド回路16からの信号gによってリセット
される。この信号fの立ち下がりに応答して、第2カウ
ンタ15の第2計数値が歩進され、位相制御回路14
は、この第2計数値を示す各セレクト信号h0,h1,h
2に基づいて、表1に示す選択を行い、クロック信号m
の位相を変更する。
【0048】この結果、図3(g)の第1カウンタ13
からの信号fの立ち下り以降では、クロック信号mの各
立ち上がり時点が映像信号pのレベル変化点から外れ、
このクロック信号mの各立ち上がり毎に、映像信号pの
レベルを規則的にサンプリングすることができ、アナロ
グデジタル変換器19からの図3(h)の映像データn
が正確なものとなる。
からの信号fの立ち下り以降では、クロック信号mの各
立ち上がり時点が映像信号pのレベル変化点から外れ、
このクロック信号mの各立ち上がり毎に、映像信号pの
レベルを規則的にサンプリングすることができ、アナロ
グデジタル変換器19からの図3(h)の映像データn
が正確なものとなる。
【0049】すなわち、この実施形態では、クロック信
号mの立ち上がりで、映像信号pのレベル変化分dが各
しきい値j1,j2の範囲を外れると、クロック信号mの
位相が不的確であると判定しており、この判定の度に、
第1カウンタ13によって第1計数値を歩進し、この第
1計数値が予め定められたしきい値に達すると、クロッ
ク信号mの位相を変更し、これを繰り返すことによっ
て、映像信号pとクロック信号mの相互の位相を的確な
ものに変更している。この結果、このクロック信号mに
同期したサンプリングによって、正確な映像データnを
得ることができる。
号mの立ち上がりで、映像信号pのレベル変化分dが各
しきい値j1,j2の範囲を外れると、クロック信号mの
位相が不的確であると判定しており、この判定の度に、
第1カウンタ13によって第1計数値を歩進し、この第
1計数値が予め定められたしきい値に達すると、クロッ
ク信号mの位相を変更し、これを繰り返すことによっ
て、映像信号pとクロック信号mの相互の位相を的確な
ものに変更している。この結果、このクロック信号mに
同期したサンプリングによって、正確な映像データnを
得ることができる。
【0050】また、クロック信号mの立ち上がりで、映
像信号pのレベル変化分dが各しきい値j1,j2の範囲
を外れたか否かに応じて、クロック信号mの位相が不的
確であるか否かを判定する構成であるから、この装置を
具現化するにあたって、高精度の調整を必要とはしな
い。
像信号pのレベル変化分dが各しきい値j1,j2の範囲
を外れたか否かに応じて、クロック信号mの位相が不的
確であるか否かを判定する構成であるから、この装置を
具現化するにあたって、高精度の調整を必要とはしな
い。
【0051】更に、クロック信号mの遅延時間を位相制
御回路14の各バッファ17の段数を選択することによ
って定めるので、容易に具現化することができ、長い遅
延時間の設定や、遅延時間の制御が容易である。
御回路14の各バッファ17の段数を選択することによ
って定めるので、容易に具現化することができ、長い遅
延時間の設定や、遅延時間の制御が容易である。
【0052】なお、この発明は、上記実施形態に限定さ
れるものでなく、多様な変形が可能である。例えば、第
1カウンタ13を省略し、コンパレータ12からの信号
eと位相制御回路14からのクロック信号mを第2カウ
ンタ15に入力し、映像信号pのレベル変化分dが各し
きい値j1,j2の範囲を外れている間に、クロック信号
mが立ち上がると、第2カウンタ15の第2計数値を歩
進して、クロック信号mの位相を変更しても構わない。
れるものでなく、多様な変形が可能である。例えば、第
1カウンタ13を省略し、コンパレータ12からの信号
eと位相制御回路14からのクロック信号mを第2カウ
ンタ15に入力し、映像信号pのレベル変化分dが各し
きい値j1,j2の範囲を外れている間に、クロック信号
mが立ち上がると、第2カウンタ15の第2計数値を歩
進して、クロック信号mの位相を変更しても構わない。
【0053】
【発明の効果】以上説明した様に、請求項1に記載の発
明によれば、クロック信号による映像信号のサンプリン
グタイミングで、映像信号のレベル変化を検出してい
る。このサンプリングタイミングで、映像信号のレベル
変化が小さい場合は、的確なサンプリングがなされてお
り、映像信号とクロック信号の相互の位相を調整する必
要がない。また、このサンプリングタイミングで、映像
信号のレベル変化が大きい場合は、サンプリングが不的
確であり、映像信号とクロック信号の相互の位相を調整
する必要がある。
明によれば、クロック信号による映像信号のサンプリン
グタイミングで、映像信号のレベル変化を検出してい
る。このサンプリングタイミングで、映像信号のレベル
変化が小さい場合は、的確なサンプリングがなされてお
り、映像信号とクロック信号の相互の位相を調整する必
要がない。また、このサンプリングタイミングで、映像
信号のレベル変化が大きい場合は、サンプリングが不的
確であり、映像信号とクロック信号の相互の位相を調整
する必要がある。
【0054】また、請求項2に記載の発明によれば、映
像信号を微分して、この映像信号の微分値が予め定めら
れたレベル範囲を外れたことを判定し、この判定がクロ
ック信号による映像信号のサンプリングタイミングでな
されると、この度に、第1計数値を歩進している。つま
り、サンプリングタイミングで、映像信号のレベル変化
が大きいと、第1計数値を歩進している。
像信号を微分して、この映像信号の微分値が予め定めら
れたレベル範囲を外れたことを判定し、この判定がクロ
ック信号による映像信号のサンプリングタイミングでな
されると、この度に、第1計数値を歩進している。つま
り、サンプリングタイミングで、映像信号のレベル変化
が大きいと、第1計数値を歩進している。
【0055】そして、この第1計数値がしきい値に達す
る度に、第2計数値をリングカウントし、この第2計数
値に応じて、クロック信号の位相を変更している。つま
り、サンプリングタイミングでの映像信号のレベル変化
が大きかった回数に応じて、クロック信号の位相を変更
している。
る度に、第2計数値をリングカウントし、この第2計数
値に応じて、クロック信号の位相を変更している。つま
り、サンプリングタイミングでの映像信号のレベル変化
が大きかった回数に応じて、クロック信号の位相を変更
している。
【0056】すなわち、この発明の自動位相調整装置
は、クロック信号による映像信号のサンプリングタイミ
ングで、映像信号のレベル変化を検出して、この映像信
号のレベル変化が大き過ぎると、クロック信号の位相が
不的確と判定する構成であるから、この装置を具現化す
るにあたって、高精度の調整を必要とはしない。
は、クロック信号による映像信号のサンプリングタイミ
ングで、映像信号のレベル変化を検出して、この映像信
号のレベル変化が大き過ぎると、クロック信号の位相が
不的確と判定する構成であるから、この装置を具現化す
るにあたって、高精度の調整を必要とはしない。
【図1】この発明の自動位相調整装置の一実施形態を示
すブロック図
すブロック図
【図2】図1の装置における位相制御回路を示すブロッ
ク図
ク図
【図3】図1の装置における各信号を示すタイミングチ
ャート
ャート
【図4】従来の位相調整装置を示すブロック図
【図5】図4の装置における各信号を示すタイミングチ
ャート
ャート
11 微分回路 12 コンパレータ 13 第1カウンタ 14 位相制御回路 15 第2カウンタ 16 アンド回路 17 バッファ 18 デコーダ 19 アナログデジタル変換器 21 レベル調整器 22 しきい値調整器 23 計数範囲調整器
Claims (5)
- 【請求項1】 映像信号の同期信号から形成されたクロ
ック信号に同期して、この映像信号をサンプリングして
おり、クロック信号の位相を変更することで、映像信号
とクロック信号の相互の位相を調整する自動位相調整装
置において、 クロック信号による映像信号のサンプリングタイミング
で、映像信号のレベル変化を検出するレベル変化検出手
段と、 レベル変化検出手段によって検出された映像信号のレベ
ル変化に応じて、クロック信号の位相を変更する位相変
更手段とを備える映像信号の自動位相調整装置。 - 【請求項2】 映像信号の同期信号から形成されたクロ
ック信号に同期して、この映像信号をサンプリングして
おり、クロック信号の位相を変更することで、映像信号
とクロック信号の相互の位相を調整する自動位相調整装
置において、 映像信号を微分して、この映像信号の微分値が予め定め
られたレベル範囲を外れたことを判定するレベル判定手
段と、 このレベル判定手段による判定がクロック信号による映
像信号のサンプリングタイミングでなされると、この度
に、第1計数値を歩進し、この第1計数値が予め定めら
れたしきい値に達すると、この第1計数値をリセットす
る第1計数手段と、 この第1計数手段の第1計数値がしきい値に達する度
に、予め定められた計数範囲の第2計数値をリングカウ
ントする第2計数手段と、 この第2計数手段の第2計数値に応じて、クロック信号
の位相を変更する位相変更手段とを備える映像信号の自
動位相調整装置。 - 【請求項3】 映像信号の微分値と比較されるレベル判
定手段のレベル範囲を調整するレベル調整手段を更に備
える請求項2に記載の自動位相調整装置。 - 【請求項4】 第1計数値と比較される第1計数手段の
しきい値を調整するしきい値調整手段を更に備える請求
項2に記載の自動位相調整装置。 - 【請求項5】 第2計数値と比較される第2計数手段の
計数範囲を調整する計数範囲調整手段を更に備える請求
項2に記載の自動位相調整装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9128973A JPH10319917A (ja) | 1997-05-19 | 1997-05-19 | 映像信号の自動位相調整装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9128973A JPH10319917A (ja) | 1997-05-19 | 1997-05-19 | 映像信号の自動位相調整装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10319917A true JPH10319917A (ja) | 1998-12-04 |
Family
ID=14997992
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9128973A Withdrawn JPH10319917A (ja) | 1997-05-19 | 1997-05-19 | 映像信号の自動位相調整装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10319917A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6753926B1 (en) | 1999-04-12 | 2004-06-22 | Nec Corporation | Circuit for generating sampling clock to stably sample a video signal and display apparatus having the circuit |
| JP2007535882A (ja) * | 2004-04-29 | 2007-12-06 | アナログ デバイシス, インコーポレイテッド | アナログ映像信号のサンプリング位相の自動化決定のための装置および方法 |
| JP2008147825A (ja) * | 2006-12-07 | 2008-06-26 | Sanyo Electric Co Ltd | 信号処理回路 |
| JP2012170148A (ja) * | 2012-05-28 | 2012-09-06 | Fujitsu Ltd | マルチキャリア伝送方式による通信装置および通信システム |
-
1997
- 1997-05-19 JP JP9128973A patent/JPH10319917A/ja not_active Withdrawn
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6753926B1 (en) | 1999-04-12 | 2004-06-22 | Nec Corporation | Circuit for generating sampling clock to stably sample a video signal and display apparatus having the circuit |
| JP2007535882A (ja) * | 2004-04-29 | 2007-12-06 | アナログ デバイシス, インコーポレイテッド | アナログ映像信号のサンプリング位相の自動化決定のための装置および方法 |
| JP2011259507A (ja) * | 2004-04-29 | 2011-12-22 | Analog Devices Inc | アナログ映像信号のサンプリング位相の自動化決定のための装置および方法 |
| JP2008147825A (ja) * | 2006-12-07 | 2008-06-26 | Sanyo Electric Co Ltd | 信号処理回路 |
| US8098785B2 (en) | 2006-12-07 | 2012-01-17 | Sanyo Electric Co., Ltd. | Signal processing circuit |
| JP2012170148A (ja) * | 2012-05-28 | 2012-09-06 | Fujitsu Ltd | マルチキャリア伝送方式による通信装置および通信システム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6097444A (en) | Automatic image quality adjustment device adjusting phase of sampling clock for analog video signal to digital video signal conversion | |
| US7286126B2 (en) | Apparatus for and method of processing display signal | |
| JP3220023B2 (ja) | 液晶表示装置 | |
| US4887279A (en) | Timing measurement for jitter display | |
| US20020167365A1 (en) | Intelligent phase lock loop | |
| JPH10319917A (ja) | 映像信号の自動位相調整装置 | |
| US7463308B2 (en) | Data slicer circuit | |
| CN1137577C (zh) | 延时校正电路 | |
| US7535982B2 (en) | Method and apparatus for adjusting phase of sampling frequency of ADC | |
| US7236556B2 (en) | Synchronising circuit | |
| JP2001083927A (ja) | ディスプレイ装置及びその駆動方法 | |
| US20070194969A1 (en) | Spectrally-adjusted sampling methods and structures for digital displays | |
| KR20030006540A (ko) | 액정 디스플레이 시스템의 샘플링 클록신호의 위상 제어장치 및 방법 | |
| EP1187372A3 (en) | Apparatus and method for bit rate control of optical receiver | |
| JP3960716B2 (ja) | 画素対応表示装置におけるクロック位相自動調整装置 | |
| US8098785B2 (en) | Signal processing circuit | |
| JP2862297B2 (ja) | 論理レベル比較回路 | |
| US20060017600A1 (en) | Image signal processing system | |
| KR100598194B1 (ko) | 샘플링 클럭 자동 조정 방법 | |
| US20030214495A1 (en) | Display unit with variable noise filter | |
| JPH11282399A (ja) | ドットクロック再生装置 | |
| TW456149B (en) | LCD image control system with data statistics function | |
| JP2636951B2 (ja) | 画像処理装置の動画領域判定装置 | |
| JP2002033939A (ja) | 映像処理装置 | |
| JPH11224073A (ja) | 映像信号処理方法及び装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20040803 |