JPH10321633A - バンプの形成方法 - Google Patents
バンプの形成方法Info
- Publication number
- JPH10321633A JPH10321633A JP9132079A JP13207997A JPH10321633A JP H10321633 A JPH10321633 A JP H10321633A JP 9132079 A JP9132079 A JP 9132079A JP 13207997 A JP13207997 A JP 13207997A JP H10321633 A JPH10321633 A JP H10321633A
- Authority
- JP
- Japan
- Prior art keywords
- bump
- chip
- copper
- solder
- gold
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 チップのアルミ電極上に、半田付け後にチッ
プの接合強度の劣化を生じることがなく、しかも高さの
高いバンプを形成することができるバンプの形成方法を
提供することを目的とする。 【解決手段】 チップ１のアルミ電極２上にワイヤボン
ディングによって銅バンプ４を形成し、銅バンプ４の先
端部を押圧してフラット面を設ける。このフラット面上
にワイヤボンディングにより金バンプ７を形成する。銅
バンプ４と金バンプ７より成るバンプを基板１１の電極
１２に半田付けすると、金バンプ７中に拡散する半田１
３中の錫等の成分は銅バンプ４によって遮断されてアル
ミ電極２まで到達しないため、接合強度劣化の原因とな
るアルミと錫の合金層が形成されることがなく、また銅
バンプ４の表面の酸化膜により半田１３はアルミ電極２
まで到達しないため、アルミ電極２の半田１３による腐
食が発生しない。
プの接合強度の劣化を生じることがなく、しかも高さの
高いバンプを形成することができるバンプの形成方法を
提供することを目的とする。 【解決手段】 チップ１のアルミ電極２上にワイヤボン
ディングによって銅バンプ４を形成し、銅バンプ４の先
端部を押圧してフラット面を設ける。このフラット面上
にワイヤボンディングにより金バンプ７を形成する。銅
バンプ４と金バンプ７より成るバンプを基板１１の電極
１２に半田付けすると、金バンプ７中に拡散する半田１
３中の錫等の成分は銅バンプ４によって遮断されてアル
ミ電極２まで到達しないため、接合強度劣化の原因とな
るアルミと錫の合金層が形成されることがなく、また銅
バンプ４の表面の酸化膜により半田１３はアルミ電極２
まで到達しないため、アルミ電極２の半田１３による腐
食が発生しない。
Description
【０００１】
【発明の属する技術分野】本発明は、チップのアルミ電
極上にバンプを形成するバンプの形成方法に関する。
極上にバンプを形成するバンプの形成方法に関する。
【０００２】
【従来の技術】フリップチップなどのチップを基板に接
合するために、チップの電極上にバンプを形成する方法
が知られている。そしてチップを基板に実装する際に
は、このバンプは基板の電極に半田付けされる。従来、
チップの電極としてはアルミ電極が多用されており、ま
たバンプとしては金バンプが多用されている。
合するために、チップの電極上にバンプを形成する方法
が知られている。そしてチップを基板に実装する際に
は、このバンプは基板の電極に半田付けされる。従来、
チップの電極としてはアルミ電極が多用されており、ま
たバンプとしては金バンプが多用されている。
【０００３】
【発明が解決しようとする課題】しかしながら、アルミ
電極上に金バンプを形成し、この金バンプを半田付けす
る場合には、以下に述べるような接合強度の劣化が生じ
やすい。すなわち、金バンプを半田付けすると半田中の
錫等の成分は金バンプ中に拡散する。そして時間の経過
とともにこれらの成分はアルミ電極と金バンプの界面ま
で到達し、そこで錫はアルミとの合金を形成する。とこ
ろがこの錫とアルミの合金は脆いため、アルミ電極と金
バンプの界面に沿ってこの合金層が形成されると、接合
強度を劣化させることになる。そして、チップが使用さ
れる環境によっては基板とチップとの熱膨張率の差に起
因する熱応力が繰り返し作用し、いわゆるヒートサイク
ルによってこの接合強度が劣化した部分が破断する場合
があるという問題点があった。
電極上に金バンプを形成し、この金バンプを半田付けす
る場合には、以下に述べるような接合強度の劣化が生じ
やすい。すなわち、金バンプを半田付けすると半田中の
錫等の成分は金バンプ中に拡散する。そして時間の経過
とともにこれらの成分はアルミ電極と金バンプの界面ま
で到達し、そこで錫はアルミとの合金を形成する。とこ
ろがこの錫とアルミの合金は脆いため、アルミ電極と金
バンプの界面に沿ってこの合金層が形成されると、接合
強度を劣化させることになる。そして、チップが使用さ
れる環境によっては基板とチップとの熱膨張率の差に起
因する熱応力が繰り返し作用し、いわゆるヒートサイク
ルによってこの接合強度が劣化した部分が破断する場合
があるという問題点があった。
【０００４】そこで従来は、金バンプを形成する以前の
半導体ウェハ工程において、チップの表面に半田ぬれ性
がよい銅などの金属層をバリヤ層として形成し、この金
属層のうち、アルミ電極以外の部分をエッチングで取り
除いて電極を形成させることが行われていた。しかしな
がらこのような方法では、チップの表面に金属層を形成
したり、また金属層をエッチングにより除去して電極を
形成させる工程が新たに必要であるため、工程が面倒で
あって生産性が上がらず、またコストアップにもなると
いう問題点があった。
半導体ウェハ工程において、チップの表面に半田ぬれ性
がよい銅などの金属層をバリヤ層として形成し、この金
属層のうち、アルミ電極以外の部分をエッチングで取り
除いて電極を形成させることが行われていた。しかしな
がらこのような方法では、チップの表面に金属層を形成
したり、また金属層をエッチングにより除去して電極を
形成させる工程が新たに必要であるため、工程が面倒で
あって生産性が上がらず、またコストアップにもなると
いう問題点があった。
【０００５】ところで、フリップチップなどバンプ付き
のワークを基板に半田付けする場合、バンプの高さはよ
り高いことが望まれる。これは、高いバンプの方が半田
付け後に基板とチップの熱膨張の差によって生じる熱変
形をより吸収しやすいこと、また基板のうねりなどによ
る高低差をより吸収できることによる。
のワークを基板に半田付けする場合、バンプの高さはよ
り高いことが望まれる。これは、高いバンプの方が半田
付け後に基板とチップの熱膨張の差によって生じる熱変
形をより吸収しやすいこと、また基板のうねりなどによ
る高低差をより吸収できることによる。
【０００６】そこで本発明は、半田付け後に接合強度の
劣化を生じることがなく、しかも高さの高いバンプを形
成することができるバンプの形成方法を提供することを
目的とする。
劣化を生じることがなく、しかも高さの高いバンプを形
成することができるバンプの形成方法を提供することを
目的とする。
【０００７】
【課題を解決するための手段】本発明のバンプの形成方
法は、チップのアルミ電極上にワイヤボンディングによ
って銅バンプを形成し、次にこの銅バンプを上面から押
圧することにより銅バンプにフラット面を形成した後、
このフラット面上にワイヤボンディングにより金バンプ
を形成するようにした。
法は、チップのアルミ電極上にワイヤボンディングによ
って銅バンプを形成し、次にこの銅バンプを上面から押
圧することにより銅バンプにフラット面を形成した後、
このフラット面上にワイヤボンディングにより金バンプ
を形成するようにした。
【０００８】
【発明の実施の形態】上記構成の本発明によれば、チッ
プのアルミ電極上にワイヤボンディングによって銅バン
プを形成し、この銅バンプ上にワイヤボンディングによ
り金バンプを形成するようにしたので、半田中の錫は銅
バンプによって拡散が抑制されアルミ電極には到達せ
ず、したがって強度劣化の原因となる錫とアルミの合金
層が形成されることがない。また銅バンプと金バンプの
高さが加え合わされるため全体として高さの高いバンプ
が形成できる。
プのアルミ電極上にワイヤボンディングによって銅バン
プを形成し、この銅バンプ上にワイヤボンディングによ
り金バンプを形成するようにしたので、半田中の錫は銅
バンプによって拡散が抑制されアルミ電極には到達せ
ず、したがって強度劣化の原因となる錫とアルミの合金
層が形成されることがない。また銅バンプと金バンプの
高さが加え合わされるため全体として高さの高いバンプ
が形成できる。
【０００９】次に、本発明の実施の形態を図面を参照し
て説明する。図１（ａ）、（ｂ）、（ｃ）は本発明の一
実施の形態のチップの部分断面図、図２（ａ）、（ｂ）
は、同チップおよび基板の部分断面図である。まず、バ
ンプの形成方法について、図１を参照して説明する。図
１（ａ）〜（ｃ）は、バンプの形成工程を工程順に示し
たものである。図１（ａ）において、チップ１の上面に
はアルミ電極２が形成されており、電極２の周辺には絶
縁膜３が形成されている。まず電極２上にワイヤボンデ
ィングにより銅バンプ４が形成される。５は、ワイヤボ
ンディング時に生じるワイヤのテールである。
て説明する。図１（ａ）、（ｂ）、（ｃ）は本発明の一
実施の形態のチップの部分断面図、図２（ａ）、（ｂ）
は、同チップおよび基板の部分断面図である。まず、バ
ンプの形成方法について、図１を参照して説明する。図
１（ａ）〜（ｃ）は、バンプの形成工程を工程順に示し
たものである。図１（ａ）において、チップ１の上面に
はアルミ電極２が形成されており、電極２の周辺には絶
縁膜３が形成されている。まず電極２上にワイヤボンデ
ィングにより銅バンプ４が形成される。５は、ワイヤボ
ンディング時に生じるワイヤのテールである。
【００１０】次に、図１（ｂ）に示すように、フラット
ニングツールにより銅バンプ４を上面から押圧して銅バ
ンプ４の上面にフラット面ａを形成する。次いで、図１
（ｃ）に示すように、銅バンプ４のフラット面ａ上にワ
イヤボンディングにより金バンプ７を形成する。このよ
うにして形成されたバンプ９の高さＨは、銅バンプ４の
高さに金バンプ７の高さを加え合わせたものとなるた
め、かなり高いものとなる。
ニングツールにより銅バンプ４を上面から押圧して銅バ
ンプ４の上面にフラット面ａを形成する。次いで、図１
（ｃ）に示すように、銅バンプ４のフラット面ａ上にワ
イヤボンディングにより金バンプ７を形成する。このよ
うにして形成されたバンプ９の高さＨは、銅バンプ４の
高さに金バンプ７の高さを加え合わせたものとなるた
め、かなり高いものとなる。
【００１１】なお、銅バンプ４の表面にフラット面ａを
形成せずに金バンプ７を直接形成しても問題ないが、フ
ラット面ａを形成して金バンプ７を形成した方が高さの
ばらつきを小さくすることができる。
形成せずに金バンプ７を直接形成しても問題ないが、フ
ラット面ａを形成して金バンプ７を形成した方が高さの
ばらつきを小さくすることができる。
【００１２】次に、上記方法により形成されたバンプ９
を有するチップ１の基板への実装について図２を参照し
て説明する。図２（ａ）において、基板１１の電極１２
上には半田１３がプリコートされている。この半田１３
はメッキ法やレベラ法などにより形成されている。この
半田１３上にチップ１のバンプ９が搭載されるが、半田
１３は金より柔らかいため、金バンプ７のテール８が半
田１３にめり込んだ形となる。この後、チップ１を搭載
した基板１１はリフロー炉に送られて加熱され、半田１
３が溶融する。金バンプ７は半田ぬれ性が良好なため、
図２（ｂ）に示すように、溶融状態の半田１３は表面張
力により金バンプ７の表面に沿ってはい上がり、溶融状
態の半田１３の上端部は銅バンプ４まで到達する。
を有するチップ１の基板への実装について図２を参照し
て説明する。図２（ａ）において、基板１１の電極１２
上には半田１３がプリコートされている。この半田１３
はメッキ法やレベラ法などにより形成されている。この
半田１３上にチップ１のバンプ９が搭載されるが、半田
１３は金より柔らかいため、金バンプ７のテール８が半
田１３にめり込んだ形となる。この後、チップ１を搭載
した基板１１はリフロー炉に送られて加熱され、半田１
３が溶融する。金バンプ７は半田ぬれ性が良好なため、
図２（ｂ）に示すように、溶融状態の半田１３は表面張
力により金バンプ７の表面に沿ってはい上がり、溶融状
態の半田１３の上端部は銅バンプ４まで到達する。
【００１３】しかし銅バンプ４はワイヤボンディングに
より形成された後に大気中にさらされているため、銅バ
ンプ４の表面には酸化膜４ａが生じており、半田ぬれ性
は悪い。このため溶融状態の半田１３は銅バンプ４の表
面に沿って更にはい上がることはなく、冷却固化した後
の半田１３はアルミの電極２には接触しない。したがっ
て、チップ１のアルミニウムの電極２が半田によって腐
食されることがない。
より形成された後に大気中にさらされているため、銅バ
ンプ４の表面には酸化膜４ａが生じており、半田ぬれ性
は悪い。このため溶融状態の半田１３は銅バンプ４の表
面に沿って更にはい上がることはなく、冷却固化した後
の半田１３はアルミの電極２には接触しない。したがっ
て、チップ１のアルミニウムの電極２が半田によって腐
食されることがない。
【００１４】また、半田付け後に金バンプ７中に拡散す
る錫等の半田１３中の成分は、銅バンプ４によって拡散
が抑制されるため、チップ１のアルミ電極２までは到達
しない。したがって、接合強度の劣化の原因となる錫と
アルミの合金が形成されることがない。
る錫等の半田１３中の成分は、銅バンプ４によって拡散
が抑制されるため、チップ１のアルミ電極２までは到達
しない。したがって、接合強度の劣化の原因となる錫と
アルミの合金が形成されることがない。
【００１５】また、上記方法で形成されたバンプを有す
るチップをプリコート半田が形成された電極に半田付け
する場合には、半田付けされる部分は金バンプであるた
め表面に酸化膜を生じることがなく、したがってフラッ
クスを必要とせずに電極に半田付けを行うことができ
る。このため、フラックスによる基板の回路電極の腐食
が発生しない。
るチップをプリコート半田が形成された電極に半田付け
する場合には、半田付けされる部分は金バンプであるた
め表面に酸化膜を生じることがなく、したがってフラッ
クスを必要とせずに電極に半田付けを行うことができ
る。このため、フラックスによる基板の回路電極の腐食
が発生しない。
【００１６】
【発明の効果】本発明は、チップのアルミ電極上にワイ
ヤボンディングによって銅バンプを形成し、この銅バン
プ上にワイヤボンディングにより金バンプを形成するよ
うにしたので、このバンプを基板に半田付けした場合に
金バンプ中に拡散する半田中の錫は銅バンプによって拡
散が抑制されてアルミの電極まで到達せず、したがって
強度劣化の原因となる錫とアルミとの合金層が形成され
ることがなく、半田付け後の接合強度の劣化が発生しな
い。また銅バンプの表面は酸化膜により半田ぬれ性が悪
いため、半田はチップのアルミ電極まで到達せず、アル
ミが半田により腐食されることがない。さらにワイヤボ
ンディングにより銅バンプ上に金バンプを形成するよう
にしているので、銅バンプと金バンプの高さが加え合わ
されることとなり、エッチング設備などの複雑高価な設
備を必要とせずに高さの高いバンプを形成することがで
きる。このようにして形成されたバンプを基板に半田付
けするに際してフラックスを使用する必要がないので、
フラックスによる基板の回路電極の腐食を防止すること
ができる。
ヤボンディングによって銅バンプを形成し、この銅バン
プ上にワイヤボンディングにより金バンプを形成するよ
うにしたので、このバンプを基板に半田付けした場合に
金バンプ中に拡散する半田中の錫は銅バンプによって拡
散が抑制されてアルミの電極まで到達せず、したがって
強度劣化の原因となる錫とアルミとの合金層が形成され
ることがなく、半田付け後の接合強度の劣化が発生しな
い。また銅バンプの表面は酸化膜により半田ぬれ性が悪
いため、半田はチップのアルミ電極まで到達せず、アル
ミが半田により腐食されることがない。さらにワイヤボ
ンディングにより銅バンプ上に金バンプを形成するよう
にしているので、銅バンプと金バンプの高さが加え合わ
されることとなり、エッチング設備などの複雑高価な設
備を必要とせずに高さの高いバンプを形成することがで
きる。このようにして形成されたバンプを基板に半田付
けするに際してフラックスを使用する必要がないので、
フラックスによる基板の回路電極の腐食を防止すること
ができる。
【図１】（ａ）本発明の一実施の形態のチップの部分断
面図 （ｂ）本発明の一実施の形態のチップの部分断面図 （ｃ）本発明の一実施の形態のチップの部分断面図
面図 （ｂ）本発明の一実施の形態のチップの部分断面図 （ｃ）本発明の一実施の形態のチップの部分断面図
【図２】（ａ）本発明の一実施の形態のチップおよび基
板の部分断面図 （ｂ）本発明の一実施の形態のチップおよび基板の部分
断面図
板の部分断面図 （ｂ）本発明の一実施の形態のチップおよび基板の部分
断面図
１ チップ ２ 電極 ３ 絶縁膜 ４ 銅バンプ ５ テール ６ フラットニングツール ７ 金バンプ ８ テール １１ 基板 １２ 電極 １３ 半田
Claims (1)
- 【請求項１】チップのアルミ電極上にワイヤボンディン
グによって銅バンプを形成し、次にこの銅バンプ上にワ
イヤボンディングにより金バンプを形成することを特徴
とするバンプの形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13207997A JP3564944B2 (ja) | 1997-05-22 | 1997-05-22 | チップの実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13207997A JP3564944B2 (ja) | 1997-05-22 | 1997-05-22 | チップの実装方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10321633A true JPH10321633A (ja) | 1998-12-04 |
| JP3564944B2 JP3564944B2 (ja) | 2004-09-15 |
Family
ID=15073026
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13207997A Expired - Lifetime JP3564944B2 (ja) | 1997-05-22 | 1997-05-22 | チップの実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3564944B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001026147A1 (en) * | 1999-10-04 | 2001-04-12 | Seiko Epson Corporation | Semiconductor device, method of manufacture thereof, circuit board, and electronic device |
| WO2002080271A3 (en) * | 2001-03-28 | 2003-11-27 | Intel Corp | Fluxless flip chip interconnection |
| US7407877B2 (en) | 2001-02-27 | 2008-08-05 | Chippac, Inc. | Self-coplanarity bumping shape for flip-chip |
| JP2017204586A (ja) * | 2016-05-12 | 2017-11-16 | パナソニックＩｐマネジメント株式会社 | 回路部材の接続方法 |
-
1997
- 1997-05-22 JP JP13207997A patent/JP3564944B2/ja not_active Expired - Lifetime
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001026147A1 (en) * | 1999-10-04 | 2001-04-12 | Seiko Epson Corporation | Semiconductor device, method of manufacture thereof, circuit board, and electronic device |
| US6744122B1 (en) | 1999-10-04 | 2004-06-01 | Seiko Epson Corporation | Semiconductor device, method of manufacture thereof, circuit board, and electronic device |
| US7407877B2 (en) | 2001-02-27 | 2008-08-05 | Chippac, Inc. | Self-coplanarity bumping shape for flip-chip |
| WO2002080271A3 (en) * | 2001-03-28 | 2003-11-27 | Intel Corp | Fluxless flip chip interconnection |
| JP2017204586A (ja) * | 2016-05-12 | 2017-11-16 | パナソニックＩｐマネジメント株式会社 | 回路部材の接続方法 |
| US10464153B2 (en) | 2016-05-12 | 2019-11-05 | Panasonic Intellectual Property Management Co., Ltd. | Connecting method of circuit member |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3564944B2 (ja) | 2004-09-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1386356B1 (en) | Fluxless flip chip interconnection | |
| EP0473929B1 (en) | Method of forming a thin film electronic device | |
| JP5578326B2 (ja) | リード部品及びその製造方法、並びに半導体パッケージ | |
| JPH1050708A (ja) | 金属バンプ、金属バンプの製造方法、接続構造体 | |
| JP2000031204A (ja) | 半導体パッケージの製造方法 | |
| JP2007268613A (ja) | 拡散はんだ付け方法 | |
| JP7215206B2 (ja) | 半導体装置の製造方法 | |
| US5115964A (en) | Method for bonding thin film electronic device | |
| JPH10163213A (ja) | 半導体装置の製造方法及び半導体装置の実装方法 | |
| JP5427394B2 (ja) | 半導体装置の製造方法 | |
| JPH11186331A (ja) | 半導体装置およびその製造方法 | |
| KR20020044577A (ko) | 개선된 플립-칩 결합 패키지 | |
| JP4547252B2 (ja) | 集積回路パッケージにおける半田接合信頼性を改善するシステム及び方法 | |
| JP2010123676A (ja) | 半導体装置の製造方法、半導体装置 | |
| JP3564944B2 (ja) | チップの実装方法 | |
| JP5004549B2 (ja) | 電子部品の基板への搭載方法及びはんだ面の形成方法 | |
| JPH07288255A (ja) | はんだバンプの形成方法 | |
| CN204045563U (zh) | 功率半导体用新型金属-陶瓷绝缘基板 | |
| JP2007059485A (ja) | 半導体装置、基板及び半導体装置の製造方法 | |
| JP3631230B2 (ja) | 予備ハンダの形成方法 | |
| JPH05315517A (ja) | 半導体装置 | |
| JP3887993B2 (ja) | Ｉｃチップと回路基板との接続方法 | |
| JPH09275106A (ja) | バンプの構造と形成方法 | |
| US20170323801A1 (en) | Method of generating a power semiconductor module | |
| JP3024506B2 (ja) | Ｓｉチップとパッケージの接続方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040302 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040416 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040518 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080618 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090618 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100618 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100618 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110618 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120618 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120618 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130618 Year of fee payment: 9 |
|
| EXPY | Cancellation because of completion of term |