JPH10321672A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JPH10321672A
JPH10321672A JP9143058A JP14305897A JPH10321672A JP H10321672 A JPH10321672 A JP H10321672A JP 9143058 A JP9143058 A JP 9143058A JP 14305897 A JP14305897 A JP 14305897A JP H10321672 A JPH10321672 A JP H10321672A
Authority
JP
Japan
Prior art keywords
insulating substrate
opening
semiconductor device
semiconductor chip
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9143058A
Other languages
English (en)
Other versions
JP3611948B2 (ja
Inventor
Masazumi Amami
正純 雨海
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Japan Ltd
Original Assignee
Texas Instruments Japan Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Japan Ltd filed Critical Texas Instruments Japan Ltd
Priority to JP14305897A priority Critical patent/JP3611948B2/ja
Priority to US09/080,903 priority patent/US6144102A/en
Publication of JPH10321672A publication Critical patent/JPH10321672A/ja
Application granted granted Critical
Publication of JP3611948B2 publication Critical patent/JP3611948B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/01—Manufacture or treatment
    • H10W74/016—Manufacture or treatment using moulds
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/111—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
    • H10W74/129—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed forming a chip-scale package [CSP]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/29—Bond pads specially adapted therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/59—Bond pads specially adapted therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/853—On the same surface
    • H10W72/865—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/981—Auxiliary members, e.g. spacers
    • H10W72/983—Reinforcing structures, e.g. collars
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 特にＣＳＰ型の半導体パッケージにおいて、
その厚みを抑え、放熱性を向上すると共に、実装できる
接続端子数を多く確保する。 【解決手段】 本発明は、第一の面に複数の導体リード
７を備える絶縁基板３を含む。主面１ａに複数の電極パ
ッド２を備える半導体チップ１は、その主面を上記第一
の面に向けて上記絶縁基板３上に搭載される。絶縁基板
３は、第二の面側に導体リードのインナーリード７ａ及
び複数の電極パッド２を露出させる開口４及び５を備え
る。上記開口４及び５を通して伸びる導体ワイヤ９によ
り、インナーリード７ａと電極パッド２とが接続され
る。導体リードのアウターリード７ｂには、外部接続端
子１１が接続される。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置のパッ
ケージ構造に関し、特にＣＳＰ型の半導体装置に適用し
て好適なる半導体装置及びその製造方法に関するもので
ある。
【０００２】
【従来の技術】半導体集積回路の飛躍的な技術進歩は、
携帯型電話機、電子情報端末、携帯型コンピュータ等、
人々が持ち運べる小型・軽量の電子情報機器を生み出し
た。マイクロプロセッサの実装密度は１８ヶ月で２倍に
なる、というムーアの法則に沿って年々、一つの半導体
チップに実装されるトランジスタの数が上昇している。
その一方で、従来からあるＱＦＰ(Quad Flat Package)
やＳＯＪ(Small Out-line J-leaded Package)等の半導
体装置におけるパッケージサイズは、数ミリ〜十数ミリ
という半導体チップのサイズに比して、大型である。こ
れは、更なる電子部品の高密度実装、延いては電子情報
機器の小型化を実現する上での妨げになる。
【０００３】ＣＳＰ(Chip Size Package)は、集積回路
パッケージのサイズを、チップサイズと同等あるいは僅
かに大きい程度に高密度化したパッケージである。現
在、既に多くの種類のＣＳＰ型半導体装置が提案されて
いる。ＣＳＰの量産化における一つの問題は、ＱＦＰ等
の従来のパッケージに比べて、その製造コストが高いと
いうことである。複雑な構造や製造工数の増加は、パッ
ケージのコストを引き上げる主要な要因である。
【０００４】ＣＳＰ型の半導体装置の一形態に、絶縁基
板上に、その主面を上に向けて半導体チップを搭載し、
基板上の導体リードとチップの電極パッドをワイヤボン
ディングにより接合する構造のものがある。この場合、
電極パッド、導体リード及びこれらを接続する導体ワイ
ヤは、外気に晒すことはできないので、樹脂によりこれ
らを完全に覆う必要が生じる。しかしながら樹脂による
封止によりパッケージの厚みは増し、また半導体チップ
の放熱性が低下する。さらには、メモリーＩＣなどの、
チップ主面の中央一列に電極パッドを備える、いわゆる
センターボンド型の半導体チップにおいては、上記構造
の実用化には至っていない。
【０００５】一方、チップ主面を絶縁基板側に向けて搭
載する、いわゆるフリップチップ実装タイプのＣＳＰ型
半導体装置がある。フリップチップ実装タイプの半導体
装置は、上記パッケージの厚みを抑え、またチップの放
熱性を向上させる上で有効な技術ではある。しかし、ワ
イヤボンディングの場合に比して、電極パッドと導体リ
ードとの接続信頼性が低く、またその接合部分が見えに
くいので、接続の良否の確認が困難であるという問題が
ある。
【０００６】ＣＳＰ型の半導体装置のもう一つの問題
は、チップサイズによってその接続端子数が規定される
ことである。最も効率的に接続端子数を確保する方法
は、チップ主面上で二次元的に端子を配列できるＢＧＡ
(Ball Grid Array)技術を用いることである。しかしな
がら、それでも半導体チップのサイズは、数ミリ〜十数
ミリに過ぎないので、端子数を上げるために端子ピッチ
を狭くするなどの工夫が必要である。
【０００７】
【発明が解決しようとする課題】本発明の目的は、ＣＳ
Ｐ型の半導体装置に適用して好適なる、製造コストを抑
えることができる簡易で量産性の高い構造の半導体装置
を提供することにある。
【０００８】本発明の別の目的は、ワイヤボンディング
を用いた半導体装置において、パッケージの厚みを抑
え、また半導体チップの放熱性を向上することである。
【０００９】さらに本発明の別の目的は、ＣＳＰ型の半
導体装置において、接続端子数を多く確保できるように
することである。
【００１０】
【課題を解決するための手段】本発明は、第一の面に複
数の導体リードを備える絶縁基板を含む。主面に複数の
電極パッドを備える半導体チップは、その主面を上記第
一の面に向けて上記絶縁基板上に搭載される。絶縁基板
は、上記第一の面と反対側の第二の面側に上記導体リー
ドのインナーリード及び上記複数の電極パッドを露出さ
せる開口を備える。上記開口を通して伸びる導体ワイヤ
により、上記インナーリードと電極パッドとが電気的に
接続される。上記導体ワイヤ及び上記開口は、ポッティ
ング又はモールディングの方法により与えられる樹脂等
によって封止され外気から遮断される。導体リードのア
ウターリードには、絶縁基板の第二の面側に配置される
外部接続端子が接続される。ここで、上記導体リードの
インナーリード及びアウターリードは、必ずしも導体リ
ードの端部を意味しない。すなわち、インナーリードは
電極パッドからの導体ワイヤが接続される導体リード上
の領域を指し、アウターリードは上記外部接続端子が接
続される導体リード上の領域を指すものである。
【００１１】本発明に係る半導体装置において、これに
実装される半導体チップの形状及び電極パッドの配置は
限定されないが、半導体チップの主面の略中央に一列に
上記複数の電極パッドを配置した、いわゆるセンターボ
ンド構造の半導体チップに適用してもっとも好適であ
る。また、上記外部接続端子は、絶縁基板の面上に二次
元的に配列された半田バンプであることが好ましい。こ
の場合、各半田バンプは絶縁基板に形成したビアホール
を介して基板反対側のアウターリードと接合される。更
に、本発明において上記絶縁基板は、セラミックその他
硬質の絶縁材料を用いることができるが、好ましくは、
ポリイミドその他の可撓性絶縁材料が用いられる。
【００１２】ここで上記絶縁基板に形成される上記開口
は、上記導体リードのインナーリード用及び上記電極パ
ッド用としての２つの開口を別々に形成しても良く、ま
た共通の一つの開口としても良い。別の開口を形成した
場合には、上記導体ワイヤはこれら開口間の上記絶縁基
板による壁を越えて配置されることとなる。導体ワイヤ
の樹脂封止の際に、上記壁は樹脂の圧力に対し導体ワイ
ヤの形状を維持し、これが潰れて他の導体ワイヤやイン
ナーリードと接触する可能性を極小にする。また、上記
開口は、主として絶縁基板の強度や連続性を維持する目
的で、さらに複数に分割して構成することが好ましい。
開口のサイズは特に限定されないが、上記導体ワイヤに
よる電極パッドとインナーリードの接合の自動化の妨げ
にならない程度のものが必要である。
【００１３】上記導体ワイヤ及び開口は、ポッティング
又はモールディングの方法により与えられる樹脂によっ
て封止するのが好ましい。モールド注入時に、樹脂が絶
縁基板面に広がるのを阻止するためのダムとして、上記
開口の両側に沿ってリードフレームを備えることができ
る。
【００１４】本発明は、その対象とする半導体パッケー
ジを特に限定しないが、ＣＳＰ型の半導体パッケージに
おいて採用されることが好ましい。
【００１５】更に本発明は、上記絶縁基板が、上記半導
体チップの主面よりも大きい平面的サイズを有し、上記
半導体チップの周囲に露出した上記絶縁基板の第一の面
上に、上記半導体チップの側面と接着される補強部材を
備えた構造の半導体装置を含む。補強部材は半導体チッ
プと一体となって、あたかもチップサイズが一回り大き
くなったような外観を呈する。絶縁基板の面積は、半導
体チップの主面の面積の約100％〜150％程度が好適であ
る。これによりチップサイズのパッケージに実装できる
外部端子数をより多くすることができる。上記補強部材
は、好ましくはモールド樹脂である。
【００１６】
【発明の実施の形態】以下、本発明の一実施形態を図面
に沿って説明する。本発明をＣＳＰ型のパッケージを有
するメモリー装置に適用した例を示す。図１は本実施形
態に係るメモリー装置をその実装面側から見た図であ
り、図２はその断面図である。メモリー装置は、半導体
集積回路チップ(以下、半導体チップ１という)と絶縁基
板３を含んで構成されている。半導体チップ１は、その
主面１ａ、すなわち集積回路を形成した面の略中央に、
一列に並んで配列された複数の電極パッド２を有する。
半導体チップ１の主面１ａは、その内部に作り込んだ回
路を保護するために、後述する様に複数の層の膜で覆わ
れるが、電極パッド２の領域だけがその膜に開口が形成
されている。
【００１７】絶縁基板３は、ポリイミド樹脂製のフィル
ムであり、接着層８を介して上記半導体チップ１の主面
１ａに接着される。接着層８としては、熱可塑性ポリイ
ミドを用いることが好ましいが、エポキシ系樹脂を使用
することもできる。絶縁基板３は、上記主面１ａに接着
される側の面に、複数の導体リード７を備える。絶縁基
板３上に導体リード７を形成する一つの好適な方法は、
絶縁基板３上に銅箔を接着し、フォトリソグラフィ技術
を用いて該銅箔をエッチングすることにより、必要な導
体パターンを得る方法である。この場合、銅の酸化を防
止するために、その表面に金又はニッケル等のメッキを
施すのが好ましい。各導体リード７は、絶縁基板３の対
向する２側辺から中央の電極パッド２の列に向かって伸
びている。導体リード７の中央側の端部７ａは、上記電
極パッド２の列の両側で、これに沿って並んでいる。こ
のリードの端部７ａは、導体リード７の本来の線幅より
も幅広に形成されており、ここに後述する導体ワイヤ９
の一端が接続される。以下、この端部７ａをインナーリ
ードと呼ぶ。
【００１８】各導体リード７の任意の中間位置には、円
形状の領域７ｂが形成されている。導体リード７の配列
全体を離れて見た場合に、上記円形状の領域７ｂは、電
極パッド２の列の両側で、各２列に整列して配置されて
いる。この領域７ｂには、後述する半田バンプ１１が接
合される。以下、この領域７ｂをアウターリードと呼
ぶ。各導体リード７は、アウターリード７ｂよりも更
に、絶縁基板３の両側辺に向かって伸びているスタブ７
ｃの領域を含んでいる。スタブ７ｃは、半導体チップの
電極パッド２と半田バンプ１１とを電気的に接続するた
めには機能しないが、導体リード７の製造上必要であ
り、また半導体装置のプローブテストにおける接触子が
当接するエリアとして用いることができる。
【００１９】図３に、上記導体リード７の絶縁基板３上
における配置が最も明確に示されている。絶縁基板３は
両側にスプロケットホールを備えたテープ状のフィルム
として供給される。図はこのフィルムから絶縁基板３を
切り出す前のものを示している。導体リード７のいくつ
かは、基板の側辺から伸びてアウターリード７ｂで終わ
り、電極パッドの側に伸びていない。これらの導体リー
ドは、電気的には機能しないダミーのリードである。フ
ィルム上に導体リード７を形成した後、仮想線で示した
半導体チップ１の外形線の位置で、絶縁基板３が切り出
される。
【００２０】上記絶縁基板３は、基本的に２種類の用途
に分けられる複数の開口を有している。最初の種類の開
口は、上記電極パッド２の列に対応する位置に形成され
た電極パッド用開口４である。電極パッド用開口４は、
絶縁基板３に半導体チップ１を搭載した状態で、絶縁基
板３の実装面側に電極パッド２を露出させる。図４は導
体リード７を絶縁基板３上に形成する前の工程における
絶縁フィルムの状態を示している。ここには、既に上記
電極パッド用開口４を含む多数の開口が形成されてい
る。以下、図１及び図２と共に、図４を参照する。上記
電極パッド用開口４は、電極パッド２の列に沿って一直
線状に配置された３つの開口に分けられて形成されてい
る。電極パッド２を露出させる目的からすれば、開口４
は一つの連続した領域で良いが、柔軟なポリイミド樹脂
フィルムからなる絶縁基板３の形状を維持するために複
数の開口に分けられている。２番目の種類の開口は、導
体リード７のインナーリード７ａの列に対応して形成さ
れたインナーリード用開口５である。インナーリード用
開口５は、上記電極パッド用開口４の両側に、これに沿
って形成される。インナーリード用開口５も、上記電極
パッド用開口４と同じように、複数に分けられた開口に
よって構成されている。インナーリード７ａとインナー
リード用開口５との位置関係は、図３に最も明確に示さ
れている。一つの実施例において、上記電極パッド用開
口４及びインナーリード用開口５の幅は、何れも0.5mm
である。
【００２１】図１及び図２に示されるように、導体ワイ
ヤ９は、上記電極パッド用開口４及び上記インナーリー
ド用開口５を介して、電極パッド２とインナーリード７
ａとを電気的に接続する。従来からのワイヤボンディン
グの手法を採用して、上記接続を実現することができ
る。導体ワイヤ９は、電極パッド用開口４とインナーリ
ード用開口５との間にある絶縁基板の領域３ａ(以下、
この領域をここでは壁と呼ぶ)を跨ぐようにして設置さ
れる。樹脂１０は、上記導体ワイヤ９及びすべての開口
４、５を覆って、これらが外気に晒されないように保護
する。ポッティング、すなわち液状の樹脂を上記領域に
滴下し、キュアして硬化させる方法によって、上記樹脂
１０を形成する。上記壁３ａは、上記樹脂１０の成型の
際に導体ワイヤ９が潰れないようにガイドとしての機能
を発揮する。
【００２２】次に、絶縁基板３には、更に上記導体リー
ド７のアウターリード７ｂに対応する位置にビアホール
６を有する。ビアホール６は、円形のアウターリード７
ｂよりも一回り小さい円形の穴である。アウターリード
７ｂの裏面側は、ビアホール６を介して絶縁基板３の実
装面側に露出される。そしてこのビアホール６上に半田
バンプ１１が形成される。図２に示すように、ビアホー
ル６内にはスキージを用いて半田が充填され、この上に
別の工程で形成した半田ボールが移載される。これをリ
フロー炉を通して溶融し、アウターリード７ｂに接合さ
れた半田バンプ１１を得る。一つの実施例において、ア
ウターリード７ｂの径を0.8mmとし、ビアホール６の径
を0.5mmとした。また、半田バンプ１１のピッチを約1.2
7mmとし、（具体的な寸法を入れてください）0.75mm径
の半田ボールを用いた。バンプのピッチは、この他1.0m
m、0.8mm、0.5mm等が採択できるが、搭載する半田ボー
ルの直径は、これらピッチの約50%が好適である。
【００２３】図５は、絶縁基板３に搭載する前の半導体
チップ１の主面側の平面図である。半導体チップ１の主
面１ａ上には複数の保護膜が形成されており、その最上
位の層が接着層８である。主面１ａの電極パッド２を露
出させるために、保護膜に開口１９が形成されている。
【００２４】図６(Ａ)〜(Ｇ)は、上記半導体チップ１上
に保護膜及び上記開口１９を形成する工程を示してい
る。ダイシング前のウェハの段階で、最初に、半導体チ
ップ１上にAl-Si-Cuからなる金属をパターンニングして
電極パッド２を形成した後、チップ全体にシリコン酸化
膜１５を付着させる(工程(Ａ））。プラズマエッチング
により、電極パッド２上の酸化膜を除去する(工程
(Ｂ））。シリコンナイトライド(Si3N4)からなるパッシ
ベーション層１６を酸化膜１５上に付着させる(工程
(Ｃ）)。更に、パッシベーション層１６上に感光性ポリ
イミド１７を付着させる(工程(Ｄ))。感光性ポリイミド
１７は、半導体チップ１を絶縁基板３上に接着するため
の接着層８として機能する。電極パッド２上をマスク１
８で覆い、350〜470nm波長の紫外線を用いて感光性ポリ
イミド１７を反応させる(工程(Ｅ))。感光性ポリイミド
１７を現像して、マスク１８で覆われた領域を除去し、
その後、約350℃で上記ポリイミド１７を熱縮合反応さ
せる(工程(Ｆ))。最後に、プラズマエッチングにより電
極パッド２上のパッシベーション層１６を除去すること
により、電極パッド２を露出させる。
【００２５】次に、本発明の別の実施形態について説明
する。図７は、本発明の他の実施形態におけるメモリー
装置の断面図を示している。本実施形態において、先の
実施形態と同じ構成部分には、同じ符号を用いており、
それらの説明はここでは省略する。本実施形態における
メモリー装置が、先のメモリー装置と異なる最初の点
は、半導体チップ１よりも幅広の絶縁基板３を有し、こ
れに伴ってその面に６列の半田バンプ１１の列を備えて
いる点である。先のメモリー装置における端子数は、５
２ピン(１３×４列)であったが、本メモリー装置では、
７８ピン(１３×６列)の端子を装備することができる。
すなわち、絶縁基板３の幅を、半導体チップ１の幅を超
えて広げることにより、実装できる半田バンプ１１の数
をそのピッチを変えることなく増加している。なお、図
では明らかにされていないが、本実施形態において絶縁
基板３の縦方向の幅、すなわち図面の奥行き方向の幅
は、先の例の場合と同じく、半導体チップ１の幅に等し
い。
【００２６】上記絶縁基板３における半導体チップ１を
越えて突出した部分の裏面側には、補強部材２０が備え
られる。補強部材２０は、半導体チップ１の両辺に沿っ
て設けられる直方体状の樹脂製ブロックである。後述す
るように、モールド成型法により該補強部材２０を形成
する。補強部材２０の内側の一面は、絶縁基板３の裏面
に接着され、また他の一面は半導体チップ１の側面に接
着され、これによって補強部材２０はメモリー装置に一
体となる。また補強部材２０の外側の一面は半導体チッ
プ１の裏面と連続し、また他の一面は絶縁基板１の端部
の位置に揃えられている。
【００２７】本メモリー装置が先のメモリー装置と異な
る第２の点は、樹脂１０をモールド成型法によって成型
すると共に、絶縁基板３の開口４、５の両側に沿ってリ
ードフレーム２１(図９参照)により与えられるダムリー
ド２１ａを備えた点である。ダムリード２１ａは、モー
ルド成型時における樹脂の流れを規制するためのもので
ある。ダムリード２１ａは、絶縁基板３の面にエポキシ
系又はポリイミド系の接着剤を介して接着され、樹脂１
０成型後も取り外されることなく、メモリー装置の一部
を構成する。このようにダムリード２１ａを用いて樹脂
１０をモールド成型する最大の理由は、上記補強部材２
０の成型と共にこれを成型することができる点にある。
【００２８】図８は、上記補強部材２０及び樹脂１０の
成型法を示す図である。絶縁基板３上に半導体チップ１
を搭載し、ワイヤボンディングを行なった後に、リード
フレームのダムリード２１ａを絶縁基板３上に接着す
る。図９に示すように、一つのリードフレーム２１に
は、複数のメモリー装置分のダムリード２１ａが形成さ
れており、各ダムリード２１ａはリードフレーム２１か
ら切り離されることなく、テープ状フィルムとして供給
される絶縁基板３の面に接着される。一つのメモリー装
置に対し、４本のダムリード２１ａが対応し、内側の２
本は絶縁基板３の開口４、５の両側に配置され、樹脂１
０成型時のダムとして機能する。外側の２本は、テープ
状フィルムの絶縁基板として切り出される領域の外側に
接着され、モールド金型２２で絶縁基板３を挟み込むた
めの押えとして機能する。リードフレームとしては、４
２アロイ、銅等が使用できる。モールド金型２２の間
に、メモリー装置を500〜1000トンの圧力でしっかりと
挟み込み、図中Ａ及びＢで示される空間内に、プランジ
ャーで加圧してモールド樹脂を注入する。樹脂が熱硬化
するまでキュアを行ない、図７に示すように樹脂１０及
び補強部材２０を得る。そして、テープ状フィルムから
絶縁基板３を打ち抜きにより切り出す。次いで、スキー
ジを用いてビアホール６に半田を充填し、その上に半田
ボールを移載してリフローし、半田バンプ１１を得る。
以上により、メモリー装置が完成される。
【００２９】以上、本発明の実施形態を図面に沿って説
明した。本発明の適用範囲が、上記実施形態において示
した事項に限定されないことは明らかである。本発明が
対象とする半導体装置は、表面実装型の論理ＩＣ、アナ
ログＩＣその他のあらゆる半導体装置を含んでおり、上
記メモリー装置に限定されない。また、ＢＧＡ以外のパ
ッケージにおいても本発明を適用可能である。上記補強
部材２０は、他の方法により与えられる樹脂ブロックで
も良いし、また金属等樹脂以外の部材を用いても良い。
【００３０】
【発明の効果】本発明によって、製造コストを抑えるこ
とができる簡易で量産性の高い構造の半導体装置が得ら
れる。この技術は、ＣＳＰ型の半導体装置に適用して好
適である。
【００３１】本発明は、ワイヤボンディングを用いた半
導体装置において、パッケージの厚みを抑え、またその
放熱性を向上する。
【００３２】また本発明は、ＣＳＰ型の半導体装置にお
いて、接続端子数を多く確保できるようにすることがで
きる。
【図面の簡単な説明】
【図１】本発明の一実施形態に係るメモリー装置をその
実装面側から見た斜視図である。
【図２】図１の断面図である。
【図３】導体リードを絶縁基板上に形成した後の絶縁フ
ィルムの平面図である。
【図４】導体リードを絶縁基板上に形成する前の絶縁フ
ィルムの平面図である。
【図５】絶縁基板に搭載する前の半導体チップの主面側
の平面図である。
【図６】半導体チップ上に保護膜及び開口を形成する工
程を示す図である。
【図７】本発明の他の実施形態におけるメモリー装置の
断面図である。
【図８】モールド金型内にメモリー装置を納めた状態の
断面図である。
【図９】リードフレームの平面図である。
【符号の説明】
１ 半導体チップ １ａ 主面 ２ 電極パッド ３ 絶縁基板 ３ａ 壁 ４ 電極パッド用開口 ５ インナーリード用開口 ６ ビアホール ７ 導体リード ７ａ インナーリード ７ｂ アウターリード ７ｃ スタブ ８ 接着層 ９ 導体ワイヤ １０ 樹脂 １１ 半田バンプ ２０ 補強部材 ２１ リードフレーム ２１ａ ダムリード ２２ モールド金型

Claims (17)

    【特許請求の範囲】
  1. 【請求項１】 主面に複数の電極パッドを有する半導体
    チップと、 第一の面に複数の導体リードを備え、該第一の面にその
    主面を向けて上記半導体チップを搭載する絶縁基板であ
    って、上記第一の面と反対側の第二の面側に上記導体リ
    ードのインナーリード及び上記複数の電極パッドを露出
    させる開口を備えたものと、 上記開口を通して上記インナーリードと上記電極パッド
    とを電気的に接続する導体ワイヤと、 少なくとも上記導体ワイヤ及び上記開口を覆う封止材料
    と、 上記絶縁基板の第二の面側に配置され、上記導体リード
    のアウターリードと電気的に接続される外部接続端子
    と、を備えた半導体装置。
  2. 【請求項２】 上記開口は、少なくとも上記複数の電極
    パッドを露出させる第一の開口と、上記インナーリード
    を露出させる第二の開口とを備え、上記導体ワイヤは、
    上記第一の開口と上記第二の開口の間の上記絶縁基板に
    よる壁を越えて配置されるものである請求項１記載の半
    導体装置。
  3. 【請求項３】 上記第一の開口及び上記第二の開口は、
    それぞれ直線的に並んで配置される複数の開口に分離さ
    れたものである請求項２記載の半導体装置。
  4. 【請求項４】 上記第一及び第二の開口を間にしてその
    両側に沿ってリードフレームを備えた請求項２又は３記
    載の半導体装置。
  5. 【請求項５】 上記絶縁基板は、その第二の面側に上記
    アウターリードを露出させる複数のビアホールを備え、
    上記外部接続端子は、該ビアホールを介して上記アウタ
    ーリードに電気的に接続される半田バンプである請求項
    １、２、３又は４記載の半導体装置。
  6. 【請求項６】 上記半導体チップは、主面の略中央で一
    列に上記複数の電極パッドを配置したものである請求項
    １、２、３、４又は５記載の半導体装置。
  7. 【請求項７】 上記インナーリードは、上記電極パッド
    の列の両側に沿って配置され、上記アウターリードは、
    上記電極パッドの列によって分けられた上記半導体装置
    の主面の各側で二次元的に配置されている請求項６記載
    の半導体装置。
  8. 【請求項８】 上記絶縁基板が可撓性絶縁フィルムであ
    る請求項１、２、３、４、５、６及び７記載の半導体装
    置。
  9. 【請求項９】 上記絶縁基板は、上記半導体チップの主
    面と略同じ平面的サイズを有するものである請求項１、
    ２、３、４、５、６、７及び８記載の半導体装置。
  10. 【請求項１０】 上記絶縁基板は、上記半導体チップの
    主面よりも大きい平面的サイズを有し、上記半導体チッ
    プの周囲に露出した上記絶縁基板の第一の面上に、上記
    半導体チップの側面と接着される補強部材を備えた請求
    項１、２、３、４、５、６、７及び８記載の半導体装
    置。
  11. 【請求項１１】 上記補強部材がモールド樹脂である請
    求項１０記載の半導体装置。
  12. 【請求項１２】 上記補強部材は、上記半導体チップの
    裏面と同じ高さで該裏面と連続する第一の面と、上記絶
    縁基板の端面の位置で上記第一の面と略直角に交わる第
    二の面を備える請求項１１記載の半導体装置。
  13. 【請求項１３】 主面に複数の電極パッドを有する半導
    体チップを形成する工程と、 絶縁基板の第一の面上に、複数の導体リードを形成する
    工程と、 上記絶縁基板の第一の面と反対側の第二の面側から、上
    記絶縁基板における、上記導体リードのインナーリード
    の位置及び上記半導体チップの電極パッドに対応する位
    置に開口を形成すると共に、上記導体リードのアウター
    リードの位置にビアホールを形成する工程と、 上記絶縁基板の第一の面上にその主面を向けて上記半導
    体チップを搭載する工程と、 上記開口を通して上記インナーリードと上記電極パッド
    とを導体ワイヤにより電気的に接続する工程と、 少なくとも上記導体ワイヤ及び上記開口を封止材料によ
    り封止する工程と、 上記絶縁基板の第二の面側から、上記ビアホールを通し
    て上記アウターリードに外部接続端子を電気的に接続す
    る工程と、を備えた半導体装置の製造方法。
  14. 【請求項１４】 上記絶縁基板に開口を形成する工程
    は、少なくとも上記複数の電極パッドを露出させる第一
    の開口と、上記インナーリードを露出させる第二の開口
    を形成するものである請求項１３記載の半導体装置の製
    造方法。
  15. 【請求項１５】 主面に複数の電極パッドを有する半導
    体チップを形成する工程と、 上記半導体チップよりも大きい平面的サイズを有する絶
    縁基板の第一の面上に、複数の導体リードを形成する工
    程と、 上記絶縁基板の第一の面と反対側の第二の面側から、上
    記絶縁基板における、上記導体リードのインナーリード
    の位置及び上記半導体チップの電極パッドに対応する位
    置に開口を形成すると共に、上記導体リードのアウター
    リードの位置にビアホールを形成する工程と、 上記絶縁基板の第一の面上にその主面を向けて上記半導
    体チップを搭載する工程と、 上記開口を通して上記インナーリードと上記電極パッド
    とを導体ワイヤにより電気的に接続する工程と、 少なくとも上記導体ワイヤ及び上記開口を封止部材によ
    り封止する工程と、 上記半導体チップの周囲に露出した上記絶縁基板の第一
    の面上に、上記半導体チップの側面と接着される補強部
    材を設置する工程と、 上記絶縁基板の第二の面側から、上記ビアホールを通し
    て上記アウターリードに外部接続端子を電気的に接続す
    る工程と、を備えた半導体装置の製造方法。
  16. 【請求項１６】 上記開口の両側にリードフレームを配
    置し、該リードフレーム間にモールド樹脂を注入して上
    記導体ワイヤ及び上記開口を封止する請求項１５記載の
    半導体装置の製造方法。
  17. 【請求項１７】 上記補強部材をモールド樹脂により構
    成し、上記導体ワイヤ及び上記開口を封止する工程と共
    に形成する請求項１６記載の半導体装置の製造方法。
JP14305897A 1997-05-16 1997-05-16 半導体装置及びその製造方法 Expired - Fee Related JP3611948B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP14305897A JP3611948B2 (ja) 1997-05-16 1997-05-16 半導体装置及びその製造方法
US09/080,903 US6144102A (en) 1997-05-16 1998-05-18 Semiconductor device package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14305897A JP3611948B2 (ja) 1997-05-16 1997-05-16 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JPH10321672A true JPH10321672A (ja) 1998-12-04
JP3611948B2 JP3611948B2 (ja) 2005-01-19

Family

ID=15329940

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14305897A Expired - Fee Related JP3611948B2 (ja) 1997-05-16 1997-05-16 半導体装置及びその製造方法

Country Status (2)

Country Link
US (1) US6144102A (ja)
JP (1) JP3611948B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6333564B1 (en) 1998-06-22 2001-12-25 Fujitsu Limited Surface mount type semiconductor device and method of producing the same having an interposing layer electrically connecting the semiconductor chip with protrusion electrodes

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6642136B1 (en) 2001-09-17 2003-11-04 Megic Corporation Method of making a low fabrication cost, high performance, high reliability chip scale package
TW411537B (en) * 1998-07-31 2000-11-11 Siliconware Precision Industries Co Ltd Semiconductor package with CSP-BGA structure
US6428641B1 (en) 1998-08-31 2002-08-06 Amkor Technology, Inc. Method for laminating circuit pattern tape on semiconductor wafer
US6479887B1 (en) 1998-08-31 2002-11-12 Amkor Technology, Inc. Circuit pattern tape for wafer-scale production of chip size semiconductor packages
JP2000138262A (ja) 1998-10-31 2000-05-16 Anam Semiconductor Inc チップスケ―ル半導体パッケ―ジ及びその製造方法
JP2000138317A (ja) * 1998-10-31 2000-05-16 Anam Semiconductor Inc 半導体装置及びその製造方法
US6297561B1 (en) * 1999-05-26 2001-10-02 United Microelectronics Corp. Semiconductor chip
US6975021B1 (en) * 1999-09-03 2005-12-13 Micron Technology, Inc. Carrier for substrate film
KR100324332B1 (ko) * 2000-01-04 2002-02-16 박종섭 솔더 조인트 신뢰성을 향상시킨 비지에이 반도체 패키지및 그 제조 방법
US20020125568A1 (en) * 2000-01-14 2002-09-12 Tongbi Jiang Method Of Fabricating Chip-Scale Packages And Resulting Structures
TW434848B (en) * 2000-01-14 2001-05-16 Chen I Ming Semiconductor chip device and the packaging method
JP2001267459A (ja) * 2000-03-22 2001-09-28 Mitsubishi Electric Corp 半導体装置
DE10014305C2 (de) * 2000-03-23 2002-02-07 Infineon Technologies Ag Elektronisches Bauteil mit einer Vielzahl von Kontakthöckern
US6531335B1 (en) * 2000-04-28 2003-03-11 Micron Technology, Inc. Interposers including upwardly protruding dams, semiconductor device assemblies including the interposers, and methods
TW567594B (en) * 2001-01-15 2003-12-21 Chuen Khiang Wang Method of packaging microchip devices, the interposer used therefor and the microchip device packaged thereby
KR20020065045A (ko) * 2001-02-05 2002-08-13 삼성전자 주식회사 확장 패드들을 포함하는 반도체 칩 패키지
US6815324B2 (en) 2001-02-15 2004-11-09 Megic Corporation Reliable metal bumps on top of I/O pads after removal of test probe marks
US6818545B2 (en) * 2001-03-05 2004-11-16 Megic Corporation Low fabrication cost, fine pitch and high reliability solder bump
TWI313507B (en) 2002-10-25 2009-08-11 Megica Corporatio Method for assembling chips
JP3651413B2 (ja) * 2001-05-21 2005-05-25 日立電線株式会社 半導体装置用テープキャリア及びそれを用いた半導体装置、半導体装置用テープキャリアの製造方法及び半導体装置の製造方法
SG95651A1 (en) * 2001-05-21 2003-04-23 Micron Technology Inc Method for encapsulating intermediate conductive elements connecting a semiconductor die to a substrate and semiconductor devices so packaged
US6894374B2 (en) * 2001-07-19 2005-05-17 Texas Instruments Incorporated Semiconductor package insulation film and manufacturing method thereof
US7099293B2 (en) 2002-05-01 2006-08-29 Stmicroelectronics, Inc. Buffer-less de-skewing for symbol combination in a CDMA demodulator
JP4068838B2 (ja) * 2001-12-07 2008-03-26 株式会社日立製作所 半導体装置の製造方法
TWI245402B (en) 2002-01-07 2005-12-11 Megic Corp Rod soldering structure and manufacturing process thereof
SG144746A1 (en) * 2002-05-21 2008-08-28 Micron Technology Inc Super high density module with integrated wafer level packages
US7579681B2 (en) * 2002-06-11 2009-08-25 Micron Technology, Inc. Super high density module with integrated wafer level packages
SG120879A1 (en) * 2002-08-08 2006-04-26 Micron Technology Inc Packaged microelectronic components
US7323772B2 (en) * 2002-08-28 2008-01-29 Micron Technology, Inc. Ball grid array structures and tape-based method of manufacturing same
US20040061222A1 (en) * 2002-09-30 2004-04-01 Jin-Chuan Bai Window-type ball grid array semiconductor package
TW567566B (en) * 2002-10-25 2003-12-21 Siliconware Precision Industries Co Ltd Window-type ball grid array semiconductor package with lead frame as chip carrier and method for fabricating the same
JP3952963B2 (ja) * 2003-02-21 2007-08-01 ヤマハ株式会社 半導体装置及びその製造方法
US7470997B2 (en) * 2003-07-23 2008-12-30 Megica Corporation Wirebond pad for semiconductor chip or wafer
US20050230821A1 (en) * 2004-04-15 2005-10-20 Kheng Lee T Semiconductor packages, and methods of forming semiconductor packages
US8067837B2 (en) * 2004-09-20 2011-11-29 Megica Corporation Metallization structure over passivation layer for IC chip
KR100639702B1 (ko) * 2004-11-26 2006-10-30 삼성전자주식회사 패키지된 반도체 다이 및 그 제조방법
US8294279B2 (en) 2005-01-25 2012-10-23 Megica Corporation Chip package with dam bar restricting flow of underfill
US7745944B2 (en) * 2005-08-31 2010-06-29 Micron Technology, Inc. Microelectronic devices having intermediate contacts for connection to interposer substrates, and associated methods of packaging microelectronic devices with intermediate contacts
TW200807583A (en) * 2006-07-20 2008-02-01 Chipmos Technologies Inc Chip package and manufacturing method threrof
TWI338353B (en) * 2006-11-06 2011-03-01 Advanced Semiconductor Eng Package structure and subtrate board thereof
US7550673B2 (en) * 2007-03-19 2009-06-23 Mitsubishi Electric Corporation Electrode pattern and wire bonding method
JP5176557B2 (ja) * 2007-03-19 2013-04-03 三菱電機株式会社 電極パターンおよびワイヤボンディング方法
JP4474431B2 (ja) 2007-03-26 2010-06-02 インターナショナル・ビジネス・マシーンズ・コーポレーション 半導体パッケージおよび該製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5148265A (en) * 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies with fan-in leads
US5889333A (en) * 1994-08-09 1999-03-30 Fujitsu Limited Semiconductor device and method for manufacturing such
KR0144164B1 (ko) * 1995-05-12 1998-07-01 문정환 엘오씨 반도체 패키지 및 반도체 장치를 패키징하는 방법
US5844168A (en) * 1995-08-01 1998-12-01 Minnesota Mining And Manufacturing Company Multi-layer interconnect sutructure for ball grid arrays
JP2970491B2 (ja) * 1995-09-20 1999-11-02 ソニー株式会社 半導体パッケージ及びその製造方法
JP2859194B2 (ja) * 1996-01-30 1999-02-17 九州日本電気株式会社 プラスチックパッケージ型半導体集積回路及びその製造 方法
KR19980020726A (ko) * 1996-09-11 1998-06-25 김광호 칩 스케일의 볼 그리드 어레이 패키지 및 그의 제조 방법
JPH10326795A (ja) * 1997-03-28 1998-12-08 Sony Corp 半導体装置とその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6333564B1 (en) 1998-06-22 2001-12-25 Fujitsu Limited Surface mount type semiconductor device and method of producing the same having an interposing layer electrically connecting the semiconductor chip with protrusion electrodes

Also Published As

Publication number Publication date
US6144102A (en) 2000-11-07
JP3611948B2 (ja) 2005-01-19

Similar Documents

Publication Publication Date Title
JP3611948B2 (ja) 半導体装置及びその製造方法
US7138724B2 (en) Thick solder mask for confining encapsulant material over selected locations of a substrate and assemblies including the solder mask
US6153448A (en) Semiconductor device manufacturing method
JP3155741B2 (ja) Ｃｓｐのｂｇａ構造を備えた半導体パッケージ
US6921980B2 (en) Integrated semiconductor circuit including electronic component connected between different component connection portions
US5559316A (en) Plastic-molded semiconductor device containing a semiconductor pellet mounted on a lead frame
KR101119708B1 (ko) 집적 회로 다이를 패키징하는 방법
JP2003332508A (ja) 半導体装置及びその製造方法
JPH1012769A (ja) 半導体装置およびその製造方法
KR20060042872A (ko) 반도체장치의 실장 방법
US6894904B2 (en) Tab package
US6689637B2 (en) Method of manufacturing a multi-chip semiconductor package
JPH09326450A (ja) 半導体装置およびその製造方法
JP2003023243A (ja) 配線基板
JP4038021B2 (ja) 半導体装置の製造方法
JP4921645B2 (ja) ウエハレベルｃｓｐ
JP2004006670A (ja) スペーサ付き半導体ウェハ及びその製造方法、半導体装置及びその製造方法、回路基板並びに電子機器
JP4626063B2 (ja) 半導体装置の製造方法
US20020149027A1 (en) Semiconductor device and its manufacture, and semiconductor device packaging structure
JP3968321B2 (ja) 半導体装置およびその製造方法
JP3366506B2 (ja) 半導体装置の製造方法
JP2001358253A (ja) Ｂｇａ型半導体装置
JPH0888295A (ja) 半導体装置
JPH07183425A (ja) 半導体装置とその製造方法
JP3745106B2 (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040721

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040727

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040922

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20041019

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20041021

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081029

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081029

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091029

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101029

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101029

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111029

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111029

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121029

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121029

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131029

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees