JPH10321685A - 半導体素子の試験方法および試験装置 - Google Patents

Abstract

(57)【要約】 【課題】 簡易な工程により、極めて短時間にスクリー
ニングを行うことができ、しかもアセンブリ工程を必要
とせず、チップの取り違いなども生ずることがない半導
体素子の試験方法および試験装置を提供することを目的
とする。 【解決手段】 本発明者は独自の知見にもとづき、半導
体素子をアセンブリしないでバーンインすると、極めて
効率的且つ的確な加速劣化試験を実現できることを見出
した。本発明は、この知見に基づくものであり、バー状
態の半導体素子をアセンブリせずに、そのまま評価用ホ
ルダに載置し、特性を評価するとともに、バーンインす
ることにより、従来と比較して極めて短時間で信頼性の
評価を行えるようにしたものである。このように、バー
状態の半導体素子を取り扱うことにより、従来の煩雑な
チップ単位の取り扱いが不要となる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体素子の試験
方法および試験装置に関する。より詳しくは、本発明
は、半導体発光素子あるいは受光素子のスクリーニング
に関し、特に、半導体レーザを極めて効率的にバーンイ
ン試験することができる半導体素子の試験方法および試
験装置に関する。

【０００２】

【従来の技術】半導体レーザや受光素子などの半導体素
子は、通信用システムから家電製品に至るまで幅広く用
いられ、その需要はますます増加しつつある。このよう
な半導体素子のうちで、例えば、半導体レーザの製造工
程においては、結晶成長法として、有機金属化学気相成
長（ＭＯＣＶＤ）法が多用されつつある。

【０００３】ＭＯＣＶＤ法は、成長膜厚の均一性や制御
性などに優れるという利点を有する。しかし、成長した
結晶層の特性は、材料ガスの純度や、反応管および材料
ガスラインの内壁表面の状態などに極めて敏感に依存す
る。その結果として、成長バッチ毎にウェーハの特性が
異なり、半導体素子の性能や信頼性が変動しやすいとい
う欠点も有する。このようにウェーハごとに素子の特性
がばらつくという問題は、ＭＯＣＶＤ法に限らず、他の
結晶成長法においても同様に発生することが多い。ま
た、このようなウェーハ毎のばらつきは、結晶成長工程
ばかりでなく、成長後の素子化プロセス工程のパラメー
タの変動に起因しても生ずることがある。そこで、半導
体素子の製造に際しては、素子化工程を終了したウェー
ハ毎に特性を評価し、良品のウェーハのみを選別して組
立工程に投入することが効率的である。このように評価
・選別する工程は、一般に「スクリーニング工程」と称
されることが多い。

【０００４】ここでは、半導体素子の一例として、半導
体レーザを例に挙げて、スクリーニング工程を説明す
る。図７は、従来のスクリーニング工程の一例を表す工
程チャート図である。従来は、このようなスクリーニン
グ工程は、ウェーハから適宜チップを抜き取り、バーン
イン試験などを行って、半導体素子の初期特性や信頼性
を評価していた。そして、その評価結果にもとづいて、
ウェーハ単位あるいは成長パッチ単位などの単位で、組
立工程に投入するか否かを判断していた。

【０００５】すなわち、図７に示したように、まず、素
子化工程を終了した「ウェーハ」を劈開して、半導体レ
ーザが一列に並んだ「バー」を取り出す。続いてバーを
劈開し、半導体レーザの「チップ」を得る。さらに、そ
れらのチップを用いて「アセンブリ」を行う。すなわ
ち、「ステム」あるいは「チップキャリア」と呼ばれる
所定の実装用部材にチップをマウントし、ワイア・ボン
ディングする。

【０００６】次に、これらのチップの「パルス評価」を
行う。すなわち、パルス状の駆動電流を印加して、パル
ス状の発振を生じさせ、その発光特性を評価する。

【０００７】さらに、「ＣＷ評価」を行う。これは、直
流の駆動電流を印加して、連続発振を生じさせ、その発
光特性を評価するものである。

【０００８】これらの評価により、良好な初期特性を示
したチップは、次に信頼性を評価するために、「バーン
イン」にかけられる。これは、昇温状態で比較的大きな
電流を印加して動作させることにより、半導体レーザを
加速劣化させて、その長期的信頼性を評価する工程であ
る。

【０００９】

【発明が解決しようとする課題】しかし、図７に示した
ような従来の試験方法では、スクリーニング結果を得る
までに多大の工程と時間とを費やす必要があった。特に
半導体レーザの場合、前述したアセンブリ工程とバーン
イン工程だけで、合わせて１週間以上を要することが常
であった。このように、スクリーニング結果を得るため
の時間が長いと、不良が生じた場合のフィードバックを
迅速に行うことができなくなる。例えば、結晶成長工程
あるいは素子化工程に問題があり、ウェーハに不良が生
じているような場合でも、スクリーニング結果が得られ
るまでの間は、大量に不良品を製造し続けてしまい、製
造効率が極めて低下する。

【００１０】また、従来の試験方法では、ウェーハから
得たチップをアセンブリしてから評価していたので、ア
センブリの手間がかかると共に、ステムやワイアなどの
実装部材が必要であり、製造コストの上昇の一因となっ
ていた。

【００１１】さらに、このように、チップをアセンブリ
してからスクリーニングすると、アセンブリ工程の影響
も含めた評価となる。すなわち、チップをマウントする
際のストレスや、ワイアをボンディングする際の衝撃な
どが加算された状態でスクリーニングを行わなければな
らない。従って、これらの影響も合わせて評価すること
なり、チップ単体の特性を純粋に評価することができな
いという問題があった。すなわち、アセンブリ工程に問
題があるような場合に、誤った評価結果をフィードバッ
クして、結晶成長工程や素子化工程を混乱させるという
問題もあった。また、従来の試験方法では、チップ毎に
別々に取り扱う必要があったために、チップの取り扱い
が煩雑であった。例えば、ウェーハの特性の面内分布を
評価するような場合などにチップを取り違えないよう
に、注意を払って正確に判別することが必要であった。

【００１２】さらに、従来の試験方法では、チップをそ
れぞれ実装部材にアセンブリして評価していたので、こ
のような実装部材に合わせて各種評価装置やバーンイン
装置を設計する必要があり、これらの装置が大型化し、
高価なものとなっていた。

【００１３】本発明は、上述した多くの問題点に鑑みて
なされたものである。すなわち、本発明は、簡易な工程
により、極めて短時間にスクリーニングを行うことがで
き、しかもアセンブリ工程を必要とせず、チップの取り
違いなども生ずることがない半導体素子の試験方法およ
び試験装置を提供することを目的とするものである。

【００１４】

【課題を解決するための手段】すなわち、本発明による
半導体素子の試験方法は、半導体素子の信頼性を評価す
る試験方法であって、前記半導体素子を実装部材にマウ
ントすることなく、そのまま試験用治具上に載置し、室
温よりも高い温度において加熱通電動作させることによ
り加速劣化試験を行うことを特徴とするものして構成さ
れ、アセンブリが不要であるとともに、従来よりも極め
て短時間で加速劣化試験を行うことができる。

【００１５】また、本発明による方法は、半導体素子の
信頼性を評価する試験方法であって、前記半導体素子を
そのまま試験用治具上に載置し、室温よりも高い温度に
おいて加熱通電動作させることにより、前記通電動作に
伴って前記半導体素子中に発生する熱が前記半導体素子
を実装部材にマウントした場合よりも外部に放出されに
くい条件で、前記半導体素子の加速劣化現象を促進させ
て加速劣化試験を行うことを特徴とするものして構成さ
れる。

【００１６】さらに、本発明による方法は、ウェーハ上
に配列した半導体素子の信頼性を評価する試験方法であ
って、前記ウェーハの一部分であって複数の前記半導体
素子が配列した前記一部分を、試験用治具上に載置し、
前記複数の前記半導体素子のうちの１つ以上の素子にそ
れぞれプローブを接触させることにより、前記半導体素
子の特性を評価することを特徴とするものして構成さ
れ、チップ毎に取り扱う煩雑さを解消することができ
る。

【００１７】さらに、本発明による方法は、ウェーハ上
に配列した半導体素子の信頼性を評価する試験方法であ
って、前記ウェーハの一部分であって複数の前記半導体
素子が配列した前記一部分を、試験用治具上に載置し、
前記複数の前記半導体素子のうちの１つ以上の素子にそ
れぞれプローブを接触させ、室温よりも高い温度におい
て加熱通電動作させることにより加速劣化試験を行うこ
とを特徴とするものして構成される。

【００１８】また、本発明は、半導体レーザのバーにつ
いて適用して特に効率的なスクリーニング工程を実現す
ることができる。

【００１９】また、本発明の半導体素子の試験装置は、
ウェーハ上に配列した半導体素子の信頼性を評価する試
験装置であって、複数の前記半導体素子が配列した前記
ウェーハの一部分を載置するホルダと、前記ホルダに接
触してその温度を制御する温度制御装置と、前記ウェー
ハの前記一部分上に配列している半導体素子のうちの複
数の半導体素子にそれぞれ接触する複数のプローブと、
を備え、前記半導体素子を実装部材にマウントすること
なく、そのまま加熱通電動作させて加速劣化試験を行う
ことができるようにしたことを特徴とするものして構成
される。

【００２０】この装置は、半導体レーザのバーについて
所定の測定系を備えることにより、特に効率的なスクリ
ーニングを実施することができる。

【００２１】また、この半導体レーザから出射される光
をモニタするために先端が球状とされた光ファイバや、
反射防止コーティングが施されたレンズ付きの光ファイ
バを有するものしても良い。

【００２２】さらに、前記ウェーハの前記一部分と、前
記試験用治具との間に、両者の熱接触の状態を制御する
ための導電性の材料を介在させることにより、より再現
性の高い評価を実施することができる。

【００２３】

【発明の実施の形態】本発明者は独自の知見にもとづ
き、半導体素子をアセンブリしないでバーンインする
と、極めて効率的且つ的確な加速劣化試験を実現できる
ことを見出した。

【００２４】本発明は、この知見に基づくものであり、
バー状態の半導体素子をアセンブリせずに、そのまま評
価用ホルダに載置し、特性を評価するとともに、バーン
インすることにより、従来と比較して極めて短時間で信
頼性の評価を行えるようにしたものである。このよう
に、バー状態の半導体素子を取り扱うことにより、従来
の煩雑なチップ単位の取り扱いが不要となる。

【００２５】以下に図面を参照しつつ、本発明の実施の
形態について説明する。図１は、本発明による半導体素
子の試験方法の一例を表す工程チャート図である。すな
わち、同図では、半導体素子の一例として、半導体レー
ザを例に挙げ、素子化工程が終了したウェーハをスクリ
ーニングするための工程を表している。図１に示した試
験方法においては、まず、対象となる「ウェーハ」を得
て、試験を開始する。この場合に、対象とする「ウェー
ハ」は、素子化工程が完全に終了したものでも良く、あ
るいは、素子化工程の途中から抽出したものでも良い。
例えば、半導体素子の電極構造が複雑な場合などは、と
りあえずスクリーニング用の簡易電極を形成することに
より、迅速な試験評価を進めることができる。

【００２６】対象とする「ウェーハ」を得たら、まず、
劈開して、半導体レーザが一列に並んだ「バー」を取り
出す。この時に、バーは、ウェーハの端から端までを貫
く１本のバーでも良く、あるいは、ウェーハの端から端
までを数本に分割して得られる複数のバーでも良い。ま
た、半導体素子が発光ダイオード（ＬＥＤ）などの場合
には、劈開でなく、スクライブあるいはダイシングによ
り、「バー」を得ても良い。

【００２７】続いてバーを所定の試験用治具に載置し、
「パルス評価」を行う。

【００２８】図２は、試験用治具にバーが載置されてい
る状態の一例を表す概略斜視図である。すなわち、試験
用治具１０は、金属製ホルダ１２と加熱冷却装置１６と
プローブ２０とから構成されている。ホルダ１２には、
バーを載置して位置決めするために所定の「溝」あるい
は「切り欠き」１３が設けられている。バー３０は、こ
の「溝」１３に合わせて載置され、複数のプローブ２
０、２０、・・・が素子の電極パッドにそれぞれ接触す
るようにされている。

【００２９】バーは、プローブ２０、２０、・・・によ
って下方に押しつけられることにより、固定するように
しても良く、あるいは、別途、図示しない押さえバネな
どの部材により固定するようにしても良い。

【００３０】プローブ２０、２０、・・・の本数は、試
験するバーの長さや評価装置の構成などに応じて適宜決
定すれば良い。また、その形状も、針状には限定され
ず、素子の電極の材質や形状に応じて、電気的な接触が
確保されるように適宜決定することができる。

【００３１】また、加熱冷却装置１６は、金属性ホルダ
１２を介してバー３０を加熱あるいは冷却するための装
置であり、例えば、ペルチェ効果を利用した熱電変換素
子などを用いることができる。このようなものとして
は、例えば、「ＴＥクーラ」と称される素子がある。

【００３２】また、バー３０とホルダ１２との間には、
後に詳述する導電性の材料２４を介在させても良い。

【００３３】ここで再び図１に戻ると、このような試験
用治具１０に載置されたバー３０は、まず、その「パル
ス特性」が評価される。これは、バー３０を構成してい
る半導体レーザ３０ａ、３０ａ、・・・に、それぞれプ
ローブ２０、２０、・・・を介してパルス状の電流を供
給し、パルス発振させて、その発光特性を評価する工程
である。また、同時に電流・電圧特性などを評価しても
良い。

【００３４】図３は、バー３０を構成している半導体レ
ーザ３０ａの外観の一例を表す概略斜視図である。半導
体レーザ３０ａは、その厚さが１５０ミクロン程度、ま
た、その一辺は、３００〜４００ミクロン程度である。
そして、その上面にストライプ状の電極３２と電極パッ
ド３４とが形成されている。また、図示しない下面に
は、対向する電極が設けられている。そして、電極パッ
ド３４と下面の対向電極との間で通電すると、同図に矢
印ＡおよびＢで示したように、レーザ光を出射する。

【００３５】図４は、バー状に配列した半導体レーザ３
０ａのパルス評価などを行うための評価系を表す概略構
成図である。すなわち、ホルダ１２の上に載置されたバ
ー３０のそれぞれの半導体レーザ３０ａ、３０ａ、・・
・には、プローブ２０、２０、・・・が接触するように
されている。そして、ブロープ２０、２０、・・・は、
切り替え手段４０を介して、定電流源５０あるいはレー
ザ・テスタ６０に接続されている。定電流源５０は、半
導体レーザ３０ａに直流電流を供給するための装置であ
る。また、レーザ・テスタ６０は、半導体レーザ３０ａ
のパルス発振特性や、電流・電圧特性を評価するための
評価装置である。レーザ・テスタ６０は、半導体レーザ
３０ａから出射されるレーザ光をモニタするためのディ
テクタ６２が接続されている。

【００３６】また、このディテクタ６２とは別に、ファ
イバ７２が設けられ、スペクトラム・アナライザ７０に
接続することにより、レーザ光のスペクトルを評価する
ことができる。このファイバ７２としては、例えば先端
が半球状のファイバを用いることにより、集光が容易と
なる。また、分布帰還型（ＤＦＢ）レーザのように、光
学的な反射に対して非常に敏感な素子の測定を行う場合
は、反射防止コーティングが施されたレンズ付きファイ
バを用いることが望ましい。

【００３７】これらのディテクタ６２やファイバ７２
は、半導体レーザ３０ａ、３０ａ、・・・から出射され
るレーザ光に順次、結合する必要がある。しかし、半導
体レーザ３０ａの幅は、前述したように、せいぜい３０
０ミクロン程度であるので、バー３０の長さは、素子が
１０個並んだとしても３ミリメートル程度である。従っ
て、ディテクタ６２やファイバ７２は、半導体レーザ３
０ａ毎にいちいち煩雑な光軸合わせをやり直す必要がな
い。すなわち、いずれかの半導体レーザ３０ａに結合す
れば、後は、バー３０を半導体レーザの幅の長さだけ横
にスライドさせることにより、隣りの半導体レーザに容
易に結合することができる。このようなスライド機構
は、例えば、パルス・モータ駆動のステージを用いるこ
とにより設けることができる。

【００３８】また、一連の特性を評価する最中は、ホル
ダ１２の下面に取り付けられた加熱冷却装置１６を動作
させ、半導体レーザ３０ａの温度を一定に維持するよう
にすることもできる。

【００３９】次に、再び図１に戻ると、「パルス評価」
が終了して、初期特性が良好であれば、次の工程として
「バーンイン」を行う。すなわち、切り替え手段４０を
動作させて定電流源５０の出力を各半導体レーザ３０ａ
に接続する。そして、プローブ２０、２０、・・・を介
して各半導体レーザ３０ａ、３０ａ、・・・に所定の大
きさの直流電流を供給するとともに、加熱冷却装置１６
を動作させて、所定の温度に昇温し、半導体レーザの加
速劣化動作を行う。この際に、駆動電流値としては、例
えば、２００ミリアンペアとすることができる。また、
加熱冷却装置の設定温度としては、例えば８５℃とする
ことができる。

【００４０】所定のバーンイン時間が経過したら、駆動
電流を遮断し、半導体レーザを室温に戻す。そして、再
び、レーザ・テスタ６０やスペクトラム・アナライザ７
０に接続して、半導体レーザ３０ａの諸特性を評価す
る。そして、例えば、しきい値やスロープ効率などの特
性をバーンイン前と比較し、劣化が生じている場合は、
そのウェーハは、信頼性が不足した不良品であると判断
することができる。

【００４１】ここで、本発明者は、独自の実験の結果、
本発明の方法によって「バー」をアセンブリせずにバー
ンインすると、従来よりもはるかに短時間に的確なバー
ンイン試験を行うことができることを知得するに至っ
た。図５および図６は、バーンインによる半導体レーザ
の特性の変化の様子を表した特性図である。すなわち、
同図においては、横軸がバーンインの時間を表し、縦軸
が半導体レーザのしきい値の上昇率を表す。ここで、一
般に、しきい値の上昇率が大きい素子ほど信頼性に劣る
といえる。同図に示したデータは、いずれも、駆動電流
値を２００ミリアンペア、温度を８５℃としてバーンイ
ンを行った実験結果の一例である。また、本発明に用い
た素子と従来の方法に用いた素子は、同一のウェーハの
隣接した素子である。

【００４２】図５に示したデータは、良品素子の例であ
る。すなわち、本発明による方法によりバーンインして
も、従来の方法によりバーンインしても、４０時間ま
で、しきい値の上昇はみられない。

【００４３】一方、図６に示したデータは、不良素子の
例である。すなわち、従来の方法においても、本発明の
方法においても、素子のしきい値は上昇している。しか
し、本発明の方法によりバーンインした場合には、従来
の方法と比較して、しきい値の上昇がはるかに速く進行
している。例えば、本発明による２時間のバーンインに
よって、従来の３０時間のバーンインとほぼ同一のしき
い値の上昇が生じている。すなわち、所定の加速劣化を
生じさせるために必要とされるバーンイン時間が従来の
１５分の１に短縮されている。

【００４４】図６に示した素子の場合を例に挙げると、
従来の試験方法によれば、チップのアセンブリ工程とバ
ーンイン工程とを合わせて約１週間が必要であった。し
かし、本発明によれば、アセンブリ工程が不要であり、
しかもバーンイン工程も極めて短時間で済むために、合
計で約３時間程度となり、スクリーニング工程が極めて
簡略化され、短縮される。

【００４５】このように、本発明によれば、素子のアセ
ンブリが不要となり、しかも、従来よりもはるかに短時
間のバーンインによって素子の加速劣化を生じさせるこ
とができる。本発明者の検討によれば、本発明において
このように加速劣化が促進される理由は、放熱状態の相
違に起因することが考えられる。

【００４６】すなわち、従来は、素子をステムなどの実
装部材にマウントしていたために、バーンイン試験を行
った際に、素子の内部で通電により発生する熱が実装部
材に放出されやすかった。しかし、本発明によれば、素
子はバーの状態で試験用治具に単に載置されるだけであ
るので、熱抵抗が高く、バーンイン試験の通電に際して
素子内で発生する熱は、素子から外部に放出されにく
い。その結果として、素子の通電部分が効率的に加熱さ
れ、素子の加速劣化が促進されたものと考えられる。

【００４７】本発明によれば、このように素子の内部の
通電部分を効率的に加熱することができるという点で、
従来の方法で単にバーンインの温度を上昇させた場合と
は顕著に異なる。すなわち、多くの半導体素子におい
て、長期間に渡る動作により故障を生ずる箇所は、通電
部分であることが殆どである。このような通電部分とし
ては、例えば、半導体レーザの活性層や、電極コンタク
ト部が挙げられる。従って、バーンイン試験に際して
も、このような通電部分の加速劣化を優先的に生じさせ
ることが望ましい。

【００４８】しかし、従来の方法において、単にバーン
インの温度を上昇させたのでは、素子の全体の温度が不
必要に上昇してしまう。その結果として、本来、長期の
動作に際して故障を生ずることがないような箇所が不必
要に加速劣化され、故障を生ずることがある。すなわ
ち、従来の方法で単に温度を上昇させたのでは、実際の
長期間動作に伴う劣化モードを正確に評価することがで
きなかった。

【００４９】これに対して、本発明によれば、素子全体
の温度を上昇させることなく、通電部、すなわち素子の
寿命を決定する要部のみを効率的に加熱してバーンイン
試験を実施することができる。これを確認するために、
本発明において加熱冷却装置１６を８５℃に設定したま
ま、バーンイン試験を行い、半導体レーザの発振スペク
トルを分析したところ、発振波長が従来よりも長波長側
にシフトしていることが確認された。つまり、本発明に
よれば、従来と同一の設定温度でバーンインを行って
も、活性層付近の温度は、従来よりも高くなっているこ
とが確認された。本発明によれば、この結果として、素
子の劣化モードを変化させることなく、加速劣化を促進
して、極めて短時間にバーンイン試験を行うことが可能
となる。

【００５０】本発明者は、さらに、図５および図６に示
した以外にも、劣化速度の異なる種々の素子について、
従来の方法と比較しつつ本発明によるバーンイン実験を
行った。その結果、いずれの場合にも、本発明によるバ
ーンインの結果、従来の方法で観察された劣化がさらに
加速されて得られた。すなわち、本発明によれば、劣化
モードを変化させることなく、劣化を加速することがで
きることが確認された。

【００５１】なお、本発明において、バー３０の裏面の
表面状態が一定でないような場合は、図２に例示したよ
うに、ホルダ１２との間に導電性の材料２４を介在させ
て、熱接触を一定の範囲に制御することができる。この
ような導電性の材料２４としては、例えば、ゲル状の導
電材を用いることができる。これは、例えば金属や炭素
の粉末を耐熱性ペースト基材に混入したものである。

【００５２】また、導電性の材料２４としては、導電性
フィルムを用いることもできる。これは、樹脂フィルム
に導電物質の粉末が混入されているようなものである。
このフィルムが粘着性を有する場合は、バー３０を固定
することが容易となるという効果も得られる。

【００５３】さらに、これらの材料に代えて、一定の熱
伝導率を有する液体により、バー３０を浸しても良い。
この場合に、電気的な短絡を防止するためには、このよ
うな液体は、絶縁性を有することが望ましい。このよう
な液体としては、例えば、フッ素系の商品名「フロリナ
ート」を挙げることができる。

【００５４】なお、前述した実施形態においては、半導
体素子として半導体レーザを用いた場合について説明し
た。しかし、本発明はこれに限定されるものではない。
すなわち、半導体レーザ以外にも、発光ダイオードや、
受光素子などの各種光半導体素子や、ダイオード、トラ
ンジスタ、サイリスタなどの各種電子半導体素子などに
ついて、本発明は同様に適用することができる。

【００５５】

【発明の効果】本発明は、以上説明したような形態で実
施され、以下に説明する効果を奏する。

【００５６】まず、本発明によれば、素子の劣化モード
を変化させることなく、バーンイン試験の所要時間を大
幅に短縮することができる。従って、製造リード・タイ
ムを短縮することができる。

【００５７】また、本発明によれば、スクリーニング工
程において素子のアセンブリが不要となる。従って、工
程が簡略化され、実装部材も不要なり、製造コストを低
減することが可能となる。

【００５８】さらに、本発明によれば、ウェーハの信頼
性に関するスクリーニング結果を結晶成長工程や素子化
工程に極めて迅速にフィードバックすることができるの
で、生産効率が大幅に改善される。

【００５９】しかも、本発明によれば、コンパクトな試
験用治具にバーを載置して試験することができるので、
従来よりも安価で小型の評価装置やバーンイン装置を用
いてスクリーニングを行うことができる。

【００６０】また、本発明によれば、加熱冷却装置を動
作させることにより、素子の温度を制御したままで容易
に発振スペクトルなどの発光特性の評価を行うことが可
能となる。

【００６１】また、本発明によれば、バー状態でスクリ
ーニング試験を実施するので、取り扱いが容易である。
また、チップの取り違いなどが生じにくくなり、ウェー
ハの面内分布を評価するような場合に、従来とくらべて
極めて容易に評価を行うことができるようになる。

【００６２】また、本発明によれば、ウェーハのスクリ
ーニングに限定されず、素子あるいはバーの状態で諸特
性を容易かつ迅速に評価することができる。

【００６３】さらに、本発明によれば、素子あるいはバ
ーの状態で短時間のうちに極めて効果的なエージングを
施すことができる。

【００６４】このように、本発明によれば、簡略な工程
により短時間に的確な評価を実施することが可能とな
り、産業上のメリットは多大である。

【図面の簡単な説明】

【図１】本発明による半導体素子の試験方法の一例を表
す工程チャート図である。

【図２】試験用治具にバーが載置されている状態の一例
を表す概略斜視図である。

【図３】バーを構成している半導体レーザの外観の一例
を表す概略斜視図である。

【図４】バー状に配列した半導体レーザのパルス評価な
どを行うための評価系を表す概略構成図である。

【図５】良品の半導体レーザのバーンイン試験の結果を
表した特性図である。

【図６】バーンインにより半導体レーザの特性が劣化す
る様子を表した特性図である。

【図７】従来のスクリーニング工程の一例を表す工程チ
ャート図である。

【符号の説明】

１０ 試験用治具 １２ ホルダ １３ 溝または切り欠き １６ 加熱冷却装置 ２０ プローブ ２４ 導電性材料 ３０ バー ３０ａ 半導体素子 ３２ ストライプ電極 ３４ 電極パッド ４０ 切り替え手段 ５０ 定電流源 ６０ レーザ・テスタ ６２ ディテクタ ７０ スペクトラム・アナライザ ７２ ファイバ

Claims (11)

【特許請求の範囲】
1. 【請求項１】半導体素子の信頼性を評価する試験方法で
   あって、 前記半導体素子を実装部材にマウントすることなく、そ
   のまま試験用治具上に載置し、室温よりも高い温度にお
   いて加熱通電動作させることにより加速劣化試験を行う
   ことを特徴とする半導体素子の試験方法。
2. 【請求項２】半導体素子の信頼性を評価する試験方法で
   あって、 前記半導体素子をそのまま試験用治具上に載置し、室温
   よりも高い温度において加熱通電動作させることによ
   り、前記通電動作に伴って前記半導体素子中に発生する
   熱が前記半導体素子を実装部材にマウントした場合より
   も外部に放出されにくい条件で、前記半導体素子の加速
   劣化現象を促進させて加速劣化試験を行うことを特徴と
   する半導体素子の試験方法。
3. 【請求項３】ウェーハ上に配列した半導体素子の信頼性
   を評価する試験方法であって、 前記ウェーハの一部分であって複数の前記半導体素子が
   配列した前記一部分を、試験用治具上に載置し、前記複
   数の前記半導体素子のうちの１つ以上の素子にそれぞれ
   プローブを接触させることにより、前記半導体素子の特
   性を評価することを特徴とする半導体素子の試験方法。
4. 【請求項４】ウェーハ上に配列した半導体素子の信頼性
   を評価する試験方法であって、 前記ウェーハの一部分であって複数の前記半導体素子が
   配列した前記一部分を、試験用治具上に載置し、前記複
   数の前記半導体素子のうちの１つ以上の素子にそれぞれ
   プローブを接触させ、室温よりも高い温度において加熱
   通電動作させることにより加速劣化試験を行うことを特
   徴とする半導体素子の試験方法。
5. 【請求項５】前記半導体素子は、半導体レーザであり、 前記ウェーハの前記一部分は、複数の前記半導体レーザ
   が一列に配列したバーであり、 前記加速劣化試験は、前記半導体レーザのそれぞれに一
   定の直流電流を供給しながら前記半導体レーザを加熱す
   ることにより行うことを特徴とする請求項４記載の方
   法。
6. 【請求項６】前記ウェーハの前記一部分と、前記試験用
   治具との間に、両者の熱接触の状態を制御するための導
   電性の材料を介在させることを特徴とする請求項２〜５
   のいずれか１つに記載の方法。
7. 【請求項７】ウェーハ上に配列した半導体素子の信頼性
   を評価する試験装置であって、 複数の前記半導体素子が配列した前記ウェーハの一部分
   を載置するホルダと、 前記ホルダに接触してその温度を制御する温度制御装置
   と、 前記ウェーハの前記一部分上に配列している半導体素子
   のうちの複数の半導体素子にそれぞれ接触する複数のプ
   ローブと、 を備え、前記半導体素子を実装部材にマウントすること
   なく、そのまま加熱通電動作させて加速劣化試験を行う
   ことができるようにしたことを特徴とする半導体素子の
   試験装置。
8. 【請求項８】前記半導体素子は、半導体レーザであり、 前記ウェーハの前記一部分は、前記半導体レーザが一列
   に配列したバーであり、 前記試験装置は、さらに、 前記半導体レーザに駆動電流を供給する電源と、 前記半導体レーザの電流・電圧特性を測定する第１の測
   定系と、 前記半導体レーザの発光特性を測定する第２の測定系
   と、 を備えたことを特徴とする請求項７記載の装置。
9. 【請求項９】前記第２の測定系は、前記半導体レーザか
   ら出射される光をモニタするために先端が球状とされた
   光ファイバを有することを特徴とする請求項８記載の装
   置。
10. 【請求項１０】前記第２の測定系は、前記半導体レーザ
    から出射される光をモニタするために、反射防止コーテ
    ィングが施されたレンズ付きの光ファイバを有すること
    を特徴とする請求項８記載の装置。
11. 【請求項１１】前記ウェーハの前記一部分と、前記試験
    用治具との間に、両者の熱接触の状態を制御するための
    導電性の材料が介在してなることを特徴とする請求項７
    〜１０のいずれか１つに記載の装置。