JPH10321723A - 接続孔の形成方法 - Google Patents

接続孔の形成方法

Info

Publication number
JPH10321723A
JPH10321723A JP9130721A JP13072197A JPH10321723A JP H10321723 A JPH10321723 A JP H10321723A JP 9130721 A JP9130721 A JP 9130721A JP 13072197 A JP13072197 A JP 13072197A JP H10321723 A JPH10321723 A JP H10321723A
Authority
JP
Japan
Prior art keywords
film
light
pattern
connection hole
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9130721A
Other languages
English (en)
Inventor
Takayuki Ezaki
孝之 江崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP9130721A priority Critical patent/JPH10321723A/ja
Publication of JPH10321723A publication Critical patent/JPH10321723A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【課題】 フォトリソグラフィの解像限界を超えた微細
な接続孔を自己整合的に形成する。 【解決手段】 四方をダミー配線パターン2x,2yに
囲まれたスペース内で絶縁膜5に接続孔5hを開口する
場合、上記スペース内において絶縁膜5に傾斜面を発生
させた上でネガ型フォトレジスト膜6を成膜する。この
スペース内にフォトマスクの遮光膜パターン12に対応
する遮光領域を設定して露光を行うと、遮光領域の周辺
部に絶縁膜5の傾斜面やサイドウォール4からの直接ま
たは多重反射光が取り込まれる。この結果、設計上の遮
光範囲の幅W1に比べて狭い幅W2の範囲が可溶部6s
として残る。このネガ型フォトレジスト膜6を現像して
幅W2の開口を形成し、これをマスクとして絶縁膜5を
異方性エッチングすれば、幅W2の微細な接続孔5hが
形成できる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明はたとえば半導体デバ
イス製造に適用される接続孔の形成方法に関し、特にフ
ォトリソグラフィの解像限界を超えた微細な接続孔を自
己整合的に形成する方法に関する。
【0002】
【従来の技術】コンタクトホールやビアホール等、一般
に接続孔を形成する技術は、半導体プロセスの中でも最
も難度の高いもののひとつである。その理由としては、
形成すべき接続孔の開口径が適用デザイン・ルールの最
小加工寸法に近いこと、また、フォトリソグラフィの露
光波長の短波長化により焦点深度が減少する中で、増大
傾向にある表面段差の上でフォトレジスト膜にアスペク
ト比の高いホール・パターンを解像させる必要があるこ
と、さらに近年のデバイス構造の複雑化に伴って接続孔
の形成位置が多様化し、下層配線とのアライメントに対
する要求精度が厳しくなっていること等が考えられる。
【0003】一例として、同一レイヤ内に形成されたダ
ミー配線パターンで囲まれたスペース内で基板コンタク
トをとるための接続孔を形成するプロセスについて、図
6ないし図9を参照しながら説明する。ここでサンプル
として用いた基体は、図6(b)に平面図、図6(a)
にそのx−x線断面図を示したように、基板41上にた
とえばポリサイド膜よりなる正方形のダミー配線パター
ン42x,42yがそれぞれx方向およびy方向に2個
ずつ配され、これらダミー配線パターン42x,42y
による表面段差を吸収するごとくたとえばBPSG(ホ
ウ素リン・シリケート・ガラス)膜からなる絶縁膜45
が形成され、さらにその表面にポジ型フォトレジスト膜
46が形成されたものである。上記ダミー配線パターン
42x,42yの側壁面にはたとえばSiOx膜からな
るサイドウォール43が形成され、また該ダミー配線パ
ターン42x,42yと上記絶縁膜45との間には該絶
縁膜45の膜中水分による配線への影響を防止するため
にSiN膜44が介在されている。
【0004】いま、この基体にフォトマスクを介して露
光を行い、ホール・パターンを形成する場合を考える。
上記露光は、フォトマスク基板51上に形成された遮光
膜パターン52の開口53を通過した露光光hνにより
行われ、ポジ型フォトレジスト膜46ではこの露光部位
が現像液に対する可溶部46sとなる。可溶部46sの
幅wはパターン間スペースsに比べて小さいので、図示
される程度のアライメントずれは許容される。なお、近
年のフォトリソグラフィで多用されるの大半はステッパ
を用いた縮小投影露光では、フォトマスク上のパターン
寸法は基体(ウェハ)上のパターン寸法の4〜5倍とな
るが、図6(a)では説明の便宜上、フォトマスクと基
体とを等倍にて図示した。
【0005】上記可溶部46sを現像により除去してレ
ジスト・パターン46pを形成し、これをマスクとして
絶縁膜45をドライエッチングすると、図7に示される
ように接続孔45hが形成される。ただし、この段階の
接続孔45hの底面には絶縁性のSiN膜44がまだ残
存しているので、次にこれを除去するためのドライエッ
チングを行い、しかる後にレジスト・パターン46pを
アッシングにより除去する。この段階の基体の状態を、
図8に示す。この後は、図9(a)および図9(b)に
示されるように、上記接続孔45hを上層配線47で埋
め込むと、基板コンタクトが完成する。なお、基板41
がたとえばSi基板である場合には、該Si基板内に形
成された不純物拡散層に対してコンタクトが達成される
ことになる。また、基板41の表層部が絶縁膜である場
合には、上記接続孔45hはさらに深くエッチングさ
れ、最終的には該絶縁膜に被覆される下層配線パターン
へコンタクトされることになる。
【0006】
【発明が解決しようとする課題】ところで、前掲の図9
(b)に示されるようなレイアウトにおいてデバイスの
一層の高集積化を図るためには、接続孔45hの開口径
を縮小することが必要である。しかし、フォトリソグラ
フィを上述のような従来の手法で行う限り、その縮小限
界値は大して小さくはならない。この原因の一部は、前
述のように、焦点深度の浅い条件で厚いフォトレジスト
膜にアスペクト比の高いホール・パターンを解像させる
といった光学的な困難さにある。
【0007】この問題を解決するために、従来よりFL
EX法、変形照明法、位相シフト・マスク法といった様
々なフォトリソグラフィが提案されている。FLEX法
とは、投影露光装置の光学系の一部または基体(ウェ
ハ)を光軸方向に沿って微小振動させてフォトレジスト
膜の深さ方向に無数の合焦点を発生させることで、焦点
深度の浅さをカバーして良好な解像を達成しようとする
技術である。変形照明法とは、露光装置の照明光学系の
絞りの形状を工夫してフォトマスクに対して露光光を斜
めに入射させることにより、直進光(0次光)に対する
プラス側またはマイナス側のいずれか一方の1次回折光
の取込み角を増大させ、これら0次光と片側の1次回折
光との2光束の干渉により像を形成する方法である。や
はり焦点深度の向上が期待できる。さらに位相シフト・
マスク法とは、フォトマスク上の遮光膜パターンに加
え、大気と屈折率の異なる透明材料膜からなる位相シフ
タを所定のパターンに配することで、位相シフタの形成
部と非形成部との間で透過光の位相差を発生させ、これ
による空間周波数変調効果やエッジ強調効果を利用して
解像度やコントラストを向上させる技術である。
【0008】しかし、FLEX法には特殊な駆動系、変
形照明法には照明光学系の特殊な絞り、位相シフト・マ
スク法には位相シフタを形成した特殊なフォトマスクが
それぞれ必要となり、技術上あるいは経済上の負担が重
くなる。また、変形照明法や位相シフト・マスク法で
は、使用される照明光学系の絞りの形状やフォトマスク
上における位相シフタの配置による解像性能のパターン
依存性が大きい。さらに、位相シフト・マスク法では、
位相シフタのわずかな欠陥がフォトレジスト膜へ転写さ
れてしまうため、その形成や欠陥修復技術に極めて高度
な技術を要するという問題がある。このように、光学的
な解像性能を向上させることには様々な困難が伴う。
【0009】しかし、露光装置の光学的な解像性能以上
に接続孔の寸法縮小を阻害している要因は、実はアライ
メント性能の限界である。すなわち、現状では露光装置
のアライメント性能がデザイン・ルールの縮小に追いつ
いていないため、接続孔と下層配線との間の重ね合わせ
精度のバラつきを考慮して接続孔の設計マージンを決定
しようとすると、接続孔の設計寸法(=開口径+設計マ
ージン)を大きくせざるを得ないのである。接続孔の設
計寸法が大きくなると、下層配線の線幅を縮小すること
ができず、半導体デバイスの微細化や高密度化の障害と
なる。
【0010】このような接続孔の設計寸法の増大を防止
する技術としては、アライメントのための設計マージン
をフォトマスク上で不要にできる「自己整合コンタクト
技術」が知られている。この技術は、たとえば前掲の図
6ないし図9に示した基体の例では、ダミー配線パター
ン42x,42yとSiN膜44との間にたとえばSi
Oxからなるオフセット絶縁膜を介在させることで可能
となる。つまり、絶縁膜45のドライエッチングの過程
でSiN膜44をエッチング停止膜として機能させるこ
とにより、深い接続孔45hエッチングし終わった後で
も下層配線パターンをとり囲む絶縁膜を残しておくこと
が可能となる。このことは、仮に上記のダミー配線パタ
ーン42x,42yの代わりに実際に電気的に機能して
いる配線パターンが形成されている場合に、たとえ接続
孔45hの開口位置が配線パターンと幾何学的に重複し
ていても、該配線パターンとこの接続孔に埋め込まれる
上層配線とを絶縁することを可能とする。
【0011】しかし、上述のような自己整合コンタクト
技術では、SiN膜の成膜工程が余分に必要となるこ
と、またこのSiN膜とSiOx膜との高選択ドライエ
ッチングが技術的に難しいという問題がある。何らかの
方法で解像限界よりも小さな開口径を有する接続孔を形
成することができ、これを十分なアライメント余裕をも
ってパターン間スペースに配することができるのであれ
ば、このSiN膜は本来不要なのである。このように、
接続孔の開口径を縮小する、あるいはその設計寸法の増
大を防ぐための従来の方法には、様々な技術上の問題が
あった。そこで本発明は、特別な露光装置や追加工程を
一切必要とせずに、開口径の小さな接続孔を容易に形成
することを可能とする方法を提供することを目的とす
る。
【0012】
【課題を解決するための手段】本発明の接続孔の形成方
法は、現像液に対して遮光部が可溶、露光部が不溶とな
るネガ型フォトレジスト膜特有の性質を利用し、下地材
料膜パターンを被覆する絶縁膜に敢えて段差を発生さ
せ、この段差部からの反射光をパターン間スペース内に
設定した遮光範囲の周辺部に回り込ませることにより、
遮光範囲を自己整合的に狭めながら露光を行うものであ
る。このような露光を経たネガ型フォトレジスト膜を現
像すると、フォトマスクで規定される当初の遮光範囲の
幅よりも狭い開口をパターン間スペース内に有するレジ
スト・パターンを形成することができ、これをマスクと
して下地の絶縁膜を加工すると、パターン間スペース内
にフォトリソグラフィの解像限界よりも微細な接続孔を
形成することができる。
【0013】
【発明の実施の形態】本発明では下地材料膜パターンの
表面段差をこれを被覆する絶縁膜に反映させ、この段差
部からの露光光の反射成分を利用して遮光範囲を縮小す
る。露光光の反射成分は下地材料膜パターンやこれを被
覆する絶縁膜から生じ、この中には多重反射成分も含ま
れる。したがって、原理的には下地材料膜パターンが2
個あればこれらの中間位置において両方向からの反射成
分を受光することができ、3個あれば3方向からの反射
成分を受光することができる。ただし、通常の接続孔の
形状(正方形〜円形)を考えると、反射成分が四方から
受光されることが望ましい。つまり、四方を前記下地材
料膜パターンに囲まれるスペース内に接続孔を形成する
ことが特に好適である。
【0014】下地材料膜パターンの表面段差を反映させ
るような絶縁膜としては、まず材料として不純物含有酸
化シリコン系材料を選択し、不純物濃度および成膜後ア
ニールの条件を最適化することによりその段差被覆性を
調整することができる。上記不純物としては、ホウ素
(B),リン(P),砒素(As)を例示することがで
き、これらを単独または任意の組み合わせにて含むガラ
ス膜を使用することができる。特に、BPSG(ホウ素
・リン・シリケート・ガラス)膜はB濃度,P濃度,成
膜後アニール温度等の条件設定によりリフロー性能を広
範囲に変化させることができ、有用である。
【0015】また、絶縁膜の成膜手段は、蒸着、スパッ
タリング、CVDのいずれであっても良く、またこれら
の成膜に用いられる装置の種類も特に限定されるもので
はない。一般には膜の流動性を抑えた条件で成膜した後
に、アニール段階で段差被覆性を調節することが簡便で
あるが、たとえばバイアスECRプラズマCVD法では
堆積過程とスパッタ過程とが同時に進行するために、特
に成膜後アニールを行わなくても段差のコーナー部が斜
めに削ぎ落とされた形の絶縁膜を得ることができる。段
差部からの反射光を遮光領域に効率的に取り込むために
は、下層材料膜パターンの上方からパターン間スペース
に向けておおよそ45°の傾斜角で絶縁膜の表面が下降
する場合が理想的であるが、遮光領域の周辺部へ反射光
を取り込むことが可能であれば、この傾斜角に限られる
ものではない。
【0016】表面段差の発生源となる下地材料膜パター
ンは、同一レイヤ内、あるいは別レイヤ内のいずれに形
成されるものであっても良く、またダミー・パターンあ
るいは配線パターンのいずれであっても良い。ここで、
ダミー・パターンとは、キャパシタや配線の様な電気的
な機能は持たないが、これらの電気的機能パターンを形
成する際に共通の材料膜を加工することにより形成され
るパターンであり、主として表面段差の緩和を目的とし
て回路動作に影響を与えない場所に形成される。ダミー
・パターンは通常、小さな孤立パターンとして形成され
るので、そのレイアウトは比較的自由であり、同一レイ
ヤ内に密に形成することができる。特に、同一レイヤ内
の4個の下地材料膜パターンからの反射成分を利用する
場合は、これら下地材料膜パターンのすべてが電気的機
能パターンであるケースは考えにくく、むしろダミー・
パターンである方が現実的である。
【0017】一方、下地材料膜パターンが別レイヤ内に
ある場合には、これら下地材料膜パターンのすべてが電
気的機能パターンであるケースも実在する。たとえば、
メモリ素子では多層配線技術を用いてX−Y方向に伸び
るワード線、ビット線、記憶ノード線等の多くの配線が
幾層にも積層されている。特にCOB(キャパシタ・オ
ン・ビットライン)型のDRAMでは、1層目ポリサイ
ド膜からなる基板上のワード線と、2層目ポリサイド膜
からなるビット線とで構成される格子の目の中で、Si
基板内の不純物拡散層に接続する基板記憶ノード・コン
タクトを形成する場合があり、このような場合の接続孔
の形成にも本発明は有効である。
【0018】
【実施例】以下、本発明の具体的な実施例について説明
する。
【0019】実施例1 ここでは、同一レイヤ内に形成されたダミー配線パター
ンで囲まれたスペース内で基板コンタクトをとるための
接続孔の形成プロセスについて、図1ないし図4を参照
しながら説明する。ここでサンプルとして用いた基体
(ウェハ)は、図1(b)に平面図、図1(a)にその
X−X線断面図を示したように、基板1上にたとえば厚
さ約70nmの不純物含有ポリシリコン膜と厚さ約70
nmのタングステン・シリサイド膜の積層膜であるポリ
サイド膜を主体とする0.35μm四方のダミー配線パ
ターン2x,2yがそれぞれx方向およびy方向に0.
5μmのスペース幅Sを空けて2個ずつ配され、これら
ダミー配線パターン2x,2yによる表面段差を反映す
るごとくたとえばBPSG(ホウ素リン・シリケート・
ガラス)膜からなる絶縁膜5が形成され、さらにその表
面にネガ型フォトレジスト膜6が形成されたものであ
る。
【0020】上記ダミー配線パターン2x,2yは、た
とえばSi基板上に形成されるMOSトランジスタのゲ
ート電極や、絶縁膜上に形成される上層配線と同時にパ
ターニングされるものである。したがって、前者の場合
には基板1は不純物拡散層を有するSi基板であって、
かつダミー配線パターン2x,2yは下層側にゲート酸
化膜を有するものとなり、後者の場合には基板1の最上
層が絶縁膜となる。上記ダミー配線パターン2x,2y
の上面には、たとえば厚さ50nmのSiOx膜からな
るオフセット絶縁膜3が積層されている。このオフセッ
ト絶縁膜3は本発明に不可欠の部材ではないが、この膜
が存在することにより絶縁膜5の表面段差が強調され、
所定の傾斜角θを発生させやすくなる。また上記ダミー
配線パターン2x,2yの側壁面には、たとえば幅70
nmのSiOx膜からなるサイドウォール4が形成され
ている。このサイドウォール4も本発明に不可欠の部材
ではないが、たとえば上記ダミー配線パターン2x,2
yがLDD型のMOSトランジスタのゲート電極と共通
の材料膜で形成される場合にはやはり同時に発生するも
のであり、絶縁膜5に所定の傾斜角θを発生させる上で
役立つ。
【0021】上記絶縁膜5はたとえばBPSG膜からな
る。このBPSG膜は、一例として下記のような条件で
3 −TEOS(テトラエトキシシラン)系常圧CVD
を行うことにより成膜した。 TEOS流量 44 SCCM O3 流量 110 mg/l トリメチルリン酸流量 13 SCCM トリメチルホウ酸流量 13 SCCM 圧力 760 Torr(1.01×105 Pa) 基板温度 500 ℃ この後、900℃、10分間のアニールを行うことによ
り、平均膜厚が約0.25μm、傾斜角θが約45°の
絶縁膜5が得られた。
【0022】次に、このウェハに対してフォトマスクを
介した露光を行い、ホール・パターンを形成する。上記
フォトマスクは、図1(a)に示されるように、石英等
の透明材料からなるフォトマスク基板11上に、ホール
・パターンにならって正方形の遮光膜パターン12が形
成されたものである。この遮光膜パターン12の1辺の
長さでウェハ上の遮光範囲の幅W1が決まる。なお、図
1(a)では説明の便宜上、フォトマスクと基体とを等
倍にて図示してあるが、たとえば縮小比1/5のステッ
パを用いて露光を行う場合には、フォトマスク上のパタ
ーン寸法はウェハ上寸法の5倍となるから、ウェハ上に
おける遮光範囲の幅が一例として0.4μmであれば、
遮光膜パターン12の実寸は1辺2μmとなる。
【0023】露光はこの遮光膜パターン12を4個のダ
ミー配線パターン2x,2yに囲まれるスペースの中央
部にアライメントさせ、たとえばi線ステッパを用いて
行った。フォトマスク基板11の透過光hνは、ネガ型
フォトレジスト膜6を感光させこれを現像液に対して不
溶化させるが、絶縁膜5の傾斜面の近傍に入射した露光
光hνは、図中に矢印で示されるように、該傾斜面やサ
イドウォール4からの直接反射、あるいは膜界面での多
重反射を経て遮光範囲の周辺部へも回り込む。遮光範囲
の周辺部では、露光光hνの光量がフォトレジスト材料
の露光閾値を超えた部分において不溶化反応が進行する
ので、可溶部6sとして残る部分の幅W2は設計上の遮
光範囲の幅W1に比べて自己整合的に縮小される。この
可溶部の幅W2が、後述のレジスト・パターン6pの開
口6hの幅、および絶縁膜5に開口される接続孔5hの
幅となる。
【0024】このネガ型フォトレジスト膜6を現像する
と可溶部6sが除去され、図2に示されるように、幅約
0.25μmのの開口6hを有するレジスト・パターン
6pが形成された。上記レジスト・パターン6pをマス
クとして絶縁膜5を異方性ドライエッチングし、レジス
ト・パターン6pをアッシングにより除去した結果、図
3に示されるように、幅約0.25μmの接続孔5hが
形成された。さらに、上記接続孔5hを埋め込むごとく
ウェハの全面に上層配線材料膜を被着させ、この膜をパ
ターニングすることにより、図4に示されるような上層
配線7を形成し、基板コンタクトを完成させた。
【0025】実施例2 ここでは、別レイヤ内に形成された実際の配線パターン
で囲まれたスペース内で基板コンタクトをとるための接
続孔を形成する場合について、図5を参照しながら説明
する。図5は、1層目ポリサイド膜(1−polyci
de)からなるDRAMのワード線22と、これに直交
する2層目ポリサイド膜(2−polycide)から
なるビット線23とで囲まれるスペース内において、基
板21に対して記憶ノード・コンタクトをとるための接
続孔パターンの露光工程を概念的に図示したものであ
る。なお、この図では説明の便宜上、ワード線22を基
板21から分離して図示しており、またワード線22と
ビット23との間やビット線上に本来存在する絶縁膜、
およびこの絶縁膜上に成膜されるネガ型フォトレジスト
膜は省略してある。上記ワード線22は、この表面段差
を反映させた絶縁膜(図示せず。)に被覆されており、
したがってこの絶縁膜上に形成されるビット線23にも
段差が生じている。このビット線を被覆する絶縁膜(図
示せず。)にもまた、表面段差が反映されている。
【0026】次に、このような表面段差を有する絶縁膜
上にネガ型フォトレジスト膜(図示せず。)を形成し、
フォトマスクを介して露光を行う。このフォトマスク
は、フォトマスク基板31上にホール・パターンになら
って1辺の長さW1の正方形の遮光膜パターン32が形
成されたものである。なお、図5においてもフォトマス
クと基体とは便宜上等倍で示すので、この遮光膜パター
ン32の1辺の長さW1をウェハ上における遮光範囲の
幅と考える。
【0027】上記遮光膜パターン32を基板31上に形
成されたこれら4本の配線パターンで囲まれるスペース
の中央部にアライメントさせて露光を行うと、基板上に
おける遮光膜パターンの投影像32pは1辺の長さW1
の正方形となるが、最終的に形成される接続孔の輪郭2
4はそれより小さい、1辺の長さW2の正方形となる。
これは、ワード線22やビット線23の側壁面を覆う絶
縁膜の傾斜部からの反射光が図中に矢印Rで示されるよ
うに遮光領域の周辺部へ回り込み、ネガ型フォトレジス
ト膜の可溶部の幅が狭められるからである。このよう
に、本発明では四方を取り囲む下地材料膜パターンが別
レイヤにわたって存在する場合にも有効である。
【0028】以上、本発明の具体的な実施例を2例挙げ
たが、本発明はこれらの実施例に何ら限定されるもので
はなく、サンプル・ウェハの構成、ウェハの各構成部材
の寸法や構成材料、絶縁膜の成膜条件やアニール条件等
の細部については適宜変更、選択、組み合わせが可能で
ある。また本発明により形成される接続孔は、半導体デ
バイス以外の微細デバイスの接続孔であっても、もちろ
ん構わない。
【0029】
【発明の効果】以上の説明からも明らかなように、本発
明によれば、特殊な露光装置やフォトマスクを利用する
必要が一切なく、また絶縁膜の加工についてもエッチン
グ選択性の考慮に関連したプロセスの複雑化を招くこと
なく、微細な接続孔を容易に形成することが可能とな
る。本発明は、特に半導体デバイス製造に適用した場
合、半導体デバイスの高集積化に大いに貢献し得るもの
である。
【図面の簡単な説明】
【図1】本発明を適用して同一レイヤ内のダミー配線パ
ターン間スペースに接続孔を形成する場合のネガ型フォ
トレジスト膜の解像原理を説明する図であり、(a)は
フォトマスクと基体の模式的断面図、(b)は上面図で
ある。
【図2】図1(a)のネガ型フォトレジスト膜を現像し
てレジスト・パターンを形成した状態を示す模式的断面
図である。
【図3】図2の絶縁膜をドライエッチングして接続孔を
形成し、レジスト・パターンを除去した状態を示す模式
的断面図である。
【図4】図3の接続孔を上層配線で埋め込んだ状態を示
す図であり、(a)は基体の模式的断面図、(b)は上
面図である。
【図5】本発明を適用して上下レイヤの配線パターン間
スペースに接続孔を形成する場合の露光工程を概念的に
示す斜視図である。
【図6】同一レイヤ内のダミー配線間スペースに接続孔
を形成する場合のポジ型フォトレジスト膜の従来の露光
工程を説明する図であり、(a)はフォトマスクと基体
の模式的断面図、(b)は上面図である。
【図7】図6(a)のポジ型フォトレジスト膜を現像し
てレジスト・パターンを形成し、これをマスクとする絶
縁膜のドライエッチングにより接続孔を形成した状態を
示す模式的断面図である。
【図8】図7の接続孔の底面に表出したエッチング停止
膜を除去した状態を示す模式的断面図である。
【図9】図8の接続孔を上層配線で埋め込んだ状態を示
す図であり、(a)は基体の模式的断面図、(b)は上
面図である。
【符号の説明】
1,21…基板 2x,2y…ダミー配線パターン 5
…絶縁膜 5h…接続孔 6…ネガ型フォトレジスト膜 6s…可溶部 6p…レ
ジスト・パターン 6h…開口 7…上層配線 11,
31…フォトマスク基板 12,32…遮光膜パターン
22…ワード線 23…ビット線 24…接続孔の輪
郭 32p…遮光膜パターンの投影像 S…スペース幅
W1 …遮光範囲の幅 W2…可溶部の幅(=レジスト
・パターンの幅=接続孔の幅)

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 基板上に所定のスペースを隔てて配され
    た複数の下地材料膜パターンを、該下地材料膜パターン
    に起因する表面段差を反映する絶縁膜で被覆する第1工
    程と、 基体の全面をネガ型フォトレジスト膜で被覆する第2工
    程と、 前記スペース内に所定の遮光範囲を設定し、前記表面段
    差に起因する反射光を該遮光範囲の周辺部に取り込みな
    がら前記ネガ型フォトレジスト膜を露光する第3工程
    と、 前記ネガ型フォトレジスト膜を現像することにより、前
    記遮光範囲の幅よりも狭い開口を有するレジスト・パタ
    ーンを形成する第4工程と、 前記開口内において前記絶縁膜を加工することにより接
    続孔を形成することを特徴とする接続孔の形成方法。
  2. 【請求項2】 前記絶縁膜を不純物含有酸化シリコン系
    材料を用いて形成し、不純物濃度および成膜後アニール
    の条件を最適化することによりその段差被覆性を調整す
    ることを特徴とする請求項1記載の接続孔の形成方法。
  3. 【請求項3】 前記接続孔を、四方を前記下地材料膜パ
    ターンに囲まれるスペース内に形成することを特徴とす
    る請求項1記載の接続孔の形成方法。
  4. 【請求項4】 前記下地材料膜パターンが同一レイヤ内
    に形成されるダミー・パターンであることを特徴とする
    請求項1記載の接続孔の形成方法。
  5. 【請求項5】 前記下地材料膜パターンが別レイヤ内に
    形成される電気的機能パターンであることを特徴とする
    請求項1記載の接続孔の形成方法。
JP9130721A 1997-05-21 1997-05-21 接続孔の形成方法 Pending JPH10321723A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9130721A JPH10321723A (ja) 1997-05-21 1997-05-21 接続孔の形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9130721A JPH10321723A (ja) 1997-05-21 1997-05-21 接続孔の形成方法

Publications (1)

Publication Number Publication Date
JPH10321723A true JPH10321723A (ja) 1998-12-04

Family

ID=15041049

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9130721A Pending JPH10321723A (ja) 1997-05-21 1997-05-21 接続孔の形成方法

Country Status (1)

Country Link
JP (1) JPH10321723A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004363255A (ja) * 2003-06-03 2004-12-24 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004363255A (ja) * 2003-06-03 2004-12-24 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法

Similar Documents

Publication Publication Date Title
US7709275B2 (en) Method of forming a pattern for a semiconductor device and method of forming the related MOS transistor
US6337172B1 (en) Method for reducing photolithographic steps in a semiconductor interconnect process
US7202174B1 (en) Method of forming micro pattern in semiconductor device
US6100014A (en) Method of forming an opening in a dielectric layer through a photoresist layer with silylated sidewall spacers
US20080268381A1 (en) Pattern forming method performing multiple exposure so that total amount of exposure exceeds threshold
CN110690194A (zh) 对准标记结构的制作方法
US5981149A (en) Method for manufacturing semiconductor device
US11769691B2 (en) Semiconductor device and formation method thereof
US12436465B2 (en) Method of processing a substrate
US6174801B1 (en) E-beam direct writing to pattern step profiles of dielectric layers applied to fill poly via with poly line, contact with metal line, and metal via with metal line
US20020132189A1 (en) Multiple resist layer photolithographic process
US20250185235A1 (en) Method of processing a substrate and method of fabricating bit line contacts over the substrate
JPH10321723A (ja) 接続孔の形成方法
US6214722B1 (en) Method for improving wafer topography to provide more accurate transfer of interconnect patterns
KR100367495B1 (ko) 반도체소자의콘택홀형성방법
US7462566B2 (en) Method for manufacturing semiconductor device
KR100346449B1 (ko) 반도체소자의 제조방법
TWI833601B (zh) 基底的處理方法
KR100197655B1 (ko) 반도체 소자의 콘택홀 제조방법
US20230096938A1 (en) Fabrication of back-end-of-line interconnects
KR100861188B1 (ko) 반도체소자의 제조방법
KR100304440B1 (ko) 반도체소자의 제조방법
KR100367494B1 (ko) 반도체소자의콘택홀제조방법
US20020177085A1 (en) Self-aligned photolithographic process for forming silicon-on-insulator devices
KR20030058635A (ko) 반도체소자의 제조방법