JPH10321761A - 半導体パッケージ - Google Patents
半導体パッケージInfo
- Publication number
- JPH10321761A JPH10321761A JP16783297A JP16783297A JPH10321761A JP H10321761 A JPH10321761 A JP H10321761A JP 16783297 A JP16783297 A JP 16783297A JP 16783297 A JP16783297 A JP 16783297A JP H10321761 A JPH10321761 A JP H10321761A
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- wiring pattern
- electrical insulating
- semiconductor package
- metal plate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
- H05K1/056—Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an organic insulating layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0014—Shaping of the substrate, e.g. by moulding
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】
【目的】 金属板を絞り加工して成る半導体パッケージ
において、金属基板の有する高い熱放散性、電気特性を
確保して、絶縁の信頼性および接続の信頼性に優れた半
導体パッケージを低コストにて提供する。 【構成】 電気的絶縁層には絞り加工における変形に耐
える好適な樹脂を用い、絞り加工は半導体素子を搭載す
る収容凹部の形成のための１段絞りとし、半導体素子を
保護するための封止用樹脂の流止枠を形成し、配線パタ
ーンは前記収容凹部の周囲の外部接続端子を接合するた
めの実装面と同一面に形成することを特徴とする。
において、金属基板の有する高い熱放散性、電気特性を
確保して、絶縁の信頼性および接続の信頼性に優れた半
導体パッケージを低コストにて提供する。 【構成】 電気的絶縁層には絞り加工における変形に耐
える好適な樹脂を用い、絞り加工は半導体素子を搭載す
る収容凹部の形成のための１段絞りとし、半導体素子を
保護するための封止用樹脂の流止枠を形成し、配線パタ
ーンは前記収容凹部の周囲の外部接続端子を接合するた
めの実装面と同一面に形成することを特徴とする。
Description
【０００１】
【産業上の利用分野】本発明は、金属板をパッケージの
基板に使用した半導体パッケージ及びその製造方法に関
する。
基板に使用した半導体パッケージ及びその製造方法に関
する。
【０００２】
【従来の技術】金属板を基板に使用した半導体パッケー
ジは、金属板の表面に電気的絶縁層を介して配線パター
ンを形成し、前記基板と共に前記電気的絶縁層及び前記
配線パターンを一体に絞り加工して成るものであり、半
導体素子を金属板に直に搭載するので優れた熱放散性を
有し、電気特性にも優れ、十分な強度を有して信頼性の
高い製品の提供を可能とする。
ジは、金属板の表面に電気的絶縁層を介して配線パター
ンを形成し、前記基板と共に前記電気的絶縁層及び前記
配線パターンを一体に絞り加工して成るものであり、半
導体素子を金属板に直に搭載するので優れた熱放散性を
有し、電気特性にも優れ、十分な強度を有して信頼性の
高い製品の提供を可能とする。
【０００３】
【発明が解決しようとする課題】しかしながら、基板と
電気的絶縁層及び配線パターンを一体に絞り加工する上
記の方法においては、電気的絶縁層に用いる樹脂は、硬
く形成すると絞り加工において亀裂を生じて絶縁性が劣
化し、絞り加工における変形に耐えるため混合物を加え
て柔軟性をもたせるとＴｇ点が低くなってボンディング
に支障があるので、半導体パッケージには不向きであ
る。また、配線パターンは、絞り加工において断線する
ことを防ぐためには絞りを浅くする必要があるので、ボ
ンディングの距離が長くなると共に、パッケージ外形寸
法が大きくなってしまう。また、半導体素子を保護する
封止用樹脂の流止めのために複数段の絞り加工をする場
合では、絞り金型の製作コストが高くなり、パッケージ
のコストダウンを阻害する要因となる。本発明はこのよ
うな問題点を鑑みてなされ、金属板を絞り加工して成る
半導体パッケージにおいて、電気的絶縁層には絞り加工
における変形に耐える好適な樹脂を用い、絞り加工は半
導体素子を搭載する収容凹部の形成のための１段絞りと
して、半導体素子を保護するための封止用樹脂の流止枠
を形成し、配線パターンは前記収容凹部の周囲の外部接
続端子を接合するための実装面と同一面に形成すること
により、金属基板の有する高い熱放散性、電気特性を確
保して、絶縁の信頼性、接続の信頼性に優れた半導体パ
ッケージを低コストにて提供することを目的とする。
電気的絶縁層及び配線パターンを一体に絞り加工する上
記の方法においては、電気的絶縁層に用いる樹脂は、硬
く形成すると絞り加工において亀裂を生じて絶縁性が劣
化し、絞り加工における変形に耐えるため混合物を加え
て柔軟性をもたせるとＴｇ点が低くなってボンディング
に支障があるので、半導体パッケージには不向きであ
る。また、配線パターンは、絞り加工において断線する
ことを防ぐためには絞りを浅くする必要があるので、ボ
ンディングの距離が長くなると共に、パッケージ外形寸
法が大きくなってしまう。また、半導体素子を保護する
封止用樹脂の流止めのために複数段の絞り加工をする場
合では、絞り金型の製作コストが高くなり、パッケージ
のコストダウンを阻害する要因となる。本発明はこのよ
うな問題点を鑑みてなされ、金属板を絞り加工して成る
半導体パッケージにおいて、電気的絶縁層には絞り加工
における変形に耐える好適な樹脂を用い、絞り加工は半
導体素子を搭載する収容凹部の形成のための１段絞りと
して、半導体素子を保護するための封止用樹脂の流止枠
を形成し、配線パターンは前記収容凹部の周囲の外部接
続端子を接合するための実装面と同一面に形成すること
により、金属基板の有する高い熱放散性、電気特性を確
保して、絶縁の信頼性、接続の信頼性に優れた半導体パ
ッケージを低コストにて提供することを目的とする。
【０００４】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明のパッケージは次の構成を備える。すなわ
ち、金属板を絞り加工して成る半導体パッケージにおい
て、電気的絶縁層には絞り加工における変形に耐える好
適な樹脂を用い、絞り加工は半導体素子を搭載する収容
凹部の形成のための１段絞りとして、半導体素子を保護
するための封止用樹脂の流止枠を形成し、配線パターン
は前記収容凹部の周囲の外部接続端子を接合するための
実装面と同一面に形成することを特徴とする。
めに、本発明のパッケージは次の構成を備える。すなわ
ち、金属板を絞り加工して成る半導体パッケージにおい
て、電気的絶縁層には絞り加工における変形に耐える好
適な樹脂を用い、絞り加工は半導体素子を搭載する収容
凹部の形成のための１段絞りとして、半導体素子を保護
するための封止用樹脂の流止枠を形成し、配線パターン
は前記収容凹部の周囲の外部接続端子を接合するための
実装面と同一面に形成することを特徴とする。
【０００５】
【作用】本発明によれば、金属板を絞り加工して成る半
導体パッケージにおいて、電気的絶縁層には絞り加工に
おける変形に耐える好適な樹脂を用い、絞り加工は半導
体素子を搭載する収容凹部の形成のための１段絞りとし
て、半導体素子を保護するための封止用樹脂の流止枠を
形成し、配線パターンは前記収容凹部の周囲の外部接続
端子を接合するための実装面と同一面に形成することに
より、金属基板の有する高い熱放散性、電気特性を確保
して、絶縁の信頼性および接続の信頼性に優れた半導体
パッケージを低コストにて提供することを可能とする。
導体パッケージにおいて、電気的絶縁層には絞り加工に
おける変形に耐える好適な樹脂を用い、絞り加工は半導
体素子を搭載する収容凹部の形成のための１段絞りとし
て、半導体素子を保護するための封止用樹脂の流止枠を
形成し、配線パターンは前記収容凹部の周囲の外部接続
端子を接合するための実装面と同一面に形成することに
より、金属基板の有する高い熱放散性、電気特性を確保
して、絶縁の信頼性および接続の信頼性に優れた半導体
パッケージを低コストにて提供することを可能とする。
【０００６】
【実施例】以下、本発明の好適な実施例について、外部
接続端子としてハンダボールを接合するタイプの半導体
パッケージによって説明する。図１は、本発明に係る単
層配線パターンの半導体パッケージの実施例を示した説
明図である。図１（ａ）はパッケージの基板として使用
する金属板１０を示す。金属板１０は後工程で絞り加工
を施すから、この絞り加工の際にできるだけ変形が生じ
ないように５％程度以上の伸び率が容易に確保できる材
料が好適である。本実施例では０．４ｍｍ厚の銅板を使
用した。金属板１０は、電気的絶縁層との密着性を向上
させるため、電気的絶縁層を形成する面に化学処理等の
下地処理１５を施す。図１（ｂ）は下地処理を施した金
属板１０に電気的絶縁層２０を被着形成した状態を示
す。電気的絶縁層２０には、はんだ付け工程における２
６０℃以上の耐熱性と、ボンディング工程において軟化
しないためのＴｇ値１４０℃以上が必要とされ、また、
後工程で無電解金メッキを施すので耐薬品性も必要とさ
れ、さらに所定の湿度環境下で所要の絶縁性を有するた
めに耐湿性も要求される。電気的絶縁層２０の厚さは２
０μｍ程度であっても十分な電気的絶縁性が得られる。
本実施例では、熱可塑性ポリ・エーテル・エーテル・ケ
トン（以下、ＰＥＥＫ）樹脂をフィルム状にして被着し
たが、液状の樹脂を塗布する方法でもよい。図１（ｃ）
は電気的絶縁層２０に配線パターンを形成するための銅
箔３０を被着した状態を示す。電気特性を有するもので
あれば銅箔以外の金属箔を使用することも可能である。
本実施例では１８〜３５μｍの銅箔を使用した。図１
（ｄ）は所要の配線パターン４０を形成した状態を示
す。本実施例は通常のパターン形成方法を適用し、銅箔
３０をエッチングして配線パターン４０を形成した。配
線パターンの所要の部位に穴明してスルーホールメッキ
を施しスルーホール３５を形成して金属板１０に導通さ
せて、金属板１０をグランド層とすることもできる。図
１（ｅ）は、無電解金メッキを施す部位以外を被覆した
金メッキレジスト層５０を形成し、さらに封止用樹脂の
流止枠６５を形成した状態を示す。この金メッキレジス
ト層５０も電気的絶縁層２０と同様の要求特性を満たす
必要があるので、熱可塑性ＰＥＥＫ樹脂を用いて金メッ
キレジスト層５０を形成することは好適である。封止用
樹脂の流止枠６５は、通常のスクリーン印刷によって形
成できる。図１（ｆ）は、インナーリード４５、接続パ
ッド４６等の配線パターンの所要の部位に無電解金メッ
キを施した、半導体パッケージの断面図である。マスク
を用いて、インナーリード４５のみに無電解金メッキを
厚付けすることも可能である。図１（ｇ）は、プレス加
工機を用いて金属板１０に絞り加工を施し、半導体素子
を搭載する収容凹部１０ａ、外部接続端子を取り付ける
実装面１０ｃを成形した状態を示す。このとき、収容凹
部１０ａと段差面１０ｂとの接続部分に配線パターンは
形成されていないので段差面ｂの傾斜を急角度にしてボ
ンディング距離を短くすることができる。その後、ワイ
ヤーボンディング等を行って半導体チップを搭載後、封
止用樹脂を施し、ソルダーボールを取り付けてパッケー
ジ組み立てを完成する。図４は、本発明に係る半導体パ
ッケージによる半導体装置の断面図である。
接続端子としてハンダボールを接合するタイプの半導体
パッケージによって説明する。図１は、本発明に係る単
層配線パターンの半導体パッケージの実施例を示した説
明図である。図１（ａ）はパッケージの基板として使用
する金属板１０を示す。金属板１０は後工程で絞り加工
を施すから、この絞り加工の際にできるだけ変形が生じ
ないように５％程度以上の伸び率が容易に確保できる材
料が好適である。本実施例では０．４ｍｍ厚の銅板を使
用した。金属板１０は、電気的絶縁層との密着性を向上
させるため、電気的絶縁層を形成する面に化学処理等の
下地処理１５を施す。図１（ｂ）は下地処理を施した金
属板１０に電気的絶縁層２０を被着形成した状態を示
す。電気的絶縁層２０には、はんだ付け工程における２
６０℃以上の耐熱性と、ボンディング工程において軟化
しないためのＴｇ値１４０℃以上が必要とされ、また、
後工程で無電解金メッキを施すので耐薬品性も必要とさ
れ、さらに所定の湿度環境下で所要の絶縁性を有するた
めに耐湿性も要求される。電気的絶縁層２０の厚さは２
０μｍ程度であっても十分な電気的絶縁性が得られる。
本実施例では、熱可塑性ポリ・エーテル・エーテル・ケ
トン（以下、ＰＥＥＫ）樹脂をフィルム状にして被着し
たが、液状の樹脂を塗布する方法でもよい。図１（ｃ）
は電気的絶縁層２０に配線パターンを形成するための銅
箔３０を被着した状態を示す。電気特性を有するもので
あれば銅箔以外の金属箔を使用することも可能である。
本実施例では１８〜３５μｍの銅箔を使用した。図１
（ｄ）は所要の配線パターン４０を形成した状態を示
す。本実施例は通常のパターン形成方法を適用し、銅箔
３０をエッチングして配線パターン４０を形成した。配
線パターンの所要の部位に穴明してスルーホールメッキ
を施しスルーホール３５を形成して金属板１０に導通さ
せて、金属板１０をグランド層とすることもできる。図
１（ｅ）は、無電解金メッキを施す部位以外を被覆した
金メッキレジスト層５０を形成し、さらに封止用樹脂の
流止枠６５を形成した状態を示す。この金メッキレジス
ト層５０も電気的絶縁層２０と同様の要求特性を満たす
必要があるので、熱可塑性ＰＥＥＫ樹脂を用いて金メッ
キレジスト層５０を形成することは好適である。封止用
樹脂の流止枠６５は、通常のスクリーン印刷によって形
成できる。図１（ｆ）は、インナーリード４５、接続パ
ッド４６等の配線パターンの所要の部位に無電解金メッ
キを施した、半導体パッケージの断面図である。マスク
を用いて、インナーリード４５のみに無電解金メッキを
厚付けすることも可能である。図１（ｇ）は、プレス加
工機を用いて金属板１０に絞り加工を施し、半導体素子
を搭載する収容凹部１０ａ、外部接続端子を取り付ける
実装面１０ｃを成形した状態を示す。このとき、収容凹
部１０ａと段差面１０ｂとの接続部分に配線パターンは
形成されていないので段差面ｂの傾斜を急角度にしてボ
ンディング距離を短くすることができる。その後、ワイ
ヤーボンディング等を行って半導体チップを搭載後、封
止用樹脂を施し、ソルダーボールを取り付けてパッケー
ジ組み立てを完成する。図４は、本発明に係る半導体パ
ッケージによる半導体装置の断面図である。
【０００７】図２は、本発明の多層配線パターンを形成
する実施例を示す説明図である。尚図２では多層形成す
る特徴的部分のみを示す。図２（ａ）は金属板１０に前
述した熱可塑性ＰＥＥＫ樹脂を用いた電気的絶縁層２０
を介して銅箔３０を被着形成した状態を示す。図２
（ｂ）は、金属板１０と所要の配線パターン４０とを電
気的に接続するため、銅箔３０をエッチングして所要の
部位に孔２０ａをあけた状態を示す。この孔２０ａは、
電気的絶縁層２０に層間接続用の接続孔７０を設けるた
めのものである。図２（ｃ）は、孔２０ａの部位にレー
ザー光を照射して、電気的絶縁層２０に接続孔７０を設
けた状態を示す。図２（ｄ）は、銅メッキによって接続
孔７０の内壁面に導電部８０を形成した状態を示す。こ
のとき、銅箔３０の表面にも銅メッキ層８５が形成され
る。図２（ｅ）は、銅箔３０および銅メッキ層８５をエ
ッチングして、電気的絶縁層２０に支持された所要の配
線パターン４０を形成した状態を示す。この配線パター
ン４０は導電部８０を介して金属板１０と電気的に接続
する。図２（ｆ）は、配線パターン４０の上層にさらに
配線パターンを形成するために、さらに電気的絶縁層２
０１および銅箔３０１を被着形成した状態を示す。図２
（ｇ）は、図２（ｆ）の状態から図２（ｂ）乃至図２
（ｅ）までの工程を実施した状態を示す。こうして次々
と電気的導通をとりながら配線パターンを多層形成する
ことができる。図３は、本発明の多層配線パターンを形
成する実施例の他の１例を示す説明図である。まず、図
２（ａ）乃至図２（ｂ）までの工程を所要の配線パター
ン層を多層に形成する。次に、一方の穴はドリル加工ま
たはレーザー光照射にて金属板１０に到達する穴明を施
し、他方の穴はレーザー光照射にて表面層から所要の電
気的導通を必要とする内層に到達する穴明を施す。その
後、銅メッキ層８５を形成して、所要の表面層の配線パ
ターンと金属板１０、および、所要の表面層の配線パタ
ーンと所要の内層の配線パターンを電気的に導通したも
のである。
する実施例を示す説明図である。尚図２では多層形成す
る特徴的部分のみを示す。図２（ａ）は金属板１０に前
述した熱可塑性ＰＥＥＫ樹脂を用いた電気的絶縁層２０
を介して銅箔３０を被着形成した状態を示す。図２
（ｂ）は、金属板１０と所要の配線パターン４０とを電
気的に接続するため、銅箔３０をエッチングして所要の
部位に孔２０ａをあけた状態を示す。この孔２０ａは、
電気的絶縁層２０に層間接続用の接続孔７０を設けるた
めのものである。図２（ｃ）は、孔２０ａの部位にレー
ザー光を照射して、電気的絶縁層２０に接続孔７０を設
けた状態を示す。図２（ｄ）は、銅メッキによって接続
孔７０の内壁面に導電部８０を形成した状態を示す。こ
のとき、銅箔３０の表面にも銅メッキ層８５が形成され
る。図２（ｅ）は、銅箔３０および銅メッキ層８５をエ
ッチングして、電気的絶縁層２０に支持された所要の配
線パターン４０を形成した状態を示す。この配線パター
ン４０は導電部８０を介して金属板１０と電気的に接続
する。図２（ｆ）は、配線パターン４０の上層にさらに
配線パターンを形成するために、さらに電気的絶縁層２
０１および銅箔３０１を被着形成した状態を示す。図２
（ｇ）は、図２（ｆ）の状態から図２（ｂ）乃至図２
（ｅ）までの工程を実施した状態を示す。こうして次々
と電気的導通をとりながら配線パターンを多層形成する
ことができる。図３は、本発明の多層配線パターンを形
成する実施例の他の１例を示す説明図である。まず、図
２（ａ）乃至図２（ｂ）までの工程を所要の配線パター
ン層を多層に形成する。次に、一方の穴はドリル加工ま
たはレーザー光照射にて金属板１０に到達する穴明を施
し、他方の穴はレーザー光照射にて表面層から所要の電
気的導通を必要とする内層に到達する穴明を施す。その
後、銅メッキ層８５を形成して、所要の表面層の配線パ
ターンと金属板１０、および、所要の表面層の配線パタ
ーンと所要の内層の配線パターンを電気的に導通したも
のである。
【０００８】
【発明の効果】本発明に係る半導体パッケージよれば、
金属板を絞り加工して成る半導体パッケージにおいて、
電気的絶縁層には絞り加工における変形に耐える好適な
樹脂を用い、絞り加工は半導体素子を搭載する収容凹部
の形成のための１段絞りとして半導体素子を保護するた
めの封止用樹脂の流止枠を形成し、配線パターンは前記
収容凹部の周囲の外部接続端子を接合するための実装面
と同一面に形成することにより、金属基板の有する高い
熱放散性、電気特性を確保して、絶縁の信頼性および接
続の信頼性に優れた半導体パッケージを、低コストにて
提供することができる。本発明が、ＣＯＢ、ＬＣＣ、Ｐ
ＧＡ、ＭＣＭ等の基板に広く応用することができること
は勿論である。
金属板を絞り加工して成る半導体パッケージにおいて、
電気的絶縁層には絞り加工における変形に耐える好適な
樹脂を用い、絞り加工は半導体素子を搭載する収容凹部
の形成のための１段絞りとして半導体素子を保護するた
めの封止用樹脂の流止枠を形成し、配線パターンは前記
収容凹部の周囲の外部接続端子を接合するための実装面
と同一面に形成することにより、金属基板の有する高い
熱放散性、電気特性を確保して、絶縁の信頼性および接
続の信頼性に優れた半導体パッケージを、低コストにて
提供することができる。本発明が、ＣＯＢ、ＬＣＣ、Ｐ
ＧＡ、ＭＣＭ等の基板に広く応用することができること
は勿論である。
【図１】本発明に係る半導体パッケージの単層配線パタ
ーンの実施例を示す説明図。
ーンの実施例を示す説明図。
【図２】本発明に係る半導体パッケージの多層配線パタ
ーンの実施例を示す説明図。
ーンの実施例を示す説明図。
【図３】本発明に係る半導体パッケージの多層配線パタ
ーンの実施例の他の１例を示す説明図。
ーンの実施例の他の１例を示す説明図。
【図４】本発明に係る半導体パッケージによる半導体装
置の断面図。
置の断面図。
１０ 金属板 ２０ 電気的絶縁層 ３０ 銅箔 ３５ スルーホール ４０ 配線パターン ４５ インナーリード ４６ 接続パッド ５０ 金メッキレジスト層 ６０ ニッケル・金めっき ６５ 封止用樹脂の流止枠 ７０ 接続孔 ８０ 導電部 ８５ 銅メッキ層 １００ 半導体素子 １１０ ボンディング・ワイヤー １２０ 封止用樹脂 １３０ ハンダボール ２０１ 電気的絶縁層 ３０１ 銅箔 ４０１ 配線パターン ８０１ 導電部
Claims (4)
- 【請求項１】金属板をパッケージの基板として使用し、
前記基板の片面もしくは両面に電気的絶縁層を被着形成
し、前記基板の片面上に半導体素子と外部接続端子とを
接続する配線パターンが前記電気的絶縁層を介して被着
形成され、前記基板を絞り加工することにより、半導体
素子を搭載する収容凹部と、該収容凹部の周囲の外部接
続端子を接合するための実装面とを形成する半導体パッ
ケージ。 - 【請求項２】前記金属板と前記配線パターンとを電気的
導通させた、請求項１記載の半導体パッケージ。 - 【請求項３】半導体素子を保護するための封止用樹脂の
流止枠を有する、請求項１または２記載の半導体パッケ
ージ。 - 【請求項４】前記配線パターンが電気的絶縁層を介して
複数層に形成され、所要層間を電気的導通させた、請求
項１、２または３記載の半導体パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16783297A JPH10321761A (ja) | 1997-05-20 | 1997-05-20 | 半導体パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16783297A JPH10321761A (ja) | 1997-05-20 | 1997-05-20 | 半導体パッケージ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10321761A true JPH10321761A (ja) | 1998-12-04 |
Family
ID=15856923
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16783297A Pending JPH10321761A (ja) | 1997-05-20 | 1997-05-20 | 半導体パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10321761A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002057243A (ja) * | 2000-08-09 | 2002-02-22 | Dainippon Printing Co Ltd | 半導体チップ搭載用基板とその製造方法、および半導体装置 |
-
1997
- 1997-05-20 JP JP16783297A patent/JPH10321761A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002057243A (ja) * | 2000-08-09 | 2002-02-22 | Dainippon Printing Co Ltd | 半導体チップ搭載用基板とその製造方法、および半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100537972B1 (ko) | 집적 회로 패키지용 칩 스케일 볼 그리드 어레이 | |
| US6291271B1 (en) | Method of making semiconductor chip package | |
| US5874784A (en) | Semiconductor device having external connection terminals provided on an interconnection plate and fabrication process therefor | |
| US6395582B1 (en) | Methods for forming ground vias in semiconductor packages | |
| US6594891B1 (en) | Process for forming multi-layer electronic structures | |
| US5147210A (en) | Polymer film interconnect | |
| US20010049156A1 (en) | Low-pin-count chip package and manufacturing method thereof | |
| JP2003522401A (ja) | 積層型集積回路パッケージ | |
| WO2001026147A1 (en) | Semiconductor device, method of manufacture thereof, circuit board, and electronic device | |
| KR20000057332A (ko) | 집적 회로 패키지를 위한 칩 규모 볼 그리드 어레이 | |
| US20030127725A1 (en) | Metal wiring board, semiconductor device, and method for manufacturing the same | |
| US6271057B1 (en) | Method of making semiconductor chip package | |
| KR20050033821A (ko) | 반도체장치 및 그 제조 방법 | |
| JPH07106509A (ja) | 多層構造半導体装置 | |
| JPH11163024A (ja) | 半導体装置とこれを組み立てるためのリードフレーム、及び半導体装置の製造方法 | |
| US10356911B2 (en) | Electronic device module and method of manufacturing the same | |
| JPH10335528A (ja) | 半導体パッケージおよび半導体パッケージの製造方法 | |
| CN101958292B (zh) | 印刷电路板、封装件及其制造方法 | |
| JP2003224228A (ja) | 半導体装置用パッケージ並びに半導体装置及びその製造方法 | |
| JP3293202B2 (ja) | 半導体装置及びその製造方法 | |
| JPH10321761A (ja) | 半導体パッケージ | |
| JP2009152372A (ja) | プリント基板、半導体装置、及びこれらの製造方法 | |
| JP3337911B2 (ja) | 半導体装置及びその製造方法 | |
| JPH09307019A (ja) | 半導体パッケージの製造方法及び半導体パッケージ | |
| JPS58134450A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040519 |
|
| A977 | Report on retrieval |
Effective date: 20051108 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051213 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060829 |