JPH10322143A - Ａｃ結合回路 - Google Patents
Ａｃ結合回路Info
- Publication number
- JPH10322143A JPH10322143A JP9130838A JP13083897A JPH10322143A JP H10322143 A JPH10322143 A JP H10322143A JP 9130838 A JP9130838 A JP 9130838A JP 13083897 A JP13083897 A JP 13083897A JP H10322143 A JPH10322143 A JP H10322143A
- Authority
- JP
- Japan
- Prior art keywords
- differential
- circuit
- input
- terminal
- transconductance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】
【課題】 ＡＣ結合コンデンサを内蔵でき、動作点のバ
イアスを設定できるＡＣ結合回路を提供する。 【解決手段】 トランスコンダクタンス回路Ｇｍ１〜Ｇ
ｍ３と定ゲインアンプｋ１，ｋ２とコンデンサＣ１，Ｃ
２を構成要素としてこれを組み合わせて全差動型にて構
成することにより、ＡＣ結合容量をＩＣに内蔵できる。
さらに、同相負帰還にすることにより、動作点のバイア
ス設定やＤＣオフセットを補正することができる。
イアスを設定できるＡＣ結合回路を提供する。 【解決手段】 トランスコンダクタンス回路Ｇｍ１〜Ｇ
ｍ３と定ゲインアンプｋ１，ｋ２とコンデンサＣ１，Ｃ
２を構成要素としてこれを組み合わせて全差動型にて構
成することにより、ＡＣ結合容量をＩＣに内蔵できる。
さらに、同相負帰還にすることにより、動作点のバイア
ス設定やＤＣオフセットを補正することができる。
Description
【０００１】
【発明の属する技術分野】この発明は、ＭＯＳ型半導体
集積回路において、アナログ信号処理を行う場合の基本
となるＡＣ結合回路に関する。
集積回路において、アナログ信号処理を行う場合の基本
となるＡＣ結合回路に関する。
【０００２】
【従来の技術】近年、デジタル機器の増大とデジタル信
号処理技術の進歩によって、デジタル信号処理に適した
ＣＭＯＳ集積回路が半導体市場の大部分を占めるように
なってきている。
号処理技術の進歩によって、デジタル信号処理に適した
ＣＭＯＳ集積回路が半導体市場の大部分を占めるように
なってきている。
【０００３】ところが、映像や音声は入出力がアナログ
であるため、アナログで処理する方が簡単であったり、
デジタルで処理するにしてもＡ／Ｄ、Ｄ／Ａ変換やその
前後のフィルタ処理およびクロック発生のための発振器
などにアナログ回路が必要である。
であるため、アナログで処理する方が簡単であったり、
デジタルで処理するにしてもＡ／Ｄ、Ｄ／Ａ変換やその
前後のフィルタ処理およびクロック発生のための発振器
などにアナログ回路が必要である。
【０００４】アナログ回路にはバイポーラが向いてお
り、ＣＭＯＳはアナログスイッチやサンプルホールドな
どの一部の回路を除いては不向きとされてきた。しか
し、バイポーラやＢｉＣＭＯＳプロセスはややコスト高
になる上、ＣＭＯＳでのデジタルアナログ混載による１
チップ化という要求が強く、ＣＭＯＳでアナログ信号処
理を行うための回路開発が盛んになってきている。基本
回路である図７の差動アンプをＣＭＯＳで実現した回路
の一例を図８に示す。
り、ＣＭＯＳはアナログスイッチやサンプルホールドな
どの一部の回路を除いては不向きとされてきた。しか
し、バイポーラやＢｉＣＭＯＳプロセスはややコスト高
になる上、ＣＭＯＳでのデジタルアナログ混載による１
チップ化という要求が強く、ＣＭＯＳでアナログ信号処
理を行うための回路開発が盛んになってきている。基本
回路である図７の差動アンプをＣＭＯＳで実現した回路
の一例を図８に示す。
【０００５】図７の負荷側のトランスコンダクタンス回
路Ｇｍ２は入出力を直接接続しているので、ドレイン・
ソース接続のトランジスタに他ならない。すなわち、Ｍ
ＯＳトランジスタを負荷とした１対のソース接地アンプ
で構成している。（Ｖin）ＤＣ＝（Ｖout ）ＤＣである
場合には、Ｍ１〜Ｍ４の各トランジスタは全て同じゲー
トバイアスで動作するので、動作電流は各素子のＷ／Ｌ
比に比例する。
路Ｇｍ２は入出力を直接接続しているので、ドレイン・
ソース接続のトランジスタに他ならない。すなわち、Ｍ
ＯＳトランジスタを負荷とした１対のソース接地アンプ
で構成している。（Ｖin）ＤＣ＝（Ｖout ）ＤＣである
場合には、Ｍ１〜Ｍ４の各トランジスタは全て同じゲー
トバイアスで動作するので、動作電流は各素子のＷ／Ｌ
比に比例する。
【０００６】図８では入力側のトランジスタＭ１が出力
側のトランジスタＭ４のｎ倍にとっているので、ＮＭＯ
Ｓ電流源で与えている電流はｎ：１に配分されて流れる
ことになる。よって、トランジスタＭ１はトランジスタ
Ｍ４に対して、動作電流はｎ：１となりＧｍの比もｎ：
１となり、従って、図７の回路のゲインは、Ｇｍ１／Ｇ
ｍ２＝ｎとなり、高ゲインアンプを作ることができる。
側のトランジスタＭ４のｎ倍にとっているので、ＮＭＯ
Ｓ電流源で与えている電流はｎ：１に配分されて流れる
ことになる。よって、トランジスタＭ１はトランジスタ
Ｍ４に対して、動作電流はｎ：１となりＧｍの比もｎ：
１となり、従って、図７の回路のゲインは、Ｇｍ１／Ｇ
ｍ２＝ｎとなり、高ゲインアンプを作ることができる。
【０００７】しかし、入出力のＤＣ値が一定でない場合
には、出力信号に２次の同相リップルが乗り、次段の処
理が理想的に行われなくなり信号の品位の劣化を招いて
しまう。さらに、同相信号を制御するためには差動信号
のＤＣ抽出が必要であるが、バイポーラの場合のように
差動出力信号に対し２本の同じ抵抗で中点電圧を検出
し、そのＤＣ電圧を目標電圧と比較してＤＣフィードバ
ックをかけるという方法はＣＭＯＳでは適さない。
には、出力信号に２次の同相リップルが乗り、次段の処
理が理想的に行われなくなり信号の品位の劣化を招いて
しまう。さらに、同相信号を制御するためには差動信号
のＤＣ抽出が必要であるが、バイポーラの場合のように
差動出力信号に対し２本の同じ抵抗で中点電圧を検出
し、そのＤＣ電圧を目標電圧と比較してＤＣフィードバ
ックをかけるという方法はＣＭＯＳでは適さない。
【０００８】また、ＣＭＯＳはオフセット電圧が生じや
すく、そのためＡＣ結合が多く必要になるが、通過信号
帯域を広くするためには、図７におけるコンデンサまた
は抵抗を大きくする必要がある。しかし、バイアス抵抗
が大きくなればオフセット電圧などの影響が大きくな
り、コンデンサが大きくなればＩＣの内蔵が難しくな
る、という問題がある。
すく、そのためＡＣ結合が多く必要になるが、通過信号
帯域を広くするためには、図７におけるコンデンサまた
は抵抗を大きくする必要がある。しかし、バイアス抵抗
が大きくなればオフセット電圧などの影響が大きくな
り、コンデンサが大きくなればＩＣの内蔵が難しくな
る、という問題がある。
【０００９】
【発明が解決しようとする課題】上記したように、ＣＭ
ＯＳにより回路を設計するにはＡＣ結合は不可欠である
が、このＡＣ結合に用いるコンデンサが大きくなりＩＣ
内蔵が難しい。また、バイアス電圧を制御するためには
従来のバイポーラで使われていた、差動出力信号に対し
２本の同じ抵抗で中点電圧を検出する、という方法は使
えない。
ＯＳにより回路を設計するにはＡＣ結合は不可欠である
が、このＡＣ結合に用いるコンデンサが大きくなりＩＣ
内蔵が難しい。また、バイアス電圧を制御するためには
従来のバイポーラで使われていた、差動出力信号に対し
２本の同じ抵抗で中点電圧を検出する、という方法は使
えない。
【００１０】この発明の目的は、ＡＣ結合コンデンサを
内蔵でき、動作点のバイアスを設定できるＡＣ結合回路
を提供することにある。
内蔵でき、動作点のバイアスを設定できるＡＣ結合回路
を提供することにある。
【００１１】
【課題を解決するための手段】上記した課題を解決する
ためにこの発明においては、１対の差動入力端子と１対
の差動出力端子を持ち同相入力電圧に対しては高い反転
ゲインを有し差動入力電圧に対してはあるトランスコン
ダクタンスで電流出力するトランスコンダクタンス回路
と、１対の差動入力端子と１対の差動出力端子を持ち差
動入力に対してはあるゲインで出力し同相入力に対して
は前記ゲインと同程度の反転ゲインを有する定ゲインア
ンプと、前記トランスコンダクタンス回路の差動出力端
子に接続されるコンデンサとを構成要素とし、これらを
組み合わせて相互に結線することにより、全差動ＡＣ結
合回路を構成する。このようなＡＣ結合回路を構成する
前記トランスコンダクタンス回路と前記定ゲインアンプ
は電界効果トランジスタで構成する。
ためにこの発明においては、１対の差動入力端子と１対
の差動出力端子を持ち同相入力電圧に対しては高い反転
ゲインを有し差動入力電圧に対してはあるトランスコン
ダクタンスで電流出力するトランスコンダクタンス回路
と、１対の差動入力端子と１対の差動出力端子を持ち差
動入力に対してはあるゲインで出力し同相入力に対して
は前記ゲインと同程度の反転ゲインを有する定ゲインア
ンプと、前記トランスコンダクタンス回路の差動出力端
子に接続されるコンデンサとを構成要素とし、これらを
組み合わせて相互に結線することにより、全差動ＡＣ結
合回路を構成する。このようなＡＣ結合回路を構成する
前記トランスコンダクタンス回路と前記定ゲインアンプ
は電界効果トランジスタで構成する。
【００１２】また、前記トランスコンダクタンス回路は
１対の電界効果トランジスタで構成し、前記対になった
電界効果トランジスタのソースは共通の定電圧端子に接
続し、対のゲート端子を前記トランスコンダクタンス回
路の入力端子対とし、対のドレイン端子を出力端子対と
し、前記定ゲインアンプは２対の電界効果トランジスタ
で構成し、入力側の電界効果トランジスタ対のソースは
前記定電圧端子に共通に接続し、対のゲート端子を入力
端子対とし、対のドレイン端子を出力側の電界効果トラ
ンジスタ対のソース端子にそれぞれ接続してこれらを出
力端子対とし、出力側の電界効果トランジスタ対のゲー
ト端子対とドレイン端子対はそれぞれ別々の定電圧端子
に共通に接続する。このような回路構成で前記ＡＣ結合
回路のバイアス点における入力インピーダンスを高く
し、前記コンデンサを小さくすることができる。
１対の電界効果トランジスタで構成し、前記対になった
電界効果トランジスタのソースは共通の定電圧端子に接
続し、対のゲート端子を前記トランスコンダクタンス回
路の入力端子対とし、対のドレイン端子を出力端子対と
し、前記定ゲインアンプは２対の電界効果トランジスタ
で構成し、入力側の電界効果トランジスタ対のソースは
前記定電圧端子に共通に接続し、対のゲート端子を入力
端子対とし、対のドレイン端子を出力側の電界効果トラ
ンジスタ対のソース端子にそれぞれ接続してこれらを出
力端子対とし、出力側の電界効果トランジスタ対のゲー
ト端子対とドレイン端子対はそれぞれ別々の定電圧端子
に共通に接続する。このような回路構成で前記ＡＣ結合
回路のバイアス点における入力インピーダンスを高く
し、前記コンデンサを小さくすることができる。
【００１３】さらに、前記ＡＣ結合回路を構成する回路
網において、あるノードから出発し前記トランスコンダ
クタンス回路または前記定ゲインアンプの入力から入り
出力に出るという手順を順番に繰り返し一巡して元のノ
ードに戻るようなループが存在し、前記回路網に存在す
るいかなるループにおいても、経由するトランスコンダ
クタンス回路と定ゲインアンプの総和が奇数であるよう
にする。
網において、あるノードから出発し前記トランスコンダ
クタンス回路または前記定ゲインアンプの入力から入り
出力に出るという手順を順番に繰り返し一巡して元のノ
ードに戻るようなループが存在し、前記回路網に存在す
るいかなるループにおいても、経由するトランスコンダ
クタンス回路と定ゲインアンプの総和が奇数であるよう
にする。
【００１４】この発明のＡＣ結合回路に用いるトランス
コンダクタンス回路は、電界効果トランジスタのソース
結合点を直接接地し、各ドレイン側にバイアス電流を流
してトランジスタをバイアスしている。これにより、差
動回路特有の「同相除去」を行わないようにし、トラン
スコンダクタンス回路は入力の同相電圧に対しても高い
ゲインで反転増幅することになる。この場合、帰還動作
に支配的な初段のトランスコンダクタンス回路の出力か
らの帰還ループで同相電圧が正帰還となってしまい、系
が不安定となり、発振したり動作点異常で全く動作しな
くなったりという状態に陥る。この帰還ループの反転回
数を３回あるいは奇数回にすることで同相帰還ループを
負帰還にしてこれを解決する。帰還ループの同相負帰還
動作で各電界効果トランジスタは、ドレイン側の電流源
で決まる電流値に自己バイアスされることになり、安定
したバイアスを得ることができる。
コンダクタンス回路は、電界効果トランジスタのソース
結合点を直接接地し、各ドレイン側にバイアス電流を流
してトランジスタをバイアスしている。これにより、差
動回路特有の「同相除去」を行わないようにし、トラン
スコンダクタンス回路は入力の同相電圧に対しても高い
ゲインで反転増幅することになる。この場合、帰還動作
に支配的な初段のトランスコンダクタンス回路の出力か
らの帰還ループで同相電圧が正帰還となってしまい、系
が不安定となり、発振したり動作点異常で全く動作しな
くなったりという状態に陥る。この帰還ループの反転回
数を３回あるいは奇数回にすることで同相帰還ループを
負帰還にしてこれを解決する。帰還ループの同相負帰還
動作で各電界効果トランジスタは、ドレイン側の電流源
で決まる電流値に自己バイアスされることになり、安定
したバイアスを得ることができる。
【００１５】
【発明の実施の形態】以下、この発明の実施の形態につ
いて、図面を参照しながら詳細に説明する。図１は、こ
の発明の基本概念について説明するための回路構成図で
ある。図１において、第１の回路１１は差動入力信号の
同相成分に依存した電流を出力し、また、第１の回路１
１または第２の回路１２のいずれか一方は入力の同相電
圧極性を反転させて出力する。このため、ループの同相
電圧伝播は一巡で負帰還になり、安定な自己バイアスを
つくることができる。ＡＣ結合容量Ｃ１，Ｃ２は、第２
の回路１２によりバイアスされているため、入力インピ
ーダンスは数ＭΩと大きく、小さなコンデンサでも低域
からの信号を通すことができる。
いて、図面を参照しながら詳細に説明する。図１は、こ
の発明の基本概念について説明するための回路構成図で
ある。図１において、第１の回路１１は差動入力信号の
同相成分に依存した電流を出力し、また、第１の回路１
１または第２の回路１２のいずれか一方は入力の同相電
圧極性を反転させて出力する。このため、ループの同相
電圧伝播は一巡で負帰還になり、安定な自己バイアスを
つくることができる。ＡＣ結合容量Ｃ１，Ｃ２は、第２
の回路１２によりバイアスされているため、入力インピ
ーダンスは数ＭΩと大きく、小さなコンデンサでも低域
からの信号を通すことができる。
【００１６】図２は、図１の第１および第２の回路１
１，１２を具体的にして示した、この発明の第１の実施
の形態について説明するための回路構成図である。図
中、台形で示した箱が１つの構成要素回路を表わし、Ｇ
ｍ１〜Ｇｍ３がトランスコンダクタンス回路を表わし、
ｋ１，ｋ２がゲイン１の定ゲインアンプを表わす。特徴
的なのは、各構成要素回路（Ｇｍ回路と定ゲインアン
プ）の入力と出力はともにすべて完全差動信号である全
差動型回路である点と、帰還ループ上のこれら構成要素
回路の個数が３個である点である。本来はＡＣ結合の帰
還に無関係な１倍の定ゲインアンプｋ１，ｋ２を入れる
ことによって個数を奇数の３個に増やしている。
１，１２を具体的にして示した、この発明の第１の実施
の形態について説明するための回路構成図である。図
中、台形で示した箱が１つの構成要素回路を表わし、Ｇ
ｍ１〜Ｇｍ３がトランスコンダクタンス回路を表わし、
ｋ１，ｋ２がゲイン１の定ゲインアンプを表わす。特徴
的なのは、各構成要素回路（Ｇｍ回路と定ゲインアン
プ）の入力と出力はともにすべて完全差動信号である全
差動型回路である点と、帰還ループ上のこれら構成要素
回路の個数が３個である点である。本来はＡＣ結合の帰
還に無関係な１倍の定ゲインアンプｋ１，ｋ２を入れる
ことによって個数を奇数の３個に増やしている。
【００１７】こうすることにより、各構成要素回路はあ
とで述べるように同相電圧に対しては反転して出力する
極性になるので、この帰還ループは同相電圧に対し負帰
還となり、自身でフィードバックがかかるため、専用の
ＤＣフィードバック（コモンモードフィードバック）回
路を必要としないで動作点を定めることができる。この
点がこの発明のＡＣ結合回路のポイントである。トラン
スコンダクタンス回路Ｇｍ３によりバイアスを設定し、
定ゲインアンプｋ１，ｋ２により差動電流を電流加算し
てＤＣ抽出を行い、これを入力側に帰還して入力のＤＣ
電圧を制御することにより、同相負帰還ループを構成し
ている。
とで述べるように同相電圧に対しては反転して出力する
極性になるので、この帰還ループは同相電圧に対し負帰
還となり、自身でフィードバックがかかるため、専用の
ＤＣフィードバック（コモンモードフィードバック）回
路を必要としないで動作点を定めることができる。この
点がこの発明のＡＣ結合回路のポイントである。トラン
スコンダクタンス回路Ｇｍ３によりバイアスを設定し、
定ゲインアンプｋ１，ｋ２により差動電流を電流加算し
てＤＣ抽出を行い、これを入力側に帰還して入力のＤＣ
電圧を制御することにより、同相負帰還ループを構成し
ている。
【００１８】トランスコンダクタンス回路Ｇｍ１〜Ｇｍ
３は、具体的にはそれぞれ図３に示す回路で構成する。
すなわち、各トランスコンダクタンス回路Ｇｍ１＋，−
〜Ｇｍ３＋，−は、それぞれソースを直接電源に接続し
たソース結合の差動ＭＯＳトランジスタＭ１，Ｍ２で構
成し、ゲートには前段の差動信号を入力する。このよう
な２つのトランスコンダクタンス回路の極性の同じドレ
イン端子同士を結線し、正負の出力端子にコンデンサＣ
ｎをつなぎ、この両端子を差動出力端子とする。この両
端子はそれぞれ電流源でバイアスしておく。
３は、具体的にはそれぞれ図３に示す回路で構成する。
すなわち、各トランスコンダクタンス回路Ｇｍ１＋，−
〜Ｇｍ３＋，−は、それぞれソースを直接電源に接続し
たソース結合の差動ＭＯＳトランジスタＭ１，Ｍ２で構
成し、ゲートには前段の差動信号を入力する。このよう
な２つのトランスコンダクタンス回路の極性の同じドレ
イン端子同士を結線し、正負の出力端子にコンデンサＣ
ｎをつなぎ、この両端子を差動出力端子とする。この両
端子はそれぞれ電流源でバイアスしておく。
【００１９】この回路の動作を調べるためトランジスタ
Ｍ１とＭ２による電圧電流変換特性を計算する。ここ
で、入力信号は完全差動信号であることを前提とし、両
トランジスタは同じ特性でありともに飽和モード領域に
バイアスされていると仮定する。出力抵抗と基板バイア
ス効果を無視すれば、トランジスタＭ１，Ｍ２のドレイ
ン電流は次のように表わされる。
Ｍ１とＭ２による電圧電流変換特性を計算する。ここ
で、入力信号は完全差動信号であることを前提とし、両
トランジスタは同じ特性でありともに飽和モード領域に
バイアスされていると仮定する。出力抵抗と基板バイア
ス効果を無視すれば、トランジスタＭ１，Ｍ２のドレイ
ン電流は次のように表わされる。
【００２０】 Ｍ１：Ｉ１＝（ｋ１／２）（ＶGS１−Ｖth１）2 … （１） Ｍ２：Ｉ２＝（ｋ１／２）（ＶGS２−Ｖth１）2 … （２） ただし、ｋ＝μＣoxＷ／Ｌ＝μ（εox／ｔox）Ｗ／Ｌ
で、μはデバイスでの電子移動度、εoxはゲート酸化膜
誘電率、ｔoxはゲート酸化膜圧、Ｗはゲート幅、Ｌはゲ
ート長である。Ｍ１とＭ２のドレイン電流の差電流を出
力とすると、出力Ｉ１−Ｉ２は（１）−（２）より、 Ｉ１−Ｉ２＝（ｋ１／２)(ＶGS１＋ＶGS２−２Ｖth１)(ＶGS１−ＶGS２） ＝（ｋ１／２)(ＶGS１＋ＶGS２−２Ｖth１) Ｖin 入力信号の電源に対する直流電圧をＶB とすると、入力
は完全差動信号であり、今回はトランジスタＭ１とＭ２
のソース端子が電源Ｖccに接続されていて固定だから、
ＶGS１＋ＶGS２＝２ＶB ということになる。従って、 Ｉ１−Ｉ２＝ｋ１（ＶB −Ｖth１）Ｖin … （３） となり、この回路の差動入力電圧から差動出力電流まで
のトランスコンダクタンスは、 Ｇｍ＝Ｉouｔ／Ｖin＝（Ｉ１−Ｉ２）／Ｖin ＝ｋ１（ＶB −Ｖth１） … （４） と表わすことができる。（４）式は入力信号Ｖinに依存
した項を含まず、２次ひずみの原因となる「Ｖin２」の
項も含まない。素子ペア（Ｍ１＝Ｍ２）が完全にとれて
いれば、トランスコンダクタンスＧｍは理想的には主に
素子のＷ／Ｌ比で決まる。従って、出力を差動で取り出
す限りにおいては、トランスコンダクタンス値は入力に
依存することなく一定である。また、Ｖth１のばらつき
は入力のバイアス電圧ＶB を調整することによって調整
でき、さらにＶB によってGm値を積極的に変えることも
できることが（４）式からわかる。
で、μはデバイスでの電子移動度、εoxはゲート酸化膜
誘電率、ｔoxはゲート酸化膜圧、Ｗはゲート幅、Ｌはゲ
ート長である。Ｍ１とＭ２のドレイン電流の差電流を出
力とすると、出力Ｉ１−Ｉ２は（１）−（２）より、 Ｉ１−Ｉ２＝（ｋ１／２)(ＶGS１＋ＶGS２−２Ｖth１)(ＶGS１−ＶGS２） ＝（ｋ１／２)(ＶGS１＋ＶGS２−２Ｖth１) Ｖin 入力信号の電源に対する直流電圧をＶB とすると、入力
は完全差動信号であり、今回はトランジスタＭ１とＭ２
のソース端子が電源Ｖccに接続されていて固定だから、
ＶGS１＋ＶGS２＝２ＶB ということになる。従って、 Ｉ１−Ｉ２＝ｋ１（ＶB −Ｖth１）Ｖin … （３） となり、この回路の差動入力電圧から差動出力電流まで
のトランスコンダクタンスは、 Ｇｍ＝Ｉouｔ／Ｖin＝（Ｉ１−Ｉ２）／Ｖin ＝ｋ１（ＶB −Ｖth１） … （４） と表わすことができる。（４）式は入力信号Ｖinに依存
した項を含まず、２次ひずみの原因となる「Ｖin２」の
項も含まない。素子ペア（Ｍ１＝Ｍ２）が完全にとれて
いれば、トランスコンダクタンスＧｍは理想的には主に
素子のＷ／Ｌ比で決まる。従って、出力を差動で取り出
す限りにおいては、トランスコンダクタンス値は入力に
依存することなく一定である。また、Ｖth１のばらつき
は入力のバイアス電圧ＶB を調整することによって調整
でき、さらにＶB によってGm値を積極的に変えることも
できることが（４）式からわかる。
【００２１】このように、トランスコンダクタンス回路
としてソース接地型の全差動動作にすることによって、
ＣＭＯＳアナログ回路で発生しやすい２次ひずみ問題を
解決し、線形性のよいトランスコンダクタンス特性を提
供する。さらには差動のソース接続点に電流源を置く必
要がないためその電圧分だけ電源電圧を有効に使うこと
ができ、低電圧化に向くという利点もある。
としてソース接地型の全差動動作にすることによって、
ＣＭＯＳアナログ回路で発生しやすい２次ひずみ問題を
解決し、線形性のよいトランスコンダクタンス特性を提
供する。さらには差動のソース接続点に電流源を置く必
要がないためその電圧分だけ電源電圧を有効に使うこと
ができ、低電圧化に向くという利点もある。
【００２２】なお、図３の回路はＰＭＯＳを差動トラン
ジスタに用いた例で示したが、電源Ｖccと接地を逆にし
てＮＭＯＳを差動トランジスタに用いても全く同じよう
に回路が構成できる。
ジスタに用いた例で示したが、電源Ｖccと接地を逆にし
てＮＭＯＳを差動トランジスタに用いても全く同じよう
に回路が構成できる。
【００２３】図２の回路の定ゲインアンプｋ１，ｋ２
は、具体的には図４に示す回路で構成する。すなわち、
図３のトランスコンダクタンス回路を構成する差動ＭＯ
ＳトランジスタＭ１とＭ２の負荷として、ＭＯＳトラン
ジスタＭ３とＭ４を接続したものである。トランジスタ
Ｍ１，Ｍ２のゲートには前段の差動信号を入力する。
は、具体的には図４に示す回路で構成する。すなわち、
図３のトランスコンダクタンス回路を構成する差動ＭＯ
ＳトランジスタＭ１とＭ２の負荷として、ＭＯＳトラン
ジスタＭ３とＭ４を接続したものである。トランジスタ
Ｍ１，Ｍ２のゲートには前段の差動信号を入力する。
【００２４】この場合も先の計算と同様の前提条件でト
ランジスタＭ１とＭ２による電圧電流変換特性を計算す
るとＭ１の動作特性は（１）式と同じになり、Ｍ２の動
作特性は（２）式と同じになる。同様にトランジスタＭ
３とＭ４の動作特性（ドレイン電流）は次のように表わ
される。
ランジスタＭ１とＭ２による電圧電流変換特性を計算す
るとＭ１の動作特性は（１）式と同じになり、Ｍ２の動
作特性は（２）式と同じになる。同様にトランジスタＭ
３とＭ４の動作特性（ドレイン電流）は次のように表わ
される。
【００２５】 Ｍ３：Ｉ１＝（ｋ２／２）（ＶGS３−Ｖth２）2 … （５） Ｍ４：Ｉ２＝（ｋ２／２）（ＶGS４−Ｖth２）2 … （６） 以上、（１），（２），（５），（６）の各式を連立し
て解くと、差動入力電圧から差動出力電圧までのゲイン
は、 Ｖout ／Ｖin＝（ＶGS３−ＶGS４）／（ＶGS１−ＶGS２） ＝ｋ１／ｋ２ … （７） と求めることができる。これによると素子のペアマッチ
ング（Ｍ１＝Ｍ２，Ｍ３＝Ｍ４）が完全にとれていれ
ば、ゲインは理想的には素子の物理的形状Ｗ／Ｌ比だけ
で決まることになり、差動信号に対しては原理的にひず
みのない一定ゲインのアンプとなる。
て解くと、差動入力電圧から差動出力電圧までのゲイン
は、 Ｖout ／Ｖin＝（ＶGS３−ＶGS４）／（ＶGS１−ＶGS２） ＝ｋ１／ｋ２ … （７） と求めることができる。これによると素子のペアマッチ
ング（Ｍ１＝Ｍ２，Ｍ３＝Ｍ４）が完全にとれていれ
ば、ゲインは理想的には素子の物理的形状Ｗ／Ｌ比だけ
で決まることになり、差動信号に対しては原理的にひず
みのない一定ゲインのアンプとなる。
【００２６】一方、同相信号を考えるとソース接地アン
プなので、ゲインは差動信号に対するゲインと同程度で
あるが位相は反転する。すなわち差動信号に対しては次
段との接続の仕方で正相にも逆相にもなるが、同相信号
に対しては必ず逆相の反転アンプとなる。図２の回路で
はこのアンプの前後で同相信号が反転する。
プなので、ゲインは差動信号に対するゲインと同程度で
あるが位相は反転する。すなわち差動信号に対しては次
段との接続の仕方で正相にも逆相にもなるが、同相信号
に対しては必ず逆相の反転アンプとなる。図２の回路で
はこのアンプの前後で同相信号が反転する。
【００２７】図３のトランスコンダクタンス回路はソー
スを直接接地点に接続しており、一般的な差動回路のよ
うにソースを電流源に繋いでバイアスしていないので、
入力信号の同相成分の除去ができない、という点があ
る。実はこれを逆に利用することによって、図２のＡＣ
結合回路では専用のＤＣフィードバック回路を設けるこ
とを不要にしている。
スを直接接地点に接続しており、一般的な差動回路のよ
うにソースを電流源に繋いでバイアスしていないので、
入力信号の同相成分の除去ができない、という点があ
る。実はこれを逆に利用することによって、図２のＡＣ
結合回路では専用のＤＣフィードバック回路を設けるこ
とを不要にしている。
【００２８】つまり、トランジスタＭ１とＭ２で構成す
る差動回路はそれぞれのソースが電源で固定されている
ため、入出力間で同相電圧に対して高い反転ゲインを持
つ。入力であるゲート電圧がともに上がれば、出力のド
レイン電圧はともに大きく下がる。逆に、入力であるゲ
ート電圧がともに下がれば、出力のドレイン電圧はとも
に大きく上昇する。さらに図４の定ゲインアンプも、す
でに説明したように同相電圧に対して反転ゲインを持
つ。
る差動回路はそれぞれのソースが電源で固定されている
ため、入出力間で同相電圧に対して高い反転ゲインを持
つ。入力であるゲート電圧がともに上がれば、出力のド
レイン電圧はともに大きく下がる。逆に、入力であるゲ
ート電圧がともに下がれば、出力のドレイン電圧はとも
に大きく上昇する。さらに図４の定ゲインアンプも、す
でに説明したように同相電圧に対して反転ゲインを持
つ。
【００２９】そこで、図２の回路を同相電圧の伝達とい
う観点で見ると次のようになる。図２の回路ではＧｍ１
→１→Ｇｍ３→Ｇｍ１という帰還ループが存在する。各
構成要素は全差動回路であり、このループの差動信号は
リニアアンプ１のところで逆相信号を同振幅で加算して
いるので差動信号のループゲインはゼロとなる。
う観点で見ると次のようになる。図２の回路ではＧｍ１
→１→Ｇｍ３→Ｇｍ１という帰還ループが存在する。各
構成要素は全差動回路であり、このループの差動信号は
リニアアンプ１のところで逆相信号を同振幅で加算して
いるので差動信号のループゲインはゼロとなる。
【００３０】従って、差動信号に対してはこの帰還ルー
プはオープンとして動作し、入力信号はトランスコンダ
クタンス回路Ｇｍ１とＧｍ２とで構成する差動アンプで
増幅して出力する。同相信号は、入力は容量結合となっ
ているのでこのループだけで直流動作点が決まる。ルー
プを構成しているのはトランスコンダクタンス回路と定
ゲインアンプで、＋側と−側ともに入出力は反転関係に
ある。
プはオープンとして動作し、入力信号はトランスコンダ
クタンス回路Ｇｍ１とＧｍ２とで構成する差動アンプで
増幅して出力する。同相信号は、入力は容量結合となっ
ているのでこのループだけで直流動作点が決まる。ルー
プを構成しているのはトランスコンダクタンス回路と定
ゲインアンプで、＋側と−側ともに入出力は反転関係に
ある。
【００３１】すなわち、入力の同相分に対しては反転出
力となる。定ゲインアンプの部分も逆相加算するのはあ
くまで差動信号であって、同相分について見れば反転同
士の単純加算になっている。
力となる。定ゲインアンプの部分も逆相加算するのはあ
くまで差動信号であって、同相分について見れば反転同
士の単純加算になっている。
【００３２】このように、帰還ループは同相入出力特性
がいずれも反転関係にある３つの要素から成っているの
で、ループの同相電圧伝播は一巡で負帰還になる。
がいずれも反転関係にある３つの要素から成っているの
で、ループの同相電圧伝播は一巡で負帰還になる。
【００３３】図２の回路において、１倍の定ゲインアン
プでは同相ゲインは−１なので、同相利得段はトランス
コンダクタンス回路Ｇｍ１とＧｍ３の２つである。トラ
ンスコンダクタンス回路Ｇｍ１はＧｍと差動アンプを構
成しているが、高利得を設定している場合、発振につい
ての配慮が必要である。
プでは同相ゲインは−１なので、同相利得段はトランス
コンダクタンス回路Ｇｍ１とＧｍ３の２つである。トラ
ンスコンダクタンス回路Ｇｍ１はＧｍと差動アンプを構
成しているが、高利得を設定している場合、発振につい
ての配慮が必要である。
【００３４】しかし、幸いなことに最もインピーダンス
の高いトランスコンダクタンス回路Ｇｍ３の出力点に接
続しているＡＣ結合コンデンサが結果的に低域に極を作
り、出力端にできる極との分離がなされるため、この帰
還ループの位相補償容量として働く。従って、出力が重
い容量負荷にならない限り発振は回避できる。このよう
に図２のＡＣ結合回路は特別に補償用コンデンサを用意
しなくとも発振のない安定動作が期待できる。
の高いトランスコンダクタンス回路Ｇｍ３の出力点に接
続しているＡＣ結合コンデンサが結果的に低域に極を作
り、出力端にできる極との分離がなされるため、この帰
還ループの位相補償容量として働く。従って、出力が重
い容量負荷にならない限り発振は回避できる。このよう
に図２のＡＣ結合回路は特別に補償用コンデンサを用意
しなくとも発振のない安定動作が期待できる。
【００３５】入力コンデンサの接続点は、トランスコン
ダクタンス回路Ｇｍ３の電流出力部であり、ここの直流
インピーダンスは極めて高くできるので、内蔵コンデン
サで低域からの信号を通すことができる。具体的にはＭ
Ωオーダーのインピーダンスが容易に実現できる。
ダクタンス回路Ｇｍ３の電流出力部であり、ここの直流
インピーダンスは極めて高くできるので、内蔵コンデン
サで低域からの信号を通すことができる。具体的にはＭ
Ωオーダーのインピーダンスが容易に実現できる。
【００３６】しかし、定ゲインアンプの同相ゲインが大
きすぎる場合には、トランスコンダクタンス回路Ｇｍ３
の電流出力が大きくなるため直流インピーダンスが小さ
くなるので、同相ゲインは1 倍程度であることが望まし
い。
きすぎる場合には、トランスコンダクタンス回路Ｇｍ３
の電流出力が大きくなるため直流インピーダンスが小さ
くなるので、同相ゲインは1 倍程度であることが望まし
い。
【００３７】図５は、この発明の第２の実施の形態につ
いて説明するための回路構成図である。この実施の形態
もトランスコンダクタンス回路と定ゲインアンプで構成
され、１→１→Ｇｍという帰還ループが存在し、本来は
ＡＣ結合の帰還に無関係な１倍の定ゲインアンプを入れ
ることによって、ループにおける構成要素の個数を奇数
の３個にしている。この場合は、トランスコンダクタン
ス回路のところで逆相信号を同振幅で加算しているの
で、差動信号のループゲインはゼロとなっている。
いて説明するための回路構成図である。この実施の形態
もトランスコンダクタンス回路と定ゲインアンプで構成
され、１→１→Ｇｍという帰還ループが存在し、本来は
ＡＣ結合の帰還に無関係な１倍の定ゲインアンプを入れ
ることによって、ループにおける構成要素の個数を奇数
の３個にしている。この場合は、トランスコンダクタン
ス回路のところで逆相信号を同振幅で加算しているの
で、差動信号のループゲインはゼロとなっている。
【００３８】この実施の形態でも第１の実施の形態と同
じように、同相信号は帰還ループに同相入出力特性がい
ずれも反転関係にある３つの要素が含まれているので、
ループの同相電圧伝播は一巡で負帰還になっており、安
定な自己バイアスをつくることができる。また、入力コ
ンデンサＣ１，Ｃ２の接続点は、トランスコンダクタン
ス回路Ｇｍの電流出力部でなので、直流インピーダンス
は極めて高くでき、内蔵コンデンサで低域からの信号を
通すことができる。
じように、同相信号は帰還ループに同相入出力特性がい
ずれも反転関係にある３つの要素が含まれているので、
ループの同相電圧伝播は一巡で負帰還になっており、安
定な自己バイアスをつくることができる。また、入力コ
ンデンサＣ１，Ｃ２の接続点は、トランスコンダクタン
ス回路Ｇｍの電流出力部でなので、直流インピーダンス
は極めて高くでき、内蔵コンデンサで低域からの信号を
通すことができる。
【００３９】図６は、この発明の第３の実施の形態につ
いて説明するための回路構成図である。この実施の形態
はトランスコンダクタンス回路のみで構成され、Ｇｍ１
→Ｇｍ３→Ｇｍという帰還ループが存在する。トランス
コンダクタンス回路Ｇｍ１，Ｇｍ２とトランスコンダク
タンス回路Ｇｍ３，Ｇｍ４という２組の差動アンプを組
み合わせることで、完全対称な無ひずみの差動出力が得
られる上、第１の実施の形態と同じように、同相信号は
帰還ループに同相入出力特性がいずれも反転関係にある
３つの要素が含まれているので、ループの同相電圧伝播
は一巡で負帰還になっており、安定な自己バイアスをつ
くることができる。
いて説明するための回路構成図である。この実施の形態
はトランスコンダクタンス回路のみで構成され、Ｇｍ１
→Ｇｍ３→Ｇｍという帰還ループが存在する。トランス
コンダクタンス回路Ｇｍ１，Ｇｍ２とトランスコンダク
タンス回路Ｇｍ３，Ｇｍ４という２組の差動アンプを組
み合わせることで、完全対称な無ひずみの差動出力が得
られる上、第１の実施の形態と同じように、同相信号は
帰還ループに同相入出力特性がいずれも反転関係にある
３つの要素が含まれているので、ループの同相電圧伝播
は一巡で負帰還になっており、安定な自己バイアスをつ
くることができる。
【００４０】また、入力コンデンサＣ１，Ｃ２の接続点
は、トランスコンダクタンス回路Ｇｍの電流出力部でな
ので、直流インピーダンスは極めて高くでき、内蔵コン
デンサで低域からの信号を通すことができる。ＣＭＯＳ
はオフセットを発生しやすいので随所にＡＣ結合が必要
になると考えられるが、このようなＡＣ結合回路は内蔵
回路だけで実現できるので有用である。
は、トランスコンダクタンス回路Ｇｍの電流出力部でな
ので、直流インピーダンスは極めて高くでき、内蔵コン
デンサで低域からの信号を通すことができる。ＣＭＯＳ
はオフセットを発生しやすいので随所にＡＣ結合が必要
になると考えられるが、このようなＡＣ結合回路は内蔵
回路だけで実現できるので有用である。
【００４１】
【発明の効果】以上説明したように、この発明に係るＣ
ＭＯＳで構成するＡＣ結合回路は、トランスコンダクタ
ンス回路と定ゲインアンプとコンデンサを構成要素とし
てこれを組み合わせて全差動型にて構成することによ
り、ＡＣ結合コンデンサをＩＣに内蔵できる。さらに、
同相負帰還することにより、動作点のバイアス設定やＤ
Ｃオフセットの補正をすることができる。また低電圧化
には適しており高周波特性も良いという点で、ＣＭＯＳ
あるいはＢｉＣＭＯＳの信号処理ＩＣに広く使用するこ
とができ、極めて利用価値が高い。
ＭＯＳで構成するＡＣ結合回路は、トランスコンダクタ
ンス回路と定ゲインアンプとコンデンサを構成要素とし
てこれを組み合わせて全差動型にて構成することによ
り、ＡＣ結合コンデンサをＩＣに内蔵できる。さらに、
同相負帰還することにより、動作点のバイアス設定やＤ
Ｃオフセットの補正をすることができる。また低電圧化
には適しており高周波特性も良いという点で、ＣＭＯＳ
あるいはＢｉＣＭＯＳの信号処理ＩＣに広く使用するこ
とができ、極めて利用価値が高い。
【図１】この発明の基本概念について説明するためのブ
ロック図。
ロック図。
【図２】この発明の第１の実施の形態について説明する
ための回路構成図。
ための回路構成図。
【図３】図１で用いる各トランスコンダクタンス回路の
構成例について説明するための回路構成図。
構成例について説明するための回路構成図。
【図４】図１で用いる定ゲインアンプの構成例について
説明するための回路構成図。
説明するための回路構成図。
【図５】この発明の第２の実施の形態について説明する
ための回路構成図。
ための回路構成図。
【図６】この発明に第３の実施の形態について説明する
ための回路構成図。
ための回路構成図。
【図７】従来の全差動アンプについて説明するための回
路構成図。
路構成図。
【図８】従来の全差動アンプについて説明するための回
路図。
路図。
トランスコンダクタンス回路…Ｇｍ，Ｇｍ１〜Ｇｍ４、
ｋ１，ｋ２…定ゲインアンプ、Ｃ１，Ｃ２…コンデン
サ、Ｍ１〜Ｍ４…トランジスタ。
ｋ１，ｋ２…定ゲインアンプ、Ｃ１，Ｃ２…コンデン
サ、Ｍ１〜Ｍ４…トランジスタ。
Claims (10)
- 【請求項１】 差動電圧入力と差動電圧出力とからなる
第１の回路と、差動電圧入力と直流電流出力とからなる
第２の回路とからなり、 前記第１の回路の差動出力の同相電圧は差動入力の同相
電圧に依存して変化する直流特性を有し、 前記第２の回路の出力電流は差動入力の同相電圧に依存
した特性を有し、 前記第１の回路の入力と前記第２の回路の出力とを接続
し、 前記第１の回路の出力と前記第２の回路の入力とを接続
し、 前記第１の回路の入力にコンデンサを接続し、該コンデ
ンサの他端をＡＣ結合回路入力端子とし、 前記第１の回路の出力をＡＣ結合回路出力端子とし、前
記第１、第２の回路のいずれか一方は入力の同相電圧極
性を反転させ出力する直流特性を有することを特徴とす
るＡＣ結合回路。 - 【請求項２】 前記第２の回路は、 １対の差動電圧入力端子と１対の差動電流出力端子を有
し、同相の入力電圧に対しては高い反転ゲインを有し、
差動入力電圧に対しては所定のトランスコンダクタンス
で電流出力するトランスコンダクタンス回路のみか、１
対の差動電圧入力端子と１対の差動電圧出力端子を有
し、差動入力に対してはあるゲインで出力し、同相入力
に対しては前記ゲインと同程度の反転ゲインを有する定
ゲインアンプのみか、前記トランスコンダクタンス回路
と前記定ゲインアンプの両方かを、構成要素とすること
を特徴とする請求項１記載のＡＣ結合回路。 - 【請求項３】 前記トランスコンダクタンス回路は、 １対の電界効果トランジスタで構成し、該トランジスタ
の対のソースを共通の定電圧端子に接続し、対のゲート
を前記トランスコンダクタンス回路の入力端子対とし、
対のドレイン端子を定電流源に接続するとともにこれを
出力端子対とし、前記定ゲインアンプは、２対の電界効
果トランジスタで構成し、入力側の電界効果トランジス
タ対のソースを前記定電圧端子に共通に接続し、対のゲ
ート端子を入力端子対とし、対のドレイン端子を出力側
の電界効果トランジスタ対のソース端子にそれぞれ接続
してこれらを出力端子対とし、出力側の電界効果トラン
ジスタ対のゲート端子対とドレイン端子対をそれぞれ定
電圧端子に共通に接続したことを特徴とする請求項２記
載のＡＣ結合回路。 - 【請求項４】 前記ＡＣ結合回路に存在する全ての一巡
ループは、 その経路に少なくとも前記トランスコンダクタンス回路
と前記定ゲインアンプのいずれか一方を含み、該ループ
内の前記トランスコンダクタンス回路と前記定ゲインア
ンプをあわせた数が奇数であることを特徴とする請求項
２記載のＡＣ結合回路。 - 【請求項５】 差動入力端子および差動出力端子を有
し、同相入力電圧に対しては高い反転ゲインを有し、差
動入力電圧に対してはあるトランスコンダクタンスで電
流出力する第１〜第３のトランスコンダクタンス回路の
うち、前記第１のトランスコンダクタンス回路の差動出
力端子と前記第２のトランスコンダクタンス回路の差動
入力端子とを接続し、 前記接続点にコンデンサの一端を接続し、該コンデンサ
の他端をＡＣ結合回路入力端子とし、 前記第２のトランスコンダクタンス回路の差動出力端子
と前記第３のトランスコンダクタンス回路の差動入力端
子および差動出力端子を接続し、該接続点をＡＣ結合回
路出力端子とし、 差動入力端子および差動出力端子を有し、差動入力に対
してはあるゲインで出力し、同相入力に対しては前記ゲ
インと同程度の反転ゲインを有する第１および第２の定
ゲインアンプの前記差動入力端子と前記ＡＣ結合回路出
力端子を接続し、 前記第１と第２の定ゲインアンプの差動出力端子は入力
側から見て互いに逆極性の関係になるように接続し、該
接続点と前記第１のトランスコンダクタンス回路の差動
入力端子とを接続することを特徴とするＡＣ結合回路。 - 【請求項６】 前記第１および第２の定ゲインアンプの
ゲインは同構成で、係数がおよそ１であることを特徴と
する請求項５記載のＡＣ結合回路。 - 【請求項７】 差動入力端子および差動出力端子を有
し、差動入力に対してはあるゲインで出力し、同相入力
に対しては前記ゲインと同程度の反転ゲインを有する第
１および第２の定ゲインアンプの第１の定ゲインアンプ
の差動出力端子と第２の定ゲインアンプの差動入力端子
を接続し、第１の定ゲインアンプの差動入力端子にコン
デンサを接続し、該コンデンサの他端を入力端子とし、 差動入力端子および差動出力端子を有し、同相入力電圧
に対しては高い反転ゲインを有し、差動入力電圧に対し
てはあるトランスコンダクタンスで電流出力する第１お
よび第２トランスコンダクタンス回路の前記差動入力端
子と前記第２の定ゲインアンプの差動出力端子とを接続
し、 前記第１と第２のトランスコンダクタンスの差動出力端
子は入力側から見て互いに逆極性の関係になるように接
続し、該接続点と前記第１の定ゲインアンプの差動入力
端子を接続し、 前記第２の定ゲインアンプの差動出力端子を出力端子と
することを特徴とするＡＣ結合回路。 - 【請求項８】 前記第１の定ゲインアンプの差動出力端
子を前記ＡＣ結合回路出力端子とすることを特徴とする
請求項７記載のＡＣ結合回路。 - 【請求項９】 差動入力端子および差動出力端子を有
し、同相入力電圧に対しては高い反転ゲインを有し、差
動入力電圧に対してはあるトランスコンダクタンスで電
流出力する第１〜第６のトランスコンダクタンス回路を
備え、 前記第１のトランスコンダクタンス回路の差動出力端子
と前記第２のトランスコンダクタンス回路の差動入力お
よび出力端子と前記第３のトランスコンダクタンス回路
の差動入力端子を接続し、 前記第３のトランスコンダクタンス回路の差動出力端子
と前記第４のトランスコンダクタンス回路の差動入力お
よび出力端子と前記第５のトランスコンダクタンス回路
の差動出力端子と前記第６のトランスコンダクタンス回
路の差動出力端子を接続し、 前記第５と第６のトランスコンダクタンスの差動出力端
子は入力側から見て互いに逆極性の関係になるように接
続し、該接続点と前記第１のトランスコンダクタンス回
路の差動入力端子を接続し、 前記第１のトランスコンダクタンス回路の差動入力端子
にコンデンサを接続し、該コンデンサの他端をＡＣ結合
回路入力端子とし、 前記第３のトランスコンダクタンス回路の差動出力端子
をＡＣ結合回路出力端子とすることを特徴とするＡＣ結
合回路。 - 【請求項１０】 前記第１のトランスコンダクタンス回
路の差動出力端子を前記ＡＣ結合回路出力端子とするこ
とを特徴とする請求項９記載のＡＣ結合回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9130838A JPH10322143A (ja) | 1997-05-21 | 1997-05-21 | Ａｃ結合回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9130838A JPH10322143A (ja) | 1997-05-21 | 1997-05-21 | Ａｃ結合回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10322143A true JPH10322143A (ja) | 1998-12-04 |
Family
ID=15043889
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9130838A Withdrawn JPH10322143A (ja) | 1997-05-21 | 1997-05-21 | Ａｃ結合回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10322143A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020069181A (ko) * | 2002-05-13 | 2002-08-29 | 주식회사 엠씨링크 | 에프엠 전송신호 발생기용 전압조정 발진기의 집적회로 설계방법 |
| JP2002280877A (ja) * | 2001-03-14 | 2002-09-27 | Sony Corp | トランスコンダクタ及びそれを用いたフィルタ回路 |
| JP2004297631A (ja) * | 2003-03-28 | 2004-10-21 | Nec Electronics Corp | コモンモード電圧制御回路及びコモンモード電圧制御方法 |
| JP3887171B2 (ja) * | 1999-01-19 | 2007-02-28 | 株式会社ルネサステクノロジ | 半導体集積回路 |
| US7425868B2 (en) | 2005-06-29 | 2008-09-16 | Samsung Electronics Co., Ltd. | Apparatus and method for canceling DC output offset |
| US8031000B2 (en) | 2008-09-02 | 2011-10-04 | Kabushiki Kaisha Toshiba | Differential amplifier, sample-and-hold circuit, and amplifier circuit |
| US8278962B2 (en) | 2007-09-04 | 2012-10-02 | Advantest Corporation | Transfer circuit, transmitter, receiver and test apparatus |
| US20220109470A1 (en) * | 2020-10-07 | 2022-04-07 | Canon Kabushiki Kaisha | Wireless communication system and reception apparatus |
-
1997
- 1997-05-21 JP JP9130838A patent/JPH10322143A/ja not_active Withdrawn
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3887171B2 (ja) * | 1999-01-19 | 2007-02-28 | 株式会社ルネサステクノロジ | 半導体集積回路 |
| JP2002280877A (ja) * | 2001-03-14 | 2002-09-27 | Sony Corp | トランスコンダクタ及びそれを用いたフィルタ回路 |
| KR20020069181A (ko) * | 2002-05-13 | 2002-08-29 | 주식회사 엠씨링크 | 에프엠 전송신호 발생기용 전압조정 발진기의 집적회로 설계방법 |
| JP2004297631A (ja) * | 2003-03-28 | 2004-10-21 | Nec Electronics Corp | コモンモード電圧制御回路及びコモンモード電圧制御方法 |
| US7425868B2 (en) | 2005-06-29 | 2008-09-16 | Samsung Electronics Co., Ltd. | Apparatus and method for canceling DC output offset |
| US8278962B2 (en) | 2007-09-04 | 2012-10-02 | Advantest Corporation | Transfer circuit, transmitter, receiver and test apparatus |
| US8031000B2 (en) | 2008-09-02 | 2011-10-04 | Kabushiki Kaisha Toshiba | Differential amplifier, sample-and-hold circuit, and amplifier circuit |
| US8149020B2 (en) | 2008-09-02 | 2012-04-03 | Kabushiki Kaisha Toshiba | Differential amplifier, sample-and-hold circuit, and amplifier circuit |
| US20220109470A1 (en) * | 2020-10-07 | 2022-04-07 | Canon Kabushiki Kaisha | Wireless communication system and reception apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3361021B2 (ja) | フィルタ回路 | |
| US4958133A (en) | CMOS complementary self-biased differential amplifier with rail-to-rail common-mode input-voltage range | |
| EP0996996B1 (en) | A high speed and high gain operational amplifier | |
| JPH0786850A (ja) | 完全差動演算増幅器、および差動演算増幅器における同相再構築の方法 | |
| JP3486072B2 (ja) | 可変利得増幅器 | |
| US7948294B2 (en) | Mixer with high linearity | |
| US20050146381A1 (en) | Balanced amplifier and filter using the same | |
| JPS61172416A (ja) | Ｃｍｏｓ増幅器 | |
| EP0655831B1 (en) | High performance transconductance operational amplifier, of the CMOS integrated type | |
| JPH10322143A (ja) | Ａｃ結合回路 | |
| US5424681A (en) | Wide range operational amplifier | |
| JP3332115B2 (ja) | 多入力トランジスタおよび多入力トランスコンダクタ回路 | |
| JP2004222238A (ja) | 可変時定数回路及びこれを用いたフィルタ回路 | |
| US7098718B2 (en) | Tunable current-mode integrator for low-frequency filters | |
| JP3442613B2 (ja) | 可変利得増幅器 | |
| US20060250180A1 (en) | Transconductor circuits | |
| EP1811662B1 (en) | A lowpass biquad VGA filter | |
| JPH10126214A (ja) | フィルタ回路 | |
| JP3250884B2 (ja) | 演算増幅器 | |
| JP2004007362A (ja) | 平衡型増幅器及びこれを用いたフィルタ並びに電圧電流変換回路 | |
| JP2005347949A (ja) | 差動増幅回路 | |
| KR100213240B1 (ko) | 이중 입력 연산 상호 콘덕턴스 증폭기를 이용한 필터 | |
| CN119543837B (zh) | Ab类放大器及芯片、电子设备 | |
| JPH05283950A (ja) | 演算増幅器 | |
| JPH10224169A (ja) | 可変利得増幅器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20040803 |