JPH10322151A - 自動利得制御用改良型ピーク検出装置 - Google Patents
自動利得制御用改良型ピーク検出装置Info
- Publication number
- JPH10322151A JPH10322151A JP10122324A JP12232498A JPH10322151A JP H10322151 A JPH10322151 A JP H10322151A JP 10122324 A JP10122324 A JP 10122324A JP 12232498 A JP12232498 A JP 12232498A JP H10322151 A JPH10322151 A JP H10322151A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- gain
- voltage
- amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 title description 3
- 238000000034 method Methods 0.000 claims description 11
- 238000001914 filtration Methods 0.000 claims description 9
- 230000003321 amplification Effects 0.000 abstract 1
- 238000003199 nucleic acid amplification method Methods 0.000 abstract 1
- 239000003990 capacitor Substances 0.000 description 25
- 238000010586 diagram Methods 0.000 description 15
- 230000007423 decrease Effects 0.000 description 2
- 238000013016 damping Methods 0.000 description 1
- WHHGLZMJPXIBIX-UHFFFAOYSA-N decabromodiphenyl ether Chemical compound BrC1=C(Br)C(Br)=C(Br)C(Br)=C1OC1=C(Br)C(Br)=C(Br)C(Br)=C1Br WHHGLZMJPXIBIX-UHFFFAOYSA-N 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
- H03G3/3036—Automatic control in amplifiers having semiconductor devices in high-frequency amplifiers or in frequency-changers
- H03G3/3042—Automatic control in amplifiers having semiconductor devices in high-frequency amplifiers or in frequency-changers in modulators, frequency-changers, transmitters or power amplifiers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10009—Improvement or modification of read or write signals
- G11B20/10046—Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter
- G11B20/10203—Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter baseline correction
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Control Of Amplification And Gain Control (AREA)
Abstract
(57)【要約】
【課題】 自動利得制御システムのフィールドバックル
ープにおける全波整流器を削除したピーク検出装置を提
供する。 【解決手段】 本発明は、可変利得増幅器に対してフィ
ードバック制御を供給すべく放電電流または充電電流の
いずれかを生成するチャージポンプ（２８０）を駆動す
るためにレベルシフトされかつ二つの比較器（２５０、
２６０）を通して比較される二つの差分信号を出力すべ
く可変利得増幅器（２００）を含む。
ープにおける全波整流器を削除したピーク検出装置を提
供する。 【解決手段】 本発明は、可変利得増幅器に対してフィ
ードバック制御を供給すべく放電電流または充電電流の
いずれかを生成するチャージポンプ（２８０）を駆動す
るためにレベルシフトされかつ二つの比較器（２５０、
２６０）を通して比較される二つの差分信号を出力すべ
く可変利得増幅器（２００）を含む。
Description
【０００１】
【産業上の利用分野】本発明は、自動利得制御（ＡＧ
Ｃ）回路に関し、特に、チャージポンプ回路によるフィ
ールドバック制御を有する自動利得制御回路に関する。
Ｃ）回路に関し、特に、チャージポンプ回路によるフィ
ールドバック制御を有する自動利得制御回路に関する。
【０００２】
【従来の技術】ＡＧＣ回路は、可変振幅の入力から一定
の振幅の出力を供給するために用いられる。ＡＧＣｓ
は、入力振幅に反比例する利得を供給することによって
この一定出力を供給する。それゆえに、入力振幅が減少
したならば、ＡＧＣ回路は、一定の出力振幅を維持する
ためにより大きな利得を供給する。入力振幅が増大した
ならば、ＡＧＣ回路は、一定の出力振幅を維持するため
により少ない利得を供給する。ＡＧＣｓは、多くのアプ
リケーションに対して有用である。一例は、ディスクド
ライブからのデータの読取りを含む。ディスクドライブ
上の情報は、異なる記録レベルで記録されうるか変形が
媒体間に存在しうる。その結果、ディスクドライブから
読取られた信号は、振幅において異なりうる。異なる振
幅の信号の適正な読取りを保証するために、ＡＧＣは、
所望の振幅に信号を調整するために用いうる。この例に
ついて、ＡＧＣ回路は、ディスクドライブのヘッドに接
続されるプリアンプからその入力信号を受け取ることが
できる。
の振幅の出力を供給するために用いられる。ＡＧＣｓ
は、入力振幅に反比例する利得を供給することによって
この一定出力を供給する。それゆえに、入力振幅が減少
したならば、ＡＧＣ回路は、一定の出力振幅を維持する
ためにより大きな利得を供給する。入力振幅が増大した
ならば、ＡＧＣ回路は、一定の出力振幅を維持するため
により少ない利得を供給する。ＡＧＣｓは、多くのアプ
リケーションに対して有用である。一例は、ディスクド
ライブからのデータの読取りを含む。ディスクドライブ
上の情報は、異なる記録レベルで記録されうるか変形が
媒体間に存在しうる。その結果、ディスクドライブから
読取られた信号は、振幅において異なりうる。異なる振
幅の信号の適正な読取りを保証するために、ＡＧＣは、
所望の振幅に信号を調整するために用いうる。この例に
ついて、ＡＧＣ回路は、ディスクドライブのヘッドに接
続されるプリアンプからその入力信号を受け取ることが
できる。
【０００３】一般的なＡＧＣ回路は、チャージポンプ、
コンデンサ、全波整流器及び電圧制御式増幅器を含む。
電圧制御式増幅器は、入力信号を受け取り、制御電圧入
力によって決定される量でこの入力信号を増幅しかつ増
幅した出力を生成する。増幅した出力は、チャージポン
プを制御するために用いられる。チャージポンプは、コ
ンデンサに結合されかつコンデンサを充電／放電し、そ
れゆえにコンデンサ間の電圧を変える。コンデンサは、
電圧制御式増幅器の制御電圧入力に結合される。コンデ
ンサ間の電圧が変えると、電圧制御式増幅器の制御電圧
入力が変化し、電圧制御式増幅器の利得における変化を
結果として生ずる。それゆえに、チャージポンプの入力
での信号における変化は、電圧制御式増幅器の利得を変
えることができる。チャージポンプの入力は、電圧制御
式増幅器の出力によって制御されるので、増幅器の出力
における変化が増幅器の利得における変化を結果として
生じうるようなループが形成される。
コンデンサ、全波整流器及び電圧制御式増幅器を含む。
電圧制御式増幅器は、入力信号を受け取り、制御電圧入
力によって決定される量でこの入力信号を増幅しかつ増
幅した出力を生成する。増幅した出力は、チャージポン
プを制御するために用いられる。チャージポンプは、コ
ンデンサに結合されかつコンデンサを充電／放電し、そ
れゆえにコンデンサ間の電圧を変える。コンデンサは、
電圧制御式増幅器の制御電圧入力に結合される。コンデ
ンサ間の電圧が変えると、電圧制御式増幅器の制御電圧
入力が変化し、電圧制御式増幅器の利得における変化を
結果として生ずる。それゆえに、チャージポンプの入力
での信号における変化は、電圧制御式増幅器の利得を変
えることができる。チャージポンプの入力は、電圧制御
式増幅器の出力によって制御されるので、増幅器の出力
における変化が増幅器の利得における変化を結果として
生じうるようなループが形成される。
【０００４】ＡＧＣ回路は、制限された振幅範囲内に信
号を維持するために一般的に用いられる。電圧制御式増
幅器の出力の振幅がの所望の範囲の上限を超えた場合、
チャージポンプは、電圧制御式増幅器の制御電圧入力の
電圧を変えるためにコンデンサにまたはコンデンサから
電荷を移動しかつその利得を低くする。増幅器利得を低
くすることによって、電圧制御式増幅器の出力の振幅
は、その所望の範囲内まで減少される。しかしながら、
この型のシステムは、問題がないわけではなく、一つの
問題は、ＡＧＣシステムの帯域幅である。ディスクドラ
イブからデータを読取る例に戻って、データが高周波数
で記録されたならば、利得における変化に対する正確な
応答を供給するためのループの機能は、十分ではない。
帯域幅は、ループの回路素子によって制限されうる。Ａ
ＧＣシステムのループに用いられる一つのそのような素
子は、全波整流器である。通常、この全波整流器は、全
波整流器の帯域幅を制限する閉ループシステムを有す
る。図１に示すように、ＡＧＣシステムは、入力差分信
号、具体的には、例えば、磁気ディスク（図示省略）か
ら読取られる、電圧信号Ｖia及びＶiab で示されてい
る。これらの信号は、可変利得増幅器１００（ＶＧＡ）
に入力される。ＶＧＡ１００からの出力は、一対の差分
電圧信号Ｖ0ab 及びＶ0aである。これらの電圧信号Ｖ
0ab 及びＶ0aは、図２に示されておりかつ、７極の低域
フィルタでありうる、フィルタ１１０に入力される。２
つの信号は、フィルタされ、かつフィルタ１１０からの
出力信号は、例えば、１４の利得を有しうる、増幅器１
２０への入力としてサーブする。図３に示す、出力電圧
Ｖdp及びＶdnは、増幅器１２０から出力される。これら
の信号Ｖdp及びＶdnは、全波整流器１３０に入力され
る。全波整流器１３０の出力は、図４に示された電圧信
号Ｖfwroである。全波整流器１３０の出力は、基準電
圧、例えば、電圧信号ＶAGODACと比較される。比較器１
４０は、ディジタル信号Ｖcpを出力するために電圧Ｖ
fwroを基準電圧ＶAGODACと比較する。比較器１４０の出
力は、比較器の出力が正であればアタック電流ＩATTACK
を出力すべく、チャージポンプ１５０を制御し、比較器
の出力がゼロであれば減衰電流ＩDECA Y を出力すべくチ
ャージポンプ１５０を制御する。それゆえに、可変利得
増幅器１００の出力の出力を計測しかつチャージポンプ
１５０からのアタック電流及び減衰電流を制御すること
によって、コンデンサ１６０の電圧は、増大または減少
され、ＶＧＡ１００の出力の対応する振幅における変化
を結果として生ずる。それゆえに、上述したフィードバ
ックスキームは、ＶＧＡ１００の出力を制御する。
号を維持するために一般的に用いられる。電圧制御式増
幅器の出力の振幅がの所望の範囲の上限を超えた場合、
チャージポンプは、電圧制御式増幅器の制御電圧入力の
電圧を変えるためにコンデンサにまたはコンデンサから
電荷を移動しかつその利得を低くする。増幅器利得を低
くすることによって、電圧制御式増幅器の出力の振幅
は、その所望の範囲内まで減少される。しかしながら、
この型のシステムは、問題がないわけではなく、一つの
問題は、ＡＧＣシステムの帯域幅である。ディスクドラ
イブからデータを読取る例に戻って、データが高周波数
で記録されたならば、利得における変化に対する正確な
応答を供給するためのループの機能は、十分ではない。
帯域幅は、ループの回路素子によって制限されうる。Ａ
ＧＣシステムのループに用いられる一つのそのような素
子は、全波整流器である。通常、この全波整流器は、全
波整流器の帯域幅を制限する閉ループシステムを有す
る。図１に示すように、ＡＧＣシステムは、入力差分信
号、具体的には、例えば、磁気ディスク（図示省略）か
ら読取られる、電圧信号Ｖia及びＶiab で示されてい
る。これらの信号は、可変利得増幅器１００（ＶＧＡ）
に入力される。ＶＧＡ１００からの出力は、一対の差分
電圧信号Ｖ0ab 及びＶ0aである。これらの電圧信号Ｖ
0ab 及びＶ0aは、図２に示されておりかつ、７極の低域
フィルタでありうる、フィルタ１１０に入力される。２
つの信号は、フィルタされ、かつフィルタ１１０からの
出力信号は、例えば、１４の利得を有しうる、増幅器１
２０への入力としてサーブする。図３に示す、出力電圧
Ｖdp及びＶdnは、増幅器１２０から出力される。これら
の信号Ｖdp及びＶdnは、全波整流器１３０に入力され
る。全波整流器１３０の出力は、図４に示された電圧信
号Ｖfwroである。全波整流器１３０の出力は、基準電
圧、例えば、電圧信号ＶAGODACと比較される。比較器１
４０は、ディジタル信号Ｖcpを出力するために電圧Ｖ
fwroを基準電圧ＶAGODACと比較する。比較器１４０の出
力は、比較器の出力が正であればアタック電流ＩATTACK
を出力すべく、チャージポンプ１５０を制御し、比較器
の出力がゼロであれば減衰電流ＩDECA Y を出力すべくチ
ャージポンプ１５０を制御する。それゆえに、可変利得
増幅器１００の出力の出力を計測しかつチャージポンプ
１５０からのアタック電流及び減衰電流を制御すること
によって、コンデンサ１６０の電圧は、増大または減少
され、ＶＧＡ１００の出力の対応する振幅における変化
を結果として生ずる。それゆえに、上述したフィードバ
ックスキームは、ＶＧＡ１００の出力を制御する。
【０００５】
【発明が解決しようとする課題】しかしながら、図１の
上記回路は、帯域幅制限という欠点がある。更に、上記
回路は、ＤＣ基準電圧Ｖref 及び全波整流器１００の利
得に依存する電圧Ｖdp及びＶdnの精度の欠落という欠点
がある。このシステムが８／９コードを有する２００Ｍ
ｂ／Ｓチャネル用閉ループギルバートセル型構成でイン
プリメントされたならば、作動周波数は、約５６ＭＨｚ
である。これは、全波整流器のフラットバンド領域がこ
の５６ＭＨｚに近いということを暗に意味する。これ
は、達成することが非常に難しい。更に、全波整流器
は、いずれも高周波数での全波整流器の精度を悪化させ
る、スルーレート制限及び全波整流器極なし補償の処理
変化という欠点がある。結果として、全波整流器による
これらの問題は、ＡＧＣ回路の不十分な利得制御を結果
として生ずる。
上記回路は、帯域幅制限という欠点がある。更に、上記
回路は、ＤＣ基準電圧Ｖref 及び全波整流器１００の利
得に依存する電圧Ｖdp及びＶdnの精度の欠落という欠点
がある。このシステムが８／９コードを有する２００Ｍ
ｂ／Ｓチャネル用閉ループギルバートセル型構成でイン
プリメントされたならば、作動周波数は、約５６ＭＨｚ
である。これは、全波整流器のフラットバンド領域がこ
の５６ＭＨｚに近いということを暗に意味する。これ
は、達成することが非常に難しい。更に、全波整流器
は、いずれも高周波数での全波整流器の精度を悪化させ
る、スルーレート制限及び全波整流器極なし補償の処理
変化という欠点がある。結果として、全波整流器による
これらの問題は、ＡＧＣ回路の不十分な利得制御を結果
として生ずる。
【０００６】本発明の課題は、上記従来の技術における
問題点に鑑み、自動利得制御システムのフィールドバッ
クループにおける全波整流器を削除したピーク検出装置
を提供することにある。
問題点に鑑み、自動利得制御システムのフィールドバッ
クループにおける全波整流器を削除したピーク検出装置
を提供することにある。
【０００７】
【課題を解決するための手段】本発明の上述した課題
は、第１の信号及び第２の信号の利得を維持するための
回路であって：第１の信号及び第２の信号を入力するた
めの入力回路；第１のフィルタされた信号及び第２のフ
ィルタされた信号を得るために第１の信号及び第２の信
号をフィルタするための回路；第１のレベル付けされた
信号及び第２のレベル付けされた信号を得るべく第１の
フィルタされた信号のレベルを移動しかつ第２のフィル
タされた信号のレベルを移動するためのレベルシフター
回路；及びレベル付けされた第１の信号及びレベル付け
された第２の信号に基づいて第１の信号の利得及び第２
の信号の利得を修正する回路を備えている回路によって
達成される。
は、第１の信号及び第２の信号の利得を維持するための
回路であって：第１の信号及び第２の信号を入力するた
めの入力回路；第１のフィルタされた信号及び第２のフ
ィルタされた信号を得るために第１の信号及び第２の信
号をフィルタするための回路；第１のレベル付けされた
信号及び第２のレベル付けされた信号を得るべく第１の
フィルタされた信号のレベルを移動しかつ第２のフィル
タされた信号のレベルを移動するためのレベルシフター
回路；及びレベル付けされた第１の信号及びレベル付け
された第２の信号に基づいて第１の信号の利得及び第２
の信号の利得を修正する回路を備えている回路によって
達成される。
【０００８】また、本発明の上述した課題は、第１の信
号及び第２の信号の利得を維持するための方法であっ
て：第１の信号及び第２の信号を入力し；第１のフィル
タされた信号及び第２のフィルタされた信号を得るため
に第１の信号及び第２の信号をフィルタし；第１のレベ
ル付けされた信号及び第２のレベル付けされた信号を得
るべく第１のフィルタされた信号のレベルを移動しかつ
第２のフィルタされた信号のレベルを移動し；かつレベ
ル付けされた第１の信号及びレベル付けされた第２の信
号に基づいて第１の信号の利得及び第２の信号の利得を
修正する段階を具備する方法によって達成される。
号及び第２の信号の利得を維持するための方法であっ
て：第１の信号及び第２の信号を入力し；第１のフィル
タされた信号及び第２のフィルタされた信号を得るため
に第１の信号及び第２の信号をフィルタし；第１のレベ
ル付けされた信号及び第２のレベル付けされた信号を得
るべく第１のフィルタされた信号のレベルを移動しかつ
第２のフィルタされた信号のレベルを移動し；かつレベ
ル付けされた第１の信号及びレベル付けされた第２の信
号に基づいて第１の信号の利得及び第２の信号の利得を
修正する段階を具備する方法によって達成される。
【０００９】
【作用】本発明は、ピーク検出装置の使用により自動利
得制御システムのフィールドバックループにおける全波
整流器を削除する。本発明は、フィルタの出力が差分で
あり、高帯域幅を有するＡＧＣシステムを達成するため
に正及び負の信号の両方を含んでいる、という事実を用
いる。正及び負の信号の両方は、固定ｄ．ｃ．電圧、具
体的にはＶref によってシフトダウンされる。このＶ
ref は、電圧の異なるレベルに対してプログラマブルで
ありうるしかつチャージポンプが作動する時間の周期を
設定することによって自動利得制御の出力振幅を決定す
る。正の信号は、基準電圧によって移動された負のシフ
トされた信号と比較される。これは、サイクルの半分の
ピークを検出する。更に、負の信号は、同じ基準電圧に
よって移動された正のシフトされた信号と比較される。
再度、この検出は、サイクルの他の半分のピークを検出
する。ピーク検出装置回路によるこのピーク検出は、チ
ャネルを制御するために用いられてＡＧＣ回路を制御す
る。
得制御システムのフィールドバックループにおける全波
整流器を削除する。本発明は、フィルタの出力が差分で
あり、高帯域幅を有するＡＧＣシステムを達成するため
に正及び負の信号の両方を含んでいる、という事実を用
いる。正及び負の信号の両方は、固定ｄ．ｃ．電圧、具
体的にはＶref によってシフトダウンされる。このＶ
ref は、電圧の異なるレベルに対してプログラマブルで
ありうるしかつチャージポンプが作動する時間の周期を
設定することによって自動利得制御の出力振幅を決定す
る。正の信号は、基準電圧によって移動された負のシフ
トされた信号と比較される。これは、サイクルの半分の
ピークを検出する。更に、負の信号は、同じ基準電圧に
よって移動された正のシフトされた信号と比較される。
再度、この検出は、サイクルの他の半分のピークを検出
する。ピーク検出装置回路によるこのピーク検出は、チ
ャネルを制御するために用いられてＡＧＣ回路を制御す
る。
【００１０】本発明は、ピーク検出装置において信号移
動を達成するために非常に高い帯域幅で動作するエミッ
タホロア回路を用いる。更に、信号移動におけるあらゆ
る遅延を最小化するためにこのレベルシフターにフィー
ドフォーワードコンデンサを追加することができる。更
に、本発明は、フィードバックループにおけるミスマッ
チを低減するためにスイッチング比較器スキームを用い
る。本発明は、１００ＭＨｚの周波数または８／９コー
ディングに対して約３５６ＭＢ／Ｓデータレートまで一
定のＡＧＣ出力レベルを達成する。
動を達成するために非常に高い帯域幅で動作するエミッ
タホロア回路を用いる。更に、信号移動におけるあらゆ
る遅延を最小化するためにこのレベルシフターにフィー
ドフォーワードコンデンサを追加することができる。更
に、本発明は、フィードバックループにおけるミスマッ
チを低減するためにスイッチング比較器スキームを用い
る。本発明は、１００ＭＨｚの周波数または８／９コー
ディングに対して約３５６ＭＢ／Ｓデータレートまで一
定のＡＧＣ出力レベルを達成する。
【００１１】
【実施例】本発明は、フィードバック回路において全波
整流器を用いることなく非常に高い周波数で動作する自
動利得制御（ＡＧＣ）回路を示す。この回路は、ＦＷＲ
の帯域幅による制限及びＦＷＲのスルーレートによる制
限を削除する。更に、ＦＷＲ極−ゼロ補償の処理偏差に
対して補償する必要がない。従来のＡＧＣ回路とは対象
的に、本発明は、１００ＭＨｚまでのまたは８／９コー
ディングが用いられているならば３５６ＭＢ／Ｓデータ
レートまでの周波数に対して一定の自動利得制御システ
ムを供給する帯域幅を供給する。本発明は、全波整流器
を、高い帯域幅で動作することができるエミッタホロア
回路を含むピーク検出装置で置換する。更に、エミッタ
ホロア回路は、それがレベルシフターまたは信号シフタ
ーで動作しているときにエミッタホロア回路におけるあ
らゆる遅延を削除するためにフィードフォワードコンデ
ンサを有する。
整流器を用いることなく非常に高い周波数で動作する自
動利得制御（ＡＧＣ）回路を示す。この回路は、ＦＷＲ
の帯域幅による制限及びＦＷＲのスルーレートによる制
限を削除する。更に、ＦＷＲ極−ゼロ補償の処理偏差に
対して補償する必要がない。従来のＡＧＣ回路とは対象
的に、本発明は、１００ＭＨｚまでのまたは８／９コー
ディングが用いられているならば３５６ＭＢ／Ｓデータ
レートまでの周波数に対して一定の自動利得制御システ
ムを供給する帯域幅を供給する。本発明は、全波整流器
を、高い帯域幅で動作することができるエミッタホロア
回路を含むピーク検出装置で置換する。更に、エミッタ
ホロア回路は、それがレベルシフターまたは信号シフタ
ーで動作しているときにエミッタホロア回路におけるあ
らゆる遅延を削除するためにフィードフォワードコンデ
ンサを有する。
【００１２】本発明は、チャージポンプを制御するため
に二つの比較器の出力を用いる。代替実施例では、比較
器及び論理動作の冗長性に対する必要性を削除する単一
の比較器を利用するためにスイッチングスキームが採用
される。図６は、本発明の実施例のブロック図を示す。
二つの信号Ｖia及びＶiab は、コンデンサ２０５及び２
０６にそれぞれ入力される。これらのコンデンサは、信
号Ｖia及びＶiab からノイズを除去する。二つのコンデ
ンサ２０５及び２０６の出力は、可変利得増幅器２００
に入力される。対応信号Ｖia及びＶiab が増幅される利
得または量は、利得制御２９０からの信号によって設定
された利得設定に依存する。可変利得増幅器２００の出
力は、電圧信号Ｖ0a及びＶ0ab である。これらの電圧信
号Ｖ0a及びＶ0ab は、７極低域フィルタでありうるフィ
ルタ２１０に入力される。フィルタ２１０の出力は、増
幅器２２０に入力され、信号Ｖdp及びＶdns を出力すべ
く信号を増幅する。
に二つの比較器の出力を用いる。代替実施例では、比較
器及び論理動作の冗長性に対する必要性を削除する単一
の比較器を利用するためにスイッチングスキームが採用
される。図６は、本発明の実施例のブロック図を示す。
二つの信号Ｖia及びＶiab は、コンデンサ２０５及び２
０６にそれぞれ入力される。これらのコンデンサは、信
号Ｖia及びＶiab からノイズを除去する。二つのコンデ
ンサ２０５及び２０６の出力は、可変利得増幅器２００
に入力される。対応信号Ｖia及びＶiab が増幅される利
得または量は、利得制御２９０からの信号によって設定
された利得設定に依存する。可変利得増幅器２００の出
力は、電圧信号Ｖ0a及びＶ0ab である。これらの電圧信
号Ｖ0a及びＶ0ab は、７極低域フィルタでありうるフィ
ルタ２１０に入力される。フィルタ２１０の出力は、増
幅器２２０に入力され、信号Ｖdp及びＶdns を出力すべ
く信号を増幅する。
【００１３】図７は、これらの二つの出力電圧信号Ｖdp
及びＶdns の波形を示す。電圧は、Ｖdns がＶdnの電圧
移動信号である。電圧信号Ｖdp及び電圧信号Ｖdnは、プ
ログラマブルレベルシフター２３０及びプログラマブル
レベルシフター２４０にそれぞれ入力される。プログラ
マブルレベルシフター２３０は、電圧信号Ｖdns を生成
すべく電圧信号Ｖdnのレベルをレベル移動する。レベル
移動を行う一つの回路は、基準電圧により電圧信号Ｖdn
を加算または減算する加算器回路である。プログラマブ
ルレベルシフター２３０は、レベル移動の量が変わるよ
うに基準電圧を変えることができる。プログラマブルレ
ベルシフター２３０の出力は、Ｖdnである。同様に、電
圧信号Ｖdpは、所定の量、例えば、基準電圧により電圧
信号Ｖdpのレベルを移動するためにプログラマブルレベ
ルシフター２４０に入力される。プログラマブルレベル
シフター２４０は、プログラマブルレベルシフター２３
０と同様な方法で動作する。
及びＶdns の波形を示す。電圧は、Ｖdns がＶdnの電圧
移動信号である。電圧信号Ｖdp及び電圧信号Ｖdnは、プ
ログラマブルレベルシフター２３０及びプログラマブル
レベルシフター２４０にそれぞれ入力される。プログラ
マブルレベルシフター２３０は、電圧信号Ｖdns を生成
すべく電圧信号Ｖdnのレベルをレベル移動する。レベル
移動を行う一つの回路は、基準電圧により電圧信号Ｖdn
を加算または減算する加算器回路である。プログラマブ
ルレベルシフター２３０は、レベル移動の量が変わるよ
うに基準電圧を変えることができる。プログラマブルレ
ベルシフター２３０の出力は、Ｖdnである。同様に、電
圧信号Ｖdpは、所定の量、例えば、基準電圧により電圧
信号Ｖdpのレベルを移動するためにプログラマブルレベ
ルシフター２４０に入力される。プログラマブルレベル
シフター２４０は、プログラマブルレベルシフター２３
０と同様な方法で動作する。
【００１４】比較器２５０は、プラス入力でＶdns を負
入力で電圧信号Ｖdpを入力する。比較器２５０は、比較
した電圧Ｖcomp1 を出力する。更に、比較器２６０は、
プラス入力で、電圧信号Ｖdnを、負入力で、電圧信号Ｖ
dps を入力する。比較器は、比較器内の比較に基づいて
信号Ｖcomp2 を出力する。これら二つの電圧、具体的に
は、Ｖcomp1 及びＶcomp2 は、出力がＶcomp1 とＶ
comp2 の論理“和(or)”である論理ＯＲゲートに入力さ
れる。図８は、Ｖcomp1 を示す。図８に示すように、一
連のパルスは、図７で示すようにＶdpとＶdns の間の重
複の時間の期間に対応している各パルスの幅で比較器２
５０によって生成される。図９は、電圧信号Ｖdn及び移
動された正の電圧信号Ｖdps を示す。
入力で電圧信号Ｖdpを入力する。比較器２５０は、比較
した電圧Ｖcomp1 を出力する。更に、比較器２６０は、
プラス入力で、電圧信号Ｖdnを、負入力で、電圧信号Ｖ
dps を入力する。比較器は、比較器内の比較に基づいて
信号Ｖcomp2 を出力する。これら二つの電圧、具体的に
は、Ｖcomp1 及びＶcomp2 は、出力がＶcomp1 とＶ
comp2 の論理“和(or)”である論理ＯＲゲートに入力さ
れる。図８は、Ｖcomp1 を示す。図８に示すように、一
連のパルスは、図７で示すようにＶdpとＶdns の間の重
複の時間の期間に対応している各パルスの幅で比較器２
５０によって生成される。図９は、電圧信号Ｖdn及び移
動された正の電圧信号Ｖdps を示す。
【００１５】図１０は、一連のパルスである、比較器２
６０の出力、Ｖcomp2 を示す。これらのパルスのそれぞ
れの幅は、移動された電圧信号Ｖdps が電圧信号Ｖdnよ
りも大きいときの時間期間に対応する。論理ＯＲ回路２
７０は、図１１に示すような合成した一連のパルスＶcp
を形成するために両方の比較器２５０及び２６０からの
これらのパルスを組み合わせる。時間の期間は、コンデ
ンサ２８５を充電するためにチャージポンプ回路２８０
の必要性に従って変化するが１／１７で設定しうる。パ
ルスの幅は、重複の時間期間に依存する。ＯＲ回路２７
０の出力は、チャージポンプ回路２８０を制御する。パ
ルスの欠落が電流ポンプを結果として生じ、コンデンサ
２８５から遅延電流ＩDECAY または負の電流をもたらし
コンデンサ２８５に低下した電圧を結果として生ずる間
に、パルスの存在は、コンデンサ２８５に流れる電流を
結果として生じ、アタック位置電流ＩATTACKでコンデン
サを充電する。コンデンサ２８５の電圧は、利得制御回
路２９０に入力される。この利得制御回路２９０は、コ
ンデンサ２８５からの入力電圧の相対的な大きさに基づ
いて可変利得増幅器２００に制御信号を出力する。電圧
が増大すると、可変利得増幅器２００は、可変利得増幅
器２００に入力される信号の利得を増大し、かつ、コン
デンサの電圧が低くなると、可変利得増幅器２００は、
可変利得増幅器２００に入力される信号の利得を減少す
る。
６０の出力、Ｖcomp2 を示す。これらのパルスのそれぞ
れの幅は、移動された電圧信号Ｖdps が電圧信号Ｖdnよ
りも大きいときの時間期間に対応する。論理ＯＲ回路２
７０は、図１１に示すような合成した一連のパルスＶcp
を形成するために両方の比較器２５０及び２６０からの
これらのパルスを組み合わせる。時間の期間は、コンデ
ンサ２８５を充電するためにチャージポンプ回路２８０
の必要性に従って変化するが１／１７で設定しうる。パ
ルスの幅は、重複の時間期間に依存する。ＯＲ回路２７
０の出力は、チャージポンプ回路２８０を制御する。パ
ルスの欠落が電流ポンプを結果として生じ、コンデンサ
２８５から遅延電流ＩDECAY または負の電流をもたらし
コンデンサ２８５に低下した電圧を結果として生ずる間
に、パルスの存在は、コンデンサ２８５に流れる電流を
結果として生じ、アタック位置電流ＩATTACKでコンデン
サを充電する。コンデンサ２８５の電圧は、利得制御回
路２９０に入力される。この利得制御回路２９０は、コ
ンデンサ２８５からの入力電圧の相対的な大きさに基づ
いて可変利得増幅器２００に制御信号を出力する。電圧
が増大すると、可変利得増幅器２００は、可変利得増幅
器２００に入力される信号の利得を増大し、かつ、コン
デンサの電圧が低くなると、可変利得増幅器２００は、
可変利得増幅器２００に入力される信号の利得を減少す
る。
【００１６】プログラマブルレベルシフター２３０及び
２４０は、１００ＭＨｚの周波数よりも大きい帯域幅を
有し、可変利得増幅器２００に対して周波数独立を結果
として生ずる。一実施例では、プログラマブルレベルシ
フターは、電圧信号ＶdnまたはＶdpのいずれかを加算す
るか或いは固定基準電圧を減算するための加算回路であ
りうる。レベルシフターのそれぞれは、異なる電圧で独
立してプログラマブルでありうる。これは、図１２に示
すように所定の電圧だけ、電圧信号Ｖdnを移動する。図
６は、コンデンサ２０５及び２０６が制御利得回路２９
０によって制御される可変利得増幅器２００に結合され
るということを示す。可変利得増幅器２００は、増幅器
２２０に次いで結合されるフィルタ２１０に結合され
る。増幅器２２０は、比較器２５０及びプログラマブル
レベルシフター２３０に結合される。更に、増幅器２２
０は、プログラマブルレベルシフター２４０及び比較器
２６０に結合される。プログラマブルレベルシフター２
３０及び２４０は、比較器２５０及び２６０に結合され
る。比較器２５０は、ＯＲゲート２７０に結合され、か
つ比較器２６０は、ＯＲゲート２７０に結合される。Ｏ
Ｒゲート２７０は、チャージポンプ２８０に結合され
る。チャージポンプ２８０は、コンデンサ２８５に結合
される。チャージポンプ２８０及びコンデンサ２８５
は、可変利得増幅器２００に結合される、利得制御回路
２９０に結合される。
２４０は、１００ＭＨｚの周波数よりも大きい帯域幅を
有し、可変利得増幅器２００に対して周波数独立を結果
として生ずる。一実施例では、プログラマブルレベルシ
フターは、電圧信号ＶdnまたはＶdpのいずれかを加算す
るか或いは固定基準電圧を減算するための加算回路であ
りうる。レベルシフターのそれぞれは、異なる電圧で独
立してプログラマブルでありうる。これは、図１２に示
すように所定の電圧だけ、電圧信号Ｖdnを移動する。図
６は、コンデンサ２０５及び２０６が制御利得回路２９
０によって制御される可変利得増幅器２００に結合され
るということを示す。可変利得増幅器２００は、増幅器
２２０に次いで結合されるフィルタ２１０に結合され
る。増幅器２２０は、比較器２５０及びプログラマブル
レベルシフター２３０に結合される。更に、増幅器２２
０は、プログラマブルレベルシフター２４０及び比較器
２６０に結合される。プログラマブルレベルシフター２
３０及び２４０は、比較器２５０及び２６０に結合され
る。比較器２５０は、ＯＲゲート２７０に結合され、か
つ比較器２６０は、ＯＲゲート２７０に結合される。Ｏ
Ｒゲート２７０は、チャージポンプ２８０に結合され
る。チャージポンプ２８０は、コンデンサ２８５に結合
される。チャージポンプ２８０及びコンデンサ２８５
は、可変利得増幅器２００に結合される、利得制御回路
２９０に結合される。
【００１７】図１３は、プログラマブルレベルシフター
２３０及び２４０として加算回路２３１及び２４１の使
用を示す。これは、プログラマブルレベルシフターに対
する代替を提供する。図１４は、本発明の別の実施例を
示す。図１４は、加算回路２３１及び２４１、比較器２
５０及び２６０、そしてチャージポンプ２８０を示す。
更に、図１４は、比較器２５０または２６０のいずれか
を個別に選択するためのセレクタ３１０を示す。セレク
タ３１０は、どの比較器が起動されるかを選択すべくト
ランジスタ３１１または３１２のいずれかのベースに印
加された電圧によって個別に制御される、二つのトラン
ジスタ３１１及び３１２を含む。所与の時間に一つの比
較器だけを起動することが必要なので、セレクタは、こ
の機能を実行する。比較器２５０及び２６０の選択は、
電流ステアリングによって達成される。トランジスタ３
１１または３１２の一つが起動される場合、電流は、エ
ミッタからコレクタへ比較器２５０または２６０内に含
まれるトランジスタのエミッタへ流れる。例えば、比較
器２５０は、それらのエミッタを通して接続されるトラ
ンジスタ２５１及び２５２を有する。トランジスタ２５
１及び２５２のコレクタは、ＣＭＯＳバッファへのＥＣ
Ｌの接続である。ベースは、それぞれＶdp及びＶdns に
接続される。それゆえに、トランジスタ３１１が起動さ
れる場合、比較器２６０が起動されないと同時に、これ
は、トランジスタ２５０を通ってエミッタを流れる電流
によって比較器２５０を起動する。
２３０及び２４０として加算回路２３１及び２４１の使
用を示す。これは、プログラマブルレベルシフターに対
する代替を提供する。図１４は、本発明の別の実施例を
示す。図１４は、加算回路２３１及び２４１、比較器２
５０及び２６０、そしてチャージポンプ２８０を示す。
更に、図１４は、比較器２５０または２６０のいずれか
を個別に選択するためのセレクタ３１０を示す。セレク
タ３１０は、どの比較器が起動されるかを選択すべくト
ランジスタ３１１または３１２のいずれかのベースに印
加された電圧によって個別に制御される、二つのトラン
ジスタ３１１及び３１２を含む。所与の時間に一つの比
較器だけを起動することが必要なので、セレクタは、こ
の機能を実行する。比較器２５０及び２６０の選択は、
電流ステアリングによって達成される。トランジスタ３
１１または３１２の一つが起動される場合、電流は、エ
ミッタからコレクタへ比較器２５０または２６０内に含
まれるトランジスタのエミッタへ流れる。例えば、比較
器２５０は、それらのエミッタを通して接続されるトラ
ンジスタ２５１及び２５２を有する。トランジスタ２５
１及び２５２のコレクタは、ＣＭＯＳバッファへのＥＣ
Ｌの接続である。ベースは、それぞれＶdp及びＶdns に
接続される。それゆえに、トランジスタ３１１が起動さ
れる場合、比較器２６０が起動されないと同時に、これ
は、トランジスタ２５０を通ってエミッタを流れる電流
によって比較器２５０を起動する。
【００１８】同様に、トランジスタ３１２が起動される
場合、電流は、トランジスタ２６１及び２６２の共通に
接続されたエミッタから流れる。電圧Ｖdps がトランジ
スタ２６２のベースに印加されると同時に、電圧Ｖ
dnは、トランジスタ２６１のベースに印加される。トラ
ンジスタ２６１及び２６２のエミッタからの及びトラン
ジスタ３１２を通る電流によって、比較器２６０は、Ｖ
dnをＶdps と比較すべく起動される。加算回路２３１
は、抵抗２３２及び電流源２３３を含む。電流源２３３
によって生成された電流が一定なので、２３１間の電圧
は、式１によって決定される。 （１） Ｖref ＝ Ｉref Ｒref それゆえに、ノード２３４の電圧は、Ｖdp−Ｖref に等
しいＶdps である。
場合、電流は、トランジスタ２６１及び２６２の共通に
接続されたエミッタから流れる。電圧Ｖdps がトランジ
スタ２６２のベースに印加されると同時に、電圧Ｖ
dnは、トランジスタ２６１のベースに印加される。トラ
ンジスタ２６１及び２６２のエミッタからの及びトラン
ジスタ３１２を通る電流によって、比較器２６０は、Ｖ
dnをＶdps と比較すべく起動される。加算回路２３１
は、抵抗２３２及び電流源２３３を含む。電流源２３３
によって生成された電流が一定なので、２３１間の電圧
は、式１によって決定される。 （１） Ｖref ＝ Ｉref Ｒref それゆえに、ノード２３４の電圧は、Ｖdp−Ｖref に等
しいＶdps である。
【００１９】同様に、加算回路２３４で、抵抗２４１間
の電圧降下は、電流源２４３によって生成された電流に
よって決定される。抵抗２４１の一端が電圧Ｖdin に接
続されるので、端子２４２における電圧Ｖdns は、Ｖdn
マイナスＩref Ｒref に等しい。加算回路２３１及び２
４１の使用によって、Ｖdp及びＶdnの電圧のそれぞれ
は、電流源２３３及び２３４によってそれぞれ生成され
た電流を制御することを通して固定量だけ低くされる。
図１４に示すように、これらの電圧Ｖdps 、Ｖdnsは、
比較器２５０及び２６０によって用いられる。ＶdnがＶ
dps に比較されると同時にＶdpをＶdns と比較すること
がいずれも必要ないので、比較器２５０及び２６０を選
択回路３１０によって選択的に不能にしかつ可能にする
ことができる。
の電圧降下は、電流源２４３によって生成された電流に
よって決定される。抵抗２４１の一端が電圧Ｖdin に接
続されるので、端子２４２における電圧Ｖdns は、Ｖdn
マイナスＩref Ｒref に等しい。加算回路２３１及び２
４１の使用によって、Ｖdp及びＶdnの電圧のそれぞれ
は、電流源２３３及び２３４によってそれぞれ生成され
た電流を制御することを通して固定量だけ低くされる。
図１４に示すように、これらの電圧Ｖdps 、Ｖdnsは、
比較器２５０及び２６０によって用いられる。ＶdnがＶ
dps に比較されると同時にＶdpをＶdns と比較すること
がいずれも必要ないので、比較器２５０及び２６０を選
択回路３１０によって選択的に不能にしかつ可能にする
ことができる。
【００２０】以上の記載に関連して、以下の各項を開示
する。 １．第１の信号及び第２の信号の利得を維持するための
回路であって：前記第１の信号及び前記第２の信号を入
力するための入力回路；第１のフィルタされた信号及び
第２のフィルタされた信号を得るために前記第１の信号
及び前記第２の信号をフィルタするための回路；第１の
レベル付けされた信号及び第２のレベル付けされた信号
を得るべく前記第１のフィルタされた信号のレベルを移
動しかつ前記第２のフィルタされた信号のレベルを移動
するためのレベルシフター回路；及び前記レベル付けさ
れた第１の信号及び前記レベル付けされた第２の信号に
基づいて前記第１の信号の利得及び前記第２の信号の利
得を修正する回路を備えていることを特徴とする回路。 ２．前記レベル移動回路は、前記第１の信号を前記第２
のレベル付けされた信号と比較するための第１の比較器
と前記第１のレベル付けされた信号を前記第２の信号と
比較する第２の比較器とを含むことを特徴とする請求項
１に記載の第１の信号及び第２の信号の利得を維持する
ための回路。 ３．前記レベル移動回路は、前記第１の比較器の前記出
力を前記第２の比較器の前記出力と論理的にＯＲするＯ
Ｒ回路を含むことを特徴とする請求項２に記載の第１の
信号及び第２の信号の利得を維持するための回路。 ４．前記レベル移動回路は、比較のために前記第１の比
較器または前記第２の比較器の一つだけを選択するため
のセレクタ回路を含むことを特徴とする請求項２に記載
の第１の信号及び第２の信号の利得を維持するための回
路。 ５．第１の信号及び第２の信号の利得を維持するための
方法であって：前記第１の信号及び前記第２の信号を入
力し；第１のフィルタされた信号及び第２のフィルタさ
れた信号を得るために前記第１の信号及び前記第２の信
号をフィルタし；第１のレベル付けされた信号及び第２
のレベル付けされた信号を得るべく前記第１のフィルタ
された信号のレベルを移動しかつ前記第２のフィルタさ
れた信号のレベルを移動し；かつ前記レベル付けされた
第１の信号及び前記レベル付けされた第２の信号に基づ
いて前記第１の信号の利得及び前記第２の信号の利得を
修正する段階を具備することを特徴とする方法。 ６．前記レベル移動の段階は、前記第１の信号を前記第
２のレベル付けされた信号と比較しかつ前記第１のレベ
ル付けされた信号を前記第２の信号と比較する段階を含
むことを特徴とする請求項５に記載の第１の信号及び第
２の信号の利得を維持するための方法。 ７．前記レベル移動の段階は、前記第１の比較器の前記
出力を前記第２の比較器の前記出力と論理的にＯＲする
段階を含むことを特徴とする請求項６に記載の第１の信
号及び第２の信号の利得を維持するための方法。 ８．前記レベル移動の段階は、比較のために前記第１の
比較器または前記第２の比較器の一つだけを選択する段
階を含むことを特徴とする請求項５に記載の第１の信号
及び第２の信号の利得を維持するための方法。 ９．本発明は、可変利得増幅器に対してフィードバック
制御を供給すべく放電電流または充電電流のいずれかを
生成するチャージポンプ（２８０）を駆動するためにレ
ベルシフトされかつ二つの比較器（２５０、２６０）を
通して比較される二つの差分信号を出力すべく可変利得
増幅器（２００）を含む。
する。 １．第１の信号及び第２の信号の利得を維持するための
回路であって：前記第１の信号及び前記第２の信号を入
力するための入力回路；第１のフィルタされた信号及び
第２のフィルタされた信号を得るために前記第１の信号
及び前記第２の信号をフィルタするための回路；第１の
レベル付けされた信号及び第２のレベル付けされた信号
を得るべく前記第１のフィルタされた信号のレベルを移
動しかつ前記第２のフィルタされた信号のレベルを移動
するためのレベルシフター回路；及び前記レベル付けさ
れた第１の信号及び前記レベル付けされた第２の信号に
基づいて前記第１の信号の利得及び前記第２の信号の利
得を修正する回路を備えていることを特徴とする回路。 ２．前記レベル移動回路は、前記第１の信号を前記第２
のレベル付けされた信号と比較するための第１の比較器
と前記第１のレベル付けされた信号を前記第２の信号と
比較する第２の比較器とを含むことを特徴とする請求項
１に記載の第１の信号及び第２の信号の利得を維持する
ための回路。 ３．前記レベル移動回路は、前記第１の比較器の前記出
力を前記第２の比較器の前記出力と論理的にＯＲするＯ
Ｒ回路を含むことを特徴とする請求項２に記載の第１の
信号及び第２の信号の利得を維持するための回路。 ４．前記レベル移動回路は、比較のために前記第１の比
較器または前記第２の比較器の一つだけを選択するため
のセレクタ回路を含むことを特徴とする請求項２に記載
の第１の信号及び第２の信号の利得を維持するための回
路。 ５．第１の信号及び第２の信号の利得を維持するための
方法であって：前記第１の信号及び前記第２の信号を入
力し；第１のフィルタされた信号及び第２のフィルタさ
れた信号を得るために前記第１の信号及び前記第２の信
号をフィルタし；第１のレベル付けされた信号及び第２
のレベル付けされた信号を得るべく前記第１のフィルタ
された信号のレベルを移動しかつ前記第２のフィルタさ
れた信号のレベルを移動し；かつ前記レベル付けされた
第１の信号及び前記レベル付けされた第２の信号に基づ
いて前記第１の信号の利得及び前記第２の信号の利得を
修正する段階を具備することを特徴とする方法。 ６．前記レベル移動の段階は、前記第１の信号を前記第
２のレベル付けされた信号と比較しかつ前記第１のレベ
ル付けされた信号を前記第２の信号と比較する段階を含
むことを特徴とする請求項５に記載の第１の信号及び第
２の信号の利得を維持するための方法。 ７．前記レベル移動の段階は、前記第１の比較器の前記
出力を前記第２の比較器の前記出力と論理的にＯＲする
段階を含むことを特徴とする請求項６に記載の第１の信
号及び第２の信号の利得を維持するための方法。 ８．前記レベル移動の段階は、比較のために前記第１の
比較器または前記第２の比較器の一つだけを選択する段
階を含むことを特徴とする請求項５に記載の第１の信号
及び第２の信号の利得を維持するための方法。 ９．本発明は、可変利得増幅器に対してフィードバック
制御を供給すべく放電電流または充電電流のいずれかを
生成するチャージポンプ（２８０）を駆動するためにレ
ベルシフトされかつ二つの比較器（２５０、２６０）を
通して比較される二つの差分信号を出力すべく可変利得
増幅器（２００）を含む。
【００２１】
【発明の効果】本発明の回路は、第１の信号及び第２の
信号の利得を維持するための回路であって：第１の信号
及び第２の信号を入力するための入力回路；第１のフィ
ルタされた信号及び第２のフィルタされた信号を得るた
めに第１の信号及び第２の信号をフィルタするための回
路；第１のレベル付けされた信号及び第２のレベル付け
された信号を得るべく第１のフィルタされた信号のレベ
ルを移動しかつ第２のフィルタされた信号のレベルを移
動するためのレベルシフター回路；及びレベル付けされ
た第１の信号及びレベル付けされた第２の信号に基づい
て第１の信号の利得及び第２の信号の利得を修正する回
路を備えているので、フィードバック回路において全波
整流器を用いることなく非常に高い周波数で動作する自
動利得制御回路を構成することができる。
信号の利得を維持するための回路であって：第１の信号
及び第２の信号を入力するための入力回路；第１のフィ
ルタされた信号及び第２のフィルタされた信号を得るた
めに第１の信号及び第２の信号をフィルタするための回
路；第１のレベル付けされた信号及び第２のレベル付け
された信号を得るべく第１のフィルタされた信号のレベ
ルを移動しかつ第２のフィルタされた信号のレベルを移
動するためのレベルシフター回路；及びレベル付けされ
た第１の信号及びレベル付けされた第２の信号に基づい
て第１の信号の利得及び第２の信号の利得を修正する回
路を備えているので、フィードバック回路において全波
整流器を用いることなく非常に高い周波数で動作する自
動利得制御回路を構成することができる。
【００２２】本発明の方法は、第１の信号及び第２の信
号の利得を維持するための方法であって：第１の信号及
び第２の信号を入力し；第１のフィルタされた信号及び
第２のフィルタされた信号を得るために第１の信号及び
第２の信号をフィルタし；第１のレベル付けされた信号
及び第２のレベル付けされた信号を得るべく第１のフィ
ルタされた信号のレベルを移動しかつ第２のフィルタさ
れた信号のレベルを移動し；かつレベル付けされた第１
の信号及びレベル付けされた第２の信号に基づいて第１
の信号の利得及び第２の信号の利得を修正する段階を具
備するので、フィードバック回路において全波整流器を
用いることなく非常に高い周波数で動作する自動利得制
御回路を構成することができる。
号の利得を維持するための方法であって：第１の信号及
び第２の信号を入力し；第１のフィルタされた信号及び
第２のフィルタされた信号を得るために第１の信号及び
第２の信号をフィルタし；第１のレベル付けされた信号
及び第２のレベル付けされた信号を得るべく第１のフィ
ルタされた信号のレベルを移動しかつ第２のフィルタさ
れた信号のレベルを移動し；かつレベル付けされた第１
の信号及びレベル付けされた第２の信号に基づいて第１
の信号の利得及び第２の信号の利得を修正する段階を具
備するので、フィードバック回路において全波整流器を
用いることなく非常に高い周波数で動作する自動利得制
御回路を構成することができる。
【図１】ブロック回路図である。
【図２】図１の回路の波形図である。
【図３】図１の回路の別の波形図である。
【図４】図１の回路の整流された信号の波形図である。
【図５】図１の回路のディジタル波形図である。
【図６】本発明のブロック回路図である。
【図７】本発明の波形図である。
【図８】本発明のディジタル波形図である。
【図９】本発明の別の波形図である。
【図１０】本発明の別のディジタル波形図である。
【図１１】本発明の別のディジタル波形図である。
【図１２】本発明の別のディジタル波形図である。
【図１３】本発明の別の実施例を示す図である。
【図１４】本発明の別の実施例を示す図である。
【図１５】本発明の別の実施例を示す図である。
２００ 可変利得増幅器 ２０５、２０６ コンデンサ ２１０ フィルタ ２２０ 増幅器 ２３０、２４０ プログラマブルレベルシフター ２５０、２６０ 比較器 ２７０ 論理ＯＲ回路 ２８０ チャージポンプ回路 ２９０ 利得制御
Claims (2)
- 【請求項１】 第１の信号及び第２の信号の利得を維持
するための回路であって：前記第１の信号及び前記第２
の信号を入力するための入力回路；第１のフィルタされ
た信号及び第２のフィルタされた信号を得るために前記
第１の信号及び前記第２の信号をフィルタするための回
路；第１のレベル付けされた信号及び第２のレベル付け
された信号を得るべく前記第１のフィルタされた信号の
レベルを移動しかつ前記第２のフィルタされた信号のレ
ベルを移動するためのレベルシフター回路；及び前記レ
ベル付けされた第１の信号及び前記レベル付けされた第
２の信号に基づいて前記第１の信号の利得及び前記第２
の信号の利得を修正する回路を備えていることを特徴と
する回路。 - 【請求項２】 第１の信号及び第２の信号の利得を維持
するための方法であって：前記第１の信号及び前記第２
の信号を入力し；第１のフィルタされた信号及び第２の
フィルタされた信号を得るために前記第１の信号及び前
記第２の信号をフィルタし；第１のレベル付けされた信
号及び第２のレベル付けされた信号を得るべく前記第１
のフィルタされた信号のレベルを移動しかつ前記第２の
フィルタされた信号のレベルを移動し；かつ前記レベル
付けされた第１の信号及び前記レベル付けされた第２の
信号に基づいて前記第１の信号の利得及び前記第２の信
号の利得を修正する段階を具備することを特徴とする方
法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/852247 | 1997-05-06 | ||
| US08/852,247 US5825239A (en) | 1997-05-06 | 1997-05-06 | Peak detector for automatic gain control |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10322151A true JPH10322151A (ja) | 1998-12-04 |
Family
ID=25312841
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10122324A Pending JPH10322151A (ja) | 1997-05-06 | 1998-05-01 | 自動利得制御用改良型ピーク検出装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5825239A (ja) |
| JP (1) | JPH10322151A (ja) |
| KR (1) | KR100474956B1 (ja) |
| SG (1) | SG63837A1 (ja) |
| TW (1) | TW529242B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013247644A (ja) * | 2012-05-29 | 2013-12-09 | Ricoh Co Ltd | 差動増幅器 |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6014045A (en) * | 1998-06-03 | 2000-01-11 | Maxim Integrated Products, Inc. | Minimal headroom, minimal area multi-terminal current steering circuits |
| US6445233B1 (en) * | 1999-12-30 | 2002-09-03 | The Engineering Consortium, Inc. | Multiple time constant rectifier apparatus and method |
| US6956905B1 (en) * | 2000-03-23 | 2005-10-18 | Xilinx, Inc. | Peak detector circuit |
| US6583671B2 (en) * | 2000-12-01 | 2003-06-24 | Sony Corporation | Stable AGC transimpedance amplifier with expanded dynamic range |
| KR100382733B1 (ko) * | 2001-02-08 | 2003-05-09 | 삼성전자주식회사 | 광디스크 재생 시스템에 이용되는 피킹 방지 자동 이득조절기 및 피킹 방지방법 |
| TW518819B (en) * | 2002-03-22 | 2003-01-21 | Via Tech Inc | Automatic gain control circuit and method |
| EP1351403B1 (en) * | 2002-04-05 | 2016-03-30 | Imec | Transceiver with front end reconfiguration |
| US6727839B2 (en) * | 2002-08-23 | 2004-04-27 | Broadcom Corporation | High speed, low power comparator |
| TWI240483B (en) * | 2004-05-31 | 2005-09-21 | Ind Tech Res Inst | Programmable auto signal amplitude control circuit |
| US7952335B2 (en) * | 2004-08-09 | 2011-05-31 | St-Ericsson Sa | Power converter and method for power conversion |
| CN100581052C (zh) * | 2004-08-13 | 2010-01-13 | 深圳赛意法微电子有限公司 | 具有自适应的爬升和衰减时间的自动增益控制系统 |
| JP2006086891A (ja) * | 2004-09-16 | 2006-03-30 | Mitsumi Electric Co Ltd | 増幅回路及び利得制御方法 |
| CN102403971B (zh) * | 2010-09-17 | 2014-02-19 | 北京大学 | 一种增益自动控制解调电路 |
| US8791691B2 (en) * | 2011-03-24 | 2014-07-29 | Lsi Corporation | Fully differential signal peak detection architecture |
| US9490775B2 (en) * | 2014-12-19 | 2016-11-08 | International Business Machines Corporation | Implementing adaptive control for optimization of pulsed resonant drivers |
| US11848653B2 (en) * | 2018-05-18 | 2023-12-19 | Macom Technology Solutions Holdings, Inc. | Method and apparatus to speed convergence and control behavior of digital control loop |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5475975A (en) * | 1977-11-30 | 1979-06-18 | Hitachi Ltd | Agc circuit |
| US4297645A (en) * | 1979-09-20 | 1981-10-27 | Nippon Electric Co., Ltd. | Automatic gain control circuit comprising a circuit for comparing a modulated signal with an envelope detected signal |
| JPS5711515A (en) * | 1980-06-26 | 1982-01-21 | Fujitsu Ltd | Automatic gain control amplifier |
| US4398153A (en) * | 1981-05-06 | 1983-08-09 | The United States Of America As Represented By The Secretary Of The Army | Harmonic generator |
| US5220468A (en) * | 1982-05-10 | 1993-06-15 | Digital Equipment Corporation | Disk drive with constant bandwidth automatic gain control |
| JPH01185008A (ja) * | 1988-01-19 | 1989-07-24 | Nec Corp | 利得可変増幅器 |
| KR940000095B1 (ko) * | 1991-05-24 | 1994-01-05 | 삼성전자 주식회사 | 수신신호 자동 이득 조절회로 및 방법 |
| US5350908A (en) * | 1992-06-30 | 1994-09-27 | Allen-Bradley Company, Inc. | Automatic gain control circuit having disturbance cancellation capabilities |
| US5416437A (en) * | 1993-02-02 | 1995-05-16 | Silicon Systems, Inc. | Dual mode charge pump for automatic gain control circuits |
| US5422601A (en) * | 1994-07-19 | 1995-06-06 | Analog Devices, Inc. | Hybrid analog digital automatic gain control gain recovery system |
| JP3192323B2 (ja) * | 1994-07-29 | 2001-07-23 | 沖電気工業株式会社 | 電力制御回路 |
-
1997
- 1997-05-06 US US08/852,247 patent/US5825239A/en not_active Expired - Lifetime
-
1998
- 1998-04-14 SG SG1998000737A patent/SG63837A1/en unknown
- 1998-05-01 JP JP10122324A patent/JPH10322151A/ja active Pending
- 1998-05-04 TW TW087106822A patent/TW529242B/zh not_active IP Right Cessation
- 1998-05-04 KR KR10-1998-0015930A patent/KR100474956B1/ko not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013247644A (ja) * | 2012-05-29 | 2013-12-09 | Ricoh Co Ltd | 差動増幅器 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5825239A (en) | 1998-10-20 |
| KR19980086741A (ko) | 1998-12-05 |
| KR100474956B1 (ko) | 2005-04-14 |
| TW529242B (en) | 2003-04-21 |
| SG63837A1 (en) | 1999-03-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH10322151A (ja) | 自動利得制御用改良型ピーク検出装置 | |
| US5418660A (en) | Information processing apparatus for processing reproduction signal having nonlinear characteristics | |
| US5422601A (en) | Hybrid analog digital automatic gain control gain recovery system | |
| US20040028242A1 (en) | Audio reproducing apparatus and method | |
| CN1220333C (zh) | 直接转换接收机、移动无线电设备和射频信号的接收方法 | |
| EP0381394A1 (en) | Tracking error detecting apparatus and optical disc recording and/or apparatus including the same | |
| EP1251507A2 (en) | Asymmetry correcting circuit and information reproducing apparatus using the same | |
| US6611485B2 (en) | Apparatus and method for correcting asymmetry of optical disk reproducing system | |
| JPH0619904B2 (ja) | デジタル信号の波形処理方式 | |
| US20040022324A1 (en) | Audio reproducing apparatus and method | |
| JPH11345461A (ja) | ディスク再生装置のリード回路 | |
| JP4433885B2 (ja) | 差動ピーク検出回路 | |
| US6236898B1 (en) | Error compensation circuit for compensating for parameter errors of an IC chip having a filter and a boost circuit | |
| US4827464A (en) | Slider servo device | |
| CN100486111C (zh) | D类放大器 | |
| JPH1040503A (ja) | ディスク記憶装置のａｇｃ回路 | |
| JP3325469B2 (ja) | 自動利得制御ループ回路 | |
| JPH06209231A (ja) | 信号処理用アクティブフィルタの自動特性調整回路 | |
| JP2000285484A (ja) | フォーカスバランス調整装置及びディスク再生装置 | |
| KR100242234B1 (ko) | 서보메카니즘의 자동이득제어 장치 | |
| JP2861154B2 (ja) | Ａ／ｄ変換器入力信号のａｇｃ，ａｄｃ調整方式 | |
| KR960008411Y1 (ko) | 레이저 디스크 플레이어의 스핀들 모터 제어회로 | |
| JPH11328858A (ja) | 高域強調フィルタのブ―スト調整方法 | |
| JPH0821164B2 (ja) | 磁気テープ再生回路 | |
| US20070176684A1 (en) | Waveform equalizer and information reproducing apparatus therewith |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050502 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080213 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080218 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20080519 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20080522 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20081020 |