JPH10322347A - ネットワーク通信装置 - Google Patents
ネットワーク通信装置Info
- Publication number
- JPH10322347A JPH10322347A JP12711897A JP12711897A JPH10322347A JP H10322347 A JPH10322347 A JP H10322347A JP 12711897 A JP12711897 A JP 12711897A JP 12711897 A JP12711897 A JP 12711897A JP H10322347 A JPH10322347 A JP H10322347A
- Authority
- JP
- Japan
- Prior art keywords
- management
- management data
- stage
- tag
- packet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/10—Packet switching elements characterised by the switching fabric construction
- H04L49/104—Asynchronous transfer mode [ATM] switching fabrics
- H04L49/105—ATM switching elements
- H04L49/108—ATM switching elements using shared central buffer
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/30—Peripheral units, e.g. input or output ports
- H04L49/3081—ATM peripheral units, e.g. policing, insertion or extraction
- H04L49/309—Header conversion, routing tables or routing tags
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
- H04Q11/0428—Integrated services digital network, i.e. systems for transmission of different types of digitised signals, e.g. speech, data, telecentral, television signals
- H04Q11/0478—Provisions for broadband connections
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5638—Services, e.g. multimedia, GOS, QOS
- H04L2012/5646—Cell characteristics, e.g. loss, delay, jitter, sequence integrity
- H04L2012/5647—Cell loss
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5638—Services, e.g. multimedia, GOS, QOS
- H04L2012/5646—Cell characteristics, e.g. loss, delay, jitter, sequence integrity
- H04L2012/5651—Priority, marking, classes
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
(57)【要約】
【課題】 無効なパケットを即座に廃棄することが可能
なネットワーク通信装置を得る。 【解決手段】 共通バッファＳＢＭには、入力回線ＩＮ
＃１〜４から受信した複数の受信セルが格納され、制御
部ＣＴＬは、タグ及びアドレスを管理している。共通バ
ッファＳＢＭに格納されている受信セルのうち、廃棄さ
れた管理データに対応するものは、識別されることはな
い。以て、事実上、共通バッファＳＢＭ内の受信セルを
即座に廃棄できるという効果を奏す。
なネットワーク通信装置を得る。 【解決手段】 共通バッファＳＢＭには、入力回線ＩＮ
＃１〜４から受信した複数の受信セルが格納され、制御
部ＣＴＬは、タグ及びアドレスを管理している。共通バ
ッファＳＢＭに格納されている受信セルのうち、廃棄さ
れた管理データに対応するものは、識別されることはな
い。以て、事実上、共通バッファＳＢＭ内の受信セルを
即座に廃棄できるという効果を奏す。
Description
【０００１】
【発明の属する技術分野】この発明は、無効なパケット
を廃棄するＡＴＭ（Asynchronous Transfer Mode）スイ
ッチ等のネットワーク通信装置に関する。
を廃棄するＡＴＭ（Asynchronous Transfer Mode）スイ
ッチ等のネットワーク通信装置に関する。
【０００２】
【従来の技術】ＡＴＭスイッチやスイッチド・イーサー
ネット等のようなネットワーク上のネットワーク通信装
置は、データのひとかたまり（以降、パケットと称す）
を単位として扱う。このようなネットワーク通信装置
は、パケット交換をハードウエアによって行うことによ
り、高いスループットを実現する。ＡＴＭスイッチは、
回線を交換する上述のハードウエアである。ＡＴＭスイ
ッチは、固定長（５３バイト）のパケットを扱うように
国際的な勧告によって定められている。このように、パ
ケットのうち、固定長のパケットはセルと呼ばれる。
ネット等のようなネットワーク上のネットワーク通信装
置は、データのひとかたまり（以降、パケットと称す）
を単位として扱う。このようなネットワーク通信装置
は、パケット交換をハードウエアによって行うことによ
り、高いスループットを実現する。ＡＴＭスイッチは、
回線を交換する上述のハードウエアである。ＡＴＭスイ
ッチは、固定長（５３バイト）のパケットを扱うように
国際的な勧告によって定められている。このように、パ
ケットのうち、固定長のパケットはセルと呼ばれる。
【０００３】図２２は従来のＡＴＭスイッチ１００’の
例を示す概念図である。ＡＴＭスイッチ１００’には入
力回線ＩＮ＃１〜４及び出力回線ＯＵＴ＃１〜４が接続
されている。入力部１１は入力回線ＩＮ＃１〜４と接続
されている。出力部１３は出力回線ＯＵＴ＃１〜４と接
続されている。回線インタフェース１１ａ、宛先解析部
１１ｂ及び装置内インタフェース１１ｃは入力回線ＩＮ
＃１〜４ごとに設けられている。回線インタフェース１
３ａ、宛先付加部１３ｂ及び装置内インタフェース１３
ｃは出力回線ＯＵＴ＃１〜４ごとに設けられている。入
力部１１は入力回線ＩＮ＃１〜４から宛先が付加されて
いるセルを受信する。入力部１１の内部において、セル
内のデータ（セルデータ）は回線インタフェース１１
ａ、宛先の解析及びセルデータに装置内管理情報を付加
する宛先解析部１１ｂ及び装置内インタフェース１１ｃ
を介し、スイッチ部１２に送られる。
例を示す概念図である。ＡＴＭスイッチ１００’には入
力回線ＩＮ＃１〜４及び出力回線ＯＵＴ＃１〜４が接続
されている。入力部１１は入力回線ＩＮ＃１〜４と接続
されている。出力部１３は出力回線ＯＵＴ＃１〜４と接
続されている。回線インタフェース１１ａ、宛先解析部
１１ｂ及び装置内インタフェース１１ｃは入力回線ＩＮ
＃１〜４ごとに設けられている。回線インタフェース１
３ａ、宛先付加部１３ｂ及び装置内インタフェース１３
ｃは出力回線ＯＵＴ＃１〜４ごとに設けられている。入
力部１１は入力回線ＩＮ＃１〜４から宛先が付加されて
いるセルを受信する。入力部１１の内部において、セル
内のデータ（セルデータ）は回線インタフェース１１
ａ、宛先の解析及びセルデータに装置内管理情報を付加
する宛先解析部１１ｂ及び装置内インタフェース１１ｃ
を介し、スイッチ部１２に送られる。
【０００４】次に、スイッチ部１２はセルデータを宛先
に応じた装置内インタフェース１３ｃに出力する。出力
部１３において、セルは装置内インタフェース１３ｃ、
セルデータに付加されている装置内管理情報を削除して
セルに宛先を付加する宛先付加部１３ｂ及び回線インタ
フェース１３ａを介して、目的の回線に送信される。こ
のように、スイッチ部１２は複数の入力回線からの受信
したセルを宛先に応じて出力回線に送信する。
に応じた装置内インタフェース１３ｃに出力する。出力
部１３において、セルは装置内インタフェース１３ｃ、
セルデータに付加されている装置内管理情報を削除して
セルに宛先を付加する宛先付加部１３ｂ及び回線インタ
フェース１３ａを介して、目的の回線に送信される。こ
のように、スイッチ部１２は複数の入力回線からの受信
したセルを宛先に応じて出力回線に送信する。
【０００５】複数の入力回線からある出力回線向けの複
数のセルが同時に受信されたとき、セルデータの衝突
（輻輳）が生じる。この輻輳を回避するために、スイッ
チ部１２は、まず、内蔵しているバッファＢＭに複数の
入力回線から受信した複数のセルデータを一旦格納す
る。バッファＢＭに格納されたある出力回線向けの複数
のセルデータはその出力回線が空くまで待ち状態にな
る。その出力回線が空くと、スイッチ部１２は、その出
力回線向けの複数のセルデータを出力部１３に出力す
る。
数のセルが同時に受信されたとき、セルデータの衝突
（輻輳）が生じる。この輻輳を回避するために、スイッ
チ部１２は、まず、内蔵しているバッファＢＭに複数の
入力回線から受信した複数のセルデータを一旦格納す
る。バッファＢＭに格納されたある出力回線向けの複数
のセルデータはその出力回線が空くまで待ち状態にな
る。その出力回線が空くと、スイッチ部１２は、その出
力回線向けの複数のセルデータを出力部１３に出力す
る。
【０００６】このようなバッファＢＭを内蔵しているＡ
ＴＭスイッチには、共通バッファ型ＡＴＭスイッチと呼
ばれるものがある。この共通バッファ型ＡＴＭスイッチ
には、予稿集『ＡＴＭ用検索機能付きアドレスキュー』
（電子情報通信学会集積回路研究会、ＩＣＤ９４−６
７、１９９４年６月、石脇昌彦、et al.）に記載されて
いるものがある。
ＴＭスイッチには、共通バッファ型ＡＴＭスイッチと呼
ばれるものがある。この共通バッファ型ＡＴＭスイッチ
には、予稿集『ＡＴＭ用検索機能付きアドレスキュー』
（電子情報通信学会集積回路研究会、ＩＣＤ９４−６
７、１９９４年６月、石脇昌彦、et al.）に記載されて
いるものがある。
【０００７】ある複数のセルの流れ（データストリー
ム）が無効になる場合がある。この様な状況は、ネット
ワーク上あるいはネットワークに接続されている端末の
異常等によって生じる。この異常等の原因には、データ
エラー等の障害の発生、発信者からの回線接続の要求
（以後、「呼（call）」と称す）の不意の切断、ネット
ワーク上のセルの輻輳による優先度の低いデータストリ
ームの中断等がある。
ム）が無効になる場合がある。この様な状況は、ネット
ワーク上あるいはネットワークに接続されている端末の
異常等によって生じる。この異常等の原因には、データ
エラー等の障害の発生、発信者からの回線接続の要求
（以後、「呼（call）」と称す）の不意の切断、ネット
ワーク上のセルの輻輳による優先度の低いデータストリ
ームの中断等がある。
【０００８】従来のバッファＢＭ内のセルデータの管理
は、その管理能力に限界があり、主としてそのセルデー
タの宛先によって管理されているのみである。例えば無
効になったデータストリームに属するセルデータを識別
することはこの管理からできない。したがって、従来の
ＡＴＭスイッチ１００’では、スイッチ部１２内の無効
なセルの廃棄を行うことができず、入力部１１及び出力
部１３が無効なセルの廃棄を行う。例えば、特定のデー
タストリームに属するセルを廃棄することを通知する廃
棄情報がＡＴＭスイッチ１００’の外部において発行さ
れた後、ＡＴＭスイッチがこの廃棄情報を受けていると
する。ＡＴＭスイッチ１００’の入力部１１が受信した
セルのうち、この廃棄情報に該当するセルを廃棄した
り、ＡＴＭスイッチ１００’の出力部１３がこの廃棄情
報に該当するセルを廃棄したりする。
は、その管理能力に限界があり、主としてそのセルデー
タの宛先によって管理されているのみである。例えば無
効になったデータストリームに属するセルデータを識別
することはこの管理からできない。したがって、従来の
ＡＴＭスイッチ１００’では、スイッチ部１２内の無効
なセルの廃棄を行うことができず、入力部１１及び出力
部１３が無効なセルの廃棄を行う。例えば、特定のデー
タストリームに属するセルを廃棄することを通知する廃
棄情報がＡＴＭスイッチ１００’の外部において発行さ
れた後、ＡＴＭスイッチがこの廃棄情報を受けていると
する。ＡＴＭスイッチ１００’の入力部１１が受信した
セルのうち、この廃棄情報に該当するセルを廃棄した
り、ＡＴＭスイッチ１００’の出力部１３がこの廃棄情
報に該当するセルを廃棄したりする。
【０００９】ＡＴＭスイッチ１００’は、高速性を必要
とする。特に、ネットワーク上のセルの輻輳による優先
度の低いデータストリームの中断が原因のときに生じた
無効なセルは、即座に廃棄することが好ましい。即座に
廃棄しないと輻輳を回避することが困難になるからであ
る。
とする。特に、ネットワーク上のセルの輻輳による優先
度の低いデータストリームの中断が原因のときに生じた
無効なセルは、即座に廃棄することが好ましい。即座に
廃棄しないと輻輳を回避することが困難になるからであ
る。
【００１０】
【発明が解決しようとする課題】しかしながら、従来の
ＡＴＭスイッチ１００’において、スイッチ部１２は無
効なセルの廃棄を行わないため、無効なセルがバッファ
ＢＭ内に存在している時点では、無効なセルを廃棄する
ことはできない。セル廃棄情報の受信後、該当する出力
回線が空いてスイッチ部分１２がその出力回線向けの無
効なセルを出力部１３内に出力した時点でこの無効なセ
ルが廃棄される。このように、従来のＡＴＭスイッチ１
００’では、既にバッファＢＭ内に無効なセルが蓄積さ
れているにもかかわらず、即座に破棄できないという問
題点があった。
ＡＴＭスイッチ１００’において、スイッチ部１２は無
効なセルの廃棄を行わないため、無効なセルがバッファ
ＢＭ内に存在している時点では、無効なセルを廃棄する
ことはできない。セル廃棄情報の受信後、該当する出力
回線が空いてスイッチ部分１２がその出力回線向けの無
効なセルを出力部１３内に出力した時点でこの無効なセ
ルが廃棄される。このように、従来のＡＴＭスイッチ１
００’では、既にバッファＢＭ内に無効なセルが蓄積さ
れているにもかかわらず、即座に破棄できないという問
題点があった。
【００１１】本発明は、この問題点を解決するためにな
されたものであり、複数の入力回線から受信した複数の
パケットを一旦格納するための格納領域を有し、このバ
ッファ内の無効なパケットを即座に廃棄することが可能
なネットワーク通信装置を得ることを目的とする。
されたものであり、複数の入力回線から受信した複数の
パケットを一旦格納するための格納領域を有し、このバ
ッファ内の無効なパケットを即座に廃棄することが可能
なネットワーク通信装置を得ることを目的とする。
【００１２】
【課題を解決するための手段】本発明の請求項１に係る
課題解決手段は、複数の入力回線から受信した複数の受
信パケットを格納しておく格納領域と、複数の受信パケ
ットにそれぞれ１対１に対応した管理データであって、
対応する受信パケットに係る呼を識別するためのタグ及
び対応する受信パケットの前記格納領域への書き込みア
ドレスを含む管理データを管理する受信パケット管理手
段とを備え、前記受信パケット管理手段は、パケットを
廃棄するための廃棄情報及び前記タグを受けて、前記廃
棄情報に該当するタグを有する管理データを検出するた
めのパケット管理用検出手段を備え、前記パケット管理
用検出手段が検出した管理データを廃棄することを特徴
とする。
課題解決手段は、複数の入力回線から受信した複数の受
信パケットを格納しておく格納領域と、複数の受信パケ
ットにそれぞれ１対１に対応した管理データであって、
対応する受信パケットに係る呼を識別するためのタグ及
び対応する受信パケットの前記格納領域への書き込みア
ドレスを含む管理データを管理する受信パケット管理手
段とを備え、前記受信パケット管理手段は、パケットを
廃棄するための廃棄情報及び前記タグを受けて、前記廃
棄情報に該当するタグを有する管理データを検出するた
めのパケット管理用検出手段を備え、前記パケット管理
用検出手段が検出した管理データを廃棄することを特徴
とする。
【００１３】本発明の請求項２に係る課題解決手段にお
いて、前記受信パケット管理手段は、直列に接続された
複数のステージを含み、前段から後段へ受信順になるよ
うに、前記複数のステージそれぞれに前記管理データを
格納するための管理データ格納手段と、前記パケット管
理用検出手段が検出した管理データが格納されているス
テージ内にこの後段のステージ内の管理データを上書き
するための管理データ上書手段と、をさらに備えたこと
を特徴とする。
いて、前記受信パケット管理手段は、直列に接続された
複数のステージを含み、前段から後段へ受信順になるよ
うに、前記複数のステージそれぞれに前記管理データを
格納するための管理データ格納手段と、前記パケット管
理用検出手段が検出した管理データが格納されているス
テージ内にこの後段のステージ内の管理データを上書き
するための管理データ上書手段と、をさらに備えたこと
を特徴とする。
【００１４】本発明の請求項３に係る課題解決手段にお
いて、前記管理データは対応する受信パケットの宛先を
さらに含み、前記パケット管理用検出手段は、検出した
管理データ内の宛先を無効にし、前記管理データ上書手
段は、前記宛先が無効な管理データが格納されているス
テージ内にこの後段のステージ内の管理データを上書き
することを特徴とする。
いて、前記管理データは対応する受信パケットの宛先を
さらに含み、前記パケット管理用検出手段は、検出した
管理データ内の宛先を無効にし、前記管理データ上書手
段は、前記宛先が無効な管理データが格納されているス
テージ内にこの後段のステージ内の管理データを上書き
することを特徴とする。
【００１５】本発明の請求項４に係る課題解決手段にお
いて、前記パケット管理用検出手段は、各ステージごと
に設けられた複数のパケット管理用検出手段からなり、
各パケット管理用検出手段の検出結果の集計を行うため
の廃棄数検出手段をさらに備えたことを特徴とする。
いて、前記パケット管理用検出手段は、各ステージごと
に設けられた複数のパケット管理用検出手段からなり、
各パケット管理用検出手段の検出結果の集計を行うため
の廃棄数検出手段をさらに備えたことを特徴とする。
【００１６】本発明の請求項５に係る課題解決手段にお
いて、前記廃棄数検出手段は、各パケット管理用検出手
段ごとに設けら、前記廃棄情報に該当するタグを有する
管理データを検出したとき、定電流を流す複数の定電流
源と、前記複数の定電流源からの定電流を受ける電流バ
スと、前記電流バスにおける電流をアナログデジタル変
換して前記集計の結果を生成するためのアナログデジタ
ル変換器とを備えたことを特徴とする。
いて、前記廃棄数検出手段は、各パケット管理用検出手
段ごとに設けら、前記廃棄情報に該当するタグを有する
管理データを検出したとき、定電流を流す複数の定電流
源と、前記複数の定電流源からの定電流を受ける電流バ
スと、前記電流バスにおける電流をアナログデジタル変
換して前記集計の結果を生成するためのアナログデジタ
ル変換器とを備えたことを特徴とする。
【００１７】本発明の請求項６に係る課題解決手段にお
いて、前記受信パケット管理手段は、前記格納領域の未
使用のアドレスを管理するための空きアドレスプールを
備え、前記空きアドレスプールは、前記格納領域の複数
のアドレスにそれぞれ１対１に対応し、当該アドレスが
未使用状態か否かを表すための複数のフラグと、各フラ
グに対応する前記タグを格納するための複数のタグ格納
部と、各タグ格納部内のタグと前記廃棄情報とを受け
て、前記廃棄情報に該当するタグを有するタグ格納部に
対応するフラグを未使用状態に設定するためのアドレス
管理用検出手段とを備えたことを特徴とする。
いて、前記受信パケット管理手段は、前記格納領域の未
使用のアドレスを管理するための空きアドレスプールを
備え、前記空きアドレスプールは、前記格納領域の複数
のアドレスにそれぞれ１対１に対応し、当該アドレスが
未使用状態か否かを表すための複数のフラグと、各フラ
グに対応する前記タグを格納するための複数のタグ格納
部と、各タグ格納部内のタグと前記廃棄情報とを受け
て、前記廃棄情報に該当するタグを有するタグ格納部に
対応するフラグを未使用状態に設定するためのアドレス
管理用検出手段とを備えたことを特徴とする。
【００１８】本発明の請求項７に係る課題解決手段は、
前記タグとして前記受信パケットのヘッダ部に含まれる
識別子を用いることを特徴とする。
前記タグとして前記受信パケットのヘッダ部に含まれる
識別子を用いることを特徴とする。
【００１９】本発明の請求項８に係る課題解決手段は、
前記タグとして前記受信パケットのヘッダ部に含まれる
廃棄優先度を用いることを特徴とする。
前記タグとして前記受信パケットのヘッダ部に含まれる
廃棄優先度を用いることを特徴とする。
【００２０】本発明の請求項９に係る課題解決手段にお
いて、前記識別子は複数のビットからなり、前記識別子
を受けて前記複数のビットより少ない数のビットからな
る信号に変換するための変換テーブルをさらに備え、変
換後の信号をタグとして用いることを特徴とする。
いて、前記識別子は複数のビットからなり、前記識別子
を受けて前記複数のビットより少ない数のビットからな
る信号に変換するための変換テーブルをさらに備え、変
換後の信号をタグとして用いることを特徴とする。
【００２１】
実施の形態１．ＡＴＭスイッチには、共通バッファ型Ａ
ＴＭスイッチと呼ばれるものがある。共通バッファ型の
スイッチは、複数の入力回線からそれぞれ受信したセル
を共通バッファ（shared buffer memory）に受信セル
（受信パケット）として蓄え、受信セルを出力回線ごと
に管理する。共通バッファ型ＡＴＭスイッチには、予稿
集『ＡＴＭ用検索機能付きアドレスキュー』（電子情報
通信学会集積回路研究会、ＩＣＤ９４−６７、１９９４
年６月、石脇昌彦、et al.）に記載されているものがあ
る。本発明の実施の形態におけるＡＴＭスイッチは、好
ましくは、この文献に記載されているＡＴＭスイッチを
利用する。
ＴＭスイッチと呼ばれるものがある。共通バッファ型の
スイッチは、複数の入力回線からそれぞれ受信したセル
を共通バッファ（shared buffer memory）に受信セル
（受信パケット）として蓄え、受信セルを出力回線ごと
に管理する。共通バッファ型ＡＴＭスイッチには、予稿
集『ＡＴＭ用検索機能付きアドレスキュー』（電子情報
通信学会集積回路研究会、ＩＣＤ９４−６７、１９９４
年６月、石脇昌彦、et al.）に記載されているものがあ
る。本発明の実施の形態におけるＡＴＭスイッチは、好
ましくは、この文献に記載されているＡＴＭスイッチを
利用する。
【００２２】図１は本発明の実施の形態１におけるＡＴ
Ｍスイッチ１００の概念図である。このＡＴＭスイッチ
１００は、複数の入力回線ＩＮ＃１〜４に接続されたマ
ルチプレクサＭＵＸと、複数の出力回線ＯＵＴ＃１〜４
に接続されたデマルチプレクサＤＭＵＸと、複数の入力
回線ＩＮ＃１〜４から受信した複数の受信セルを格納し
ておく共通バッファＳＢＭ（格納領域）と、複数の受信
セルにそれぞれ１対１に対応した管理データＤＡＴＡを
管理する制御部ＣＴＬ（受信パケット管理手段）とを備
えている。制御部ＣＴＬは、共通バッファＳＢＭの未使
用のアドレスを管理するための空きアドレスプールＩＡ
Ｐと、対応する受信セルの共通バッファＳＢＭへの書き
込みアドレスＡｗ、宛先及びセル識別情報ＣＩを含む管
理データＤＡＴＡを出力回線ＯＵＴ＃１〜４ごとに管理
するアドレスキューＡＱとを備えている。セル識別情報
ＣＩは受信セルのヘッダ部の情報の一部あるいは全てで
ある。
Ｍスイッチ１００の概念図である。このＡＴＭスイッチ
１００は、複数の入力回線ＩＮ＃１〜４に接続されたマ
ルチプレクサＭＵＸと、複数の出力回線ＯＵＴ＃１〜４
に接続されたデマルチプレクサＤＭＵＸと、複数の入力
回線ＩＮ＃１〜４から受信した複数の受信セルを格納し
ておく共通バッファＳＢＭ（格納領域）と、複数の受信
セルにそれぞれ１対１に対応した管理データＤＡＴＡを
管理する制御部ＣＴＬ（受信パケット管理手段）とを備
えている。制御部ＣＴＬは、共通バッファＳＢＭの未使
用のアドレスを管理するための空きアドレスプールＩＡ
Ｐと、対応する受信セルの共通バッファＳＢＭへの書き
込みアドレスＡｗ、宛先及びセル識別情報ＣＩを含む管
理データＤＡＴＡを出力回線ＯＵＴ＃１〜４ごとに管理
するアドレスキューＡＱとを備えている。セル識別情報
ＣＩは受信セルのヘッダ部の情報の一部あるいは全てで
ある。
【００２３】セル識別情報ＣＩは対応する受信セルに係
る呼を識別するためのタグ及び宛先を含む。本実施の形
態は、タグとして、受信セルのヘッダ部に含まれるＶＰ
Ｉ（Virtual Path Identifier）あるいはＶＣＩ（Virtu
al Channel Identifier）の少なくとも一方を用いる。
ＶＰＩやＶＣＩは識別子と呼ばれる。識別子は呼ごとに
設定される。
る呼を識別するためのタグ及び宛先を含む。本実施の形
態は、タグとして、受信セルのヘッダ部に含まれるＶＰ
Ｉ（Virtual Path Identifier）あるいはＶＣＩ（Virtu
al Channel Identifier）の少なくとも一方を用いる。
ＶＰＩやＶＣＩは識別子と呼ばれる。識別子は呼ごとに
設定される。
【００２４】宛先は、少なくとも１つの出力回線を示
す。したがって、ある入力回線から送信されてきたセル
は、宛先に応じて、１つの出力回線に送信される場合も
あるし、複数の出力回線に送信される場合もある。この
ように複数の出力回線に送信される場合をマルチキャス
トと称する。
す。したがって、ある入力回線から送信されてきたセル
は、宛先に応じて、１つの出力回線に送信される場合も
あるし、複数の出力回線に送信される場合もある。この
ように複数の出力回線に送信される場合をマルチキャス
トと称する。
【００２５】なお、あるＡＴＭスイッチ等のネットワー
ク通信装置が互いに異なる内容の識別子を有する複数の
セル（データストリーム）を同じ出力回線に送信するこ
とはありえる。例えば、この出力回線の先に接続されて
いる別のＡＴＭスイッチがこれらのセルをそれぞれ別の
出力回線に送信する場合がある。このように、複数のセ
ルが同じ出力回線に送信されるからといって、これら複
数のセルが同じ呼に属するとは限らない。
ク通信装置が互いに異なる内容の識別子を有する複数の
セル（データストリーム）を同じ出力回線に送信するこ
とはありえる。例えば、この出力回線の先に接続されて
いる別のＡＴＭスイッチがこれらのセルをそれぞれ別の
出力回線に送信する場合がある。このように、複数のセ
ルが同じ出力回線に送信されるからといって、これら複
数のセルが同じ呼に属するとは限らない。
【００２６】図２にＡＴＭスイッチ１００がセルを受信
したときの動作を示す。まず、ＡＴＭスイッチ１００
は、ある入力回線からマルチプレクサＭＵＸに１つのセ
ルを受信セルとして受信する（ステップＳ１０１）。
したときの動作を示す。まず、ＡＴＭスイッチ１００
は、ある入力回線からマルチプレクサＭＵＸに１つのセ
ルを受信セルとして受信する（ステップＳ１０１）。
【００２７】次に、制御部ＣＴＬは空きアドレスプール
ＩＡＰ内に管理されている１つの未使用のアドレスを書
き込みアドレスＡｗとして取り出す（ステップＳ１０
２）。
ＩＡＰ内に管理されている１つの未使用のアドレスを書
き込みアドレスＡｗとして取り出す（ステップＳ１０
２）。
【００２８】次に、マルチプレクサＭＵＸは共通バッフ
ァＳＢＭに受信セルを回線速度の４（入力回線数）倍で
出力し、この受信セルは共通バッファＳＢＭ内の書き込
みアドレスＡｗに書き込まれる（ステップＳ１０３）。
ァＳＢＭに受信セルを回線速度の４（入力回線数）倍で
出力し、この受信セルは共通バッファＳＢＭ内の書き込
みアドレスＡｗに書き込まれる（ステップＳ１０３）。
【００２９】次に、制御部ＣＴＬは、この受信セルの管
理データＤＡＴＡをこの受信セルの宛先が示す出力回線
ごとに待ち行列として分ける。待ち行列Ｑ１〜Ｑ４はそ
れぞれ、出力回線ＯＵＴ＃１〜４に対応する。なお、受
信セルがマルチキャストセルの場合のように、受信セル
の宛先が複数の出力回線を示す場合がある。この場合
は、この複数の出力回線に対応する待ち行列それぞれ
に、同じ内容の管理データＤＡＴＡを含ませる。また、
この時点では、書き込みアドレスＡｗは、空きアドレス
プールＩＡＰから取り出されているため、空きアドレス
プールＩＡＰ内に存在しない（ステップＳ１０４）。
理データＤＡＴＡをこの受信セルの宛先が示す出力回線
ごとに待ち行列として分ける。待ち行列Ｑ１〜Ｑ４はそ
れぞれ、出力回線ＯＵＴ＃１〜４に対応する。なお、受
信セルがマルチキャストセルの場合のように、受信セル
の宛先が複数の出力回線を示す場合がある。この場合
は、この複数の出力回線に対応する待ち行列それぞれ
に、同じ内容の管理データＤＡＴＡを含ませる。また、
この時点では、書き込みアドレスＡｗは、空きアドレス
プールＩＡＰから取り出されているため、空きアドレス
プールＩＡＰ内に存在しない（ステップＳ１０４）。
【００３０】ステップＳ１０１〜Ｓ１０４を繰り返すこ
とによって、共通バッファＳＢＭには、入力回線ＩＮ＃
１〜４から受信した複数の受信セルがそれぞれの書き込
みアドレスＡｗに一旦蓄えられる。なお、待ち行列を構
成する複数の管理データＤＡＴＡは、ステップＳ１０１
においてセルを受信した順（受信順）に列べられてい
る。
とによって、共通バッファＳＢＭには、入力回線ＩＮ＃
１〜４から受信した複数の受信セルがそれぞれの書き込
みアドレスＡｗに一旦蓄えられる。なお、待ち行列を構
成する複数の管理データＤＡＴＡは、ステップＳ１０１
においてセルを受信した順（受信順）に列べられてい
る。
【００３１】図３にＡＴＭスイッチ１００が受信セルを
送信するときの動作を示す。まず、制御部ＣＴＬは、Ｆ
ＩＦＯ（First In First Out）順、すなわち、未使用の
出力回線の待ち行列内の書き込みアドレスＡｗのうち最
も古く受信したものを読み出しアドレスＡｒとして取り
出す（ステップＳ２０１）。
送信するときの動作を示す。まず、制御部ＣＴＬは、Ｆ
ＩＦＯ（First In First Out）順、すなわち、未使用の
出力回線の待ち行列内の書き込みアドレスＡｗのうち最
も古く受信したものを読み出しアドレスＡｒとして取り
出す（ステップＳ２０１）。
【００３２】次に、共通バッファＳＢＭは、ステップＳ
２０１において取り出された読み出しアドレスＡｒに書
き込まれている受信セルを送信セルとして読み出す（ス
テップＳ２０２）。
２０１において取り出された読み出しアドレスＡｒに書
き込まれている受信セルを送信セルとして読み出す（ス
テップＳ２０２）。
【００３３】ステップＳ１０４で説明したように、受信
セルの宛先が複数の出力回線を示すときは、複数の待ち
行列内にそれぞれ同じ内容の書き込みアドレスＡｗが格
納される。したがって、ステップＳ２０１において、１
つの読み出しアドレスＡｒを取り出したとしても、アド
レスキューＡＱ内に読み出しアドレスＡｒが存在する場
合があるため、制御部ＣＴＬは、アドレスキューＡＱ内
に読み出しアドレスＡｒが１つも存在しないとき、この
読み出しアドレスＡｒを未使用のアドレスとして空きア
ドレスプールＩＡＰ内に格納する（ステップＳ２０
３）。
セルの宛先が複数の出力回線を示すときは、複数の待ち
行列内にそれぞれ同じ内容の書き込みアドレスＡｗが格
納される。したがって、ステップＳ２０１において、１
つの読み出しアドレスＡｒを取り出したとしても、アド
レスキューＡＱ内に読み出しアドレスＡｒが存在する場
合があるため、制御部ＣＴＬは、アドレスキューＡＱ内
に読み出しアドレスＡｒが１つも存在しないとき、この
読み出しアドレスＡｒを未使用のアドレスとして空きア
ドレスプールＩＡＰ内に格納する（ステップＳ２０
３）。
【００３４】次に、デマルチプレクサＤＭＵＸは読み出
し制御信号Ｒｃが示す上述の未使用の出力回線にこの送
信セルを送信する（ステップＳ２０４）。
し制御信号Ｒｃが示す上述の未使用の出力回線にこの送
信セルを送信する（ステップＳ２０４）。
【００３５】ステップＳ２０１〜Ｓ２０４を繰り返すこ
とによって、共通バッファＳＢＭに蓄えられた複数の受
信セルは、それぞれ宛先に応じて出力回線に送信され
る。ＡＴＭスイッチ１００は、待ち行列内の書き込みア
ドレスＡｒを受信順に取り出すことにより、セルを受信
順に送信できる。
とによって、共通バッファＳＢＭに蓄えられた複数の受
信セルは、それぞれ宛先に応じて出力回線に送信され
る。ＡＴＭスイッチ１００は、待ち行列内の書き込みア
ドレスＡｒを受信順に取り出すことにより、セルを受信
順に送信できる。
【００３６】図４にアドレスキューＡＱの概念をより具
体化した構成を示す。アドレスキューＡＱは、直列に接
続されたステージＳ１〜Ｓ５を含み、前段から後段へ受
信順になるように、ステージＳ１〜Ｓ５それぞれに管理
データを格納するための自己同期シフト回路であるアド
レスキュー本体ＡＱＢ（管理データ格納手段）と、ステ
ージを検索するためのサーチ回路ＳＣと、アドレスキュ
ー本体ＡＱＢからの書き込みアドレスＡｗを転送するア
ドレスバスＡｂｕｓと、アドレスバスＡｂｕｓに接続さ
れ、書き込みアドレスＡｗを読み出しアドレスＡｒとし
て出力するアドレスバッファＡｂｕｆとを備える。な
お、図４では簡単のため５ステージの場合を示したが、
ステージの数は少なくともバッファのアドレスの数以上
にすべきである。
体化した構成を示す。アドレスキューＡＱは、直列に接
続されたステージＳ１〜Ｓ５を含み、前段から後段へ受
信順になるように、ステージＳ１〜Ｓ５それぞれに管理
データを格納するための自己同期シフト回路であるアド
レスキュー本体ＡＱＢ（管理データ格納手段）と、ステ
ージを検索するためのサーチ回路ＳＣと、アドレスキュ
ー本体ＡＱＢからの書き込みアドレスＡｗを転送するア
ドレスバスＡｂｕｓと、アドレスバスＡｂｕｓに接続さ
れ、書き込みアドレスＡｗを読み出しアドレスＡｒとし
て出力するアドレスバッファＡｂｕｆとを備える。な
お、図４では簡単のため５ステージの場合を示したが、
ステージの数は少なくともバッファのアドレスの数以上
にすべきである。
【００３７】宛先は、出力回線ＯＵＴ＃１〜４それぞれ
に対応する宛先ビットを含む。あるステージ内の宛先ビ
ットが”１”であることは、このステージの書き込みア
ドレスＡｗに書き込まれている受信セルがこの宛先ビッ
トに対応する出力回線へ送信されることを示す。
に対応する宛先ビットを含む。あるステージ内の宛先ビ
ットが”１”であることは、このステージの書き込みア
ドレスＡｗに書き込まれている受信セルがこの宛先ビッ
トに対応する出力回線へ送信されることを示す。
【００３８】アドレスキュー本体ＡＱＢの動作は、次の
通りである。最後段のステージＳ５が管理データＤＡＴ
Ａを受信順に受け、後段のステージから前段のステージ
へ管理データＤＡＴＡのシフト移動を行うことができ
る。また、例えば、図５に示すように、管理データＤＡ
ＴＡ１がステージＳ４に格納され、管理データＤＡＴＡ
２がステージＳ５に格納されているとき、図６に示すよ
うに、ステージＳ４に格納されていた管理データＤＡＴ
Ａ１はステージＳ３に移動し、ステージＳ５に格納され
ていた管理データＤＡＴＡ２はステージＳ４に移動する
ことができる。このように、ステージＳ１〜ステージＳ
５には、受信順に管理データＤＡＴＡが格納される。ま
た、後段のステージ内の有効な管理データＤＡＴＡを前
段のステージに上書きすることにより、前段のステージ
に格納されている無効な管理データＤＡＴＡを消去でき
る。
通りである。最後段のステージＳ５が管理データＤＡＴ
Ａを受信順に受け、後段のステージから前段のステージ
へ管理データＤＡＴＡのシフト移動を行うことができ
る。また、例えば、図５に示すように、管理データＤＡ
ＴＡ１がステージＳ４に格納され、管理データＤＡＴＡ
２がステージＳ５に格納されているとき、図６に示すよ
うに、ステージＳ４に格納されていた管理データＤＡＴ
Ａ１はステージＳ３に移動し、ステージＳ５に格納され
ていた管理データＤＡＴＡ２はステージＳ４に移動する
ことができる。このように、ステージＳ１〜ステージＳ
５には、受信順に管理データＤＡＴＡが格納される。ま
た、後段のステージ内の有効な管理データＤＡＴＡを前
段のステージに上書きすることにより、前段のステージ
に格納されている無効な管理データＤＡＴＡを消去でき
る。
【００３９】図７に各ステージＳｎ（ｎ＝１〜５）の内
部構成を示す。各ステージＳｎ（ｎ＝１〜Ｎ）は、ステ
ージ本体Ｓｎ１と、セルを廃棄するための廃棄情報ＤＩ
Ｓ、及びタグを受けて、廃棄情報ＤＩＳに該当するタグ
を有する管理データを検出するための一致検出回路Ｓｎ
２（パケット管理用検出手段）と、一致検出回路Ｓｎ２
が検出した管理データが格納されているステージ内、又
は宛先が無効な管理データが格納されているステージ内
にこの後段のステージ内の管理データを移動させるため
のＣ素子Ｓｎ３（管理データ上書手段）とを備えてい
る。Ｃ素子Ｓｎ３は、廃棄動作以外の通常動作でもデー
タのシフト制御を司る。
部構成を示す。各ステージＳｎ（ｎ＝１〜Ｎ）は、ステ
ージ本体Ｓｎ１と、セルを廃棄するための廃棄情報ＤＩ
Ｓ、及びタグを受けて、廃棄情報ＤＩＳに該当するタグ
を有する管理データを検出するための一致検出回路Ｓｎ
２（パケット管理用検出手段）と、一致検出回路Ｓｎ２
が検出した管理データが格納されているステージ内、又
は宛先が無効な管理データが格納されているステージ内
にこの後段のステージ内の管理データを移動させるため
のＣ素子Ｓｎ３（管理データ上書手段）とを備えてい
る。Ｃ素子Ｓｎ３は、廃棄動作以外の通常動作でもデー
タのシフト制御を司る。
【００４０】ステージ本体Ｓｎ１は管理データＤＡＴＡ
を格納する。ステージ本体Ｓｎ１の内部構成は、主とし
て、書き込みアドレスＡｗ及びセル識別情報ＣＩを構成
するビットの数だけ図８に示すレジスタを利用して構成
される。ＩＮは、後段のステージに接続され、ＯＵＴは
前段に接続される。
を格納する。ステージ本体Ｓｎ１の内部構成は、主とし
て、書き込みアドレスＡｗ及びセル識別情報ＣＩを構成
するビットの数だけ図８に示すレジスタを利用して構成
される。ＩＮは、後段のステージに接続され、ＯＵＴは
前段に接続される。
【００４１】一致検出回路Ｓｎ２はステージ本体Ｓｎ１
に格納されているタグが廃棄情報ＤＩＳに該当すると
き、一致信号ＣＬを出力する。廃棄情報ＤＩＳ及びタグ
は同数のビットからなる。図９に一致検出回路Ｓｎ２の
内部構成図を示す。ビットａ０〜ａｎは廃棄情報ＤＩＳ
を構成する。ビットｂ０〜ｂｎはタグを構成する。Ｇ１
は排他的論理和回路、Ｇ２はＮＯＲ回路、ＦＦは図示し
ないタイミング信号を受けると、一致信号をラッチして
出力するフリップフロップ回路である。なお、フリップ
フロップ回路ＦＦは省略してもよい。
に格納されているタグが廃棄情報ＤＩＳに該当すると
き、一致信号ＣＬを出力する。廃棄情報ＤＩＳ及びタグ
は同数のビットからなる。図９に一致検出回路Ｓｎ２の
内部構成図を示す。ビットａ０〜ａｎは廃棄情報ＤＩＳ
を構成する。ビットｂ０〜ｂｎはタグを構成する。Ｇ１
は排他的論理和回路、Ｇ２はＮＯＲ回路、ＦＦは図示し
ないタイミング信号を受けると、一致信号をラッチして
出力するフリップフロップ回路である。なお、フリップ
フロップ回路ＦＦは省略してもよい。
【００４２】Ｃ素子Ｓｎ３はシェークハンド転送を司
る。ステージＳｎ内において、一致信号ＣＬを受けてい
るときはステージＳｎ内の書き込みアドレスＡｗに対応
するセルデータが廃棄されることを意味し、全ての宛先
ビットが”０”のときはステージＳｎ内の書き込みアド
レスＡｗに対応するセルデータが既に出力回線に送信さ
れたことを意味する。すなわち、ステージＳｎ内におい
て、一致信号ＣＬを受けているとき又は全ての宛先ビッ
トが”０”のとき、ステージ本体Ｓｎ１内の管理データ
ＤＡＴＡは無効である。このように、ステージＳｎ内の
管理データＤＡＴＡを無効にすることを「ステージＳｎ
をクリアする」と称す。ステージＳｎがクリアされてい
るとき、Ｃ素子Ｓｎ３はリクエスト信号ＲＥＱを後段か
ら受けると、後段に格納されている管理データＤＡＴＡ
を格納して、その後に応答信号ＡＣＫを後段に出力す
る。一方、ステージＳｎがクリアされていないとき、Ｃ
素子Ｓｎ３はリクエスト信号ＲＥＱを後段から受ける
と、リクエスト信号ＲＥＱを前段に出力する。また、Ｃ
素子Ｓｎ３は、応答信号ＡＣＫを前段から受けると、後
段に格納されている管理データＤＡＴＡを格納して、そ
の後に応答信号ＡＣＫを後段に出力する。このようなシ
ェークハンド転送によって、アドレスキュー本体ＡＱＢ
のシフト移動及び無効な管理データＤＡＴＡの消去が実
現できる。
る。ステージＳｎ内において、一致信号ＣＬを受けてい
るときはステージＳｎ内の書き込みアドレスＡｗに対応
するセルデータが廃棄されることを意味し、全ての宛先
ビットが”０”のときはステージＳｎ内の書き込みアド
レスＡｗに対応するセルデータが既に出力回線に送信さ
れたことを意味する。すなわち、ステージＳｎ内におい
て、一致信号ＣＬを受けているとき又は全ての宛先ビッ
トが”０”のとき、ステージ本体Ｓｎ１内の管理データ
ＤＡＴＡは無効である。このように、ステージＳｎ内の
管理データＤＡＴＡを無効にすることを「ステージＳｎ
をクリアする」と称す。ステージＳｎがクリアされてい
るとき、Ｃ素子Ｓｎ３はリクエスト信号ＲＥＱを後段か
ら受けると、後段に格納されている管理データＤＡＴＡ
を格納して、その後に応答信号ＡＣＫを後段に出力す
る。一方、ステージＳｎがクリアされていないとき、Ｃ
素子Ｓｎ３はリクエスト信号ＲＥＱを後段から受ける
と、リクエスト信号ＲＥＱを前段に出力する。また、Ｃ
素子Ｓｎ３は、応答信号ＡＣＫを前段から受けると、後
段に格納されている管理データＤＡＴＡを格納して、そ
の後に応答信号ＡＣＫを後段に出力する。このようなシ
ェークハンド転送によって、アドレスキュー本体ＡＱＢ
のシフト移動及び無効な管理データＤＡＴＡの消去が実
現できる。
【００４３】図１０にステージ本体Ｓｎ１の内部構成例
を示す。図１０において、リセットＲＳＴは制御部ＣＴ
Ｌが生成する。図１０の詳しい内容は上記予稿集に記載
されている。図１１にサーチ回路ＳＣの内部構成例を示
す。ＳＣ１は、宛先ビットを格納する格納部、ＳＣ２は
フィルター、ＳＣ３は検索動作を速めるためのルックア
ヘッド回路、ＳＣ４は論理和回路、ＳＣ５は排他的論理
和回路、ＳＳ（ｎ）〜ＳＳ（ｎ＋３）はステージセレク
ト信号である。図１１の詳しい内容は上記予稿集に記載
されている。
を示す。図１０において、リセットＲＳＴは制御部ＣＴ
Ｌが生成する。図１０の詳しい内容は上記予稿集に記載
されている。図１１にサーチ回路ＳＣの内部構成例を示
す。ＳＣ１は、宛先ビットを格納する格納部、ＳＣ２は
フィルター、ＳＣ３は検索動作を速めるためのルックア
ヘッド回路、ＳＣ４は論理和回路、ＳＣ５は排他的論理
和回路、ＳＳ（ｎ）〜ＳＳ（ｎ＋３）はステージセレク
ト信号である。図１１の詳しい内容は上記予稿集に記載
されている。
【００４４】図１２に本実施の形態における１ＡＴＭセ
ル周期内の制御部ＣＴＬの動作を示す。なお、１ＡＴＭ
セル周期とは、１つの入力回線から１つのセルを受信す
るのに必要な周期をいう。また、従来と同様に、廃棄情
報がＡＴＭスイッチ１００の外部において発行され、Ａ
ＴＭスイッチ１００がこの廃棄情報を受けているとす
る。
ル周期内の制御部ＣＴＬの動作を示す。なお、１ＡＴＭ
セル周期とは、１つの入力回線から１つのセルを受信す
るのに必要な周期をいう。また、従来と同様に、廃棄情
報がＡＴＭスイッチ１００の外部において発行され、Ａ
ＴＭスイッチ１００がこの廃棄情報を受けているとす
る。
【００４５】まず、ＡＴＭスイッチ１００は、入力回線
ＩＮ＃１〜４のうち少なくとも１つからセルを受信す
る。ＡＴＭスイッチ１００内では、回線速度の４倍の速
さで管理データＤＡＴＡを伝送する。アドレスキュー本
体ＡＱＢは、１ＡＴＭセル周期内にステージＳ５が少な
くとも１つの管理データＤＡＴＡを受信順に受け、シフ
ト移動を行う（ステップＳ３０１）。
ＩＮ＃１〜４のうち少なくとも１つからセルを受信す
る。ＡＴＭスイッチ１００内では、回線速度の４倍の速
さで管理データＤＡＴＡを伝送する。アドレスキュー本
体ＡＱＢは、１ＡＴＭセル周期内にステージＳ５が少な
くとも１つの管理データＤＡＴＡを受信順に受け、シフ
ト移動を行う（ステップＳ３０１）。
【００４６】次に、少なくとも１つの管理データＤＡＴ
Ａがアドレスキュー本体ＡＱＢ内に格納されると、シフ
ト移動が停止する（ステップＳ３０２）。
Ａがアドレスキュー本体ＡＱＢ内に格納されると、シフ
ト移動が停止する（ステップＳ３０２）。
【００４７】次に、出力回線ＯＵＴ＃１〜４の順につい
て以下の動作が行われる。すなわち、アドレスキュー本
体ＡＱＢは制御部ＣＴＬから出力回線ＯＵＴ＃１を指定
するための出力回線指定信号（図示せず）を受ける。ア
ドレスキュー本体ＡＱＢ内のステージＳ１〜Ｓ５はこの
出力回線指定信号が指定する出力回線ＯＵＴ＃１に対応
する宛先ビットの内容が出力回線ＯＵＴ＃１に合致すれ
ば”１”を出力し、合致しなければ”０”をサーチ回路
ＳＣに出力する。このサーチ回路ＳＣへの信号を、以
降、一致検査結果と称する。サーチ回路ＳＣは、ステー
ジＳ１〜Ｓ５からの一致検査結果のうち”１”が最初に
現れるステージを前段から後段の順に検出する。サーチ
回路ＳＣは、検出されたステージにステージセレクト信
号を出力する。ステージセレクトを受けたステージは、
自身内に格納している書き込みアドレスＡｗをアドレス
バスＡｂｕｓに出力する。アドレスバッファＡｂｕｆ
は、アドレスバスＡｂｕｓからの書き込みアドレスＡｗ
を読み出しアドレスＡｒとして出力する。その後、ステ
ージ本体Ｓｎ１は、この宛先＃１のビットを”０”に設
定する。以上の動作を出力回線ＯＵＴ＃２〜４に対して
も行われる（ステップＳ３０３）。
て以下の動作が行われる。すなわち、アドレスキュー本
体ＡＱＢは制御部ＣＴＬから出力回線ＯＵＴ＃１を指定
するための出力回線指定信号（図示せず）を受ける。ア
ドレスキュー本体ＡＱＢ内のステージＳ１〜Ｓ５はこの
出力回線指定信号が指定する出力回線ＯＵＴ＃１に対応
する宛先ビットの内容が出力回線ＯＵＴ＃１に合致すれ
ば”１”を出力し、合致しなければ”０”をサーチ回路
ＳＣに出力する。このサーチ回路ＳＣへの信号を、以
降、一致検査結果と称する。サーチ回路ＳＣは、ステー
ジＳ１〜Ｓ５からの一致検査結果のうち”１”が最初に
現れるステージを前段から後段の順に検出する。サーチ
回路ＳＣは、検出されたステージにステージセレクト信
号を出力する。ステージセレクトを受けたステージは、
自身内に格納している書き込みアドレスＡｗをアドレス
バスＡｂｕｓに出力する。アドレスバッファＡｂｕｆ
は、アドレスバスＡｂｕｓからの書き込みアドレスＡｗ
を読み出しアドレスＡｒとして出力する。その後、ステ
ージ本体Ｓｎ１は、この宛先＃１のビットを”０”に設
定する。以上の動作を出力回線ＯＵＴ＃２〜４に対して
も行われる（ステップＳ３０３）。
【００４８】ステップＳ３０３によって全ての宛先ビッ
トが”０”のステージＳｎ、すなわち、クリアされてい
るステージＳｎが生じるとする（ステップＳ３０４）。
トが”０”のステージＳｎ、すなわち、クリアされてい
るステージＳｎが生じるとする（ステップＳ３０４）。
【００４９】次に、制御部ＣＴＬは一致検出回路Ｓｎ２
に廃棄情報ＤＩＳを出力する。ステージ本体Ｓｎ１に格
納されているタグが廃棄情報ＤＩＳに該当するステージ
の一致検出回路Ｓｎ２は一致信号ＣＬを出力する。そし
て、Ｃ素子Ｓｎ３が一致信号ＣＬを受けることによりス
テージＳｎはクリアされる。なお、制御部ＣＴＬは、廃
棄情報ＤＩＳが複数種類あるときは、順次、一致検出回
路Ｓｎ２に廃棄情報ＤＩＳを出力する（ステップＳ３０
５）。
に廃棄情報ＤＩＳを出力する。ステージ本体Ｓｎ１に格
納されているタグが廃棄情報ＤＩＳに該当するステージ
の一致検出回路Ｓｎ２は一致信号ＣＬを出力する。そし
て、Ｃ素子Ｓｎ３が一致信号ＣＬを受けることによりス
テージＳｎはクリアされる。なお、制御部ＣＴＬは、廃
棄情報ＤＩＳが複数種類あるときは、順次、一致検出回
路Ｓｎ２に廃棄情報ＤＩＳを出力する（ステップＳ３０
５）。
【００５０】次に、制御部ＣＴＬはステージＳ５にリク
エスト信号ＲＥＱを出力することにより、クリアされて
いるステージＳｎ内の無効な管理データＤＡＴＡが消去
されるように、管理データＤＡＴＡをシフト移動させる
（ステップＳ３０６）。
エスト信号ＲＥＱを出力することにより、クリアされて
いるステージＳｎ内の無効な管理データＤＡＴＡが消去
されるように、管理データＤＡＴＡをシフト移動させる
（ステップＳ３０６）。
【００５１】以上のように、１ＡＴＭセル周期ごとに、
廃棄情報ＤＩＳをその種類の数だけ出力することによ
り、廃棄情報ＤＩＳに該当する管理データＤＡＴＡがス
テップＳ３０６において消去される。制御部ＣＴＬは、
一致検出回路Ｓｎ２が検出した廃棄情報ＤＩＳに該当す
る管理データＤＡＴＡを廃棄する。
廃棄情報ＤＩＳをその種類の数だけ出力することによ
り、廃棄情報ＤＩＳに該当する管理データＤＡＴＡがス
テップＳ３０６において消去される。制御部ＣＴＬは、
一致検出回路Ｓｎ２が検出した廃棄情報ＤＩＳに該当す
る管理データＤＡＴＡを廃棄する。
【００５２】本実施の形態の効果は次の通りである。制
御部ＣＴＬは、共通バッファＳＢＭに格納されている受
信セルのうち、廃棄された管理データＤＡＴＡに対応す
る受信セルは読み出し対象から除外されるため、事実
上、廃棄情報に該当する受信セルを廃棄でき、共通バッ
ファＳＢＭ内に無効なセルを即座に廃棄できる。セルデ
ータを識別するためのタグとして、セルのヘッダ部の識
別子をそのまま利用することができる。
御部ＣＴＬは、共通バッファＳＢＭに格納されている受
信セルのうち、廃棄された管理データＤＡＴＡに対応す
る受信セルは読み出し対象から除外されるため、事実
上、廃棄情報に該当する受信セルを廃棄でき、共通バッ
ファＳＢＭ内に無効なセルを即座に廃棄できる。セルデ
ータを識別するためのタグとして、セルのヘッダ部の識
別子をそのまま利用することができる。
【００５３】実施の形態２．図１３は本発明の実施の形
態２におけるステージＳｎの内部構成図である。実施の
形態１の一致検出回路Ｓｎ２は、信号ＣＬをＣ素子Ｓｎ
３に出力したが、実施の形態２の一致検出回路Ｓｎ２
は、信号ＣＬをステージ本体Ｓｎ１に出力する。ステー
ジ本体Ｓｎ１は、信号ＣＬを受けると、全ての宛先ビッ
トを”０”に設定する。その他の構成は実施の形態１と
同様である。
態２におけるステージＳｎの内部構成図である。実施の
形態１の一致検出回路Ｓｎ２は、信号ＣＬをＣ素子Ｓｎ
３に出力したが、実施の形態２の一致検出回路Ｓｎ２
は、信号ＣＬをステージ本体Ｓｎ１に出力する。ステー
ジ本体Ｓｎ１は、信号ＣＬを受けると、全ての宛先ビッ
トを”０”に設定する。その他の構成は実施の形態１と
同様である。
【００５４】図１４に本実施の形態における１ＡＴＭセ
ル周期内の制御部ＣＴＬの動作を示す。まず、実施の形
態１と同様にステップＳ３０１〜Ｓ３０３を行う。
ル周期内の制御部ＣＴＬの動作を示す。まず、実施の形
態１と同様にステップＳ３０１〜Ｓ３０３を行う。
【００５５】次に、制御部ＣＴＬは一致検出回路Ｓｎ２
に廃棄情報ＤＩＳを出力する。ステージ本体Ｓｎ１に格
納されているタグが廃棄情報ＤＩＳに該当するステージ
の一致検出回路Ｓｎ２は一致信号ＣＬを出力する。そし
て、ステージ本体Ｓｎ１が一致信号ＣＬを受けて全ての
宛先ビットを”０”に設定する。なお、制御部ＣＴＬ
は、廃棄情報ＤＩＳが複数種類あるときは、順次、一致
検出回路Ｓｎ２に廃棄情報ＤＩＳを出力する（ステップ
Ｓ３０３’）。
に廃棄情報ＤＩＳを出力する。ステージ本体Ｓｎ１に格
納されているタグが廃棄情報ＤＩＳに該当するステージ
の一致検出回路Ｓｎ２は一致信号ＣＬを出力する。そし
て、ステージ本体Ｓｎ１が一致信号ＣＬを受けて全ての
宛先ビットを”０”に設定する。なお、制御部ＣＴＬ
は、廃棄情報ＤＩＳが複数種類あるときは、順次、一致
検出回路Ｓｎ２に廃棄情報ＤＩＳを出力する（ステップ
Ｓ３０３’）。
【００５６】ステップＳ３０３及びステップ３０３’に
よって全ての宛先ビットが”０”のステージＳｎ、すな
わち、クリアされているステージＳｎが生じる（ステッ
プＳ３０４’）。本実施の形態のステップＳ３０４’に
よってクリアされるステージは、実施の形態１のＳ３０
４及びＳ３０５によってクリアされるステージに相当す
る。
よって全ての宛先ビットが”０”のステージＳｎ、すな
わち、クリアされているステージＳｎが生じる（ステッ
プＳ３０４’）。本実施の形態のステップＳ３０４’に
よってクリアされるステージは、実施の形態１のＳ３０
４及びＳ３０５によってクリアされるステージに相当す
る。
【００５７】次に、実施の形態１と同様にステップＳ３
０６を行う。
０６を行う。
【００５８】本実施の形態の効果は、次の通りである。
ステップＳ３０３’においてステージ本体Ｓｎ１が信号
ＣＬを受けると全ての宛先ビットを”０”に設定するこ
とにより、ステージＳｎをクリアできる。また、ステッ
プＳ３０３及びＳ３０３’における宛先ビットを”０”
に設定するためのハードウエアを共用することができ
る。
ステップＳ３０３’においてステージ本体Ｓｎ１が信号
ＣＬを受けると全ての宛先ビットを”０”に設定するこ
とにより、ステージＳｎをクリアできる。また、ステッ
プＳ３０３及びＳ３０３’における宛先ビットを”０”
に設定するためのハードウエアを共用することができ
る。
【００５９】実施の形態３．実施の形態１や２では、識
別子をタグとして用いた。通常のＡＴＭスイッチでは、
同時に扱える識別子の組み合わせ数はレジスタの数等の
ハードウエア的な制約によって限られており、実際に識
別子の組み合わせの全てを扱うわけではない。
別子をタグとして用いた。通常のＡＴＭスイッチでは、
同時に扱える識別子の組み合わせ数はレジスタの数等の
ハードウエア的な制約によって限られており、実際に識
別子の組み合わせの全てを扱うわけではない。
【００６０】例えば、実際に扱われる識別子の組み合わ
せ数が１０２４の場合、これらの組み合わせは１０ビッ
トあれば表現できる。しかしながら、国際勧告に定めら
れた識別子のビット数は１０ビットより多い。このよう
に、識別子のビット数が不必要に多いとき、その分、ア
ドレスキューＡＱのハードウエアのサイズが大きくな
る。
せ数が１０２４の場合、これらの組み合わせは１０ビッ
トあれば表現できる。しかしながら、国際勧告に定めら
れた識別子のビット数は１０ビットより多い。このよう
に、識別子のビット数が不必要に多いとき、その分、ア
ドレスキューＡＱのハードウエアのサイズが大きくな
る。
【００６１】そこで、本実施の形態では、図１５に示す
ように複数のビットからなる識別子を受けてこの複数の
ビットより少ない数のビットからなるエントリ信号に変
換するための変換テーブルＴＡを備え、このエントリ信
号をタグとして用いる。エントリ信号は、実際に扱われ
る識別子の組み合わせを表現する要最低限のビット数を
有する。例えば、識別子の組み合わせ数が１０２４の場
合、変換テーブルＴＡは、識別子を受けると、この識別
子の組み合わせと１対１に対応する１０ビットからなる
エントリ信号を出力する。
ように複数のビットからなる識別子を受けてこの複数の
ビットより少ない数のビットからなるエントリ信号に変
換するための変換テーブルＴＡを備え、このエントリ信
号をタグとして用いる。エントリ信号は、実際に扱われ
る識別子の組み合わせを表現する要最低限のビット数を
有する。例えば、識別子の組み合わせ数が１０２４の場
合、変換テーブルＴＡは、識別子を受けると、この識別
子の組み合わせと１対１に対応する１０ビットからなる
エントリ信号を出力する。
【００６２】また、本実施の形態のステージ本体Ｓｎ１
は、実施の形態１や２の識別子に代えてエントリ信号を
格納する。本実施の形態の一致検出回路Ｓｎ２は、実施
の形態１や２の廃棄情報ＤＩＳに代えて、エントリ信号
に対応した同じビット数の廃棄情報ＤＩＳを受ける。
は、実施の形態１や２の識別子に代えてエントリ信号を
格納する。本実施の形態の一致検出回路Ｓｎ２は、実施
の形態１や２の廃棄情報ＤＩＳに代えて、エントリ信号
に対応した同じビット数の廃棄情報ＤＩＳを受ける。
【００６３】また、呼が設定されると、その呼に対応す
る識別子の組み合わせが新たに加わることになる。変換
テーブルＴＡは、呼が設定される度にこの新たな組み合
わせに対応するエントリ信号を登録できる。
る識別子の組み合わせが新たに加わることになる。変換
テーブルＴＡは、呼が設定される度にこの新たな組み合
わせに対応するエントリ信号を登録できる。
【００６４】また、変換テーブルＴＡは、図１５に示す
ように制御部ＣＴＬ内に含ませてもよいし、マルチプレ
クサＭＵＸやデマルチプレクサＤＭＵＸ内の装置内イン
タフェースに含ませてもよい。
ように制御部ＣＴＬ内に含ませてもよいし、マルチプレ
クサＭＵＸやデマルチプレクサＤＭＵＸ内の装置内イン
タフェースに含ませてもよい。
【００６５】マルチプレクサＭＵＸやデマルチプレクサ
ＤＭＵＸ内に変換テーブルＴＡを含ませた場合は次の通
りである。マルチプレクサＭＵＸは、識別子を変換テー
ブルＴＡを通して得られたエントリ信号を生成して、ヘ
ッダ内の識別子を格納する部分にエントリ信号を格納す
る。そして、ステージ本体Ｓｎ１はこの部分に格納され
たエントリ信号のみを格納する。デマルチプレクサＤＭ
ＵＸは、エントリ信号を変換テーブルＴＡを通して元の
ＶＰＩ及びＶＣＩに戻す。
ＤＭＵＸ内に変換テーブルＴＡを含ませた場合は次の通
りである。マルチプレクサＭＵＸは、識別子を変換テー
ブルＴＡを通して得られたエントリ信号を生成して、ヘ
ッダ内の識別子を格納する部分にエントリ信号を格納す
る。そして、ステージ本体Ｓｎ１はこの部分に格納され
たエントリ信号のみを格納する。デマルチプレクサＤＭ
ＵＸは、エントリ信号を変換テーブルＴＡを通して元の
ＶＰＩ及びＶＣＩに戻す。
【００６６】また、ＡＴＭスイッチは、通常、受信セル
の識別子を付け替えて送信する。したがって、このＡＴ
Ｍスイッチ内の識別子を付け替えるハードウエアを利用
して変換テーブルＴＡを構成すれば、特に変換テーブル
を構成することがオーバーヘッドになることはない。
の識別子を付け替えて送信する。したがって、このＡＴ
Ｍスイッチ内の識別子を付け替えるハードウエアを利用
して変換テーブルＴＡを構成すれば、特に変換テーブル
を構成することがオーバーヘッドになることはない。
【００６７】本実施の形態の効果は、次の通りである。
変換テーブルＴＡによって、アドレスキューＡＱのハー
ドウエアのサイズが小さくすることができる。
変換テーブルＴＡによって、アドレスキューＡＱのハー
ドウエアのサイズが小さくすることができる。
【００６８】実施の形態４．実施の形態１〜３では廃棄
情報ＤＩＳのみに応じた受信セルを廃棄するが、実施の
形態４では、実施の形態１〜３のいずれかに加えて、受
信セルのヘッダ部に含まれる廃棄優先度に応じた受信セ
ルを廃棄する特徴を有する。廃棄優先度とは、セルの重
要度に応じて設定された廃棄を許容するレベルであり、
特にＡＴＭスイッチなどの技術分野に存在する概念であ
る。この廃棄優先度は、信頼性の限られたセルデータな
どで低価格であるがセルデータの品質は保証しないよう
な呼に適用され、呼を設定するときにその呼に割り当て
られるセルのヘッダ部によって識別することができる。
情報ＤＩＳのみに応じた受信セルを廃棄するが、実施の
形態４では、実施の形態１〜３のいずれかに加えて、受
信セルのヘッダ部に含まれる廃棄優先度に応じた受信セ
ルを廃棄する特徴を有する。廃棄優先度とは、セルの重
要度に応じて設定された廃棄を許容するレベルであり、
特にＡＴＭスイッチなどの技術分野に存在する概念であ
る。この廃棄優先度は、信頼性の限られたセルデータな
どで低価格であるがセルデータの品質は保証しないよう
な呼に適用され、呼を設定するときにその呼に割り当て
られるセルのヘッダ部によって識別することができる。
【００６９】図１６に本実施の形態におけるステージＳ
ｎの内部構成を示す。図１６は実施の形態２に本実施の
形態の特徴を適用した場合を示す。本実施の形態のステ
ージＳｎでは、一致検出回路Ｓｎ２’をさらに備える。
セル識別情報ＣＩには廃棄優先度が含まれる。廃棄優先
度はタグに含まれる。一致検出回路Ｓｎ２’は、内部構
成が一致検出回路Ｓｎ２と同様であり、ステージ本体Ｓ
ｎ１に格納されている廃棄優先度が破棄優先度用の廃棄
情報ＤＩＳ’に該当するとき、一致信号ＣＬを出力す
る。論理回路Ｇ３は、一致検出回路Ｓｎ２及び一致検出
回路Ｓｎ２’がそれぞれ出力する一致信号ＣＬの論理和
をステージ本体Ｓｎ１に出力する。その他の構成は実施
の形態２と同様である。
ｎの内部構成を示す。図１６は実施の形態２に本実施の
形態の特徴を適用した場合を示す。本実施の形態のステ
ージＳｎでは、一致検出回路Ｓｎ２’をさらに備える。
セル識別情報ＣＩには廃棄優先度が含まれる。廃棄優先
度はタグに含まれる。一致検出回路Ｓｎ２’は、内部構
成が一致検出回路Ｓｎ２と同様であり、ステージ本体Ｓ
ｎ１に格納されている廃棄優先度が破棄優先度用の廃棄
情報ＤＩＳ’に該当するとき、一致信号ＣＬを出力す
る。論理回路Ｇ３は、一致検出回路Ｓｎ２及び一致検出
回路Ｓｎ２’がそれぞれ出力する一致信号ＣＬの論理和
をステージ本体Ｓｎ１に出力する。その他の構成は実施
の形態２と同様である。
【００７０】本実施の形態の他の構成例として、図１６
の論理回路Ｇ３の一致信号ＣＬをステージ本体Ｓｎ１に
代えてＣ素子Ｓｎ３に出力してもよい。あるいは、図１
７に示すように、一致検出回路Ｓｎ２の一致検出信号Ｃ
Ｌをステージ本体Ｓｎ１に出力し、一致検出回路Ｓｎ
２’の一致検出信号ＣＬをＣ素子Ｓｎ３に出力してもよ
い。あるいは、一致検出回路Ｓｎ２’の一致検出信号Ｃ
Ｌをステージ本体Ｓｎ１に出力し、一致検出回路Ｓｎ２
の一致検出信号ＣＬをＣ素子Ｓｎ３に出力してもよい。
の論理回路Ｇ３の一致信号ＣＬをステージ本体Ｓｎ１に
代えてＣ素子Ｓｎ３に出力してもよい。あるいは、図１
７に示すように、一致検出回路Ｓｎ２の一致検出信号Ｃ
Ｌをステージ本体Ｓｎ１に出力し、一致検出回路Ｓｎ
２’の一致検出信号ＣＬをＣ素子Ｓｎ３に出力してもよ
い。あるいは、一致検出回路Ｓｎ２’の一致検出信号Ｃ
Ｌをステージ本体Ｓｎ１に出力し、一致検出回路Ｓｎ２
の一致検出信号ＣＬをＣ素子Ｓｎ３に出力してもよい。
【００７１】図１８に実施の形態２に本実施の形態の特
徴を適用した場合の１ＡＴＭセル周期内の制御部ＣＴＬ
の動作を示す。まず、実施の形態２と同様にステップＳ
３０１〜Ｓ３０３’を行う。
徴を適用した場合の１ＡＴＭセル周期内の制御部ＣＴＬ
の動作を示す。まず、実施の形態２と同様にステップＳ
３０１〜Ｓ３０３’を行う。
【００７２】次に、制御部ＣＴＬは一致検出回路Ｓｎ
２’に廃棄情報ＤＩＳ’を出力する。ステージ本体Ｓｎ
１に格納されている廃棄優先度が廃棄情報ＤＩＳ’に該
当するステージの一致検出回路Ｓｎ２’は一致信号ＣＬ
を出力する。そして、ステージ本体Ｓｎ１が一致信号Ｃ
Ｌを受けて全ての宛先ビットを”０”に設定する。な
お、制御部ＣＴＬは、廃棄情報ＤＩＳ’が複数種類ある
ときは、順次、一致検出回路Ｓｎ２に廃棄情報ＤＩＳ’
を出力する（ステップＳ３０３”）。
２’に廃棄情報ＤＩＳ’を出力する。ステージ本体Ｓｎ
１に格納されている廃棄優先度が廃棄情報ＤＩＳ’に該
当するステージの一致検出回路Ｓｎ２’は一致信号ＣＬ
を出力する。そして、ステージ本体Ｓｎ１が一致信号Ｃ
Ｌを受けて全ての宛先ビットを”０”に設定する。な
お、制御部ＣＴＬは、廃棄情報ＤＩＳ’が複数種類ある
ときは、順次、一致検出回路Ｓｎ２に廃棄情報ＤＩＳ’
を出力する（ステップＳ３０３”）。
【００７３】ステップＳ３０３〜ステップ３０３”によ
って全ての宛先ビットが”０”のステージＳｎ、すなわ
ち、クリアされているステージＳｎが生じる（ステップ
Ｓ３０４）。
って全ての宛先ビットが”０”のステージＳｎ、すなわ
ち、クリアされているステージＳｎが生じる（ステップ
Ｓ３０４）。
【００７４】次に、実施の形態２と同様にステップＳ３
０６を行う。
０６を行う。
【００７５】本実施の形態の効果は、次の通りである。
共通バッファＳＢＭ内の未使用の領域が殆ど無いとき
に、廃棄情報ＤＩＳ’を出力して共通バッファＳＢＭ内
のセルを即座に廃棄することにより、即座に共通バッフ
ァＳＢＭ内の未使用の領域を確保できる。
共通バッファＳＢＭ内の未使用の領域が殆ど無いとき
に、廃棄情報ＤＩＳ’を出力して共通バッファＳＢＭ内
のセルを即座に廃棄することにより、即座に共通バッフ
ァＳＢＭ内の未使用の領域を確保できる。
【００７６】実施の形態５．ＡＴＭスイッチ等のネット
ワーク通信装置では廃棄されたセルの個数若しくはセル
データの個数を統計的に把握したいという要求がある。
これは、廃棄情報によって廃棄されたセルの個数がネッ
トワークの管理において必要になる場合があるためであ
る。実施の形態５では、実施の形態１〜４のいずれかに
加えて、一致信号ＣＬを利用して、廃棄されたセルの個
数を把握するという特徴を有する。
ワーク通信装置では廃棄されたセルの個数若しくはセル
データの個数を統計的に把握したいという要求がある。
これは、廃棄情報によって廃棄されたセルの個数がネッ
トワークの管理において必要になる場合があるためであ
る。実施の形態５では、実施の形態１〜４のいずれかに
加えて、一致信号ＣＬを利用して、廃棄されたセルの個
数を把握するという特徴を有する。
【００７７】図１９に本実施の形態におけるステージＳ
ｎの内部構成を示す。図１９は実施の形態２に本実施の
形態の特徴を適用した場合を示す。本実施の形態のステ
ージＳｎでは、定電流源Ｓｎ４、ＮＭＯＳトランジスタ
Ｓｎ５及びフリップフロップ回路Ｓｎ６をさらに備え
る。
ｎの内部構成を示す。図１９は実施の形態２に本実施の
形態の特徴を適用した場合を示す。本実施の形態のステ
ージＳｎでは、定電流源Ｓｎ４、ＮＭＯＳトランジスタ
Ｓｎ５及びフリップフロップ回路Ｓｎ６をさらに備え
る。
【００７８】また、制御部ＣＴＬは、複数の定電流源Ｓ
ｎ４からの定電流を受ける電流バスＩｂｕｓと、抵抗Ｒ
と、電流バスＩｂｕｓにおける電流をアナログデジタル
変換して各一致検出回路Ｓｎ２の一致信号ＣＬ（検出結
果）の集計の結果を生成するためのアナログデジタル変
換器Ａ／Ｄ及び抵抗Ｒをさらに備える。定電流源Ｓｎ
４、ＮＭＯＳトランジスタＳｎ５、フリップフロップ回
路Ｓｎ６、電流バスＩｂｕｓ、アナログデジタル変換器
Ａ／Ｄ及び抵抗Ｒは各一致検出回路Ｓｎ２の検出結果の
集計を行うための廃棄数検出手段を構成する。フリップ
フロップ回路Ｓｎ６は一致信号ＣＬを格納してＮＭＯＳ
トランジスタＳｎ５のゲート電極に出力する。定電流源
Ｓｎ４はＮＭＯＳトランジスタＳｎ５を介して電流バス
Ｉｂｕｓに接続されている。電流バスは、抵抗Ｒを介し
てグランド等の固定電位に接続されている。アナログデ
ジタル変換器Ａ／Ｄは抵抗Ｒの電圧を受ける。
ｎ４からの定電流を受ける電流バスＩｂｕｓと、抵抗Ｒ
と、電流バスＩｂｕｓにおける電流をアナログデジタル
変換して各一致検出回路Ｓｎ２の一致信号ＣＬ（検出結
果）の集計の結果を生成するためのアナログデジタル変
換器Ａ／Ｄ及び抵抗Ｒをさらに備える。定電流源Ｓｎ
４、ＮＭＯＳトランジスタＳｎ５、フリップフロップ回
路Ｓｎ６、電流バスＩｂｕｓ、アナログデジタル変換器
Ａ／Ｄ及び抵抗Ｒは各一致検出回路Ｓｎ２の検出結果の
集計を行うための廃棄数検出手段を構成する。フリップ
フロップ回路Ｓｎ６は一致信号ＣＬを格納してＮＭＯＳ
トランジスタＳｎ５のゲート電極に出力する。定電流源
Ｓｎ４はＮＭＯＳトランジスタＳｎ５を介して電流バス
Ｉｂｕｓに接続されている。電流バスは、抵抗Ｒを介し
てグランド等の固定電位に接続されている。アナログデ
ジタル変換器Ａ／Ｄは抵抗Ｒの電圧を受ける。
【００７９】次に、廃棄数検出手段の動作について説明
する。フリップフロップ回路Ｓｎ６は一致信号ＣＬをラ
ッチすると、”１”レベルの信号をＮＭＯＳトランジス
タＳｎ５のゲート電極に出力する。ＮＭＯＳトランジス
タＳｎ５は、ゲート電極に”１”レベルの信号を受ける
と、定電流源Ｓｎ４の出力と電流バスＩｂｕｓとを接続
する。このようして、定電流源Ｓｎ４は一致検出回路Ｓ
ｎ２が廃棄情報ＤＩＳに該当するタグを有する管理デー
タＤＡＴＡを検出したとき、電流バスＩｂｕｓに定電流
を流す。そして、定電流は抵抗Ｒを介して固定電位に流
れる。したがって、抵抗Ｒの両端には、各ステージＳｎ
内に生じている一致信号ＣＬの数、すなわち、廃棄情報
によってクリアされているステージＳｎの数に比例した
電圧が生じる。アナログデジタル変換器Ａ／Ｄは、抵抗
Ｒの両端の電圧を受けて、この電圧から一致信号ＣＬが
生じている数をカウント値Ｃｎｔとして出力する。この
カウント値Ｃｎｔが１ＡＴＭセル周期内において廃棄さ
れたセルの個数を示す。
する。フリップフロップ回路Ｓｎ６は一致信号ＣＬをラ
ッチすると、”１”レベルの信号をＮＭＯＳトランジス
タＳｎ５のゲート電極に出力する。ＮＭＯＳトランジス
タＳｎ５は、ゲート電極に”１”レベルの信号を受ける
と、定電流源Ｓｎ４の出力と電流バスＩｂｕｓとを接続
する。このようして、定電流源Ｓｎ４は一致検出回路Ｓ
ｎ２が廃棄情報ＤＩＳに該当するタグを有する管理デー
タＤＡＴＡを検出したとき、電流バスＩｂｕｓに定電流
を流す。そして、定電流は抵抗Ｒを介して固定電位に流
れる。したがって、抵抗Ｒの両端には、各ステージＳｎ
内に生じている一致信号ＣＬの数、すなわち、廃棄情報
によってクリアされているステージＳｎの数に比例した
電圧が生じる。アナログデジタル変換器Ａ／Ｄは、抵抗
Ｒの両端の電圧を受けて、この電圧から一致信号ＣＬが
生じている数をカウント値Ｃｎｔとして出力する。この
カウント値Ｃｎｔが１ＡＴＭセル周期内において廃棄さ
れたセルの個数を示す。
【００８０】なお、１ＡＴＭセル周期ごとのカウント値
Ｃｎｔは、これを得るためにアナログデジタル変換器Ａ
／Ｄの精度が問題になるが、低速で変換すると１０ビッ
ト精度程度は現在の半導体集積回路技術でも得ることが
できる。例えば、６２２ＭＢｐｓの回線速度でも７００
ｎｓｅｃ以上のアナログデジタル変換器Ａ／Ｄの変換時
間が得られるため、数ＭＨｚの変換速度を有するアナロ
グデジタル変換器Ａ／Ｄであれば、１ＡＴＭセル周期ご
とにカウント値Ｃｎｔを得ることができる。
Ｃｎｔは、これを得るためにアナログデジタル変換器Ａ
／Ｄの精度が問題になるが、低速で変換すると１０ビッ
ト精度程度は現在の半導体集積回路技術でも得ることが
できる。例えば、６２２ＭＢｐｓの回線速度でも７００
ｎｓｅｃ以上のアナログデジタル変換器Ａ／Ｄの変換時
間が得られるため、数ＭＨｚの変換速度を有するアナロ
グデジタル変換器Ａ／Ｄであれば、１ＡＴＭセル周期ご
とにカウント値Ｃｎｔを得ることができる。
【００８１】本実施の形態の効果は、次の通りである。
廃棄されたセルの個数を把握するハードウエアを一致信
号ＣＬを利用して簡単に構成できる。
廃棄されたセルの個数を把握するハードウエアを一致信
号ＣＬを利用して簡単に構成できる。
【００８２】実施の形態６．前述の予稿集に記載されて
いる空きアドレスプールＩＡＰは、アドレスキューＡＱ
内の一致信号ＣＬによってセルが廃棄されたことは認識
できない。したがって、アドレスキューＡＱ内の一致信
号ＣＬによってセルが廃棄されてこのセルが未使用のア
ドレスになっているにもかかわらず、このアドレスが空
きアドレスプールＩＡＰ内に存在しないということが生
じる。これは、このアドレスが使用状態であることと同
じであり、入力回線からのセルを共通バッファＳＢＭに
格納できないこと（バッファあふれ）が生じやすくな
る。
いる空きアドレスプールＩＡＰは、アドレスキューＡＱ
内の一致信号ＣＬによってセルが廃棄されたことは認識
できない。したがって、アドレスキューＡＱ内の一致信
号ＣＬによってセルが廃棄されてこのセルが未使用のア
ドレスになっているにもかかわらず、このアドレスが空
きアドレスプールＩＡＰ内に存在しないということが生
じる。これは、このアドレスが使用状態であることと同
じであり、入力回線からのセルを共通バッファＳＢＭに
格納できないこと（バッファあふれ）が生じやすくな
る。
【００８３】図２０に実施の形態６のＩＡＰの内部構成
を示す。ＩＡＰは共通バッファＳＢＭの複数のアドレス
に１対１に対応し、当該アドレスが未使用状態か否かを
表すための複数のフラグと、各フラグに対応するタグを
格納するための複数のタグ格納部と、タグ格納部内のタ
グと廃棄情報ＤＩＳとを受けて、廃棄情報ＤＩＳに該当
するタグを有するＢ１に対応するフラグを未使用状態に
設定するための一致検出回路Ｂ２（アドレス管理用検出
手段）を備えている。タグ格納部及びフラグはレジスタ
Ｂ１を構成する。レジスタＢ１は、ステージ本体Ｓｎ１
と同様に、主として図８に示すレジスタを利用して構成
される。
を示す。ＩＡＰは共通バッファＳＢＭの複数のアドレス
に１対１に対応し、当該アドレスが未使用状態か否かを
表すための複数のフラグと、各フラグに対応するタグを
格納するための複数のタグ格納部と、タグ格納部内のタ
グと廃棄情報ＤＩＳとを受けて、廃棄情報ＤＩＳに該当
するタグを有するＢ１に対応するフラグを未使用状態に
設定するための一致検出回路Ｂ２（アドレス管理用検出
手段）を備えている。タグ格納部及びフラグはレジスタ
Ｂ１を構成する。レジスタＢ１は、ステージ本体Ｓｎ１
と同様に、主として図８に示すレジスタを利用して構成
される。
【００８４】このタグは、ステージＳｎに適用されてい
るタグと同じである。本実施の形態のタグは、識別子を
用いる。一致検出回路Ｂ２の内部構成は一致検出回路Ｓ
ｎ２と同様である。なお、図２０では、リセット信号Ｒ
ＥＳＥＴ及び信号ＣＬをレジスタＢ１に出力している
が、リセット信号ＲＥＳＥＴ及び信号ＣＬの論理和をレ
ジスタＢ１に出力してもよい。
るタグと同じである。本実施の形態のタグは、識別子を
用いる。一致検出回路Ｂ２の内部構成は一致検出回路Ｓ
ｎ２と同様である。なお、図２０では、リセット信号Ｒ
ＥＳＥＴ及び信号ＣＬをレジスタＢ１に出力している
が、リセット信号ＲＥＳＥＴ及び信号ＣＬの論理和をレ
ジスタＢ１に出力してもよい。
【００８５】まず、全てのアドレスは未使用、すなわ
ち、全てのレジスタＢ１内のフラグは”０”であるとす
る。ある入力回線から１つのセルを受信するとき、１つ
のアドレスが空きアドレスプールＩＡＰから取り出され
る（図２のステップＳ１０２）。このとき、空きアドレ
スプールＩＡＰは、このアドレスに対応するレジスタＢ
１内のフラグにセット信号ＳＥＴを出力してこのフラグ
を”１”に設定すると同時に識別子をこのレジスタＢ１
内に格納する。次に、ある入力回線から別の１つのセル
を受信して、１つのアドレスが空きアドレスプールＩＡ
Ｐから取り出されるとき、”０”のフラグに対応するア
ドレスのうち、最も値の小さいアドレスが取り出され
る。
ち、全てのレジスタＢ１内のフラグは”０”であるとす
る。ある入力回線から１つのセルを受信するとき、１つ
のアドレスが空きアドレスプールＩＡＰから取り出され
る（図２のステップＳ１０２）。このとき、空きアドレ
スプールＩＡＰは、このアドレスに対応するレジスタＢ
１内のフラグにセット信号ＳＥＴを出力してこのフラグ
を”１”に設定すると同時に識別子をこのレジスタＢ１
内に格納する。次に、ある入力回線から別の１つのセル
を受信して、１つのアドレスが空きアドレスプールＩＡ
Ｐから取り出されるとき、”０”のフラグに対応するア
ドレスのうち、最も値の小さいアドレスが取り出され
る。
【００８６】アドレスキューＡＱ内の一致信号ＣＬによ
らない、すなわち、図１２等のステップＳ３０３によっ
て全ての宛先ビットが”０”になったとき、空きアドレ
スプールＩＡＰは、このステージ内に格納されている書
き込みアドレスＡｗに対応するレジスタＢ１にリセット
信号ＲＥＳＥＴを出力してこのフラグを”０”に設定す
る。
らない、すなわち、図１２等のステップＳ３０３によっ
て全ての宛先ビットが”０”になったとき、空きアドレ
スプールＩＡＰは、このステージ内に格納されている書
き込みアドレスＡｗに対応するレジスタＢ１にリセット
信号ＲＥＳＥＴを出力してこのフラグを”０”に設定す
る。
【００８７】アドレスキューＡＱ内の一致信号ＣＬによ
ってセルが廃棄されたとき、空きアドレスプールＩＡＰ
は、レジスタＢ１に格納されているタグが廃棄情報ＤＩ
Ｓに該当する一致検出回路Ｂ２は一致信号ＣＬを出力す
る。そして、レジスタＢ１が一致信号ＣＬを受けること
によりフラグを”０”に設定することによって、アドレ
スキューＡＱ内の一致信号ＣＬによって廃棄されたセル
のアドレスは空きアドレスプールＩＡＰ内に存在するこ
とになる。
ってセルが廃棄されたとき、空きアドレスプールＩＡＰ
は、レジスタＢ１に格納されているタグが廃棄情報ＤＩ
Ｓに該当する一致検出回路Ｂ２は一致信号ＣＬを出力す
る。そして、レジスタＢ１が一致信号ＣＬを受けること
によりフラグを”０”に設定することによって、アドレ
スキューＡＱ内の一致信号ＣＬによって廃棄されたセル
のアドレスは空きアドレスプールＩＡＰ内に存在するこ
とになる。
【００８８】また実施の形態４のように、廃棄優先度に
よってセルが廃棄される場合も同様に空きアドレスプー
ルＩＡＰを構成する。すなわち、レジスタＢ１内のタグ
に廃棄優先度も含ませ、一致検出回路Ｓｎ２’に相当す
る廃棄優先用一致検出回路をさらに備えて、廃棄優先度
用一致検出回路が出力する一致信号に応じて、フラグ
を”０”又は”１”に設定する。
よってセルが廃棄される場合も同様に空きアドレスプー
ルＩＡＰを構成する。すなわち、レジスタＢ１内のタグ
に廃棄優先度も含ませ、一致検出回路Ｓｎ２’に相当す
る廃棄優先用一致検出回路をさらに備えて、廃棄優先度
用一致検出回路が出力する一致信号に応じて、フラグ
を”０”又は”１”に設定する。
【００８９】本実施の形態の効果は、次の通りである。
本実施の形態の空きアドレスプールＩＡＰでは、アドレ
スキューＡＱ内の一致信号ＣＬによってセルが廃棄され
たことを認識して、このセルのアドレスを空きアドレス
プールＩＡＰ内に存在させることができるため、バッフ
ァあふれを防止できる。
本実施の形態の空きアドレスプールＩＡＰでは、アドレ
スキューＡＱ内の一致信号ＣＬによってセルが廃棄され
たことを認識して、このセルのアドレスを空きアドレス
プールＩＡＰ内に存在させることができるため、バッフ
ァあふれを防止できる。
【００９０】実施の形態７．図２１に実施の形態６にお
けるＩＡＰの内部構成を示す。実施の形態６では、識別
子をレジスタＢ１内のタグとして用いるため、実施の形
態３と同様な理由で、空きアドレスプールＩＡＰのハー
ドウエアのサイズが大きくなる。
けるＩＡＰの内部構成を示す。実施の形態６では、識別
子をレジスタＢ１内のタグとして用いるため、実施の形
態３と同様な理由で、空きアドレスプールＩＡＰのハー
ドウエアのサイズが大きくなる。
【００９１】そこで、本実施の形態では、実施の形態５
と同様に、図１５に示す変換テーブルＴＡを利用して、
識別子を変換テーブルＴＡを介して得られるエントリ信
号を、レジスタＢ１内のタグとして用いる。
と同様に、図１５に示す変換テーブルＴＡを利用して、
識別子を変換テーブルＴＡを介して得られるエントリ信
号を、レジスタＢ１内のタグとして用いる。
【００９２】本実施の形態の効果は、次の通りである。
変換テーブルＴＡによって、空きアドレスプールＩＡＰ
のハードウエアのサイズが小さくなる。
変換テーブルＴＡによって、空きアドレスプールＩＡＰ
のハードウエアのサイズが小さくなる。
【００９３】変形例．実施の形態２においてステージ本
体Ｓｎ１は、信号ＣＬを受けると、識別子を無効にする
ことによって、この無効な識別子を有するステージＳｎ
をクリアしてもよい。また、ステージの数、回線の数は
図示した以外でもよい。さらに、実施の形態１〜７で
は、共通バッファ型ＡＴＭスイッチを前提として説明し
てきたが、本発明の本質は、入力されてきたパケットを
一旦蓄える形式のネットワーク通信装置であって、その
パケットの格納領域の管理方法を工夫した点にある。よ
って、パケットを蓄積する形式のネットワーク装置であ
ればＡＴＭスイッチ以外のものに適用可能である。
体Ｓｎ１は、信号ＣＬを受けると、識別子を無効にする
ことによって、この無効な識別子を有するステージＳｎ
をクリアしてもよい。また、ステージの数、回線の数は
図示した以外でもよい。さらに、実施の形態１〜７で
は、共通バッファ型ＡＴＭスイッチを前提として説明し
てきたが、本発明の本質は、入力されてきたパケットを
一旦蓄える形式のネットワーク通信装置であって、その
パケットの格納領域の管理方法を工夫した点にある。よ
って、パケットを蓄積する形式のネットワーク装置であ
ればＡＴＭスイッチ以外のものに適用可能である。
【００９４】
【発明の効果】本発明請求項１によると、格納領域に
は、複数の入力回線から受信した複数の受信パケットが
格納され、受信パケット管理手段は、タグ及びアドレス
を管理対象として管理している。格納領域に格納されて
いる受信パケットのうち、パケット管理用検出手段が検
出して廃棄された管理データに対応するものは、識別さ
れることはない。以て、事実上、格納領域内の受信パケ
ットを即座に廃棄できるという効果を奏す。
は、複数の入力回線から受信した複数の受信パケットが
格納され、受信パケット管理手段は、タグ及びアドレス
を管理対象として管理している。格納領域に格納されて
いる受信パケットのうち、パケット管理用検出手段が検
出して廃棄された管理データに対応するものは、識別さ
れることはない。以て、事実上、格納領域内の受信パケ
ットを即座に廃棄できるという効果を奏す。
【００９５】本発明請求項２によると、パケット管理用
検出手段が検出した管理データが格納されているステー
ジ内にこの後段のステージ内の管理データを上書きする
ことによって、受信順を管理しつつ、管理データを廃棄
することができるという効果を奏す。
検出手段が検出した管理データが格納されているステー
ジ内にこの後段のステージ内の管理データを上書きする
ことによって、受信順を管理しつつ、管理データを廃棄
することができるという効果を奏す。
【００９６】本発明請求項３によると、受信パケットの
送信において、出力回線へ送信された受信パケットの宛
先は無効になり、管理データ上書手段が宛先が無効なス
テージ内に後段の管理データを上書きする。一方、受信
パケットの廃棄において、パケット管理用検出手段によ
って管理データの宛先は無効になり、管理データ上書手
段が管理データが無効なステージ内に後段の管理データ
を上書きする。これら受信パケットの送信及び廃棄の動
作は、類似しているため、これらの動作を実現するハー
ドウエアを共用することによって、ハードウエアのサイ
ズを小さくすることができるという効果を奏す。
送信において、出力回線へ送信された受信パケットの宛
先は無効になり、管理データ上書手段が宛先が無効なス
テージ内に後段の管理データを上書きする。一方、受信
パケットの廃棄において、パケット管理用検出手段によ
って管理データの宛先は無効になり、管理データ上書手
段が管理データが無効なステージ内に後段の管理データ
を上書きする。これら受信パケットの送信及び廃棄の動
作は、類似しているため、これらの動作を実現するハー
ドウエアを共用することによって、ハードウエアのサイ
ズを小さくすることができるという効果を奏す。
【００９７】本発明請求項４によると、検出結果を利用
することによって、廃棄数検出手段のハードウエアのサ
イズを小さくすることができるという効果を奏す。
することによって、廃棄数検出手段のハードウエアのサ
イズを小さくすることができるという効果を奏す。
【００９８】本発明請求項５によると、定電流源、電流
バス及びアナログデジタル変換器を用いて廃棄数検出手
段を構成できるという効果を奏す。
バス及びアナログデジタル変換器を用いて廃棄数検出手
段を構成できるという効果を奏す。
【００９９】本発明請求項６によると、空きアドレスプ
ールは、管理データ格納手段に格納されているタグ及び
廃棄情報を用によって受信パケットが廃棄されたことを
認識でき、この受信パケットのアドレスを未使用状態に
することができるため、バッファあふれを防止できると
いう効果を奏す。
ールは、管理データ格納手段に格納されているタグ及び
廃棄情報を用によって受信パケットが廃棄されたことを
認識でき、この受信パケットのアドレスを未使用状態に
することができるため、バッファあふれを防止できると
いう効果を奏す。
【０１００】本発明請求項７によると、タグとして識別
子を用いることにより、パケットを識別でき、また、識
別子をそのまま用いることによって、ハードウエアのサ
イズを小さくできるという効果を奏す。
子を用いることにより、パケットを識別でき、また、識
別子をそのまま用いることによって、ハードウエアのサ
イズを小さくできるという効果を奏す。
【０１０１】本発明請求項８によると、廃棄優先度によ
ってパケットを即座に廃棄することにより、即座に格納
領域内の未使用の領域を確保できるという効果を奏す。
ってパケットを即座に廃棄することにより、即座に格納
領域内の未使用の領域を確保できるという効果を奏す。
【０１０２】本発明請求項９によると、変換テーブルＴ
Ａによって、ハードウエアのサイズが小さくできるとい
う効果を奏す。
Ａによって、ハードウエアのサイズが小さくできるとい
う効果を奏す。
【図１】 本発明の実施の形態におけるネットワーク通
信装置であるＡＴＭスイッチ１００の概念図である。
信装置であるＡＴＭスイッチ１００の概念図である。
【図２】 本発明の実施の形態１におけるＡＴＭスイッ
チ１００がセルを受信したときの動作を示すフローチャ
ートである。
チ１００がセルを受信したときの動作を示すフローチャ
ートである。
【図３】 本発明の実施の形態１におけるＡＴＭスイッ
チ１００がセルを送信するときの動作を示すフローチャ
ートである。
チ１００がセルを送信するときの動作を示すフローチャ
ートである。
【図４】 アドレスキューＡＱの概念をより具体化した
構成を示すブロック図である。
構成を示すブロック図である。
【図５】 アドレスキューＡＱの動作説明図である。
【図６】 アドレスキューＡＱの動作説明図である。
【図７】 本発明の実施の形態１におけるステージＳｎ
の内部構成図である。
の内部構成図である。
【図８】 ステージ本体Ｓｎ１の内部構成の一部を示す
図である。
図である。
【図９】 一致検出回路Ｓｎ２の内部構成図である。
【図１０】 ステージ本体Ｓｎ１の内部構成図である。
【図１１】 サーチ回路ＳＣの内部構成図である。
【図１２】 本発明の実施の形態１における制御部ＣＴ
Ｌの動作を示すフローチャートである。
Ｌの動作を示すフローチャートである。
【図１３】 本発明の実施の形態２におけるステージＳ
ｎの内部構成図である。
ｎの内部構成図である。
【図１４】 本発明の実施の形態２における制御部ＣＴ
Ｌの動作を示すフローチャートである。
Ｌの動作を示すフローチャートである。
【図１５】 本発明の実施の形態３におけるＡＴＭスイ
ッチ１００の概念図である。
ッチ１００の概念図である。
【図１６】 本発明の実施の形態４におけるステージＳ
ｎの内部構成図である。
ｎの内部構成図である。
【図１７】 本発明の実施の形態４におけるステージＳ
ｎの他の内部構成図である。
ｎの他の内部構成図である。
【図１８】 本発明の実施の形態４における制御部ＣＴ
Ｌの動作を示すフローチャートである。
Ｌの動作を示すフローチャートである。
【図１９】 本発明の実施の形態５におけるステージＳ
ｎの内部構成図である。
ｎの内部構成図である。
【図２０】 本発明の実施の形態６におけるＩＡＰの内
部構成図である。
部構成図である。
【図２１】 本発明の実施の形態７におけるＩＡＰの内
部構成図である。
部構成図である。
【図２２】 従来のＡＴＭスイッチの例を示す概念図で
ある。
ある。
１００ ＡＴＭスイッチ、ＳＢＭ 共通バッファ、ＣＴ
Ｌ 制御回路、ＡＱアドレスキュー、ＩＡＰ 空きアド
レスプール、ＭＵＸ マルチプレクサ、ＤＭＵＸ デマ
ルチプレクサ。
Ｌ 制御回路、ＡＱアドレスキュー、ＩＡＰ 空きアド
レスプール、ＭＵＸ マルチプレクサ、ＤＭＵＸ デマ
ルチプレクサ。
Claims (9)
- 【請求項１】 複数の入力回線から受信した複数の受信
パケットを格納しておく格納領域と、 複数の受信パケットにそれぞれ１対１に対応した管理デ
ータであって、対応する受信パケットに係る呼を識別す
るためのタグ及び対応する受信パケットの前記格納領域
への書き込みアドレスを含む管理データを管理する受信
パケット管理手段と、を備え、 前記受信パケット管理手段は、 パケットを廃棄するための廃棄情報及び前記タグを受け
て、前記廃棄情報に該当するタグを有する管理データを
検出するためのパケット管理用検出手段を備え、前記パ
ケット管理用検出手段が検出した管理データを廃棄する
ことを特徴とするネットワーク通信装置。 - 【請求項２】 前記受信パケット管理手段は、 直列に接続された複数のステージを含み、前段から後段
へ受信順になるように、前記複数のステージそれぞれに
前記管理データを格納するための管理データ格納手段
と、 前記パケット管理用検出手段が検出した管理データが格
納されているステージ内にこの後段のステージ内の管理
データを上書きするための管理データ上書手段と、をさ
らに備えたことを特徴とする請求項１記載のネットワー
ク通信装置。 - 【請求項３】 前記管理データは対応する受信パケット
の宛先をさらに含み、 前記パケット管理用検出手段は、検出した管理データ内
の宛先を無効にし、 前記管理データ上書手段は、前記宛先が無効な管理デー
タが格納されているステージ内にこの後段のステージ内
の管理データを上書きすることを特徴とする請求項２記
載のネットワーク通信装置。 - 【請求項４】 前記パケット管理用検出手段は、各ステ
ージごとに設けられた複数のパケット管理用検出手段か
らなり、 各パケット管理用検出手段の検出結果の集計を行うため
の廃棄数検出手段をさらに備えたことを特徴とする請求
項２記載のネットワーク通信装置。 - 【請求項５】 前記廃棄数検出手段は、 各パケット管理用検出手段ごとに設けら、前記廃棄情報
に該当するタグを有する管理データを検出したとき、定
電流を流す複数の定電流源と、 前記複数の定電流源からの定電流を受ける電流バスと、 前記電流バスにおける電流をアナログデジタル変換して
前記集計の結果を生成するためのアナログデジタル変換
器と、を備えたことを特徴とする請求項２記載のネット
ワーク通信装置。 - 【請求項６】 前記受信パケット管理手段は、 前記格納領域の未使用のアドレスを管理するための空き
アドレスプールを備え、 前記空きアドレスプールは、 前記格納領域の複数のアドレスにそれぞれ１対１に対応
し、当該アドレスが未使用状態か否かを表すための複数
のフラグと、 各フラグに対応する前記タグを格納するための複数のタ
グ格納部と、 各タグ格納部内のタグと前記廃棄情報とを受けて、前記
廃棄情報に該当するタグを有するタグ格納部に対応する
フラグを未使用状態に設定するためのアドレス管理用検
出手段と、を備えたことを特徴とする請求項２記載のネ
ットワーク通信装置。 - 【請求項７】 前記タグとして前記受信パケットのヘッ
ダ部に含まれる識別子を用いることを特徴とする請求項
２又は６記載のネットワーク通信装置。 - 【請求項８】 前記タグとして前記受信パケットのヘッ
ダ部に含まれる廃棄優先度を用いることを特徴とする請
求項２又は６記載のネットワーク通信装置。 - 【請求項９】 前記識別子は複数のビットからなり、 前記識別子を受けて前記複数のビットより少ない数のビ
ットからなる信号に変換するための変換テーブルをさら
に備え、変換後の信号をタグとして用いることを特徴と
する請求項７記載のネットワーク通信装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12711897A JPH10322347A (ja) | 1997-05-16 | 1997-05-16 | ネットワーク通信装置 |
| US08/957,366 US6195361B1 (en) | 1997-05-16 | 1997-10-24 | Network communication device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12711897A JPH10322347A (ja) | 1997-05-16 | 1997-05-16 | ネットワーク通信装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10322347A true JPH10322347A (ja) | 1998-12-04 |
Family
ID=14952059
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12711897A Pending JPH10322347A (ja) | 1997-05-16 | 1997-05-16 | ネットワーク通信装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6195361B1 (ja) |
| JP (1) | JPH10322347A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008077401A (ja) * | 2006-09-21 | 2008-04-03 | Fujitsu Ltd | 優先クラスに応じたダイナミックメモリ管理方法及び装置 |
| JP2010198144A (ja) * | 2009-02-23 | 2010-09-09 | Fujitsu Semiconductor Ltd | 画像描画装置 |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6490629B1 (en) * | 1998-10-13 | 2002-12-03 | Genuity Inc. | System and method for scheduling the transmission of packet objects having quality of service requirements |
| FR2822319B1 (fr) * | 2001-03-16 | 2003-05-30 | Thomson Csf | Commutateur de trames d'informations de taille variable pour reseaux securitaires embarques |
| US7605604B1 (en) * | 2008-07-17 | 2009-10-20 | Xilinx, Inc. | Integrated circuits with novel handshake logic |
| CN101616441B (zh) * | 2009-08-04 | 2011-09-21 | 中兴通讯股份有限公司 | 报文到达时间间隔的计算方法及装置 |
| US8294490B1 (en) | 2010-10-01 | 2012-10-23 | Xilinx, Inc. | Integrated circuit and method of asynchronously routing data in an integrated circuit |
| US8358148B1 (en) | 2010-10-01 | 2013-01-22 | Xilinx, Inc. | Programmable integrated circuit and method of asynchronously routing data in an integrated circuit |
| US8913601B1 (en) | 2010-10-01 | 2014-12-16 | Xilinx, Inc. | Programmable integrated circuit and method of asynchronously routing data in a circuit block of an integrated circuit |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| SE515178C2 (sv) * | 1992-03-20 | 2001-06-25 | Ericsson Telefon Ab L M | Förfaranden och anordningar för prioritering vid bufferthantering i paketnät |
| US5696764A (en) * | 1993-07-21 | 1997-12-09 | Fujitsu Limited | ATM exchange for monitoring congestion and allocating and transmitting bandwidth-guaranteed and non-bandwidth-guaranteed connection calls |
| JPH07123094A (ja) | 1993-10-21 | 1995-05-12 | Hitachi Ltd | バッファ制御回路 |
| US5537400A (en) * | 1994-04-15 | 1996-07-16 | Dsc Communications Corporation | Buffered crosspoint matrix for an asynchronous transfer mode switch and method of operation |
| US5862136A (en) * | 1995-07-07 | 1999-01-19 | Northern Telecom Limited | Telecommunications apparatus and method |
| JPH0936912A (ja) * | 1995-07-14 | 1997-02-07 | Fujitsu Ltd | バッファ制御方式 |
| US5689505A (en) * | 1996-01-16 | 1997-11-18 | Lucent Technologies Inc. | Buffering of multicast cells in switching networks |
| JP3607017B2 (ja) * | 1996-10-31 | 2005-01-05 | 富士通株式会社 | セル交換機におけるフィードバック制御装置及びセルスケジューリング装置 |
-
1997
- 1997-05-16 JP JP12711897A patent/JPH10322347A/ja active Pending
- 1997-10-24 US US08/957,366 patent/US6195361B1/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008077401A (ja) * | 2006-09-21 | 2008-04-03 | Fujitsu Ltd | 優先クラスに応じたダイナミックメモリ管理方法及び装置 |
| JP2010198144A (ja) * | 2009-02-23 | 2010-09-09 | Fujitsu Semiconductor Ltd | 画像描画装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6195361B1 (en) | 2001-02-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0155554B1 (ko) | 가변 길이 셀을 전송하기 위한 통신 스위칭장치 및 방법 | |
| JP2788577B2 (ja) | フレーム変換方法及び装置 | |
| US6504846B1 (en) | Method and apparatus for reclaiming buffers using a single buffer bit | |
| US4991172A (en) | Design of a high speed packet switching node | |
| EP1056307B1 (en) | A fast round robin priority port scheduler for high capacity ATM switches | |
| KR100213409B1 (ko) | 공유 버퍼 메모리에 입각한 패킷 스위칭 장치 | |
| US5426639A (en) | Multiple virtual FIFO arrangement | |
| US4761780A (en) | Enhanced efficiency Batcher-Banyan packet switch | |
| US6732184B1 (en) | Address table overflow management in a network switch | |
| US6741562B1 (en) | Apparatus and methods for managing packets in a broadband data stream | |
| US6526066B1 (en) | Apparatus for classifying a packet within a data stream in a computer network | |
| US6754744B2 (en) | Balanced linked lists for high performance data buffers in a network device | |
| US20020054602A1 (en) | Shared buffer type variable length packet switch | |
| US5481536A (en) | Method for restoring a prescribed sequence for unordered cell streams in ATM switching technology | |
| JPWO2004066570A1 (ja) | ネットワークスイッチ装置およびネットワークスイッチ方法 | |
| JPH07254906A (ja) | 優先処理機能を有するシフトレジスタ、それを用いたパケット通信用スイッチング装置及びそれを用いたａｔｍネットワーク並びに優先処理を伴うパケット通信方式及び優先処理を伴うａｔｍ通信方式 | |
| JPH05276189A (ja) | 同報通信装置 | |
| JPH10322347A (ja) | ネットワーク通信装置 | |
| JP3220599B2 (ja) | データ待ち行列装置 | |
| US7293132B2 (en) | Apparatus and method for efficient data storage using a FIFO memory | |
| JP3255113B2 (ja) | パケットスイッチシステム、これを含む集積回路、パケットスイッチ制御方法、パケットスイッチ制御プログラム記録媒体 | |
| JP5316696B2 (ja) | データブロック読出制御装置 | |
| US6301259B1 (en) | Switch and switching method | |
| JP2739949B2 (ja) | 通信バッファ装置 | |
| JPH0730585A (ja) | パケットスイッチ |