JPH1032234A - Ｓｏｉ基板の評価方法 - Google Patents
Ｓｏｉ基板の評価方法Info
- Publication number
- JPH1032234A JPH1032234A JP8187897A JP18789796A JPH1032234A JP H1032234 A JPH1032234 A JP H1032234A JP 8187897 A JP8187897 A JP 8187897A JP 18789796 A JP18789796 A JP 18789796A JP H1032234 A JPH1032234 A JP H1032234A
- Authority
- JP
- Japan
- Prior art keywords
- soi substrate
- active layer
- element active
- evaluating
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Investigating Or Analyzing Materials By The Use Of Electric Means (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】
【課題】 絶縁膜の絶縁性評価を感度良く簡便かつ迅速
に行いうるＳＯＩ基板の評価方法を提供する。 【解決手段】 本発明のＳＯＩ基板の評価方法は、支持
基板１０３と素子活性層１０１との間に絶縁膜１０２が
形成されているＳＯＩ基板に対するものであって、素子
活性層１０１を弗化物を含有する水溶液２０５に接触さ
せて、水溶液２０５と支持基板１０３との間に電圧を印
加し、素子活性層１０１と支持基板１０３との間に形成
された絶縁膜１０２に生じた欠陥１０７を貫通する電流
パス点上にある素子活性層１０１の表面に、ポーラスシ
リコン３０１を形成させる。
に行いうるＳＯＩ基板の評価方法を提供する。 【解決手段】 本発明のＳＯＩ基板の評価方法は、支持
基板１０３と素子活性層１０１との間に絶縁膜１０２が
形成されているＳＯＩ基板に対するものであって、素子
活性層１０１を弗化物を含有する水溶液２０５に接触さ
せて、水溶液２０５と支持基板１０３との間に電圧を印
加し、素子活性層１０１と支持基板１０３との間に形成
された絶縁膜１０２に生じた欠陥１０７を貫通する電流
パス点上にある素子活性層１０１の表面に、ポーラスシ
リコン３０１を形成させる。
Description
【０００１】
【発明の属する技術分野】本発明は、シリコン基板に酸
素イオンを高濃度で注入し、熱処理して埋め込み酸化膜
（絶縁膜）を形成する方法（ＳＩＭＯＸ法）により形成
されたＳＯＩ基板の評価に関するもので、特にＳＯＩ基
板の絶縁膜に存在するピンホールの評価に使用されるも
のである。
素イオンを高濃度で注入し、熱処理して埋め込み酸化膜
（絶縁膜）を形成する方法（ＳＩＭＯＸ法）により形成
されたＳＯＩ基板の評価に関するもので、特にＳＯＩ基
板の絶縁膜に存在するピンホールの評価に使用されるも
のである。
【０００２】
【従来の技術とその課題】絶縁層（絶縁膜）を介して支
持基板及び素子活性層が一体化されたＳＯＩ（Silicon
On Insulator）基板は、接合容量の低減、短チャネル効
果の抑止等が可能であることから次世代用基板として開
発が進んでいる。
持基板及び素子活性層が一体化されたＳＯＩ（Silicon
On Insulator）基板は、接合容量の低減、短チャネル効
果の抑止等が可能であることから次世代用基板として開
発が進んでいる。
【０００３】ＳＯＩ基板の製造方法として、シリコン基
板に酸素イオンを高濃度で注入し、熱処理して埋め込み
酸化膜（絶縁膜）を形成する方法（ＳＩＭＯＸ法）が知
られている。
板に酸素イオンを高濃度で注入し、熱処理して埋め込み
酸化膜（絶縁膜）を形成する方法（ＳＩＭＯＸ法）が知
られている。
【０００４】このように形成されたＳＯＩ基板の評価項
目としては基板の反りやスリップ、素子活性層の結晶欠
陥、重金属汚染不純物および酸素濃度といった従来の基
板と同様の項目の他に、素子活性層および絶縁酸化膜の
膜厚制御、界面ラフネス、酸化膜のピンホール密度等が
ある。その中でも埋込み酸化膜の絶縁性の確保は、デバ
イスの微細化、高速化、および高信頼性のために極めて
重要である。
目としては基板の反りやスリップ、素子活性層の結晶欠
陥、重金属汚染不純物および酸素濃度といった従来の基
板と同様の項目の他に、素子活性層および絶縁酸化膜の
膜厚制御、界面ラフネス、酸化膜のピンホール密度等が
ある。その中でも埋込み酸化膜の絶縁性の確保は、デバ
イスの微細化、高速化、および高信頼性のために極めて
重要である。
【０００５】ＳＯＩ基板の埋込み酸化膜の絶縁性評価手
法としては大きく分けて以下の３つの手法が挙げられ
る。
法としては大きく分けて以下の３つの手法が挙げられ
る。
【０００６】第１の手法は、透過型電子顕微鏡（ＴＥ
Ｍ）等の顕微鏡を用いて直接酸化膜の欠陥やピンホール
を観察するものである。この手法は欠陥やピンホールの
形状について詳細な情報を得ることができる。しかし、
ＳＯＩ基板全面を走査しなければならず、一回の測定に
時間がかかること、また観察対象物の密度が低いとそれ
を探し出すのが非常に困難であること、という大きな問
題がある。
Ｍ）等の顕微鏡を用いて直接酸化膜の欠陥やピンホール
を観察するものである。この手法は欠陥やピンホールの
形状について詳細な情報を得ることができる。しかし、
ＳＯＩ基板全面を走査しなければならず、一回の測定に
時間がかかること、また観察対象物の密度が低いとそれ
を探し出すのが非常に困難であること、という大きな問
題がある。
【０００７】第２の手法としては、ＳＯＩ基板上に実際
にパターンを形成してデバイスを製造し、その電気的特
性を調べる手法が挙げられる。しかしこの手法も電気的
性質について詳細な情報が得られるものの、パターン形
成に手間がかかる、または電気的特性がパターン形成時
の影響を受ける可能性がある、という問題が存在する。
にパターンを形成してデバイスを製造し、その電気的特
性を調べる手法が挙げられる。しかしこの手法も電気的
性質について詳細な情報が得られるものの、パターン形
成に手間がかかる、または電気的特性がパターン形成時
の影響を受ける可能性がある、という問題が存在する。
【０００８】第３の手法としては、例えば、梶山ら、第
５５回応用物理関係連合講演会予稿集２０ａ−ＺＥ−１
ｐ６７３（１９９４）に開示されている技術である。
５５回応用物理関係連合講演会予稿集２０ａ−ＺＥ−１
ｐ６７３（１９９４）に開示されている技術である。
【０００９】この方法は、例えばＣｕＳＯ4 溶液をＳＯ
Ｉ基板の素子活性層に接触させ、ＳＯＩ基板にバイアス
電圧をかけ電流パスが生じた所にＣｕを、以下の化学式 Ｃｕ+ ＋ ２ｅ- → Ｃｕ により反応させて、Ｃｕを析出させマーキングするもの
である。この手法は前記２つの手法に比べ簡便かつ迅速
な手法であるが、電流パスが小さい場合、Ｃｕの析出が
少なくなるため感度の面で問題がある。
Ｉ基板の素子活性層に接触させ、ＳＯＩ基板にバイアス
電圧をかけ電流パスが生じた所にＣｕを、以下の化学式 Ｃｕ+ ＋ ２ｅ- → Ｃｕ により反応させて、Ｃｕを析出させマーキングするもの
である。この手法は前記２つの手法に比べ簡便かつ迅速
な手法であるが、電流パスが小さい場合、Ｃｕの析出が
少なくなるため感度の面で問題がある。
【００１０】そこで、本発明の目的は、絶縁膜の絶縁性
評価を感度良く簡便かつ迅速に行いうるＳＯＩ基板の評
価方法を提供することにある。
評価を感度良く簡便かつ迅速に行いうるＳＯＩ基板の評
価方法を提供することにある。
【００１１】
【課題を解決するための手段】本発明のＳＯＩ基板の評
価方法は、支持基板と素子活性層との間に絶縁膜が形成
されているＳＯＩ基板の評価方法に関するものであっ
て、素子活性層を弗化物を含有する水溶液に接触させ
て、水溶液と支持基板との間に電圧を印加し、絶縁膜に
生じた欠陥を貫通する電流パス点上にある素子活性層の
表面に、ポーラスシリコンを形成させる。
価方法は、支持基板と素子活性層との間に絶縁膜が形成
されているＳＯＩ基板の評価方法に関するものであっ
て、素子活性層を弗化物を含有する水溶液に接触させ
て、水溶液と支持基板との間に電圧を印加し、絶縁膜に
生じた欠陥を貫通する電流パス点上にある素子活性層の
表面に、ポーラスシリコンを形成させる。
【００１２】本発明のＳＯＩ基板の評価方法は、弗化物
が弗化水素酸であることを特徴とする。
が弗化水素酸であることを特徴とする。
【００１３】本発明のＳＯＩ基板の評価方法は、弗化水
素酸を含有する水溶液として、弗化水素酸、エタノー
ル、メタノールおよびこれらの混合物からなる群から選
択された少なくとも１種類からなる物質を用い、かつ弗
化水素酸の含有量が１〜５５％の範囲であることを特徴
とする。
素酸を含有する水溶液として、弗化水素酸、エタノー
ル、メタノールおよびこれらの混合物からなる群から選
択された少なくとも１種類からなる物質を用い、かつ弗
化水素酸の含有量が１〜５５％の範囲であることを特徴
とする。
【００１４】本発明のＳＯＩ基板の評価方法は、素子活
性層上に形成されたポーラスシリコンをカウントするこ
とによりＳＯＩ基板の絶縁膜の欠陥密度を評価すること
を特徴とする。
性層上に形成されたポーラスシリコンをカウントするこ
とによりＳＯＩ基板の絶縁膜の欠陥密度を評価すること
を特徴とする。
【００１５】このように、ＳＯＩ基板の素子活性層を弗
化水素酸を含有した水溶液に接触させ支持基板側から電
圧を印加する。絶縁層にピンホール等の欠陥が存在する
場合、電流は欠陥からリークする。そのため絶縁層の欠
陥上の素子活性層にも電流が流れ、弗化水素酸と反応し
ポーラスシリコンが形成される。この素子活性層上に形
成されたポーラスシリコンをカウントすることにより、
ＳＯＩ基板の絶縁層の評価を行うことができる。
化水素酸を含有した水溶液に接触させ支持基板側から電
圧を印加する。絶縁層にピンホール等の欠陥が存在する
場合、電流は欠陥からリークする。そのため絶縁層の欠
陥上の素子活性層にも電流が流れ、弗化水素酸と反応し
ポーラスシリコンが形成される。この素子活性層上に形
成されたポーラスシリコンをカウントすることにより、
ＳＯＩ基板の絶縁層の評価を行うことができる。
【００１６】これにより、ＳＯＩ基板の絶縁膜の絶縁性
評価を感度良く簡便かつ迅速に行いうる。
評価を感度良く簡便かつ迅速に行いうる。
【００１７】
【発明の実施の形態】以下、本発明に係るＳＯＩ基板の
評価方法の第１の実施の形態を図１および図２を参照し
て説明する。
評価方法の第１の実施の形態を図１および図２を参照し
て説明する。
【００１８】図１はこの形態により、ＳＯＩ基板上に欠
陥に対応したポーラスシリコンを析出させた状態を示す
断面図であり、図２はこの形態によりＳＯＩ基板上にポ
ーラスシリコンを析出させた状態を示す平面図である。
陥に対応したポーラスシリコンを析出させた状態を示す
断面図であり、図２はこの形態によりＳＯＩ基板上にポ
ーラスシリコンを析出させた状態を示す平面図である。
【００１９】ＳＯＩ基板１００は、絶縁層すなわち埋込
み酸化膜１０２により、支持基板１０３と素子活性層１
０１とに分離されている。埋込み酸化膜１０２は、シリ
コンウエハに酸素イオンを注入し、その後熱処理するこ
とにより形成される。
み酸化膜１０２により、支持基板１０３と素子活性層１
０１とに分離されている。埋込み酸化膜１０２は、シリ
コンウエハに酸素イオンを注入し、その後熱処理するこ
とにより形成される。
【００２０】埋込み酸化膜１０２には、酸素イオン注入
時に、素子活性層１０１に存在するよごれ（パーティク
ル）がマスクとなって、酸素イオンが注入されない領域
が生じ、これが欠陥（ピンホール）１０７の発生原因と
なる。
時に、素子活性層１０１に存在するよごれ（パーティク
ル）がマスクとなって、酸素イオンが注入されない領域
が生じ、これが欠陥（ピンホール）１０７の発生原因と
なる。
【００２１】このピンホール１０７を検出するために、
ＳＯＩ基板１００を、底面に第１のＰｔ電極２０４を有
するテフロン容器２００に固定する。次にＳＯＩ基板１
００の素子活性層１０１上に４７％の弗化物、例えばＨ
Ｆ（弗化水素酸）の水溶液または弗化水素酸：エタノー
ル１：１の水溶液２０５を満たす。なお、弗化水素酸を
有する水溶液には、エタノール、メタノール及びこれら
の混合物からなる群から選択された少なくとも１種類か
らなる物質であればよい。また、弗化水素酸の含有量と
しては、水溶液の１〜５５％の範囲であることが好まし
い。この弗化水素酸の含有量と後述するポーラスシリコ
ンの形成の有無との関係を図６の図表に示す。
ＳＯＩ基板１００を、底面に第１のＰｔ電極２０４を有
するテフロン容器２００に固定する。次にＳＯＩ基板１
００の素子活性層１０１上に４７％の弗化物、例えばＨ
Ｆ（弗化水素酸）の水溶液または弗化水素酸：エタノー
ル１：１の水溶液２０５を満たす。なお、弗化水素酸を
有する水溶液には、エタノール、メタノール及びこれら
の混合物からなる群から選択された少なくとも１種類か
らなる物質であればよい。また、弗化水素酸の含有量と
しては、水溶液の１〜５５％の範囲であることが好まし
い。この弗化水素酸の含有量と後述するポーラスシリコ
ンの形成の有無との関係を図６の図表に示す。
【００２２】なお、素子活性層だけでなく、支持基板１
０３側も水溶液２０５に接触させても問題ない。
０３側も水溶液２０５に接触させても問題ない。
【００２３】次にＨＦ水溶液２０５中に第２のＰｔ電極
２０６を差し込み、第１のＰｔ電極２０４に０Ｖの電圧
を印加し、第２のＰｔ電極２０６の電極には２５Ｖの電
圧を５分間印加する。この作業は室温で行うが、温度は
０〜４０℃の範囲であれば問題ない。また、第１のＰｔ
電極２０４と第２のＰｔ電極２０６との間に印加する電
圧は１ｍＶ〜５０Ｖの範囲が好ましい。
２０６を差し込み、第１のＰｔ電極２０４に０Ｖの電圧
を印加し、第２のＰｔ電極２０６の電極には２５Ｖの電
圧を５分間印加する。この作業は室温で行うが、温度は
０〜４０℃の範囲であれば問題ない。また、第１のＰｔ
電極２０４と第２のＰｔ電極２０６との間に印加する電
圧は１ｍＶ〜５０Ｖの範囲が好ましい。
【００２４】この時、埋込み酸化膜１０２は絶縁体であ
るため、もし埋込み酸化膜１０２にピンホールが存在し
なければ、支持基板１０３と素子活性層１０１との間に
電流は流れない。
るため、もし埋込み酸化膜１０２にピンホールが存在し
なければ、支持基板１０３と素子活性層１０１との間に
電流は流れない。
【００２５】しかし、もしピンホール１０７が存在すれ
ば、ホールｈがピンホール１０７を通過するため、電流
パスが生じる。この電流パスにより、素子活性層１０１
のピンホール１０７に対応する位置の表面で、シリコン
と弗化水素酸が以下の化学式 のように反応し、ポーラスシリコン３０１が形成され
る。
ば、ホールｈがピンホール１０７を通過するため、電流
パスが生じる。この電流パスにより、素子活性層１０１
のピンホール１０７に対応する位置の表面で、シリコン
と弗化水素酸が以下の化学式 のように反応し、ポーラスシリコン３０１が形成され
る。
【００２６】電圧を印加してから５分後に、シリコンウ
エハをテフロン容器２００から外して、素子活性層１０
１上に形成されたポーラスシリコン３０１をカウントす
ることによりＳＯＩ基板の絶縁膜のピンホール密度およ
び面内分布、大きさの評価が可能となる（図２参照）。
エハをテフロン容器２００から外して、素子活性層１０
１上に形成されたポーラスシリコン３０１をカウントす
ることによりＳＯＩ基板の絶縁膜のピンホール密度およ
び面内分布、大きさの評価が可能となる（図２参照）。
【００２７】図３（ａ）は、第１の実施の形態により、
異なるメーカのウエハを用いて、あるドーズ量のＳＩＭ
ＯＸ／ＳＯＩウエハ（Ａ〜Ｄ）のピンホール密度を評価
した結果を示す図表である。また図３（ｂ）は、図３
（ａ）で示したものと同じウエハを、従来の技術によ
り、ピンホール密度を評価した結果を示す図表である。
異なるメーカのウエハを用いて、あるドーズ量のＳＩＭ
ＯＸ／ＳＯＩウエハ（Ａ〜Ｄ）のピンホール密度を評価
した結果を示す図表である。また図３（ｂ）は、図３
（ａ）で示したものと同じウエハを、従来の技術によ
り、ピンホール密度を評価した結果を示す図表である。
【００２８】ウエハＡとウエハＢとがＸ社製、ウエハＣ
がＹ社製、ウエハＤがＺ社製のものであり、またウエハ
ＡとウエハＢとが低濃度のドーズ量（０．４×１０18ｃ
ｍ-2）、ウエハＡとウエハＢとが高濃度のドーズ量
（１．８×１０18ｃｍ-2）のものである。
がＹ社製、ウエハＤがＺ社製のものであり、またウエハ
ＡとウエハＢとが低濃度のドーズ量（０．４×１０18ｃ
ｍ-2）、ウエハＡとウエハＢとが高濃度のドーズ量
（１．８×１０18ｃｍ-2）のものである。
【００２９】ウエハの種類によってピンホール密度がか
なり異なり、またこの実施の形態によりピンホールがよ
り精密に検出できることがわかる。
なり異なり、またこの実施の形態によりピンホールがよ
り精密に検出できることがわかる。
【００３０】なお、ポーラスシリコンの検出を顕微鏡を
使用して行っても良く、これにより小さなポーラスシリ
コンを検出できる。
使用して行っても良く、これにより小さなポーラスシリ
コンを検出できる。
【００３１】また図４に示すように、発光源５０１か
ら、ＳＯＩ基板１００の表面全体を走査する光を照射し
て、ＳＯＩ基板１００の表面からの反射光を受光器５０
２で受け、計数器５０３で反射光の中でポーラスシリコ
ン３０１からの発光を検出し、カウントしても良い。
ら、ＳＯＩ基板１００の表面全体を走査する光を照射し
て、ＳＯＩ基板１００の表面からの反射光を受光器５０
２で受け、計数器５０３で反射光の中でポーラスシリコ
ン３０１からの発光を検出し、カウントしても良い。
【００３２】このように、ＳＯＩ基板の素子活性層と弗
化水素酸を含有する水溶液を接触させた状態で、支持基
板側から電圧を印加し、絶縁層のパス電流点上の素子活
性層をポーラスシリコンを析出させることにより簡便、
迅速かつ感度良くＳＯＩ基板の絶縁層の絶縁性評価が可
能となる。
化水素酸を含有する水溶液を接触させた状態で、支持基
板側から電圧を印加し、絶縁層のパス電流点上の素子活
性層をポーラスシリコンを析出させることにより簡便、
迅速かつ感度良くＳＯＩ基板の絶縁層の絶縁性評価が可
能となる。
【００３３】以上、ＳＯＩ基板の埋込み酸化膜に生じる
欠陥の評価について述べたが、図５の断面図に示すよう
に、シリコン基板４０４上に形成したゲート酸化膜４０
３の欠陥を検出する際にも適用できる。
欠陥の評価について述べたが、図５の断面図に示すよう
に、シリコン基板４０４上に形成したゲート酸化膜４０
３の欠陥を検出する際にも適用できる。
【００３４】図示するように、その表面にゲート酸化膜
４０３とポリシリコンゲート４０２とを形成したシリコ
ン基板４０４を、４７％のＨＦ（弗化水素酸）水溶液２
０５の中に、ゲート酸化膜４０３がＨＦ溶液２０５に接
触しないように浸し、シリコン基板４０４の裏面を端子
４０５から正の電圧を印加して、ポーラスシリコン３０
１を析出させ、ゲート酸化膜４０３中のピンホール４０
７を検出することもできる。
４０３とポリシリコンゲート４０２とを形成したシリコ
ン基板４０４を、４７％のＨＦ（弗化水素酸）水溶液２
０５の中に、ゲート酸化膜４０３がＨＦ溶液２０５に接
触しないように浸し、シリコン基板４０４の裏面を端子
４０５から正の電圧を印加して、ポーラスシリコン３０
１を析出させ、ゲート酸化膜４０３中のピンホール４０
７を検出することもできる。
【００３５】このように、本発明はＳＯＩ基板の絶縁層
に生じる欠陥だけでなく、ゲート酸化膜に生じる欠陥に
対する評価もできるものである。
に生じる欠陥だけでなく、ゲート酸化膜に生じる欠陥に
対する評価もできるものである。
【００３６】
【発明の効果】本発明によれば、より簡便、迅速かつ感
度良くＳＯＩ基板の絶縁層の絶縁性評価が可能になる。
度良くＳＯＩ基板の絶縁層の絶縁性評価が可能になる。
【図１】本発明によるＳＯＩ基板の評価方法の実施の形
態を説明する断面図。
態を説明する断面図。
【図２】本発明による実施の形態を適用した結果を示す
ＳＯＩ基板の平面図。
ＳＯＩ基板の平面図。
【図３】本発明による実施の形態及び従来の技術を用い
て、異なるメーカのウエハを用いて、あるドーズ量のＳ
ＩＭＯＸ／ＳＯＩウエハのピンホール密度を評価した結
果を示す図表。
て、異なるメーカのウエハを用いて、あるドーズ量のＳ
ＩＭＯＸ／ＳＯＩウエハのピンホール密度を評価した結
果を示す図表。
【図４】ＳＯＩ基板からの反射光によりピンホールを検
出する方法を説明する図。
出する方法を説明する図。
【図５】本発明の実施の形態をゲート酸化膜に適用した
状態を説明する断面図。
状態を説明する断面図。
【図６】弗化水素酸の含有量とポーラスシリコンの形成
の有無とを示す図表。
の有無とを示す図表。
１００ ＳＯＩ基板 １０１ 素子活性層 １０２ 埋込み酸化膜 １０３ 支持基板 ２００ テフロン容器 ２０４、２０６ Ｐｔ電極 ２０５、４０１弗化水素酸水溶液 １０７ 、４０７ ピンホール ３０１ ポーラスシリコン ４０４ シリコン基板 ４０３ ゲート酸化膜
Claims (4)
- 【請求項１】支持基板と素子活性層との間に絶縁膜が形
成されているＳＯＩ基板の評価方法において、 前記素子活性層を弗化物を含有する水溶液に接触させ
て、前記水溶液と前記支持基板との間に電圧を印加し、
前記絶縁膜に生じた欠陥を貫通する電流パス点上にある
前記素子活性層の表面に、ポーラスシリコンを形成させ
るＳＯＩ基板の評価方法。 - 【請求項２】前記弗化物は弗化水素酸であることを特徴
とする請求項１に記載のＳＯＩ基板の評価方法。 - 【請求項３】前記弗化水素酸を含有する水溶液として、
エタノール、メタノールおよびこれらの混合物からなる
群から選択された少なくとも１種類からなる物質を用
い、かつ弗化水素酸の含有量が１〜５５％の範囲である
ことを特徴とする請求項２に記載のＳＯＩ基板の評価方
法。 - 【請求項４】前記素子活性層上に形成されたポーラスシ
リコンをカウントすることにより前記ＳＯＩ基板の絶縁
膜の欠陥密度を評価することを特徴とする請求項１〜３
のいずれかに記載のＳＯＩ基板の評価方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8187897A JPH1032234A (ja) | 1996-07-17 | 1996-07-17 | Ｓｏｉ基板の評価方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8187897A JPH1032234A (ja) | 1996-07-17 | 1996-07-17 | Ｓｏｉ基板の評価方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1032234A true JPH1032234A (ja) | 1998-02-03 |
Family
ID=16214116
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8187897A Pending JPH1032234A (ja) | 1996-07-17 | 1996-07-17 | Ｓｏｉ基板の評価方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1032234A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6335269B1 (en) * | 1998-09-04 | 2002-01-01 | Canon Kabushiki Kaisha | Semiconductor substrate and method for producing the same |
| US7218605B2 (en) | 2001-07-04 | 2007-05-15 | Fujitsu Limited | Temporary halting method in router and network |
| CN112129825A (zh) * | 2019-06-25 | 2020-12-25 | 深圳市裕展精密科技有限公司 | 氧化膜检测方法及氧化膜检测装置 |
-
1996
- 1996-07-17 JP JP8187897A patent/JPH1032234A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6335269B1 (en) * | 1998-09-04 | 2002-01-01 | Canon Kabushiki Kaisha | Semiconductor substrate and method for producing the same |
| US7218605B2 (en) | 2001-07-04 | 2007-05-15 | Fujitsu Limited | Temporary halting method in router and network |
| CN112129825A (zh) * | 2019-06-25 | 2020-12-25 | 深圳市裕展精密科技有限公司 | 氧化膜检测方法及氧化膜检测装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Schroder | Contactless surface charge semiconductor characterization | |
| JP2002257765A (ja) | 基板表面の汚染評価方法及び汚染評価装置と半導体装置の製造方法 | |
| US6265890B1 (en) | In-line non-contact depletion capacitance measurement method and apparatus | |
| TWI278949B (en) | Test method, method of manufacturing a piece for analysis, analysis method, analysis device, method of manufacturing SOI wafer, and SOI wafer | |
| JP3044881B2 (ja) | 半導体基板の表面酸化膜における金属不純物の分析方法 | |
| US5786231A (en) | Screening method for selecting semiconductor substrates having defects below a predetermined level in an oxide layer | |
| US20100022038A1 (en) | Method for evaluating semiconductor wafer | |
| JPH1032234A (ja) | Ｓｏｉ基板の評価方法 | |
| JP2001267384A (ja) | 擬似ｍｏｓｆｅｔの測定方法 | |
| Dylewski et al. | The dielectric breakdown properties and I–V characteristics of thin SiO2 films formed by high dose oxygen ion implantation into silicon | |
| JPH0744210B2 (ja) | ポリシリコン／シリコン界面酸化物膜の厚さを決定するための方法及び装置。 | |
| US6528335B2 (en) | Electrical method for assessing yield-limiting asperities in silicon-on-insulator wafers | |
| JPH08102481A (ja) | Ｍｉｓ型半導体装置の評価方法 | |
| US6225137B1 (en) | Semiconductor wafer evaluation method | |
| US5182452A (en) | Method for determining the presence of thin insulating films | |
| CN100437120C (zh) | 单根一维纳米材料的测试电极的制作方法 | |
| JPH07174800A (ja) | 表面計測装置 | |
| JP2004327595A (ja) | ピンホール欠陥の評価方法 | |
| TWI276832B (en) | Method of sample preparation for scanning capacitance microscope and measuring method thereby | |
| US20080182347A1 (en) | Methods for monitoring ion implant process in bond and cleave, silicon-on-insulator (SOI) wafer manufacturing | |
| JP3757849B2 (ja) | Ｉｎを含む化合物半導体表面層を含むウエハのキャリヤ密度評価方法 | |
| JP4106439B2 (ja) | 表面電位分布測定方法及び装置 | |
| JP2003045926A (ja) | シリコンエピタキシャル層のキャリア濃度測定方法 | |
| JP2001351957A (ja) | 走査型静電容量顕微鏡による測定方法および測定装置 | |
| Vermeire et al. | Threshold voltage shift caused by copper contamination |