JPH10322620A - ディジタル放送受信機 - Google Patents

Abstract

(57)【要約】 【課題】 複数の異なる表示方式に対応してフォーマッ
ト化することができるディジタル放送受信機を提供す
る。 【解決手段】 出力信号フォーマット回路４に含まれる
制御回路１０は、選択回路５での選択結果に基づき、フ
ォーマット化を制御する。メモリ１４には、映像データ
が書込まれる。読出周波数出力回路１１は、制御回路１
０の制御に基づき、メモリ１４から１ライン分の映像デ
ータを読出す読出クロックを出力する。データ切替回路
２２は、メモリ１４からの１ライン分の映像データを、
同期信号関連レベルデータ出力回路１５、１６からの値
を用いてフォーマット化する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ディジタル放送受
信機に関し、特に、複数の表示方式に対応することがで
きるディジタル放送受信機に関するものである。

【０００２】

【従来の技術】従来より、ディジタル放送システムの一
例として、５２５ｐ順次走査方式によるディジタル放送
システム（以下、ノンインタレースディジタル放送シス
テムと呼ぶ）がある。

【０００３】このような、ノンインタレースディジタル
放送システムについては、例えば、１９９６年２月２７
日発表のテレビジョン学会技術報告第２０巻第１３号の
第２５頁〜第３０頁の浦野その他による「５２５順次走
査信号対応ＣＳディジタル放送システムの開発」に詳細
が示されているので、ここではその詳細な説明は省略す
る。ノンインタレースディジタル放送システムは、現行
のインタレース走査方式（ＮＴＳＣ）と異なるノンイン
タレース走査方式対応の映像データを用いて放送サービ
スを提供する。

【０００４】

【発明が解決しようとする課題】しかしながら、従来の
ノンインタレースディジタル放送システムの受信機側
は、ノンインタレース走査方式に対応するモニタとしか
接続できない。すなわち、従来のノンインタレースディ
ジタル放送システムによって提供される映像は、例えば
現在普及されつつあるハイビジョン方式対応のモニタを
用いて再生表示することができないという問題がある。

【０００５】この問題を解決するためには、従来のノン
インタレース放送システムの受信機側から出力される信
号を、ハイビジョン方式に対応してフォーマット化する
必要がある。このために、従来のノンインタレース放送
システムの受信機側とハイビジョン対応のモニタとの間
に別途信号変換器等を設けることが考えられるが、受信
システムとしてその容量が大きくなるという問題があ
る。

【０００６】そこで、本発明は、かかる問題を解決する
ためになされたものであり、その目的は、複数の異なる
表示方式のモニタに接続することができるディジタル放
送受信機を提供することにある。

【０００７】さらに、もう一つの目的は、簡単な設備お
よび回路構成で複数の表示方式の異なるモニタに対応す
る信号を出力することができるディジタル放送受信機を
提供することにある。

【０００８】

【課題を解決するための手段】請求項１に係るディジタ
ル放送受信機は、受信した特定の表示方式に対応する映
像データを復調、伸長する受信手段と、特定の表示方式
を含む複数の表示方式のうちいずれか１つの表示方式を
選択する選択手段と、受信手段から出力される信号を、
選択手段において選択されたいずれか１つの表示方式に
対応してフォーマット化するフォーマット化手段とを備
える。

【０００９】請求項２に係るディジタル放送受信機は、
請求項１に係るディジタル放送受信機であって、フォー
マット化手段は、選択手段における選択結果を受けてフ
ォーマット化を制御する制御手段と、制御手段の制御を
受けて、選択手段において選択されたいずれか１つの表
示方式に対応するクロックを出力するクロック出力手段
と、制御手段の制御に応じて、所定のシステムクロック
に基づき、受信手段からの出力が書込まれ、かつクロッ
ク出力手段から出力されるクロックに基づき、１ライン
分の映像データが読出される記憶手段と、複数の表示方
式のそれぞれに対応する複数の同期信号レベルデータを
出力する同期信号レベルデータ出力手段と、制御手段の
制御を受けて、同期信号レベルデータ出力手段から受け
る複数の同期信号レベルデータのうちの選択手段におい
て選択されたいずれか１つの表示方式に対応する同期信
号レベルデータと、記憶手段から読出される１ライン分
の映像データとを切替えて出力するデータ切替手段とを
備える。

【００１０】請求項３に係るディジタル放送受信機は、
請求項２に係るディジタル放送受信機であって、特定の
表示方式とは、ノンインタレース走査方式であり、複数
の表示方式とは、ノンインタレース走査方式と、ハイビ
ジョン方式とを含み、クロック出力手段は、選択手段に
おいてノンインタレース走査方式が選択された場合は、
所定のシステムクロックを出力し、選択手段においてハ
イビジョン方式が選択された場合は、ハイビジョン方式
対応の水平同期周波数を、ノンインタレース走査方式対
応の水平同期周波数で割り、さらに所定のシステムクロ
ックの周波数を掛けた結果得られる値をその周波数とす
るクロックを出力し、データ切替手段は、選択手段にお
いてハイビジョン方式が選択された場合は、垂直方向の
ライン数が、ハイビジョン方式対応の水平同期周波数
を、ハイビジョン方式対応の垂直同期周波数で割った値
に一致するように、同期信号レベルデータを用いて、垂
直方向におけるブランキング期間を調節する。

【００１１】請求項４に係るディジタル放送受信機は、
請求項２に係るディジタル放送受信機であって、記憶手
段は、ＦＩＦＯメモリである。

【００１２】

【発明の実施の形態】

［実施の形態１］本発明の実施の形態１は、ディジタル
放送受信機において、受信したノンインタレース走査方
式対応の映像を、ノンインタレース走査方式、もしくは
ハイビジョン方式に対応してフォーマット化することを
可能とするものである。本発明の実施の形態１のディジ
タル放送受信機は、ハイビジョン方式対応のモニタ、あ
るいはノンインタレース走査方式対応のモニタのいずれ
のモニタにでも接続することができる。

【００１３】以下、本発明の実施の形態１におけるディ
ジタル放送受信機１００の構成と動作について説明す
る。

【００１４】図１は、本発明の実施の形態１におけるデ
ィジタル放送受信機１００の基本構成を概略的に示すブ
ロック図である。

【００１５】図１を参照して、ディジタル放送受信機１
００は、アンテナ８、受信回路１、デコード回路２、フ
レームメモリ３、出力信号フォーマット回路４、選択回
路５およびＣＰＵ６を含む。

【００１６】受信回路１は、アンテナ８、およびデコー
ド回路２に接続される。デコード回路２は、フレームメ
モリ３と接続される。フレームメモリ３は、出力信号フ
ォーマット回路４と接続される。出力信号フォーマット
回路４は、選択回路５、および図示しないモニタと接続
される。ここでモニタとは、ハイビジョン方式対応のモ
ニタ、あるいはノンインタレース走査方式対応のモニタ
である。

【００１７】ディジタル放送受信機１００は、アンテナ
８からノンインタレース走査方式対応の映像データを受
ける。

【００１８】受信回路１は、図示しないチューナとディ
ジタル復調回路とを備え、受信した映像データをディジ
タル復調する。

【００１９】デコード回路２は、受信回路１の出力を受
けて、伸長（ＭＰＥＧ２に準拠）する。

【００２０】フレームメモリ３は、デコード回路２から
出力される映像データをフレーム毎に記憶する。

【００２１】選択回路５は、複数の表示方式のうち、再
生表示するいずれか１つの表示方式を選択する。具体的
には、ノンインタレース走査方式に対応してフォーマッ
ト化するのか、またはハイビジョン方式に対応してフォ
ーマット化するのかを選択する。選択結果として、切替
信号ＡＳが出力される。選択結果は、後述する出力信号
フォーマット回路４におけるフォーマット化を決定す
る。

【００２２】選択回路５としては、例えば、スイッチか
ら構成されるものが挙げられる。この場合、ユーザがス
イッチを切替えることにより、ノンインタレース走査方
式またはハイビジョン方式のうちのいずれか一方のフォ
ーマット化が選択される。

【００２３】出力信号フォーマット回路４は、フレーム
メモリ３から出力される映像データをノンインタレース
走査方式、もしくはハイビジョン方式に対応してフォー
マット化する。出力信号フォーマット回路４からの出力
は、図示しないノンインタレース方式対応のモニタ、も
しくはハイビジョン方式対応のモニタに送られる。

【００２４】ＣＰＵ６は、受信回路１、デコード回路
２、フレームメモリ３、および出力信号フォーマット回
路４を制御する。

【００２５】さらに、受信回路１、デコード回路２、フ
レームメモリ３、および出力信号フォーマット回路４
は、システムクロックＣＬＫに基づき動作する。ここ
で、システムクロックＣＬＫの周波数Ｆｓｙｓを２７Ｍ
Ｈｚとする。

【００２６】続いて、本発明の実施の形態１における出
力信号フォーマット回路４の構成とその動作ついて詳し
く説明する。

【００２７】図２は、本発明の実施の形態１の出力信号
フォーマット回路４の基本構成の一例を概略的に示すブ
ロック図である。図２を参照して、出力信号フォーマッ
ト回路４は、制御回路１０、読出周波数出力回路１１、
およびメモリ１４を備える。

【００２８】制御回路１０は、ＣＰＵ６（図１）の制御
に基づき、選択回路５（図１）から受ける切替信号ＡＳ
に応じて、後述するフォーマット化を制御する。

【００２９】読出周波数出力回路１１は、制御回路１０
の制御に基づき、読出クロックＷＣＬＫを出力する。

【００３０】メモリ１４には、システムクロックＣＬＫ
に基づき、フレームメモリ３（図１）から出力される映
像データが書込まれる。具体的には、ノンインタレース
走査方式対応の１ライン分（１水平期間）の映像データ
が走査順に書込まれる。さらに、メモリ１４に書込まれ
た１ライン分の映像データは、読出周波数出力回路１１
から受ける読出クロックＷＣＬＫに基づき読出される。
メモリ１４の書込み開始、読出し開始等のその他のタイ
ミングは、制御回路１０から出力されるライトイネーブ
ル信号ＷＥ、リードイネーブル信号ＲＥを始めとする各
種制御信号で制御される。メモリ１４としては、ＦＩＦ
Ｏメモリが挙げられる。

【００３１】図２を参照して、出力信号フォーマット回
路４はさらに、ハイビジョン方式対応の同期信号関連レ
ベルデータ出力回路１５、ノンインタレース走査方式対
応の同期信号関連レベルデータ出力回路１６、データ切
替回路２２、およびＤ／Ａ変換器２３を備える。

【００３２】ハイビジョン方式対応の同期信号関連レベ
ルデータ出力回路１５、およびノンインタレース走査方
式対応の同期信号関連レベルデータ出力回路１６は、デ
ータ切替回路２２と接続される。データ切替回路２２
は、制御回路１０、およびＤ／Ａ変換器２３と接続され
る。

【００３３】ハイビジョン方式対応の同期信号関連レベ
ルデータ出力回路１５は、ハイビジョン方式における同
期信号に関連したデータを出力する。ノンインタレース
走査方式対応の同期信号関連レベルデータ出力回路１６
は、ノンインタレース走査方式における同期信号に関連
したデータを出力するデータ切替回路２２は、制御回路
１０の制御に基づき、メモリ１４から読出される１ライ
ン分の映像データを、ハイビジョン方式対応の同期信号
関連レベルデータ出力回路１５から受ける値、もしくは
ノンインタレース走査方式対応の同期信号関連レベルデ
ータ出力回路１６から受ける値を用いてフォーマット化
する。

【００３４】Ｄ／Ａ変換器２３は、データ切替回路２２
から出力されるディジタル信号をアナログに変換して出
力する。Ｄ／Ａ変換器２３の出力は、図示しないノンイ
ンタレース方式対応のモニタ、もしくはハイビジョン方
式対応のモニタに送られる。

【００３５】続いて、本発明の実施の形態１における読
出周波数出力回路１１について詳しく説明する。図３
は、本発明の実施の形態１における読出周波数出力回路
１１の基本構成の一例を概略的に示すブロック図であ
る。図３を参照して、読出周波数出力回路１１は、ＰＬ
Ｌ回路１２およびスイッチ１３を含む。ＰＬＬ回路１２
は、システムクロックＣＬＫを入力に受けて、システム
クロックＣＬＫに位相同期するクロックＣＬＫＰを生成
する。スイッチ１３は、システムクロックＣＬＫ、もし
くはクロックＣＬＫＰのいずれか一方を出力（読出クロ
ックＷＣＬＫ）する。

【００３６】具体的には、選択回路５（図１）において
ノンインタレース走査方式が選択された場合は、クロッ
クＣＬＫＰが読出クロックＷＣＬＫとなり、ハイビジョ
ン方式が選択された場合は、システムクロックＣＬＫが
読出クロックＷＣＬＫとなる。

【００３７】ＰＬＬ回路１２が生成するクロックＣＬＫ
Ｐの周波数Ｆｐは、以下の式（１）で決定される値であ
る。

【００３８】 Ｆｐ＝Ｈｈｉ／Ｈｎｏｎ×Ｆｓｙｓ …（１） ここで、Ｈｈｉとは、ハイビジョン方式対応の水平同期
周波数（ライン周波数）であり、Ｈｎｏｎとは、ノンイ
ンタレース走査方式対応の水平同期周波数であり、Ｆｓ
ｙｓとは、システムクロックＣＬＫの周波数である。す
なわち、ハイビジョン方式における１水平期間を構成す
るデータ数が、ノンインタレース走査方式における１水
平期間（１ライン）を構成するデータ数と一致するよう
に周波数Ｆｐを決定する。

【００３９】具体的には、Ｈｈｉが、３３．７５ＫＨｚ
であり、Ｈｎｏｎが、３１．５／１．００１ＫＨｚであ
り、システムクロックＣＬＫの周波数Ｆｓｙｓが２７Ｍ
Ｈｚである。この場合、ＰＬＬ回路１２は、式（１）よ
り約２８．９５７５ＭＨｚのクロックＣＬＫＰを出力す
る。

【００４０】すなわち、ディジタル放送受信機１００
は、選択回路５（図１）においてノンインタレース走査
方式が選択された場合は、メモリ１４におけるデータの
書込周波数、および読出周波数を２７ＭＨｚ（システム
クロックＣＬＫの周波数Ｆｓｙｓ）とし、ハイビジョン
方式が選択された場合は、書込周波数２７ＭＨｚ（シス
テムクロックＣＬＫの周波数Ｆｓｙｓ）に対して、読出
周波数を２８．９５７５ＭＨｚ（クロックＣＬＫＰの周
波数Ｆｐ）とする。

【００４１】続いて、本発明の実施の形態１における同
期信号関連レベルデータ出力回路１５、１６について詳
しく説明する。図４は、本発明の実施の形態１における
同期信号関連レベルデータ出力回路１５、１６の基本構
成の一例を概略的に示すブロック図である。図４を参照
して、ハイビジョン方式対応の同期信号関連レベルデー
タ出力回路１５は、３値同期信号ハイレベルデータ出力
回路１７、３値同期信号ロウレベルデータ出力回路１
８、およびペデスタルレベルデータ出力回路１９を含
む。ノンインタレース走査方式対応の同期信号関連レベ
ルデータ出力回路１６は、同期信号レベルデータ出力回
路２０、およびペデスタルレベルデータ出力回路２１を
含む。

【００４２】ハイビジョン方式対応の同期信号関連レベ
ルデータ出力回路１５における３値同期信号ハイレベル
データ出力回路１７は、同期信号ハイレベルデータＨ１
を、３値同期信号ロウレベルデータ出力回路１８は、同
期信号ロウレベルデータＨ２を、さらにぺデスタルレベ
ルデータ出力回路１９は、ハイビジョン方式対応のペデ
スタルレベルデータＨ３をそれぞれ出力する。これらの
値（Ｈ１、Ｈ２、Ｈ３）は、データ切替回路２２（図
２）に送られる。

【００４３】ノンインタレース走査方式対応の同期信号
関連レベルデータ出力回路１６における同期信号レベル
データ出力回路２０は、同期信号レベルデータＮ１を、
ぺデスタルレベルデータ出力回路２１は、ノンインタレ
ース走査方式対応のペデスタルレベルデータＮ２をそれ
ぞれ出力する。これらの値（Ｎ１、Ｎ２）は、データ切
替回路２２（図２）に送られる。

【００４４】続いて、本発明の実施の形態１におけるデ
ータ切替回路２２におけるフォーマット化について詳し
く説明する。データ切替回路２２は、選択回路５（図
１）における選択（切替信号ＡＳ）に基づき、メモリ１
４（図２）から受ける１ライン分の映像データを水平方
向、および垂直方向にフォーマット化する。

【００４５】まず、本発明の実施の形態１のデータ切替
回路２２における水平方向のフォーマット化について説
明する。

【００４６】図５は、本発明の実施の形態１のデータ切
替回路２２における水平方向のフォーマット化を説明す
るための図であり、図５（ａ）は、ノンインタレース走
査方式に対応した水平方向のデータの並びを、図５
（ｂ）は、ハイビジョン方式に対応した水平方向のデー
タの並びをそれぞれ表わしている。ここで、図５（ａ）
における期間Ｔ１〜Ｔ４は、ノンインタレース走査方式
の１水平期間（＝１／Ｈｎｏｎ）を、図５（ｂ）におけ
る期間Ｔ５〜Ｔ９は、ハイビジョン方式の１水平期間
（＝１／Ｈｈｉ）をそれぞれ表わしている。

【００４７】図５（ａ）を参照して、メモリ１４（図
２）から読出す映像データを、ノンインタレース走査方
式に対応してフォーマット化する手順について説明す
る。この場合、データ切替回路２２は、ノンインタレー
ス走査方式対応の同期信号関連レベルデータ出力回路１
６（図４）から受ける値（Ｎ１、Ｎ２）を用いる。

【００４８】具体的には、データ切替回路２２は、期間
Ｔ１（フロントポーチ）は、ペデスタルレベルデータＮ
２を出力する。続いて、期間Ｔ２は、ペデスタルレベル
データＮ２から同期信号レベルデータＮ１に切替えて出
力する。さらに、期間Ｔ３（バックポーチ）は、同期信
号レベルデータＮ１からペデスタルレベルデータＮ２に
切替えて出力する。そして、期間Ｔ４は、メモリ１４
（図２）から２７ＭＨｚの読出周波数で読出される１ラ
イン分の映像データを出力する。

【００４９】これらの期間Ｔ１〜Ｔ４は、予め設定され
ており、制御回路１０が制御する。具体的には、メモリ
１４における読出周波数２７ＭＨｚに対して、期間Ｔ１
を、１クロック、期間Ｔ２を、６７クロック、期間Ｔ３
を、８６クロック、そして期間Ｔ４を、７０４クロック
で構成する。この場合、期間Ｔ１〜Ｔ４の総クロック数
（データ数）は、８５８である。

【００５０】図５（ｂ）を参照して、メモリ１４（図
２）から読出す映像データを、ハイビジョン方式に対応
してフォーマット化する手順について説明する。この場
合、データ切替回路２２は、ハイビジョン方式対応の同
期信号関連レベルデータ出力回路１５（図４）から受け
る値（Ｈ１、Ｈ２、Ｈ３）を用いる。

【００５１】具体的には、データ切替回路２２は、期間
Ｔ５（フロントポーチ）は、ペデスタルレベルデータＨ
３を出力する。続いて、期間Ｔ６は、ペデスタルレベル
データＨ３から３値同期信号ロウレベルデータＨ２に切
替えて出力する。さらに、期間Ｔ７では、３値同期信号
ロウレベルデータＨ２から３値同期信号ハイレベルデー
タＨ１に切替えて出力する。また、期間Ｔ８（バックポ
ーチ）は、３値同期信号ハイレベルデータＨ１からペデ
スタルレベルデータＨ３に切替えて出力する。そして、
期間Ｔ９は、メモリ１４から２８．９５７５ＭＨｚの読
出周波数で読出される１ライン分の映像データを出力す
る。

【００５２】これらの期間Ｔ５〜Ｔ９は、予め設定され
ており、制御回路１０が制御する。具体的には、メモリ
１４における読出周波数２８．９５７５ＭＨｚに対し
て、期間Ｔ９を、期間Ｔ４と同じ７０４クロックで構成
し、さらに期間Ｔ５を、３８クロック、期間Ｔ６を、１
８クロック、期間Ｔ７を、１８クロック、そして期間Ｔ
８を、８０クロックで構成する。

【００５３】この場合、期間Ｔ５〜Ｔ９の総クロック数
（データ数）は、期間Ｔ１〜Ｔ４と同じ８５８である。
すなわち、ハイビジョン方式にフォーマットした場合、
その１水平期間内に、ノンインタレース走査方式対応の
１ライン分のデータが含まれることになる。

【００５４】続いて、本発明の実施の形態１のデータ切
替回路２２における垂直方向のフォーマット化について
説明する。

【００５５】図６は、本発明の実施の形態１のデータ切
替回路２２における垂直方向のフォーマット化を説明す
るための図であり、図６（ａ）は、ノンインタレース走
査方式に対応した１垂直期間のラインの並びを、図６
（ｂ）は、ハイビジョン方式に対応した１垂直期間のラ
インの並びをそれぞれ表わしている。図６（ａ）におけ
る期間Ｔ１０〜Ｔ１１は、ノンインタレース走査方式の
１垂直期間（＝１／Ｖｎｏｎ）に、図６（ｂ）における
期間Ｔ１２〜Ｔ１４は、ハイビジョン方式の１垂直期間
（＝１／Ｖｈｉ）にそれぞれ相当する。ここで、Ｖｎｏ
ｎとは、ノンインタレース走査方式における垂直同期周
波数であり、Ｖｈｉとは、ハイビジョン方式における垂
直同期周波数である。

【００５６】図６（ａ）を参照して、垂直方向について
ノンインタレース走査方式に対応してフォーマット化す
る場合は、帰線期間Ｔ１０を、４５ライン、走査期間Ｔ
１１を、４８０ラインで構成する。

【００５７】この場合、１垂直期間における総ライン数
が５２５であり、１ライン分の期間、すなわち水平同期
周波数Ｈｎｏｎが３１．５／１．００１ＫＨｚであるの
で、垂直同期周波数Ｖｎｏｎは、ノンインタレース走査
方式対応の６０／１．００１Ｈｚ（＝Ｈｎｏｎ／５２
５）となる。

【００５８】図６（ｂ）を参照して、垂直方向について
ハイビジョン方式に対応してフォーマット化する場合
は、帰線期間Ｔ１２を、４５ライン、走査期間Ｔ１４
を、４８０ラインで構成し、さらに期間Ｔ１４の前に、
図４に示すハイビジョン方式対応のペデスタルデータＨ
３を用いて３７．５ライン分の垂直ブランキング期間Ｔ
１３を追加する。

【００５９】この場合、１垂直期間における総ライン数
が５６２．５であり、１ライン分の期間、すなわち水平
同期周波数Ｈｈｉが３３．７５ＫＨｚであるので、垂直
同期周波数Ｖｈｉは、ハイビジョン方式対応の６０．０
Ｈｚ（＝Ｈｈｉ／５６２．５）となる。

【００６０】なお、ハイビジョン方式に対応させるた
め、期間Ｔ１３において、ペデスタルデータＮ３を挿入
するが、実際の画面上ではオーバースキャンする範囲に
あるため、視覚的には問題にならない。

【００６１】これにより、ディジタル放送受信機１００
は、ノンインタレース走査方式対応のモニタあるいはハ
イビジョン方式対応のモニタに接続可能となる。

【００６２】

【発明の効果】以上のように、本発明のディジタル放送
受信機によれば、受信した映像データを、選択した表示
方式に対応してフォーマット化することができるので、
複数の表示方式のモニタに対応することが可能となるさ
らに、本発明のディジタル放送受信機によれば、簡単な
設備および回路構成で複数の表示方式に異なるモニタに
対応することができる。

【図面の簡単な説明】

【図１】本発明の実施の形態１におけるディジタル放送
受信機１００の基本構成を概略的に示すブロック図であ
る。

【図２】本発明の実施の形態１の出力信号フォーマット
回路４の基本構成の一例を概略的に示すブロック図であ
る。

【図３】本発明の実施の形態１における読出周波数出力
回路１１の基本構成の一例を概略的に示すブロック図で
ある。

【図４】本発明の実施の形態１における同期信号関連レ
ベルデータ出力回路１５、１６の基本構成の一例を概略
的に示すブロック図である。

【図５】本発明の実施の形態１のデータ切替回路２２に
おける水平方向のフォーマット化を説明するための図で
ある。

【図６】本発明の実施の形態１のデータ切替回路２２に
おける垂直方向のフォーマット化を説明するための図で
ある。

【符号の説明】

１ 受信回路 ２ デコード回路 ３ フレームメモリ ４ 出力信号フォーマット回路 ５ 選択回路 ６ ＣＰＵ ８ アンテナ １０ 制御回路 １１ 読出周波数出力回路 １２ ＰＬＬ回路 １３ スイッチ １４ メモリ １５ ハイビジョン方式対応の同期信号関連レベルデー
タ出力回路 １６ ノンインタレース走査方式対応の同期信号関連レ
ベルデータ出力回路 １７ ３値同期信号ハイレベルデータ出力回路 １８ ３値同期信号ロウレベルデータ出力回路 １９ ハイビジョン方式対応のペデスタルレベルデータ
出力回路 ２０ 同期信号レベルデータ出力回路 ２１ ノンインタレース走査方式対応のペデスタルレベ
ルデータ出力回路 ２２ データ切替回路 ２３ Ｄ／Ａ変換器 １００ ディジタル放送受信機

Claims (4)

【特許請求の範囲】
1. 【請求項１】 受信した特定の表示方式に対応する映像
   データを復調、伸長する受信手段と、 前記特定の表示方式を含む複数の表示方式のうちいずれ
   か１つの表示方式を選択する選択手段と、 前記受信手段から出力される信号を、前記選択手段にお
   いて選択された前記いずれか１つの表示方式に対応して
   フォーマット化するフォーマット化手段とを備える、デ
   ィジタル放送受信機。
2. 【請求項２】 前記フォーマット化手段は、 前記選択手段における選択結果を受けて前記フォーマッ
   ト化を制御する制御手段と、 前記制御手段の制御を受けて、前記選択手段において選
   択された前記いずれか１つの表示方式に対応するクロッ
   クを出力するクロック出力手段と、 前記制御手段の制御に応じて、所定のシステムクロック
   に基づき、前記受信手段からの出力が書込まれ、かつ前
   記クロック出力手段から出力される前記クロックに基づ
   き、１ライン分の前記映像データが読出される記憶手段
   と、 前記複数の表示方式のそれぞれに対応する複数の同期信
   号レベルデータを出力する同期信号レベルデータ出力手
   段と、 前記制御手段の制御を受けて、前記同期信号レベルデー
   タ出力手段から受ける前記複数の同期信号レベルデータ
   のうちの前記選択手段において選択された前記いずれか
   １つの表示方式に対応する同期信号レベルデータと、前
   記記憶手段から読出される前記１ライン分の前記映像デ
   ータとを切替えて出力するデータ切替手段とを備える、
   請求項１記載のディジタル放送受信機。
3. 【請求項３】 前記特定の表示方式とは、ノンインタレ
   ース走査方式であり、 前記複数の表示方式とは、ノンインタレース走査方式
   と、ハイビジョン方式とを含み、 前記クロック出力手段は、前記選択手段において前記ノ
   ンインタレース走査方式が選択された場合は、前記所定
   のシステムクロックを出力し、前記選択手段において前
   記ハイビジョン方式が選択された場合は、前記ハイビジ
   ョン方式対応の水平同期周波数を、ノンインタレース走
   査方式対応の水平同期周波数で割り、さらに前記所定の
   システムクロックの周波数を掛けた結果得られる値をそ
   の周波数とするクロックを出力し、 前記データ切替手段は、前記選択手段において前記ハイ
   ビジョン方式が選択された場合は、垂直方向のライン数
   が、前記ハイビジョン方式対応の水平同期周波数を、前
   記ハイビジョン方式対応の垂直同期周波数で割った値に
   一致するように、前記同期信号レベルデータを用いて、
   垂直方向におけるブランキング期間を調節する、請求項
   ２記載のディジタル放送受信機。
4. 【請求項４】 前記記憶手段は、ＦＩＦＯメモリであ
   る、請求項２記載のディジタル放送受信機。