JPH1032284A - 半導体装置 - Google Patents

Abstract

(57)【要約】 【課題】 半導体装置の有効面積率を向上させる。 【解決手段】 第１の能動素子が形成された第１の半導
体基板６０と、第２の能動素子が形成された第２の半導
体基板１００とが一体化された半導体装置において、前
記第１の能動素子と前記第２の能動素子とは電気的に接
続され、且つ第１、第２の能動素子の外部接続電極６
２，６３，６４．．．は複数に電気的に分離分割された
前記第１の半導体基板６０を用いたことを特徴とする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は半導体装置に関し、
特に、半導体装置のチップ面積と、半導体装置をプリン
ト基板等の実装基板上に実装する実装面積との比率で表
す実装有効面積率を向上させ、高機能化した半導体装置
に関する。

【０００２】

【従来の技術】一般的にシリコン基板上にトランジスタ
素子が形成された半導体装置は、図１２に示すような構
成が主に用いられる。１はシリコン基板、２はシリコン
基板１が実装される放熱板等のアイランド、３はリード
端子、及び４は封止用の樹脂モールドである。

【０００３】シリコン基板１１に形成されるトランジス
タ素子は、図１３に示すように、例えば、Ｎ型シリコン
基板１１にコレクタ領域となるＮ型のエピタキシャル層
１２にボロン等のＰ型の不純物を拡散してベース領域１
３が形成され、そのベース領域１３内にリン等のＮ型の
不純物を拡散してエミッタ領域１４が形成される。シリ
コン基板１１の表面にベース領域１３、エミッタ領域１
４の一部を露出させる開口部を有した絶縁膜１５が形成
され、その露出されたベース領域１３、エミッタ領域１
４上にアルミニウム等の金属が蒸着されベース電極１
６、エミッタ電極１７が形成される。このような構成の
トランジスタではシリコン基板がコレクタ電極１８とな
る。

【０００４】上記のように、トランジスタ素子が形成さ
れたシリコン基板１は、図１０に示すように、銅ベース
の放熱板等のアイランド２に半田等のろう材５を介して
固着実装され、シリコン基板１の周辺に配置されたリー
ド端子３にトランジスタ素子のベース電極、エミッタ電
極とがそれぞれワイヤーボンディングによってワイヤー
で電気的に接続されている。コレクタ電極に接続される
リード端子はアイランドと一体に形成されており、シリ
コン基板をアイランド上に実装することで電気的に接続
された後、エポキシ樹脂等の熱硬化型樹脂４によりトラ
ンスファーモールドによって、シリコン基板とリード端
子の一部を完全に被覆保護し、３端子構造の半導体装置
が提供される。

【０００５】

【発明が解決しようとする課題】樹脂モールドされた半
導体装置は、通常、ガラスエポキシ基板等の配線基板に
実装され、実装基板上に実装された他の半導体装置、回
路素子と電気的に接続され所定の回路動作を行うための
一部品として取り扱われる。図１４は、実装基板上に半
導体装置を実装したときの断面図を示し、２０は半導体
装置、２１、２３はベース又はエミッタ電極用のリード
端子、２２はコレクタ用のリード端子、３０は実装基板
である。

【０００６】実装基板３０上に半導体装置２０が実装さ
れる実装面積は、リード端子２１、２２、２３とそのリ
ード端子と接続される導電パッドで囲まれた領域によっ
て表される。実装面積は半導体装置２０内のシリコン基
板（半導体チップ）面積に比べ大きく、実際に機能を持
つ半導体チップの面積に比べ実装面積の殆どはモールド
樹脂、リード端子によって取られている。

【０００７】ここで、実際に機能を持つ半導体チップ面
積と実装面積との比率を有効面積率として考慮すると、
樹脂モールドされた半導体装置では有効面積率が極めて
低いことが確認されている。有効面積率が低いことは、
半導体装置２０を配線基板３０上の他の回路素子と接続
使用とする場合に、実装面積の殆どが機能を有する半導
体チップとは直接関係のないデッドスペースとなる。有
効面積率が小さいと上記したように、実装基板３０上で
デットスペースが大きくなり、実装基板３０の高密度小
型化の妨げとなる。

【０００８】特に、この問題はパッケージサイズが小さ
い半導体装置に顕著に現れる。例えば、ＥＩＡＪ規格の
ＳＣ７５Ａ外形に搭載される半導体チップの最大サイズ
は、図１５に示すように、０．４０mm×０．４０mmが最
小である。この半導体チップを金属リード端子とワイヤ
ーで接続し、樹脂モールドすると半導体装置の全体のサ
イズは、１．６mm×１．６mmとなる。この半導体装置の
チップ面積は０．１６mmで、半導体装置を実装する実装
面積は半導体装置の面積とほぼ同様として考えて、２．
５６mmであるため、この半導体装置の有効面積率は約
６．２５％となり、実装面積の殆どが機能を持つ半導体
チップ面積と直接関係のないデットスペースとなってい
る。

【０００９】この有効面積率に関する問題は、特に、上
記したようにパッケージサイズが極めて小さい半導体装
置において顕著に現れるが、半導体チップを金属リード
端子でワイヤー接続し、樹脂モールドする、樹脂封止型
の半導体装置であっても同様に問題となる。近年の電子
機器、例えば、パーソナルコンピュータ、電子手帳等の
携帯情報処理装置、８ｍｍビデオカメラ、携帯電話、カ
メラ、液晶テレビ等において用いられる配線基板は、電
子機器本体の小型化に伴い、その内部に使用される実装
基板も高密度小型化の傾向にある。

【００１０】しかし、上記の先行技術の樹脂封止型の半
導体装置では、上述したように、半導体装置を実装する
実装面積にデットスペースが大きいため、実装基板の小
型化に限界があり、実装基板の小型化の妨げの一つの要
因となっていた。ところで、有効面積率を向上させる先
行技術として特開平３−２４８５５１号公報がある。こ
の先行技術について、図１６にもとずいて簡単に説明す
る。この先行技術は、樹脂モールド型半導体装置を実装
基板等に実装したときの実装面積をできるだけ小さくす
るために、半導体チップ４０のベース、エミッタ、及び
コレクタ電極と接続するリード端子４１、４２、４３を
樹脂モールド４４の側面より外側に導出させず、リード
端子４１、４２、４３を樹脂モールド４４側面と同一面
となるように形成することが記載されている。

【００１１】この構成によれば、リード端子４１、４
２、４３の先端部分が導出しない分だけ実装面積を小さ
くすることができ、有効面積率を若干向上させることは
できるが、デッドスペースの大きさはあまり改善されな
い。有効面積率を向上させるためには、半導体装置の半
導体チップ面積と実装面積とをほぼ同一にするこが条件
であり、樹脂モールド型の半導体装置では、この先行技
術の様に、リード端子の先端部を導出させなくても、モ
ールド樹脂の存在によって有効面積率を向上させること
は困難である。

【００１２】また、上記の半導体装置では、半導体チッ
プと接続するリード端子、モールド樹脂を必要不可欠と
するために、半導体チップとリード端子とのワイヤ接続
工程、モールド樹脂の射出成形工程という工程を必要と
し、材料コスト面及び製造工程が煩雑となり、製造コス
トを低減できない課題がある。有効面積率を最大限大き
くするには、上記したように、半導体チップを直接実装
基板上に実装することにより、半導体チップ面積と実装
面積とがほぼ同一となり有効面積率が最大となる。

【００１３】半導体チップを実装基板等の基板上に実装
する一つの先行技術として、例えば、特開平６−３３８
５０４号公報に示すように、半導体チップ４５上に複数
のバンプ電極４６を形成したフリップチップを実装基板
４７フェイスダウンボンディングする技術が知られてい
る（図１７参照）。この先行技術は、通常、ＭＯＳＦＥ
Ｔ等、シリコン基板の同一主面にゲート（ベース）電
極、ソース（エミッタ）電極、ドレイン（コレクタ）電
極が形成され、電流或いは電圧のパスが横方向に形成さ
れる比較的発熱量の少ない横型の半導体装置に主に用い
られる。

【００１４】しかし、トランジスタデバイス等のように
シリコン基板が電極の一つとなり、各電極が異なる面に
形成され電流のパスが縦方向に流れる縦型の半導体装置
では、上記のフリップチップ技術を使用することは困難
である。半導体チップを実装基板等の基板上に実装する
他の先行技術として、例えば、特開平７−３８３３４号
公報に示すように、実装基板５１上に形成された導電パ
ターン５２上に半導体チップ５３をダイボンディング
し、半導体チップ５３周辺に配置された導電パターン５
２と半導体チップ５３との電極をワイヤ５４で接続する
技術が知られている（図１８参照）。この先行技術で
は、先に述べたシリコン基板が一つの電極を構成した縦
型構造のトランジスタ等の半導体チップに用いることは
できる。

【００１５】半導体チップ５３とその周辺に配置された
導電パターン５２とを接続するワイヤ５４は通常、金細
線が用いられることから、金細線とボンディング接続さ
れるボンディング接合部のピール強度（引張力）を大き
くするために、約２００℃〜３００℃の加熱雰囲気中で
ボンディングを行うことが好ましい。しかし、絶縁樹脂
系の実装基板上に半導体チップをダイボンディングする
場合には、上記した温度まで加熱すると配線基板に歪み
が生じること、及び、実装基板上に実装されたチップコ
ンデンサ、チップ抵抗等の他の回路素子を固着する半田
が溶融するために、加熱温度を約１００℃〜１５０℃程
度にしてワイヤボンディング接続が行われているため、
ボンディング接合部のピール強度が低下する問題があ
る。

【００１６】この先行技術では、通常、ダイボンディン
グされた半導体チップはエポキシ樹脂等の熱硬化性樹脂
で被覆保護されるために、ピール強度の低下はエポキシ
樹脂の熱硬化時の収縮等によって接合部が剥離されると
いう問題がある。さらに、従来ではトランジスタと例え
ばバイポーラＩＣ、ＭＯＳＩＣ等の能動素子を実装基板
上で接続する場合には、樹脂モールドされたトランジス
タとバイポーラＩＣを個々に実装しなければならず、上
述したように実装基板の実装面積率を低下させる。

【００１７】本発明は、上述した事情に鑑みて成された
ものであり、本発明は、半導体チップと接続されるリー
ド端子、及びモールド樹脂を必要とせず、半導体チップ
面積と実装基板上に実装する実装面積との比率である有
効面積率を最大限向上させ、実装面積のデットスペース
最小限小さくし、且つ高機能化した半導体装置を提供す
る。

【００１８】

【課題を解決するための手段】本発明は、上記の課題を
解決するために以下の構成を採用した。即ち、第１に本
発明の半導体装置は、第１の能動素子が形成された第１
の半導体基板と、第２の能動素子が形成された第２の半
導体基板とが一体化された半導体装置において、前記第
１の能動素子と前記第２の能動素子とは電気的に接続さ
れ、且つ第１、第２の能動素子の外部接続電極は複数に
電気的に分離分割された前記第１の半導体基板を用いた
ことを特徴としている。

【００１９】第２に本発明の半導体装置は、基板の所定
の能動素子形成領域に第１の能動素子が形成され、前記
能動素子形成領域の前記基板を少なくとも前記能動素子
の一の電極とした一の外部接続用電極領域と、少なくと
も前記能動素子の他の電極と電気的に接続され前記基板
の一部分よりなる複数の他の外部接続用電極領域とを有
した第１の半導体基板と、少なくとも前記他の電極と前
記他の外部接続用電極とを電気的に接続する配線パター
ン及び第２の能動素子が形成された第２の半導体基板
と、前記第１の半導体基板と前記第２の半導体基板とが
一体化され、前記第２の半導体基板上に形成された前記
配線パターンを介して前記第１の能動素子の他の電極と
前記他の外部接続用電極領域、及び前記第２の能動素子
の電極と前記他の外部接続用電極領域とが接続され、前
記第１の半導体基板に設けられたスリットにより、前記
一の外部接続用電極領域と前記他の外部接続用電極領域
とが電気的に分離されていることを特徴としている。

【００２０】ここで、前記第１の半導体基板と前記第２
の半導体基板とは絶縁接着樹脂層を介して配置されるこ
とを特徴している。また、前記第１の能動素子はトラン
ジスタ、パワーＭＯＳＦＥＴであることを特徴としてい
る。また、前記第２の能動素子はバイポーラＩＣ或いは
ＭＯＳＩＣ及びそれらの複合ＩＣであることを特徴とし
ている。

【００２１】上述したように、第１の能動素子が形成さ
れた第１の半導体基板と、第２の能動素子が形成された
第２の半導体基板とが一体化された半導体装置におい
て、前記第１の能動素子と前記第２の能動素子とは電気
的に接続され、且つ第１、第２の能動素子の外部接続電
極は複数に電気的に分離分割された前記第１の半導体基
板を用いることにより、従来の半導体装置のように、外
部電極と接続する金属製のリード端子、保護用の封止モ
ールドが不必要となり、半導体装置の外観寸法を著しく
小型化にすることができる。さらに、トランジスタ等の
第１の能動素子とバイポーラＩＣ等の第２の能動素子を
複合化した高機能化された半導体装置を提供することが
できる。

【００２２】また、上記したように、外部接続用の金属
リード端子、及び樹脂封止用モールドが不要であるため
に、半導体装置の製造コストを著しく低減化することが
できる。

【００２３】

【発明の実施の形態】以下に、本発明の半導体装置の実
施形態について説明する。本発明の半導体装置は、図１
に示すように、第１の半導体基板６０と、能動素子が形
成される能動素子形成領域６１と、能動素子形成領域６
１に形成された第１の能動素子の一の電極であり、外部
接続するための一の外部接続用電極６２と、能動素子形
成領域６１と電気的に分離され第１の基板６０の一部分
を少なくとも能動素子の他の電極の外部電極とする複数
の他の外部接続用電極６３、６４．．．と、第１の基板
６０と対向配置された第２の半導体基板１００と、第２
の基板１００に形成された第２の能動素子とをから構成
されている。

【００２４】第１の半導体基板６０は、例えば、Ｎ+型
の単結晶シリコン基板が用いられ、その第１の基板６０
上にエピタキシャル成長技術によりN-型のエピタキシャ
ル層６６が形成される。第１の半導体基板６０の所定領
域はパワーＭＯＳ、トランジスタ等の第１の能動素子が
形成される能動素子形成領域６１と少なくとも第１の能
動素子の電極接続される複数の外部接続用電極６３、６
４．．．となる外部接続電極領域６３Ａ，６４Ａ．．．
とが設けられている。

【００２５】この能動素子形成領域６１に上記した第１
の能動素子が形成される。ここでは、N-型のエピタキシ
ャル層をコレクタ領域６６Ａとしたトランジスタが形成
される。能動素子形成領域６１上にホトレジストを形成
し、ホトレジストによって露出された領域にボロン
（Ｂ）等のＰ型の不純物を選択的に熱拡散して所定の深
さを有した島状のベース領域７１が形成される。

【００２６】ベース領域７１形成後、能動素子形成領域
６１上に再度ホトレジストを形成し、ホトレジストによ
って露出されたベース領域７１内にリン（Ｐ）、アンチ
モン（Ｓｂ）等のＮ型の不純物を選択的に熱拡散してト
ランジスタのエミッタ領域７２が形成される。このエミ
ッタ領域７２を形成する際に、ベース領域７１を囲むリ
ング状のガードリング用のＮ+型の拡散領域７３を形成
しておく場合もある。さらに、Ｎ+型のエミッタ領域７
２を形成する際、Ｎ+型の拡散は外部接続用電極となる
電極領域６３Ａ，６４Ａ．．．上にも行われ、電極領域
６３Ａ、６４Ａ．．．に高濃度拡散層８１が形成され
る。

【００２７】第１の半導体基板６０の表面には、ベース
領域７１表面を露出するベースコンタクト孔及びエミッ
タ領域７２表面を露出するエミッタコンタクト孔を有す
るシリコン酸化膜、或いはシリコン窒化膜等の絶縁膜７
４が形成される。ガードリング用の拡散領域７３を形成
した場合には、かかる、拡散領域７３表面を露出するガ
ードリングコンタクト孔が形成される。この絶縁膜７４
は、外部接続用電極となる電極領域６３Ａ，６４
Ａ．．．上にも形成され、電極領域６３Ａ，６４
Ａ．．．の表面を露出する外部接続用コンタクト孔が形
成されている。

【００２８】ベースコンタクト孔、エミッタコンタクト
孔、外部接続用コンタクト孔及びガードリングコンタク
ト孔によって露出されたベース領域７１、エミッタ領域
７２、電極領域６３Ａ，６４Ａ及びガードリング拡散領
域７３上には、選択的にアルミニウム等の金属材料で蒸
着されたベース電極７５、エミッタ電極７６、接続用電
極７７が形成される。

【００２９】ベース電極７５、エミッタ電極７６、及び
接続用電極７７にアルミニウムを用いた場合には、基板
６０上にＰＳＧ膜、ＳｉＮ、ＳｉＮｘ等の絶縁物からな
るパッシベーション膜７４Ａを形成し、ベース電極７
５、エミッタ電極７６、接続用電極７７上のパッシベー
ション膜７４Ａを選択的に除去し、各電極７５、７６、
７７の表面を露出させる。さらに、露出された領域内に
クロム、銅等を選択的にメッキしてメッキ層７９を形成
し各電極７５、７６、７７の腐食による不具合を防止す
る必要がある。

【００３０】トランジスタが形成された能動素子形成領
域６１と複数の外部接続電極領域６３Ａ，６４Ａ．．．
とを有した第１の半導体基板６０表面上にはシリコン
系、エポキシ系或いはポリイミド系或いは光硬化性の絶
縁接着樹脂層７８を介して第２の半導体基板１００が対
向配置されて固着される。第２の基板１００上には、第
２の能動素子及び配線パターンが形成されており、この
配線パターンによって、トランジスタのベース電極７
５、或いはエミッタ電極７６と所定の外部接続電極領域
６３Ａ，６４Ａ．．．との電気的が接続がそれぞれ行わ
れる。

【００３１】第２の半導体基板１００は、例えば、単結
晶のＰ型半導体基板が用いられ、その基板１００にバイ
ポーラＩＣ、ＭＯＳＩＣ等の第２の能動素子が形成され
る。例えば、図１に示すように、Ｐ型半導体基板に所定
形状のフォトマスクを形成し、アンチモン等のＮ型の高
濃度不純物を拡散して島状のＮ+型の埋め込みコレクタ
領域１０１が形成される。フォトマスクを除去した後、
第２の基板１００上にエピタキシャル成長技術によりN-
型のエピタキシャル層１０２が形成される。

【００３２】エピタキシャル層１０２上にアイソレーシ
ョン拡散領域を露出するマスクを形成し、かかる、アイ
ソレーション拡散領域にボロン等のＰ+型の不純物を拡
散してアイソレーション拡散領域１０３が形成される。
このアイソレーション拡散領域１０３によりトランジス
タの活性領域となるＮ型領域はＰ型の不純物で囲まれ
る。

【００３３】エピタキシャル層１０２にホトレジストを
形成し、ホトレジストによって露出された領域にボロン
（Ｂ）等のＰ型の不純物を選択的に熱拡散して所定の深
さを有した島状のベース領域１０４が形成される。ベー
ス領域１０４形成後、エピタキシャル層１０２上に再度
ホトレジストを形成し、ホトレジストによって露出され
たベース領域１０４内及びコレクタ領域内にリン
（Ｐ）、アンチモン（Ｓｂ）等のＮ型の不純物を選択的
に熱拡散してトランジスタのエミッタ領域１０５及びコ
レクタコンタクト拡散領域１０６が形成される。

【００３４】第２の半導体基板１００の表面には、ベー
ス領域１０４表面を露出するベースコンタクト孔、エミ
ッタ領域１０５表面を露出するエミッタコンタクト孔及
びコレクタコンタクト拡散領域表面を露出するコレクタ
コンタクト孔を有するシリコン酸化膜、或いはシリコン
窒化膜等の絶縁膜１０７が形成される。ベースコンタク
ト孔、エミッタコンタクト孔、コレクタコンタクト孔に
よって露出されたベース領域１０４、エミッタ領域１０
６、コレクタコンタクト領域１０７には、選択的にアル
ミニウム等の金属材料で蒸着されたベース電極１０７、
エミッタ電極１０８、コレクタ電極１０９及び必要に応
じてそれら各電極から延在される配線Ａが所定の位置ま
で配置形成される。本実施形態は、コレクタ電極配線１
０９Ａは第１の基板６０の外部接続用電極と接続するた
めに所定の位置まで延在配置されている。

【００３５】ベース電極１０７、エミッタ電極１０８、
及びコレクタ電極１０９にアルミニウムを用いた場合に
は、第２の基板１００上にＰＳＧ膜、ＳｉＮ、ＳｉＮｘ
等の絶縁物からなるパッシベーション膜１１０を形成
し、ベース電極１０７、エミッタ電極１０８、コレクタ
電極１０９上或いは／及び必要に応じて各電極１０７、
１０８、１０９から延在された配線Ａの所定位置上のパ
ッシベーション膜１１０を選択的に除去し、各電極１０
７、１０８、１０９或いは／及び配線Ａの表面を露出さ
せる。さらに、露出された領域内にクロム、銅等を選択
的にメッキしてメッキ層１１１を形成し各電極等の腐食
による不具合を防止している。

【００３６】さらに、第２の基板１００上には、第１の
基板６０の能動素子形成領域６１で形成された第１の能
動素子の電極と、第１の基板６０から形成される外部接
続用電極とを接続するための冗長用のパターン配線１１
２が形成される。このパターン配線１１２は、一般的な
多層配線技術が用いられ、例えば、アルミニウム等に金
属を選択的に蒸着して形成され、その上面にＰＳＧ膜、
ＳｉＮ、ＳｉＮｘ等の絶縁物からなるパッシベーション
膜１１３を形成し、パターン配線の所定位置上のパッシ
ベーション膜を選択的に除去し、配線１１２の表面を露
出させる。さらに、露出された領域内に、上記したよう
にクロム、銅等を選択的にメッキしてメッキ層１１４を
形成し露出されたパターン配線１１２の腐食による不具
合を防止している。

【００３７】第２の基板１００上に形成されたメッキ層
１１１、１１４上には、高さ約３μ〜２５μの金等の金
属からなるバンプ電極１１５が形成され、このバンプ電
極１１５により、第１の基板６０上に形成された第１の
能動素子の電極、および外部接続電極領域に形成された
接続電極７７との接触が行われ両基板６０、１００上に
形成された第１、第２の能動素子の電気的導通が成され
ることになる。

【００３８】第２の基板１００上には、図１からは明ら
かにされないが、複数のトランジスタ、ダイオード等の
素子が形成され所定機能を有したバイポーラＩＣが形成
されている。また、バンプ電極１１５は第２の基板１０
０のみに形成されるものではなく、第１の基板６０側に
形成しても良い。両半導体基板６０、１００を固着一体
化する樹脂層７８は、上記したように、種々の材料が存
在するが、例えば、紫外線で硬化するアクリル樹脂等の
光硬化性樹脂とエポキシ樹脂等の熱硬化性樹脂とを混合
させたハイブリッドタイプの光熱硬化性樹脂を用いるも
のとする。光熱硬化性樹脂を例えば、基板６０上に塗布
し、能動素子形成領域６１上に形成されたトランジスタ
のベース電極７５、エミッタ電極７６および外部接続電
極領域６３Ａ、６４Ａ．．．上に形成された接続電極７
７と第２の基板１００上に形成したバンプ電極１１５と
が一致するように両基板６０、１００との位置合わせを
行い密着させる。

【００３９】その後、約８０℃〜１００℃程度の加熱処
理を行い樹脂層７８を熱硬化させ、両基板６０、１００
を固着一体化する。この時、各電極７５、７６、７７と
バンプ電極１１５とは接触し電気的導通は行われている
が、十分な導通状態ではない。その後、紫外線を照射す
ることで樹脂層７８中の光硬化性樹脂の硬化が始まり、
その光熱硬性樹脂の硬化時の収縮力で両基板６０、１０
０が互いに引き合わさられ、第１の基板６０上の各電極
７５、７６、７７とバンプ電極１１５との接触が十分に
保たれ電気的導通が確実に行われる。樹脂層７８は各電
極７５、７６、７７とバンプ電極１１５とを良好に導通
させるとともに、両基板６０、１００の接着をも同時に
行うものである。

【００４０】ところで、第２の基板１００上に形成する
バンプ電極１１５の高さが低い場合には、第１の基板６
０上の形成した各電極上にも別のバンプ電極を形成する
ことが好ましい。第２の基板１００上に形成したバンプ
電極１１５の高さが低すぎると両基板６０、１００の離
間距離、即ち樹脂層７８の膜厚が薄くなり、後述するス
リット孔８０を形成したときに、スリット孔８０の先端
部分が第２の基板１００の表面まで達し、配線パターン
１１２或いは第２の能動素子を切断する可能性があり、
両基板６０、１００の離間距離を十分に考慮する必要が
ある。

【００４１】第１の基板６０上に形成された能動素子形
成領域６１と外部接続電極領域６３Ａ，６４Ａ．．．と
は、第１の基板６０の裏面側から形成されたスリット孔
８０によって、それぞれ電気的に分離され、個々の領域
６１、６３Ａ，６４Ａ．．．が半導体装置の外部接続用
電極６２、６３、６４．．．．となる。例えば、図２に
示すような、トランジスタＱとそのトランジスタＱを制
御する４入力端子を有する制御回路とからなる等価回路
を有する半導体装置の場合、トランジスタＱは第１の基
板６０に形成され、制御回路は第２の基板１００に形成
される。この時、制御回路は例えば、バイポーラＩＣで
構成されるものとする。図３は外部接続用電極となる第
１の基板６０の裏面を示すものであり、この等価回路の
半導体装置の外部接続用電極は、例えば、図３に示すよ
うに配列することができる。トランジスタＱのＶCC（コ
レクタ端子）用の外部接続電極６２は上段中央部に、出
力用の外部接続用電極６３は下段左に配置される。制御
回路の３入力用の外部接続用電極６４、６５、６６及び
アース用の外部接続用電極６７は残りの位置に配置され
る。ここで、６５Ａ．．．６７Ａは分離前の電極領域を
示す。

【００４２】さらに、述べると、能動素子形成領域６１
の第１の基板６０は半導体装置のＶＣＣ用の外部接続用
電極６２、外部接続電極領域６３Ａの第１の基板６０は
半導体装置の入力用の外部接続用電極６３、外部接続電
極領域６４Ａ．．．の基板６０は半導体装置の入力用の
外部接続用電極６４．．．となり、同一の第１の半導体
基板６０を用い、且つ、同一平面上に半導体装置の各入
出力用の外部接続用電極６２、６３、６４．．．が形成
されることになる。

【００４３】半導体装置の外部接続用電極領域６４Ａ，
６３Ａ．．．には、上記したように、高濃度拡散層８１
を形成していおり、外部接続用電極６４．．．．．と各
電極を接続する配線抵抗によるロスを緩和している。こ
の高濃度拡散層８１は、電極領域６４Ａ，６３Ａ．．．
のエピタキシャル層６６の膜厚が比較的薄い場合、上記
したように、エミッタ領域７２を形成する拡散工程で形
成される。

【００４４】エピタキシャル層６０の膜厚が比較的厚い
場合には、エピタキシャル層６０を形成する前に、電極
領域６３Ａ，６４Ａ．．．上にＮ＋型の不純物をデポジ
ションし、その後、エピタキシャル層６０を形成し、さ
らに熱拡散工程を行い第１の基板６０側から高濃度拡散
領域８１を成長させておいた状態にしておけば、エミッ
タ領域７２を形成するときに高濃度拡散領域８１、８１
が接触し、電極領域６３Ａ，６４Ａ．．．内に高濃度拡
散層８１を形成することができる。

【００４５】各外部接続用電極６２、６３、６
４．．．．を電気的に分離するスリット孔８０は、上記
のように、第１の半導体基板６０の裏面側から樹脂層７
８まで達するように形成され、例えば、イオンビーム、
レーザ等を照射する光学的方法、ドライエッチング、ウ
エットエッチングによる化学的方法、或いはダイシング
装置によるダイシングブレードを用いた機械的方法等に
より形成される。上記のいずれの方法によってもスリッ
ト孔８０を形成することはできる。

【００４６】ここで重要なことは、スリット孔８０の深
さが浅くなると各外部接続用電極６２、６３、６
４．．．の電気分離が十分に行なわれず短絡不良となる
不具合が生じるため、各外部接続用電極６２、６３、６
４．．．．が完全に電気的に分離するように、スリット
孔８０の先端部（底部）は樹脂層７８内に約２μ〜６μ
程度入るように形成される。スリット孔８０によって各
外部接続用電極６２、６３、６４．．．は完全に分離区
画されるが、樹脂層７８によって同一平面に支持固定さ
れる。また、各外部接続用電極６２、６３、６
４．．．．となる第１の基板６０表面には、半田メッキ
等のメッキ層が形成され、実装基板上に形成された導電
パターンとの半田接続を良好にする。

【００４７】スリット孔８０内にはエポキシ樹脂等の熱
硬化性樹脂が充填され絶縁樹脂層９５が形成される。こ
の樹脂層９５は分離された各外部接続用電極６２、６
３、６４．．．の電気的分離を確実に行う。また、この
樹脂層９５をスリット孔８０に充填することにより、各
外部接続用電極６２、６３、６４．．．間の接着強度が
向上し、ストレス等の外部応力に対する悪影響を予防す
ることができる。スリット孔８０の幅は数十μと非常に
小さいので含浸性の熱硬化性の樹脂を用いることで容易
にスリット孔８０内に充填することができる。

【００４８】スリット孔８０によって電気的に個々に分
離された各外部接続用電極６２、６３、６４．．．のエ
ッヂ部分はテーパー部９１が形成されている。このテー
パー部９１は、実装基板上に本発明の半導体装置を実装
したときに、図４に示すように、各外部接続用電極６
２、６３、６４．．．と実装基板上に形成されたパッド
（ランド）とを半田接合部分の半田フィレット形状を最
適化にし、例えば、熱収縮等による半田接合部分の外部
応力に対する強度を向上させるために形成されるもので
ある。

【００４９】テーパー部９１及び絶縁樹脂層９５は以下
の様に形成される。図５に示すように、各外部接続用電
極６２、６３、６４を分離形成するスリット孔８０を形
成する。スリット孔８０を形成した後、基板６０表面上
に含浸性の熱硬化性樹脂を塗布しスリット孔８０内に含
浸材の絶縁樹脂層９５を充填する。この時、スリット孔
８０内に確実に含浸材を充填するために基板表面上にも
塗布された含浸材が残存し、熱処理後も薄膜状態で残存
する。

【００５０】次に、図６に示すように、第１の基板６０
表面をバックグライダ等の研磨装置を用いて第１の基板
６０表面に残存した含浸材を研磨除去し、その基板６０
表面を露出させる。その後、図７に示すように、半導体
基板６０にスリット孔８０が形成される領域に、ダイシ
ング装置を用いて台形状のダイシングブレードで基板６
０を所定の深さでダイシング処理（基板６０の表面を削
る）を行う。このダイシング処理工程でテーパー部９１
を有した凹部９２が基板６０に形成される。テーパー部
９１の角度はダイシングブレードの形状によって決定さ
れ、半田接合部分の大きさ、半田量によって任意に設定
することができる。

【００５１】第１の基板６０に凹部９２を形成した後、
図８に示すように、第１の基板６０の表面に半田等の金
属のメッキ層９３を形成する。メッキ層９３はスリット
孔８０内に充填された樹脂層９５表面以外の基板６０全
面に形成されるために凹部９２のテーパー部９１の表面
上にも形成される。従って、この実施形態では、メッキ
処理工程を挟んで２種類のダイシング工程が行われるこ
とになる。

【００５２】上記したように、凹部９２形成後、スリッ
ト孔８０を形成することにより、凹部９２のテーパー部
９１が残存し、各外部接続用電極６２、６３、６
４．．．のエッヂ部分をテーパーすることができる。ま
た、凹部９２を形成した後、メッキ層９３を形成し、ス
リット孔８０を形成するとテーパー部９１にも同一のメ
ッキ処理工程でメッキ層を形成することができる。

【００５３】第１の半導体基板６０にスリット孔８０を
設けて、各外部接続用電極６２、６３、６４を電気的に
分離形成した半導体装置は、セラミックス基板、ガラス
エポキシ基板、フェノール基板、絶縁処理を施した金属
基板等の配線基板上に形成された導電パターンのパッド
上に固着実装される。このパッド上には半田クリームが
予め印刷形成された半田層が形成されており、半田を溶
融させて本発明の半導体装置を搭載すれば実装基板のパ
ッド上に半導体装置を固着実装することができる。

【００５４】この際、上記したように、各外部接続用電
極６２、６３、６４．．．のエッヂ部分にテーパー部９
１が形成されていることにより、実装基板の導電パッド
（ランド）との半田接合部分の半田フィレットを最適化
することができ半田接合部分の接合強度が向上し接続信
頼性を向上させる事ができる。この固着実装工程は、図
示されないが、実装基板上に実装されるチップコンデン
サ、チップ抵抗等の半田実装される他の回路素子の実装
工程と同一の工程でできる。

【００５５】また、本発明の半導体装置を実装基板上に
実装した時、各外部接続用電極６２、６３、６４はスリ
ット孔８０の間隔分だけ離間されているために実装基板
と固着する半田は隣接配置された外部接続用電極６２、
６３、６４を短絡させることはない。ところで、図９に
示すように、本実施形態の半導体装置で、例えば、従来
例で説明した半導体装置とほぼ同じ機能をもつ能動素子
能動素子形成領域６１を０．５mm×０．５mmサイズと
し、ベース、エミッタ電極となる接続電極領域６３Ａ，
６４Ａを０．３mm×０．２mmサイズとし、スリット孔８
０の幅を０．１mmとする半導体装置では有効面積率は次
のようになる。即ち、素子面積が０．２５mmであり、実
装面積となる半導体装置の面積が１．２８mmとなること
から、有効面積率は約１９．５３％となる。

【００５６】従来例で説明した０．４０mm×０．４０mm
のチップサイズを有する半導体装置の有効面積率は上記
したように６．２５％であることから、本発明の半導体
装置では有効面積率で約３．１２倍大きくなり、実装基
板上に実装する実装面積のデットスペースを小さくする
ことができ、実装基板の小型化に寄与することができ
る。

【００５７】上述したように、第１の能動素子が形成さ
れた第１の半導体基板６０と、第２の能動素子が形成さ
れた第２の半導体基板１００とを一体化し、第１の能動
素子と第２の能動素子とを電気的に接続し、且つ第１、
第２の能動素子の外部接続電極は複数に電気的に分離分
割された第１の半導体基板６０を用いることにより、従
来の半導体装置のように、外部電極と接続する金属製の
リード端子、保護用の封止モールドが不必要となり、半
導体装置の外観寸法を著しく小型化にすることができ
る。さらに、トランジスタ等の第１の能動素子とバイポ
ーラＩＣ等の第２の能動素子を複合化した高機能化され
た半導体装置を提供することができる。

【００５８】また、上記したように、外部接続用の金属
リード端子、及び樹脂封止用モールドが不要であるため
に、半導体装置の製造コストを著しく低減化することが
できる。さらに、本発明では、第１、第２の半導体基板
６０、１００を用いて半導体装置を提供しているので、
第１に、既存の半導体製造装置をそのまま使用すること
ができ、新たに設備導入を行う必要がない。第２に、両
基板６０、１００が共にシリコン基板であると熱膨張係
数αが等しいため外部加熱或いは自己発熱による熱発生
が生じた場合でも上下で同一応力が加わり相殺するため
に基板６０、１００の歪による悪影響を抑制することが
できる。

【００５９】本実施形態では、第１の基板６０の能動素
子形成領域６１にトランジスタを形成したが、縦型或い
は比較的発熱量の少ない横型のデバイスであればこれに
限らず、例えば、パワーＭＯＳＦＥＴ、ＩＧＢＴ、ＨＢ
Ｔ等のデバイスを能動素子形成領域６１に形成すること
ができることは説明するまでもない。また、第２の基板
１００上にＭＯＳＩＣ、ＢｉＣＭＯＳ等のデバイスを形
成してもよい。

【００６０】ところで、上記の実施形態では、樹脂層７
８に光熱硬化性樹脂を用いて基板６０の各電極と第２の
基板１００の電極及び配線パターンとの電気的導通を行
ったが、本発明では、この両者の電気的導通はいかなる
手段にも応用することができ、例えば、図１０に示す用
に異方導電性樹脂を樹脂層７８として用いても基板６０
の各電極と第２の基板１００の電極及び配線パターンと
の接続が容易に行うことができる。

【００６１】異方導電性樹脂は、粒径の導電物８１を樹
脂ペースト中に混入したものと、粒径の導電物を樹脂シ
ート中に散布したものとがあり、どちらのタイプの樹脂
を用いることも可能である。異方導電性樹脂は両基板６
０、１００上に形成された電極或いは配線パターン等が
重畳する領域が粒径の導電物８１を介して電気的接続が
行われるもである。異方導電性樹脂を用いる場合には、
第１の基板６０上の各電極７５、７６、７７及び第２の
基板１００上電極及び配線パターン上、即ち、メッキ層
７９、１１１、１１４上のそれぞれにバンプ電極１１５
Ａ、１１５Ｂを形成することが好ましい。

【００６２】例えば、異方導電性シートを第１の基板６
０上に配置し、その基板６０上のバンプ電極１１５Ａと
第２の基板１００上のバンプ電極１１５Ｂとが一致する
ように位置あわせを行い両基板６０、１００に所定の圧
力を加えながら約１２０℃程度の加熱処理を行い導電性
シートを溶かして樹脂層７８とし、粒径の導電物８１に
より第１の基板６０上に形成された各電極７５、７６、
７７と第２の基板１００上に形成された電極及び配線パ
ターンとの導通が行われる。両基板６０、１００上にバ
ンプ電極１１５Ａ，１１５Ｂを形成することで、配線パ
ターンＡと重畳す電極等とは異方導電性樹脂の導電物が
接触されないため導通せず、確実に第１の基板上の各電
極７５、７６、７７のバンプ電極１１５Ａと第２の基板
１００上のバンプ電極１１５Ｂとが接触し電気的導通が
行われる。

【００６３】他の電気的導通の方法として、図１１に示
すように、両基板６０、１００上に形成したバンプ電極
１１５Ａ、１１５Ｂを一致するように両基板６０、１０
０の位置合わせを行い、溶融しバンプ電極１１５Ａ，１
１５Ｂの接続を行い、第１の基板６０上の各電極７５、
７６、７７と第２の基板１００上の電極及び配線パター
ンとの電気的導通が行われる。その後、両基板６０、１
００に圧力を加えながら、両基板６０、１００のすき間
に液状の熱硬化性樹脂からなる含浸材を流し込み熱処理
を行い樹脂層７８形成し、スリット孔８０が形成され
る。

【００６４】本発明は、トランジスタ等の能動素子が形
成された第１の半導体基板とバイポーラＩＣ等が形成さ
れた第２の半導体基板を対向配置した半導体装置の外部
接続電極を第１の半導体基板に形成したスリット孔８０
によって分離された第１の半導体基板を外部接続用電極
として用いるところを特徴としており、両基板６０、１
００との接続手段は、上記した接続手段に限定されるも
のではなく、いかなる構造、いかなる材料を用いても本
発明を成し得ることは説明するまでもない。

【００６５】

【発明の効果】以上に詳述したように、本発明によれ
ば、第１の能動素子が形成された第１の半導体基板と、
第２の能動素子が形成された第２の半導体基板とを一体
化し、第１の能動素子と第２の能動素子とを電気的に接
続し、且つ第１、第２の能動素子の外部接続電極は複数
に電気的に分離分割された第１の半導体基板を用いるこ
とにより、従来の半導体装置のように、外部電極と接続
する金属製のリード端子、保護用の封止モールドが不必
要となり、半導体装置の外観寸法を著しく小型化にする
ことができる。さらに、トランジスタ等の第１の能動素
子とバイポーラＩＣ等の第２の能動素子を複合化した高
機能化された半導体装置を提供することができる。

【００６６】また、本発明では、上記したように、外部
接続用の金属リード端子、及び樹脂封止用モールドが不
要であるために、半導体装置の製造コストを著しく低減
化することができる。さらに、本発明では、第１、第２
の半導体基板を用いて半導体装置を提供しているので、
第１に、既存の半導体製造装置をそのまま使用すること
ができ、新たに設備導入を行う必要がない。第２に、両
基板が共にシリコン基板であると熱膨張係数αが等しい
ため外部加熱或いは自己発熱による熱発生が生じた場合
でも上下で同一応力が加わり相殺するために基板の歪に
よる悪影響を抑制することができ信頼性が低下すること
はない。

【図面の簡単な説明】

【図１】本発明の半導体装置を示す断面図。

【図２】本発明の半導体装置の裏面を示す図。

【図３】本発明の半導体装置を示す断面図。

【図４】本発明の半導体装置を示す断面図。

【図５】本発明の半導体装置を示す断面図。

【図６】本発明の半導体装置を示す断面図。

【図７】本発明の半導体装置を示す断面図。

【図８】本発明の半導体装置を示す断面図。

【図９】本発明の半導体装置を示す断面図。

【図１０】本発明の半導体装置を示す断面図。

【図１１】本発明の半導体装置を示す断面図。

【図１２】従来の半導体装置を示す断面図。

【図１３】一般的なトランジスタの断面図。

【図１４】従来の半導体装置を配線基板上に実装した断
面図。

【図１５】従来の半導体装置の平面図。

【図１６】従来の半導体装置の平面図。

【図１７】従来の半導体装置を示す図。

【図１８】従来の半導体装置を示す図。

Claims (5)

【特許請求の範囲】
1. 【請求項１】 第１の能動素子が形成された第１の半導
   体基板と、第２の能動素子が形成された第２の半導体基
   板とが一体化された半導体装置において、前記第１の能
   動素子と前記第２の能動素子とは電気的に接続され、且
   つ第１、第２の能動素子の外部接続電極は複数に電気的
   に分離分割された前記第１の半導体基板を用いたことを
   特徴とする半導体装置。
2. 【請求項２】 基板の所定の能動素子形成領域に第１の
   能動素子が形成され、前記能動素子形成領域の前記基板
   を少なくとも前記能動素子の一の電極とした一の外部接
   続用電極領域と、少なくとも前記能動素子の他の電極と
   電気的に接続され前記基板の一部分よりなる複数の他の
   外部接続用電極領域とを有した第１の半導体基板と、少
   なくとも前記他の電極と前記他の外部接続用電極とを電
   気的に接続する配線パターン及び第２の能動素子が形成
   された第２の半導体基板と、前記第１の半導体基板と前
   記第２の半導体基板とが一体化され、前記第２の半導体
   基板上に形成された前記配線パターンを介して前記第１
   の能動素子の他の電極と前記他の外部接続用電極領域、
   及び前記第２の能動素子の電極と前記他の外部接続用電
   極領域とが接続され、前記第１の半導体基板に設けられ
   たスリットにより、前記一の外部接続用電極領域と前記
   他の外部接続用電極領域とが電気的に分離されているこ
   とを特徴とする半導体装置。
3. 【請求項３】 前記第１の半導体基板と前記第２の半導
   体基板とは絶縁接着樹脂層を介して配置されることを特
   徴する請求項１記載の半導体装置。
4. 【請求項４】 前記第１の能動素子はトランジスタ、パ
   ワーＭＯＳＦＥＴであることを特徴とする請求項１又は
   ２記載の半導体装置。
5. 【請求項５】 前記第２の能動素子はバイポーラＩＣ或
   いはＭＯＳＩＣ及びそれらの複合ＩＣであることを特徴
   とする請求項１又は２記載の半導体装置。