JPH10326770A - エッチングされたプラチナから再堆積隠蔽部を除去する方法 - Google Patents
エッチングされたプラチナから再堆積隠蔽部を除去する方法Info
- Publication number
- JPH10326770A JPH10326770A JP10082527A JP8252798A JPH10326770A JP H10326770 A JPH10326770 A JP H10326770A JP 10082527 A JP10082527 A JP 10082527A JP 8252798 A JP8252798 A JP 8252798A JP H10326770 A JPH10326770 A JP H10326770A
- Authority
- JP
- Japan
- Prior art keywords
- platinum electrode
- electrode layer
- layer
- etching
- etched
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P70/00—Cleaning of wafers, substrates or parts of devices
- H10P70/20—Cleaning during device manufacture
- H10P70/27—Cleaning during device manufacture during, before or after processing of conductive materials, e.g. polysilicon or amorphous silicon layers
- H10P70/273—Cleaning during device manufacture during, before or after processing of conductive materials, e.g. polysilicon or amorphous silicon layers the processing being a delineation of conductive layers, e.g. by RIE
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
- C23F4/00—Processes for removing metallic material from surfaces, not provided for in group C23F1/00 or C23F3/00
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P50/00—Etching of wafers, substrates or parts of devices
- H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
- H10P50/26—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials
- H10P50/264—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials by chemical means
- H10P50/266—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials by chemical means by vapour etching only
- H10P50/267—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials by chemical means by vapour etching only using plasmas
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Materials Engineering (AREA)
- Mechanical Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Drying Of Semiconductors (AREA)
- Semiconductor Memories (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】 基板上に堆積されたプラチナ電極層をエッチ
ングする方法を提供する。 【解決手段】 プラチナ電極層、プラチナ電極層上の絶
縁層、及び絶縁層上のレジスト層を支持する基板を提供
する。絶縁層の部分は、エッチャントガスのプラズマを
使用してエッチングされ、貫通される。プラチナ電極層
から絶縁層の部分が除去されて、プラチナ電極層の一部
分が露出される。プラチナ電極層の露出した部分は、そ
の後アルゴンを含むエッチャントガスのプラズマを使用
することによってエッチングされる。エッチングされた
プラチナ電極層は、続いて、エッチャントガスの高密度
プラズマを使用することによってオーバーエッチングさ
れ、再堆積隠蔽部がエッチングされたプラチナ電極層か
ら除去される。エッチングされたプラチナ電極層は半導
体デバイスで使用される。
ングする方法を提供する。 【解決手段】 プラチナ電極層、プラチナ電極層上の絶
縁層、及び絶縁層上のレジスト層を支持する基板を提供
する。絶縁層の部分は、エッチャントガスのプラズマを
使用してエッチングされ、貫通される。プラチナ電極層
から絶縁層の部分が除去されて、プラチナ電極層の一部
分が露出される。プラチナ電極層の露出した部分は、そ
の後アルゴンを含むエッチャントガスのプラズマを使用
することによってエッチングされる。エッチングされた
プラチナ電極層は、続いて、エッチャントガスの高密度
プラズマを使用することによってオーバーエッチングさ
れ、再堆積隠蔽部がエッチングされたプラチナ電極層か
ら除去される。エッチングされたプラチナ電極層は半導
体デバイスで使用される。
Description
【０００１】
【発明の属する技術分野】本発明はプラチナのプラズマ
エッチングに関する。更に詳細には、本発明はプラチナ
をプラズマエッチングするためと、プラチナのプラズマ
エッチング中に形成された再堆積隠蔽部（redeposited
veil）を後続して除去するための方法を提供する。プラ
ズマエッチングは、プラチナ電極を含んだ半導体集積回
路を製造するために行われる。
エッチングに関する。更に詳細には、本発明はプラチナ
をプラズマエッチングするためと、プラチナのプラズマ
エッチング中に形成された再堆積隠蔽部（redeposited
veil）を後続して除去するための方法を提供する。プラ
ズマエッチングは、プラチナ電極を含んだ半導体集積回
路を製造するために行われる。
【０００２】
【従来の技術】デジタル情報の記憶と検索のインプリメ
ンテーションは、現代のデジタルエレクトロニクスの共
通のアプリケーションである。メモリサイズとアクセス
タイムは、コンピュータ技術の進歩を評価するために役
立っている。かなりの場合において、記憶コンデンサが
メモリアレイ要素として採用されている。技術の状態が
進歩すると、小さな特徴サイズの高密度ダイナミックラ
ンダムアクセスメモリ（ＤＲＡＭ）デバイスは大容量の
記憶コンデンサと高誘電率の材料が要求される。高誘電
性材料又は強誘電性材料は、主として焼結された金属酸
化物から作られ、かなりの量の非常に反応性の酸素を含
む。そのような強誘電性材料、或いはフィルムでコンデ
ンサを形成するには、記憶コンデンサの容量を低減させ
る電極酸化を防止するために、最小限の反応性を有する
材料から電極を構成しなくてはならない。従って、プラ
チナ（Ｐｔ）、パラジウム（Ｐｄ）等の貴金属が高密度
ＤＲＡＭ用のコンデンサの製造に用いられる好ましい材
料である。
ンテーションは、現代のデジタルエレクトロニクスの共
通のアプリケーションである。メモリサイズとアクセス
タイムは、コンピュータ技術の進歩を評価するために役
立っている。かなりの場合において、記憶コンデンサが
メモリアレイ要素として採用されている。技術の状態が
進歩すると、小さな特徴サイズの高密度ダイナミックラ
ンダムアクセスメモリ（ＤＲＡＭ）デバイスは大容量の
記憶コンデンサと高誘電率の材料が要求される。高誘電
性材料又は強誘電性材料は、主として焼結された金属酸
化物から作られ、かなりの量の非常に反応性の酸素を含
む。そのような強誘電性材料、或いはフィルムでコンデ
ンサを形成するには、記憶コンデンサの容量を低減させ
る電極酸化を防止するために、最小限の反応性を有する
材料から電極を構成しなくてはならない。従って、プラ
チナ（Ｐｔ）、パラジウム（Ｐｄ）等の貴金属が高密度
ＤＲＡＭ用のコンデンサの製造に用いられる好ましい材
料である。
【０００３】コンデンサの電極として可能な貴金属の中
で、プラチナは好適な候補である。なぜならそれは酸化
に対して不活性であり、Ｒｕ０2 及びポリシリコン等の
他の電極よりも低い漏れ電流（＜１０-9アンペア／c
m2）を有することで知られているからである。また、プ
ラチナは高い導電率も有している。
で、プラチナは好適な候補である。なぜならそれは酸化
に対して不活性であり、Ｒｕ０2 及びポリシリコン等の
他の電極よりも低い漏れ電流（＜１０-9アンペア／c
m2）を有することで知られているからである。また、プ
ラチナは高い導電率も有している。
【０００４】従来の技術では、プラチナエッチングは王
水によるウエットエッチング等の等方性エッチング手
段、又はＡｒガス又は他の手段によるイオンミーリング
等の異方性エッチングによって処理されてきた。等方性
エッチングの性質のために、王水によるウエットエッチ
ングは処理の精度を悪化させる原因となる。等方性エッ
チングの正確さの程度は、微細パターン処理にとって十
分な高さではない。従って、その等方性の性質のため
に、プラチナ電極のサブミクロンのパターンニングを実
行するのは困難である。更に、イオンミーリング（すな
わち異方性エッチング）も、電極を形成するためのプラ
チナエッチング速度が大量生産には遅過ぎるために問題
がある。
水によるウエットエッチング等の等方性エッチング手
段、又はＡｒガス又は他の手段によるイオンミーリング
等の異方性エッチングによって処理されてきた。等方性
エッチングの性質のために、王水によるウエットエッチ
ングは処理の精度を悪化させる原因となる。等方性エッ
チングの正確さの程度は、微細パターン処理にとって十
分な高さではない。従って、その等方性の性質のため
に、プラチナ電極のサブミクロンのパターンニングを実
行するのは困難である。更に、イオンミーリング（すな
わち異方性エッチング）も、電極を形成するためのプラ
チナエッチング速度が大量生産には遅過ぎるために問題
がある。
【０００５】プラチナをエッチングする処理精度を増加
するための研究と開発が、特にエッチャントガス（例え
ば、Ｃｌ2、ＨＢｒ、Ｏ2等）が使用されるドライエッチ
ングプロセス手段によるプラチナのエッチングの領域で
かなり活発に行われている。以下の従来技術は、エッチ
ングガスのプラズマを用いたプラチナエッチング技術の
状態の代表的なものである。
するための研究と開発が、特にエッチャントガス（例え
ば、Ｃｌ2、ＨＢｒ、Ｏ2等）が使用されるドライエッチ
ングプロセス手段によるプラチナのエッチングの領域で
かなり活発に行われている。以下の従来技術は、エッチ
ングガスのプラズマを用いたプラチナエッチング技術の
状態の代表的なものである。
【０００６】Matsumoto らに付与された米国特許第5,49
2,855号明細書には半導体デバイスの製造方法が開示さ
れている。この明細書では、絶縁層、ボトム電極Ｐｔ
層、誘電フィルム及びトップ電極Ｐｔ層が電極Ｐｔ層上
に設けられ、すでに回路構成部が形成されワイヤリング
が完了された基板頂部に、誘電フィルムとトップ電極Ｐ
ｔ層が設けられている。コンデンサが、トップ電極Ｐｔ
層と誘電フィルムの選択的ドライエッチングの後で、ボ
トム電極Ｐｔ層の選択的ドライエッチングによって形成
される。製造方法では、Ｐｔエッチングのためのエッチ
ングガスとしてＳ成分を含有するガスが使用されるか、
或いはＳ成分を含有するガスが追加ガスとして使用さ
れ、またＰｔのドライエッチングプロセスの前に、Ｓと
Ｐｔの混合物を構成するイオン注入手段によって、Ｓが
Ｐｔ層に注入され、その後、このように構成されたＰｔ
化合物がドライエッチングされる。
2,855号明細書には半導体デバイスの製造方法が開示さ
れている。この明細書では、絶縁層、ボトム電極Ｐｔ
層、誘電フィルム及びトップ電極Ｐｔ層が電極Ｐｔ層上
に設けられ、すでに回路構成部が形成されワイヤリング
が完了された基板頂部に、誘電フィルムとトップ電極Ｐ
ｔ層が設けられている。コンデンサが、トップ電極Ｐｔ
層と誘電フィルムの選択的ドライエッチングの後で、ボ
トム電極Ｐｔ層の選択的ドライエッチングによって形成
される。製造方法では、Ｐｔエッチングのためのエッチ
ングガスとしてＳ成分を含有するガスが使用されるか、
或いはＳ成分を含有するガスが追加ガスとして使用さ
れ、またＰｔのドライエッチングプロセスの前に、Ｓと
Ｐｔの混合物を構成するイオン注入手段によって、Ｓが
Ｐｔ層に注入され、その後、このように構成されたＰｔ
化合物がドライエッチングされる。
【０００７】Matsumoto らに付与された米国特許第5,52
7,729号は、回路構成部とワイヤリング等が既に形作ら
れた基板上に、絶縁層、第１の金属層、誘電フィルム及
び第２の金属層を形成するプロセスステップを開示して
いる。トップ電極とコンデンサフィルムは、第２の金属
層と誘電フィルムのドライエッチングによって形成され
る。ボトム電極は第１の金属層のドライエッチングによ
って形成される。第２の金属層をドライエッチングする
ためのエッチングガスは、ハロゲン化水素（例えばＨＢ
ｒ）と酸素とを含む混合ガスであり、ハロゲン化水素と
酸素との組み合わせの全量に対する酸素の比率が約１０
％〜３５％である。エッチングガスはまたクロロホルム
等の炭化水素を含有するガスとして教示されている。Ma
tsumotoらは基板上の絶縁層としてシリコン酸化層を用
い、第１及び第２の金属層としてプラチナ層又はパラジ
ウム層を用いている。第２の金属層及び誘電フィルムの
ドライエッチングは約５Ｐａ以下の低圧領域内で行わ
れ、エッチング速度は速い。Matsumoto らは、ハロゲン
化水素と酸素の混合ガスがエッチングガスとして使用さ
れたところでのシリコン酸化層のエッチング速度は、プ
ラチナ層又はパラジウム層でできている第２の金属層の
エッチング速度と比較して、十分に低いことを更に教示
している。このように、第１の金属層の下のシリコン酸
化層の過剰なエッチングが回避され、シリコン酸化層の
下の回路構成部及びワイヤリング等に対するダメージが
防止され得る。更に、Matsumoto らによると、プラチナ
と絶縁材料のレジストに対するエッチング速度の比率
は、レジストのエッチング速度を低くすることにより増
加させることができる。従って、プラチナと誘電材料の
エッチングは、従来型の厚い層のレジスト（約３μｍ以
上）の代りに、通常の層厚さのレジスト（概して言え
ば、約１．２μｍ〜２．０μｍの厚さ）のマスクを使用
して行われる。
7,729号は、回路構成部とワイヤリング等が既に形作ら
れた基板上に、絶縁層、第１の金属層、誘電フィルム及
び第２の金属層を形成するプロセスステップを開示して
いる。トップ電極とコンデンサフィルムは、第２の金属
層と誘電フィルムのドライエッチングによって形成され
る。ボトム電極は第１の金属層のドライエッチングによ
って形成される。第２の金属層をドライエッチングする
ためのエッチングガスは、ハロゲン化水素（例えばＨＢ
ｒ）と酸素とを含む混合ガスであり、ハロゲン化水素と
酸素との組み合わせの全量に対する酸素の比率が約１０
％〜３５％である。エッチングガスはまたクロロホルム
等の炭化水素を含有するガスとして教示されている。Ma
tsumotoらは基板上の絶縁層としてシリコン酸化層を用
い、第１及び第２の金属層としてプラチナ層又はパラジ
ウム層を用いている。第２の金属層及び誘電フィルムの
ドライエッチングは約５Ｐａ以下の低圧領域内で行わ
れ、エッチング速度は速い。Matsumoto らは、ハロゲン
化水素と酸素の混合ガスがエッチングガスとして使用さ
れたところでのシリコン酸化層のエッチング速度は、プ
ラチナ層又はパラジウム層でできている第２の金属層の
エッチング速度と比較して、十分に低いことを更に教示
している。このように、第１の金属層の下のシリコン酸
化層の過剰なエッチングが回避され、シリコン酸化層の
下の回路構成部及びワイヤリング等に対するダメージが
防止され得る。更に、Matsumoto らによると、プラチナ
と絶縁材料のレジストに対するエッチング速度の比率
は、レジストのエッチング速度を低くすることにより増
加させることができる。従って、プラチナと誘電材料の
エッチングは、従来型の厚い層のレジスト（約３μｍ以
上）の代りに、通常の層厚さのレジスト（概して言え
ば、約１．２μｍ〜２．０μｍの厚さ）のマスクを使用
して行われる。
【０００８】Chou らは 「マイクロ波酸素プラズマ内で
のプラチナ金属エッチング（Platinum Metal Etching i
n a Microwave Oxygen Plasma）」と題する論文（J.App
l.Phys.68(5)、１September 1990 pages 2415-2423）
で、プラズマ及び化学的装置の両方での金属のエッチン
グを理解するための研究を開示している。この研究で
は、フロー型のマイクロ波装置内で発生された酸素プラ
ズマ内でのプラチナ薄片のエッチングが調べられ、低パ
ワー入力（２００Ｗ）であっても非常に急速なエッチン
グ（〜６オングストローム／ｓ）が生じることが見い出
された。酸素原子密度、イオン密度及び電子温度を含む
主なプラズマパラメータが、Chou らによってマイクロ
波結合器の下の距離の関数として測定された。これらは
薄片のエッチング率と相関しており、結合器からの距離
が増加すると減少する。これらの相関関係に基づいて、
Chou らは簡単な機械的なモデルを公式化した。Chou ら
による研究によって、酸素プラズマジェット内でのプラ
チナエッチングは、酸素原子と高エネルギー電子の同時
に起こる作用の結果であることが更に見いだされた。
のプラチナ金属エッチング（Platinum Metal Etching i
n a Microwave Oxygen Plasma）」と題する論文（J.App
l.Phys.68(5)、１September 1990 pages 2415-2423）
で、プラズマ及び化学的装置の両方での金属のエッチン
グを理解するための研究を開示している。この研究で
は、フロー型のマイクロ波装置内で発生された酸素プラ
ズマ内でのプラチナ薄片のエッチングが調べられ、低パ
ワー入力（２００Ｗ）であっても非常に急速なエッチン
グ（〜６オングストローム／ｓ）が生じることが見い出
された。酸素原子密度、イオン密度及び電子温度を含む
主なプラズマパラメータが、Chou らによってマイクロ
波結合器の下の距離の関数として測定された。これらは
薄片のエッチング率と相関しており、結合器からの距離
が増加すると減少する。これらの相関関係に基づいて、
Chou らは簡単な機械的なモデルを公式化した。Chou ら
による研究によって、酸素プラズマジェット内でのプラ
チナエッチングは、酸素原子と高エネルギー電子の同時
に起こる作用の結果であることが更に見いだされた。
【０００９】Nishikawa らは 「ＲＦマグネトロン及び
電子サイクロトロン共鳴（ＥＣＲ）プラズマでの電子プ
ラチナエッチング及びプラズマの特性（Platinum Etchi
ng and Plasma Characteristics in RF Magnetron and
Electron Cyclotron Resonance Plasmas）」と題する論
文（Jpn.J.Appl.Phys.、 Vol.34(1995)、page767-770）
で、ある研究を開示している。その中でｒｆマグネトロ
ンと電子サイクロトロン共鳴（ＥＣＲ）プラズマを共に
使用したプラチナエッチングの特性が、プラズマパラメ
ータ（ニュートラル密度、プラズマ密度等）の測定と共
に調査されている。Nishikawa らはＣｌ2プラズマ内に
おいて圧力０．４〜５０ｍＴｏｒｒで実験を行った。ｒ
ｆマグネトロンプラズマ内において、基板の温度が２０
〜１６０℃で、Ｐｔのエッチングの速度は一定であっ
た。エッチング速度とプラズマ電子密度は、ガス圧力が
５０〜５ｍＴｏｒｒに減少すると増加した。Nishikawa
らは、ＥＣＲプラズマにおいて、ｒｆパワーが３００Ｗ
のとき、ガス圧力が５〜０．４ｍＴｏｒｒに減少すると
Ｐｔのエッチング速度はほとんど一定（〜１００ｎｍ／
ｍｉｎ）であり、一方プラズマ電子密度はガス圧力が減
少すると徐々に増加することを見いだした。Nishikawa
らによる研究では、これらの実験結果を、エッチング量
と基板上で起るニュートラルなＣｌ２の流れとイオン流
れの比率との間の関係について論じている。
電子サイクロトロン共鳴（ＥＣＲ）プラズマでの電子プ
ラチナエッチング及びプラズマの特性（Platinum Etchi
ng and Plasma Characteristics in RF Magnetron and
Electron Cyclotron Resonance Plasmas）」と題する論
文（Jpn.J.Appl.Phys.、 Vol.34(1995)、page767-770）
で、ある研究を開示している。その中でｒｆマグネトロ
ンと電子サイクロトロン共鳴（ＥＣＲ）プラズマを共に
使用したプラチナエッチングの特性が、プラズマパラメ
ータ（ニュートラル密度、プラズマ密度等）の測定と共
に調査されている。Nishikawa らはＣｌ2プラズマ内に
おいて圧力０．４〜５０ｍＴｏｒｒで実験を行った。ｒ
ｆマグネトロンプラズマ内において、基板の温度が２０
〜１６０℃で、Ｐｔのエッチングの速度は一定であっ
た。エッチング速度とプラズマ電子密度は、ガス圧力が
５０〜５ｍＴｏｒｒに減少すると増加した。Nishikawa
らは、ＥＣＲプラズマにおいて、ｒｆパワーが３００Ｗ
のとき、ガス圧力が５〜０．４ｍＴｏｒｒに減少すると
Ｐｔのエッチング速度はほとんど一定（〜１００ｎｍ／
ｍｉｎ）であり、一方プラズマ電子密度はガス圧力が減
少すると徐々に増加することを見いだした。Nishikawa
らによる研究では、これらの実験結果を、エッチング量
と基板上で起るニュートラルなＣｌ２の流れとイオン流
れの比率との間の関係について論じている。
【００１０】Yokoyama らは 「高密度ＥＣＲプラズマに
よるＰＺＴ／Ｐt／ＴｉＮ構造の高温エッチング（High-
Temperature Etching of PZT/Pt/TiN Structure by Hig
h-Density ECR Plasma）」と題する論文（Jpn.J.Appl.Ph
ys.、Vol.34(1995)、page 767-770）で以下の研究を開
示している。それは、高密度の電子サイクロトロン共鳴
（ＥＣＲ）プラズマと３００℃より上の基板温度を用い
て、スピンオングラス（ＳＯＧ）マスク使用したＰＺＴ
／Ｐｔ／ＴｉＮ／Ｔｉ構造のためのサブミクロンパター
ンニング技術を説明したものである。ジルコン酸チタン
酸鉛（ＰＺＴ）フィルムをエッチングするのに、３０％
のＣｌ2／Ａｒガスが使用された。堆積物が残余するこ
となく、８０゜以上のエッチングプロファイルが達成さ
れた。Ｐｔフィルムをエッチングするのに４０％のＯ2
／Ｃｌ2ガスが使用された。Ｔｉ層でエッチングは完全
に停止された。３０ｎｍ厚さの堆積が側壁に残った。そ
れらは塩酸に浸された後、 Yokoyama らによって除去さ
れた。Ｐｔフィルムのエッチングプロファイルは８０゜
よりも大きかった。Ｔｉ／ＴｉＮ／Ｔｉ層が純粋なＣｌ
2ガスでエッチングされた。ＳＯＧマスクからのサイズ
のずれは０．１μｍより小さかった。Yokoyama らは、
透過電子顕微鏡及びエネルギー分散Ｘ線分光分析（ＴＥ
Ｍ−ＥＤＸ）によって、ＳＯＧとＰＺＴとの間にいかな
る相互拡散も検出しなかった。
よるＰＺＴ／Ｐt／ＴｉＮ構造の高温エッチング（High-
Temperature Etching of PZT/Pt/TiN Structure by Hig
h-Density ECR Plasma）」と題する論文（Jpn.J.Appl.Ph
ys.、Vol.34(1995)、page 767-770）で以下の研究を開
示している。それは、高密度の電子サイクロトロン共鳴
（ＥＣＲ）プラズマと３００℃より上の基板温度を用い
て、スピンオングラス（ＳＯＧ）マスク使用したＰＺＴ
／Ｐｔ／ＴｉＮ／Ｔｉ構造のためのサブミクロンパター
ンニング技術を説明したものである。ジルコン酸チタン
酸鉛（ＰＺＴ）フィルムをエッチングするのに、３０％
のＣｌ2／Ａｒガスが使用された。堆積物が残余するこ
となく、８０゜以上のエッチングプロファイルが達成さ
れた。Ｐｔフィルムをエッチングするのに４０％のＯ2
／Ｃｌ2ガスが使用された。Ｔｉ層でエッチングは完全
に停止された。３０ｎｍ厚さの堆積が側壁に残った。そ
れらは塩酸に浸された後、 Yokoyama らによって除去さ
れた。Ｐｔフィルムのエッチングプロファイルは８０゜
よりも大きかった。Ｔｉ／ＴｉＮ／Ｔｉ層が純粋なＣｌ
2ガスでエッチングされた。ＳＯＧマスクからのサイズ
のずれは０．１μｍより小さかった。Yokoyama らは、
透過電子顕微鏡及びエネルギー分散Ｘ線分光分析（ＴＥ
Ｍ−ＥＤＸ）によって、ＳＯＧとＰＺＴとの間にいかな
る相互拡散も検出しなかった。
【００１１】Yoo らは 「Ａｒ／Ｃｌ2／Ｏｄ2内でのＰ
ｔエッチング中のエッチ傾斜の制御（Control of Etch
Slope During Etching of Pt in Ar/Cl２/Od２ Plasma
s）」と題する論文（Jpn.J.Appl.Phys.、Vol.35(199
6)、page 2501-2504）で、磁気強化反応エッチャ（ＭＥ
ＲＩＥ）を用いた、２０℃で、０．２５μｍの設計ルー
ルのＰｔパターンのエッチングを教示している。Yoo ら
は、ＭＥＲＩＥによるエッチングの主な問題点はエッチ
ング生成物のパターン側壁への再堆積であり、これがパ
ターンサイズ縮小を困難にしていることを見いだした。
両方の場合で、フォトレジストマスクと酸化物マスクを
分離して使用して、Ｃｌ2をＡｒへ加えることによっ
て、エッチングされた斜面は４５゜まで低減されたが、
エッチング生成物の側壁への再堆積も低減された。再堆
積物はＨＣｌのクリーニングプロセスで除去された。
ｔエッチング中のエッチ傾斜の制御（Control of Etch
Slope During Etching of Pt in Ar/Cl２/Od２ Plasma
s）」と題する論文（Jpn.J.Appl.Phys.、Vol.35(199
6)、page 2501-2504）で、磁気強化反応エッチャ（ＭＥ
ＲＩＥ）を用いた、２０℃で、０．２５μｍの設計ルー
ルのＰｔパターンのエッチングを教示している。Yoo ら
は、ＭＥＲＩＥによるエッチングの主な問題点はエッチ
ング生成物のパターン側壁への再堆積であり、これがパ
ターンサイズ縮小を困難にしていることを見いだした。
両方の場合で、フォトレジストマスクと酸化物マスクを
分離して使用して、Ｃｌ2をＡｒへ加えることによっ
て、エッチングされた斜面は４５゜まで低減されたが、
エッチング生成物の側壁への再堆積も低減された。再堆
積物はＨＣｌのクリーニングプロセスで除去された。
【００１２】Kotecki は 「ＤＲＡＭコンデンサのため
の高Ｋ誘電材料（High-K DielectricMaterials for DRA
M Capacitors）」と題する論文（Semiconductor Intern
ational、 November 1996、pages 109-116）で、ダイナ
ミックランダムアクセスメモリ（ＤＲＡＭ）の記憶コン
デンサ内への高誘電材料組込みの潜在的な有利性が記述
され、それらはギガビット世代に好適な、簡単な積層コ
ンデンサ構造使用に関するものとしての高誘電層への要
求が検討されている。Kotecki は積層コンデンサ構造に
高誘電材料を使用することを考慮したとき、以下の点、
すなわち電極パターンニング、高誘電材料／バリアの相
互作用、電極／高誘電材料の相互作用、表面粗さ（例え
ば、ハイロッキング（hilocking）など）、ステップカ
バレッジ、高誘電材料の均一性（例えば、厚さ、組成、
粒サイズ／配向など）及びバリア（例えば、Ｏ2及びＳ
ｉの拡散、導電率、接触抵抗及び相互作用など）と取組
む必要があると教示している。貴金属（すなわちＰｔ、
Ｉｒ、Ｐｄ）及び導電性金属酸化物（すなわちＩｒＯ2
及びＲｕＯ2）を含むペロブスカイト（perovskite）誘
電材とともに使用するための様々な材料及び材料の組合
わせが、Kotecki によって、研究された。これらの材料
の仕事関数、それらのドライエッチングによりパターン
化される能力、表面粗さに関する表面の安定性、及びそ
れらの半導体製造への適性が、Koteckiによって以下の
表１に記録されている。
の高Ｋ誘電材料（High-K DielectricMaterials for DRA
M Capacitors）」と題する論文（Semiconductor Intern
ational、 November 1996、pages 109-116）で、ダイナ
ミックランダムアクセスメモリ（ＤＲＡＭ）の記憶コン
デンサ内への高誘電材料組込みの潜在的な有利性が記述
され、それらはギガビット世代に好適な、簡単な積層コ
ンデンサ構造使用に関するものとしての高誘電層への要
求が検討されている。Kotecki は積層コンデンサ構造に
高誘電材料を使用することを考慮したとき、以下の点、
すなわち電極パターンニング、高誘電材料／バリアの相
互作用、電極／高誘電材料の相互作用、表面粗さ（例え
ば、ハイロッキング（hilocking）など）、ステップカ
バレッジ、高誘電材料の均一性（例えば、厚さ、組成、
粒サイズ／配向など）及びバリア（例えば、Ｏ2及びＳ
ｉの拡散、導電率、接触抵抗及び相互作用など）と取組
む必要があると教示している。貴金属（すなわちＰｔ、
Ｉｒ、Ｐｄ）及び導電性金属酸化物（すなわちＩｒＯ2
及びＲｕＯ2）を含むペロブスカイト（perovskite）誘
電材とともに使用するための様々な材料及び材料の組合
わせが、Kotecki によって、研究された。これらの材料
の仕事関数、それらのドライエッチングによりパターン
化される能力、表面粗さに関する表面の安定性、及びそ
れらの半導体製造への適性が、Koteckiによって以下の
表１に記録されている。
【００１３】
【表１】
【００１４】Kotecki は更に、「ＤＲＡＭコンデンサの
ための高Ｋ誘電材料（High-K Dielectric Materials fo
r DRAM Capacitors）」と題する論文で、コンデンサを
使用してＤＲＡＭチップを製造する際に克服しなければ
ならないひとつの主たる問題点は、電極のパターンニン
グの問題であることを教示している。Ｐｔ、Ｒｕ、Ｐｄ
及びＩｒ等の貴金属電極ドライエッチング中に、微量の
揮発性種が生成される。ＲＩＥプロセス中でさえも、エ
ッチングのメカニズムは主として物理的スパッタリング
によるので、フォトレジストの側部にフェンスが通常形
成される。フェンスの問題点を解消するため、エッチン
グプロセス中にフェンス層をエッチングしてフォトレジ
ストの側部を浸食することができる。これは「クリーン
な」金属構造を導くが、側壁の角度を緩やかにし、臨界
特徴サイズの制御性を損う。特徴の寸法が０．１８μｍ
以下に縮小されると、側壁角度の限られたテーパー部だ
けが許容され得る。Kotecki は以下の表２において、Ｄ
ＲＡＭのコンデンサでの使用用に考えられてきたいくつ
かの高誘電材料、フィルムを形成のために使用すること
ができる様々な方法、及び報告された誘電率の範囲を示
している。
ための高Ｋ誘電材料（High-K Dielectric Materials fo
r DRAM Capacitors）」と題する論文で、コンデンサを
使用してＤＲＡＭチップを製造する際に克服しなければ
ならないひとつの主たる問題点は、電極のパターンニン
グの問題であることを教示している。Ｐｔ、Ｒｕ、Ｐｄ
及びＩｒ等の貴金属電極ドライエッチング中に、微量の
揮発性種が生成される。ＲＩＥプロセス中でさえも、エ
ッチングのメカニズムは主として物理的スパッタリング
によるので、フォトレジストの側部にフェンスが通常形
成される。フェンスの問題点を解消するため、エッチン
グプロセス中にフェンス層をエッチングしてフォトレジ
ストの側部を浸食することができる。これは「クリーン
な」金属構造を導くが、側壁の角度を緩やかにし、臨界
特徴サイズの制御性を損う。特徴の寸法が０．１８μｍ
以下に縮小されると、側壁角度の限られたテーパー部だ
けが許容され得る。Kotecki は以下の表２において、Ｄ
ＲＡＭのコンデンサでの使用用に考えられてきたいくつ
かの高誘電材料、フィルムを形成のために使用すること
ができる様々な方法、及び報告された誘電率の範囲を示
している。
【００１５】
【表２】
【００１６】Milkove らは、「フェンスのないパターン
ニングされたプラチナ構造の反応性イオンエッチングへ
の新しい洞察（New Insight into the Reactive Ion Et
ching of Fence-Free Patterned Platinum Structur
e）」と題する論文（43rd Symposium of AVS、 October
1996、 Philadelphia、 PA）で、フェンスのないパタ
ーン化構造を反応性イオンエッチング（ＲＩＥ）すると
きのＰｔエッチングプロセスの進行時間の特性を表す調
査を行い、それを報告した。Milkove らによる実験で
は、２枚の酸化されたＳｉウエハに、フォトレジスト
（ＰＲ）マスクの厚さは違えて、同一の、厚さ２５００
オングストロームのＰｔフィルム層の処理を行う。エッ
チングは、走査型電子顕微鏡（ＳＥＭ）の分析用にウエ
ハを小片に割るために、全エッチングプロセスの２０、
４０、６０及び８０％で一時停止された。Milkove ら
は、２５００オングストロームの厚さのフィルム層に対
してフェンスのないエッチングを行うと知られているＣ
ｌ2ベースのＲＩＥ条件で、エッチングプロセス中の最
初の２０％で厳しいフェンスが実際にＰＲマスクを覆う
ことを発見した。エッチングによってフェンス構造の成
長が続けられ、最大高さと幅が達成された後、プロセス
終了点に先だって完全に消滅するまで後退が進行する。
Milkove らのデータは、エッチングされたＰｔ構造の最
終プロファイルは、Ｐｔ層の最初の厚さと同様に、最初
の厚さとＰＲマスクの傾斜の関数となっていることを示
している。Milkove らは、「フェンスのないパターンニ
ングされたプラチナ構造の反応性イオンエッチングへの
新しい洞察（New Insight Into The Reactive Ion Etch
ing of Fence-free Patterned Platinum Structure
s）」と題する論文で、過渡的なフェンスの挙動観察に
よって、化学的に促進された、ハロゲンベースプラズマ
内のＰｔフィルムのＲＩＥに関連した物理的スパッタリ
ングの、構成要素の存在を支持する時を定める最も強力
な証拠が得られたことを更に報告した。
ニングされたプラチナ構造の反応性イオンエッチングへ
の新しい洞察（New Insight into the Reactive Ion Et
ching of Fence-Free Patterned Platinum Structur
e）」と題する論文（43rd Symposium of AVS、 October
1996、 Philadelphia、 PA）で、フェンスのないパタ
ーン化構造を反応性イオンエッチング（ＲＩＥ）すると
きのＰｔエッチングプロセスの進行時間の特性を表す調
査を行い、それを報告した。Milkove らによる実験で
は、２枚の酸化されたＳｉウエハに、フォトレジスト
（ＰＲ）マスクの厚さは違えて、同一の、厚さ２５００
オングストロームのＰｔフィルム層の処理を行う。エッ
チングは、走査型電子顕微鏡（ＳＥＭ）の分析用にウエ
ハを小片に割るために、全エッチングプロセスの２０、
４０、６０及び８０％で一時停止された。Milkove ら
は、２５００オングストロームの厚さのフィルム層に対
してフェンスのないエッチングを行うと知られているＣ
ｌ2ベースのＲＩＥ条件で、エッチングプロセス中の最
初の２０％で厳しいフェンスが実際にＰＲマスクを覆う
ことを発見した。エッチングによってフェンス構造の成
長が続けられ、最大高さと幅が達成された後、プロセス
終了点に先だって完全に消滅するまで後退が進行する。
Milkove らのデータは、エッチングされたＰｔ構造の最
終プロファイルは、Ｐｔ層の最初の厚さと同様に、最初
の厚さとＰＲマスクの傾斜の関数となっていることを示
している。Milkove らは、「フェンスのないパターンニ
ングされたプラチナ構造の反応性イオンエッチングへの
新しい洞察（New Insight Into The Reactive Ion Etch
ing of Fence-free Patterned Platinum Structure
s）」と題する論文で、過渡的なフェンスの挙動観察に
よって、化学的に促進された、ハロゲンベースプラズマ
内のＰｔフィルムのＲＩＥに関連した物理的スパッタリ
ングの、構成要素の存在を支持する時を定める最も強力
な証拠が得られたことを更に報告した。
【００１７】Keil らは、「ＰＺＴベースの強誘電デバ
イス用プラチナ電極のエッチング（The Etching of Pla
tinum Electrodes for PZT Based Ferroelectric Devic
e）と題する論文（Electrochemical Society Proceedin
gs、 Vol.96-12(1996)、pages515-520）で、プラチナＰ
ｔエッチングを用いてコンデンサを製造するうえでの技
術的な困難さは、スパッタリングプロセスによって支配
されることがもっとも多いことを教示している。酸素及
び／又は様々なガス塩化物又はフッ化物が、化学的にエ
ッチングプロセスの能力を高めるために使用されるとし
ても、両方のエッチングメカニズムの生成物は通常低揮
発性であって、ウエハ上に再堆積する傾向がある。エッ
チングの後に、大きな壁状構造がＰｔ領域の縁から上に
延びる。これらの壁状構造は頻繁に「隠蔽部(veil)」又
は「フェンス」又は「兎の耳」として呼ばれ、それらが
付いているＰｔフィルムの厚さの２倍以上の長さに達し
得る。そのような構造があるとＰＺＴ層は有効に堆積で
きなくなる。Keil らは、たとえ小さな「コブ（nub）」
状の特徴部だけが存在するところまで再堆積を弱めるこ
とができたとしても、そのような「コブ」に形成する高
電場が、絶縁のブレークダウンの可能性を高めることを
更に教示している。再堆積が少なく又は更に再堆積がな
いプロセス条件を見いだすことはできるが、それらは多
くの場合、許容できないテーパ状のプラチナプロファイ
ル角度も与える。Keil らは、プロセス条件を、垂直な
側壁を増加するようにすると、再堆積がより厳しくなる
ことを観察した。エッチング後の溶剤浴のウェット洗浄
が多く使用される一方で、垂直な側壁の追求に伴った厳
しい再堆積によって、このアプローチの効果が最小にさ
れる。
イス用プラチナ電極のエッチング（The Etching of Pla
tinum Electrodes for PZT Based Ferroelectric Devic
e）と題する論文（Electrochemical Society Proceedin
gs、 Vol.96-12(1996)、pages515-520）で、プラチナＰ
ｔエッチングを用いてコンデンサを製造するうえでの技
術的な困難さは、スパッタリングプロセスによって支配
されることがもっとも多いことを教示している。酸素及
び／又は様々なガス塩化物又はフッ化物が、化学的にエ
ッチングプロセスの能力を高めるために使用されるとし
ても、両方のエッチングメカニズムの生成物は通常低揮
発性であって、ウエハ上に再堆積する傾向がある。エッ
チングの後に、大きな壁状構造がＰｔ領域の縁から上に
延びる。これらの壁状構造は頻繁に「隠蔽部(veil)」又
は「フェンス」又は「兎の耳」として呼ばれ、それらが
付いているＰｔフィルムの厚さの２倍以上の長さに達し
得る。そのような構造があるとＰＺＴ層は有効に堆積で
きなくなる。Keil らは、たとえ小さな「コブ（nub）」
状の特徴部だけが存在するところまで再堆積を弱めるこ
とができたとしても、そのような「コブ」に形成する高
電場が、絶縁のブレークダウンの可能性を高めることを
更に教示している。再堆積が少なく又は更に再堆積がな
いプロセス条件を見いだすことはできるが、それらは多
くの場合、許容できないテーパ状のプラチナプロファイ
ル角度も与える。Keil らは、プロセス条件を、垂直な
側壁を増加するようにすると、再堆積がより厳しくなる
ことを観察した。エッチング後の溶剤浴のウェット洗浄
が多く使用される一方で、垂直な側壁の追求に伴った厳
しい再堆積によって、このアプローチの効果が最小にさ
れる。
【００１８】
【発明が解決しようとする課題】前述の従来技術は、概
して清浄、垂直、そして密な（dense）領域のプロファ
イルと、エッチングのプロファイルのＣＤ（臨界寸法）
制御とが、プラチナ電極を処理して強誘電性デバイス１
−Ｇｂｉｔ（及びそれ以上）ＤＲＡＭのプラズマエッチ
ングを成功させるための重大な要素であることを示して
いる。再堆積とプロファイル制御は強く関連しているこ
とが見いだされた。プロファイル角度と再堆積との両方
を最適化するには、２つの間でトレードオフをしなくて
はならない。激しいエッチング後のクリーニング（例え
ば酸によるウェットクリーニング、機械的ポリッシング
など）は、堆積のないプラズマエッチングを達成する必
要性をいくらか低減することができるが、そのようなエ
ッチング後のクリーニングはプラチナ電極自体に要求さ
れるような精度を有しておらず、現在知られているエッ
チング後のクリーニング方法によると通常は浸食され及
び／又は衰退する。従って、本発明の方法のエッチング
の際に形成されたプラチナ電極から、より高精度にプラ
チナ隠蔽部を除去する方法が必要とされ、発明されてき
ており、コンデンサ構造を形成するために、そして特
に、半導体デバイスの製造のために採用されるだろう。
して清浄、垂直、そして密な（dense）領域のプロファ
イルと、エッチングのプロファイルのＣＤ（臨界寸法）
制御とが、プラチナ電極を処理して強誘電性デバイス１
−Ｇｂｉｔ（及びそれ以上）ＤＲＡＭのプラズマエッチ
ングを成功させるための重大な要素であることを示して
いる。再堆積とプロファイル制御は強く関連しているこ
とが見いだされた。プロファイル角度と再堆積との両方
を最適化するには、２つの間でトレードオフをしなくて
はならない。激しいエッチング後のクリーニング（例え
ば酸によるウェットクリーニング、機械的ポリッシング
など）は、堆積のないプラズマエッチングを達成する必
要性をいくらか低減することができるが、そのようなエ
ッチング後のクリーニングはプラチナ電極自体に要求さ
れるような精度を有しておらず、現在知られているエッ
チング後のクリーニング方法によると通常は浸食され及
び／又は衰退する。従って、本発明の方法のエッチング
の際に形成されたプラチナ電極から、より高精度にプラ
チナ隠蔽部を除去する方法が必要とされ、発明されてき
ており、コンデンサ構造を形成するために、そして特
に、半導体デバイスの製造のために採用されるだろう。
【００１９】
【課題を解決するための手段】本発明は、プラチナ電極
のエッチング中に形成されたプラチナ電極から再堆積隠
蔽部を除去するための方法であって、（ａ）プラチナ電
極のエッチング中にプラチナ電極上に形成される再堆積
隠蔽部を有するプラチナ電極を提供するステップと、
（ｂ）再堆積隠蔽部をプラチナ電極から除去するため
に、エッチャントガスの高密度プラズマを用いることを
含んだ、ステップ（ａ）のプラチナ電極エッチングする
ステップと、を含む方法を広く提供することによって所
望の目的を成し遂げるものである。
のエッチング中に形成されたプラチナ電極から再堆積隠
蔽部を除去するための方法であって、（ａ）プラチナ電
極のエッチング中にプラチナ電極上に形成される再堆積
隠蔽部を有するプラチナ電極を提供するステップと、
（ｂ）再堆積隠蔽部をプラチナ電極から除去するため
に、エッチャントガスの高密度プラズマを用いることを
含んだ、ステップ（ａ）のプラチナ電極エッチングする
ステップと、を含む方法を広く提供することによって所
望の目的を成し遂げるものである。
【００２０】エッチャントガスの高密度プラズマは、イ
オン密度が約１０9／cm3より大きく、好ましくは約１０
11／cm3より大きい。エッチャントは塩素、酸素、アル
ゴン及びこれらの混合物からなる群から選択されるであ
ろう。上記ステップ（ａ）のプラチナ電極は、プラチナ
電極の選択された部分に配置されたマスク層を更に含ん
でも良く、このマスク層は上記エッチングステップ
（ｂ）中にプラチナ電極を選択的に保護するものであ
る。ステップ（ａ）のプラチナ電極は、マスク層とプラ
チナ電極との間であってプラチナ電極の選択された部分
上に配置された保護層も更に含んでも良い。マスク層は
エッチングステップ（ｂ）中に又はその後に除去される
だろう。同様に、保護層もエッチングステップ（ｂ）中
に又はその後に除去されるだろう。上記ステップ（ａ）
の再堆積隠蔽部は、プラチナ電極を、好ましくはアルゴ
ンを含むエッチャントガスのプラズマを用いてエッチン
グしている最中にプラチナ電極上に予め形成される。プ
ラチナ電極は、プラチナ電極ウエハの一部或いはウエハ
に含まれている。再堆積隠蔽部をプラチナ電極から除去
するための方法は、ステップ（ａ）のプラチナ電極を含
むプラチナ電極ウエハを、コイルインダクタとウエハペ
デスタルとを有する高密度プラズマチャンバ内に配置す
ることを更に含み、高密度プラズマチャンバ内で以下の
プロセス条件でエッチングステップ（ｂ）が実行され
る。
オン密度が約１０9／cm3より大きく、好ましくは約１０
11／cm3より大きい。エッチャントは塩素、酸素、アル
ゴン及びこれらの混合物からなる群から選択されるであ
ろう。上記ステップ（ａ）のプラチナ電極は、プラチナ
電極の選択された部分に配置されたマスク層を更に含ん
でも良く、このマスク層は上記エッチングステップ
（ｂ）中にプラチナ電極を選択的に保護するものであ
る。ステップ（ａ）のプラチナ電極は、マスク層とプラ
チナ電極との間であってプラチナ電極の選択された部分
上に配置された保護層も更に含んでも良い。マスク層は
エッチングステップ（ｂ）中に又はその後に除去される
だろう。同様に、保護層もエッチングステップ（ｂ）中
に又はその後に除去されるだろう。上記ステップ（ａ）
の再堆積隠蔽部は、プラチナ電極を、好ましくはアルゴ
ンを含むエッチャントガスのプラズマを用いてエッチン
グしている最中にプラチナ電極上に予め形成される。プ
ラチナ電極は、プラチナ電極ウエハの一部或いはウエハ
に含まれている。再堆積隠蔽部をプラチナ電極から除去
するための方法は、ステップ（ａ）のプラチナ電極を含
むプラチナ電極ウエハを、コイルインダクタとウエハペ
デスタルとを有する高密度プラズマチャンバ内に配置す
ることを更に含み、高密度プラズマチャンバ内で以下の
プロセス条件でエッチングステップ（ｂ）が実行され
る。
【００２１】 ─────────────────────────────────── プロセス パラメータ エッチャントガス流量 ５０〜４００sccm 圧力、mTorr ０．５〜４０milliTorr コイルインダクタのRF出力（ワット） １００〜３０００ワット ウエハペデスタルのRF出力（ワット） ５０〜１５００ワット プラチナ電極の温度（℃） ２０〜５００℃ 隠蔽部のエッチング速度 ２００〜２０００ （オンク゛ストローム／分） （オンク゛ストローム／分） コイルインダクタのRF周波数 １００ｋ〜２００ＭＨｚ ウエハペデスタルのRF周波数 １００ｋ〜２００ＭＨｚ ─────────────────────────────────── 上記提供ステップ（ａ）のプラチナ電極は、更に再堆積
側壁を含み、プロセス条件は更に側壁のエッチング速度
が約０〜３００オングストローム／分にあることを含ん
でいる。上のプロセス条件用のエッチャントガスは、約
１００堆積％までの酸素を含み、好ましくは約５０〜１
００体積％であって、より好ましくは０〜５０体積％の
塩素と約５０〜１００体積％の酸素を含む。
側壁を含み、プロセス条件は更に側壁のエッチング速度
が約０〜３００オングストローム／分にあることを含ん
でいる。上のプロセス条件用のエッチャントガスは、約
１００堆積％までの酸素を含み、好ましくは約５０〜１
００体積％であって、より好ましくは０〜５０体積％の
塩素と約５０〜１００体積％の酸素を含む。
【００２２】本発明は、またプラチナ電極を含むコンデ
ンサ構造を製造するための方法であって、（ａ）プラチ
ナ電極層を保持し、少なくとも一つのマスク層がプラチ
ナ電極層の選択された部分に配置された基板を提供する
ステップと、（ｂ） 前記エッチングされたプラチナ電
極層の選択された部分に配置された少なくとも一つのマ
スク層を有する、エッチングされたプラチナ電極層を保
持する基板を製造するために、アルゴンを含むエッチャ
ントガスのプラズマを用いることを含んだ、ステップ
（ａ）のプラチナ電極層をエッチングするステップと、
（ｃ） コンデンサ構造を製造するために、エッチャン
トガスの高密度プラズマを用いることを含んだ、ステッ
プ（ｂ）のエッチングされたプラチナ電極層をオーバー
エッチングするステップと、を含む方法を広く提供する
ことによって所望の目的を達成するものである。
ンサ構造を製造するための方法であって、（ａ）プラチ
ナ電極層を保持し、少なくとも一つのマスク層がプラチ
ナ電極層の選択された部分に配置された基板を提供する
ステップと、（ｂ） 前記エッチングされたプラチナ電
極層の選択された部分に配置された少なくとも一つのマ
スク層を有する、エッチングされたプラチナ電極層を保
持する基板を製造するために、アルゴンを含むエッチャ
ントガスのプラズマを用いることを含んだ、ステップ
（ａ）のプラチナ電極層をエッチングするステップと、
（ｃ） コンデンサ構造を製造するために、エッチャン
トガスの高密度プラズマを用いることを含んだ、ステッ
プ（ｂ）のエッチングされたプラチナ電極層をオーバー
エッチングするステップと、を含む方法を広く提供する
ことによって所望の目的を達成するものである。
【００２３】少なくとも一つのマスク層が上記オーバー
エッチングステップ（ｃ）中に又は後に除去される。上
記ステップ（ａ）のプラチナ電極層は更にマスク層とプ
ラチナ電極層との間であってプラチナ電極の選択された
部分上に配置された保護層を含んでもよい。上記エッチ
ングステップ（ｂ）で作られたエッチングされたプラチ
ナ電極層は少なくとも一つの再堆積隠蔽部が上に形成さ
れており、オーバーエッチングステップ（ｃ）は少なく
とも一つの再堆積隠蔽部をエッチングされたプラチナ電
極層から除去する。ステップ（ｃ）の高密度プラズマの
エッチャントガスは、塩素、酸素及びこれらの混合物か
らなる群から選択される。プラチナ電極はプラチナ電極
ウエハの一部であり又はそれに含まれ、プラチナ電極層
を含むコンデンサ構造を製造するための方法は更に、オ
ーバーエッチングステップ（ｃ）に先だって、誘導コイ
ルとウエハペデスタルと含む高密度プラズマチャンバ内
にステップ（ｂ）のエッチングされたプラチナ電極層を
含んだプラチナ電極ウエハを配置すること含み、高密度
プラズマチャンバ内でオーバーエッチングステップ
（ｃ）は以下のプロセス条件の下で実行される。
エッチングステップ（ｃ）中に又は後に除去される。上
記ステップ（ａ）のプラチナ電極層は更にマスク層とプ
ラチナ電極層との間であってプラチナ電極の選択された
部分上に配置された保護層を含んでもよい。上記エッチ
ングステップ（ｂ）で作られたエッチングされたプラチ
ナ電極層は少なくとも一つの再堆積隠蔽部が上に形成さ
れており、オーバーエッチングステップ（ｃ）は少なく
とも一つの再堆積隠蔽部をエッチングされたプラチナ電
極層から除去する。ステップ（ｃ）の高密度プラズマの
エッチャントガスは、塩素、酸素及びこれらの混合物か
らなる群から選択される。プラチナ電極はプラチナ電極
ウエハの一部であり又はそれに含まれ、プラチナ電極層
を含むコンデンサ構造を製造するための方法は更に、オ
ーバーエッチングステップ（ｃ）に先だって、誘導コイ
ルとウエハペデスタルと含む高密度プラズマチャンバ内
にステップ（ｂ）のエッチングされたプラチナ電極層を
含んだプラチナ電極ウエハを配置すること含み、高密度
プラズマチャンバ内でオーバーエッチングステップ
（ｃ）は以下のプロセス条件の下で実行される。
【００２４】 ────────────────────────────────── プロセス パラメータ エッチャントガス流量 ５０〜４００sccm 圧力、mTorr ０．５〜４０milliTorr コイルインダクタのRF出力（ワット） １００〜３０００ワット ウエハペデスタルのRF出力（ワット） ５０〜１５００ワット プラチナ電極の温度（℃） ２０〜５００℃ 隠蔽部のエッチング速度 ２００〜２０００ （オンク゛ストローム／分） （オンク゛ストローム／分） コイルインダクタのRF周波数 １００ｋ〜２００ＭＨｚ ウエハペデスタルのRF周波数 １００ｋ〜２００ＭＨｚ ─────────────────────────────────── 前記したように、プラチナ電極層は再堆積側壁を更に含
み、プロセス条件は更に側壁のエッチング速度が０〜約
３００オングストローム／分であることを含む。更に前
記したように、上記プロセス条件のためのエッチャント
ガスは１００体積％までの酸素を含み、好ましくは約５
０〜１００体積％の酸素で、更に好ましくは０〜５０体
積％の塩素と約５０〜１００体積％の酸素である。
み、プロセス条件は更に側壁のエッチング速度が０〜約
３００オングストローム／分であることを含む。更に前
記したように、上記プロセス条件のためのエッチャント
ガスは１００体積％までの酸素を含み、好ましくは約５
０〜１００体積％の酸素で、更に好ましくは０〜５０体
積％の塩素と約５０〜１００体積％の酸素である。
【００２５】本発明はまた、（ａ）回路構成部が形成さ
れた基板上に、レジスト層、絶縁層及びプラチナ電極層
を形成するステップと、（ｂ）プラチナ電極層から絶縁
層の一部分を貫通させ且つ除去してレジスト層、残余絶
縁層、及びプラチナ電極層を保持する基板を製造するた
めに、エッチャントガスのプラズマを用いることを含ん
だ、絶縁層の一部分をエッチングするステップと、
（ｃ） 残余絶縁層とプラチナ電極層とを保持する基板
を製造するために、ステップ（ｂ）のレジスト層を除去
するステップと、（ｄ） 少なくとも一つの再堆積隠蔽
部が形成されたエッチングされたプラチナ電極層の上に
配置された残余絶縁層を保持する基板を製造するため
に、アルゴンを含むエッチャントガスのプラズマを用い
ることを含んだ、ステップ（ｃ）のプラチナ電極層をエ
ッチングするステップと、（ｅ） 再堆積隠蔽部をエッ
チングされたプラチナ電極層から除去し、半導体デバイ
スを製造するために、エッチャントガスの高密度プラズ
マを用いることを含んだ、ステップ（ｄ）のエッチング
されたプラチナ電極層をオーバーエッチングするステッ
プと、を含む半導体デバイスの製造の方法を広く提供す
ることによって所望の目的を達成するものである。
れた基板上に、レジスト層、絶縁層及びプラチナ電極層
を形成するステップと、（ｂ）プラチナ電極層から絶縁
層の一部分を貫通させ且つ除去してレジスト層、残余絶
縁層、及びプラチナ電極層を保持する基板を製造するた
めに、エッチャントガスのプラズマを用いることを含ん
だ、絶縁層の一部分をエッチングするステップと、
（ｃ） 残余絶縁層とプラチナ電極層とを保持する基板
を製造するために、ステップ（ｂ）のレジスト層を除去
するステップと、（ｄ） 少なくとも一つの再堆積隠蔽
部が形成されたエッチングされたプラチナ電極層の上に
配置された残余絶縁層を保持する基板を製造するため
に、アルゴンを含むエッチャントガスのプラズマを用い
ることを含んだ、ステップ（ｃ）のプラチナ電極層をエ
ッチングするステップと、（ｅ） 再堆積隠蔽部をエッ
チングされたプラチナ電極層から除去し、半導体デバイ
スを製造するために、エッチャントガスの高密度プラズ
マを用いることを含んだ、ステップ（ｄ）のエッチング
されたプラチナ電極層をオーバーエッチングするステッ
プと、を含む半導体デバイスの製造の方法を広く提供す
ることによって所望の目的を達成するものである。
【００２６】本発明は更に、（ａ）プラチナ電極層、プ
ラチナ電極層上の絶縁層、及び絶縁層上のレジスト層を
支持する基板を提供するステップと、（ｂ） プラチナ
電極層から絶縁層の一部分を貫通させ且つ除去し、プラ
チナ電極層の一部分を露出して、レジスト層、残余絶縁
層、及びプラチナ電極層を支持する基板を製造するため
に、エッチャントガスのプラズマを用いることを含ん
だ、絶縁層の一部分をエッチングするステップと、
（ｃ） 少なくとも一つの再堆積隠蔽部が形成されたエ
ッチングされたプラチナ電極層を支持する基板を製造す
るために、アルゴンを含むエッチャントガスのプラズマ
を用いることを含んだ、ステップ（ｂ）のプラチナ電極
層の露出部分と、エッチングされたプラチナ電極層上の
残余絶縁層とをエッチングするステップと、（ｄ） 再
堆積隠蔽部をエッチングされたプラチナ電極層から除去
するために、エッチャントガスの高密度プラズマを用い
ることを含んだ、ステップ（ｃ）のエッチングされたプ
ラチナ電極層をオーバーエッチングするステップと、を
含む、基板上に配置されたプラチナ電極層のエッチング
の方法を広く提供することによって所望の目的を達成す
るものである。
ラチナ電極層上の絶縁層、及び絶縁層上のレジスト層を
支持する基板を提供するステップと、（ｂ） プラチナ
電極層から絶縁層の一部分を貫通させ且つ除去し、プラ
チナ電極層の一部分を露出して、レジスト層、残余絶縁
層、及びプラチナ電極層を支持する基板を製造するため
に、エッチャントガスのプラズマを用いることを含ん
だ、絶縁層の一部分をエッチングするステップと、
（ｃ） 少なくとも一つの再堆積隠蔽部が形成されたエ
ッチングされたプラチナ電極層を支持する基板を製造す
るために、アルゴンを含むエッチャントガスのプラズマ
を用いることを含んだ、ステップ（ｂ）のプラチナ電極
層の露出部分と、エッチングされたプラチナ電極層上の
残余絶縁層とをエッチングするステップと、（ｄ） 再
堆積隠蔽部をエッチングされたプラチナ電極層から除去
するために、エッチャントガスの高密度プラズマを用い
ることを含んだ、ステップ（ｃ）のエッチングされたプ
ラチナ電極層をオーバーエッチングするステップと、を
含む、基板上に配置されたプラチナ電極層のエッチング
の方法を広く提供することによって所望の目的を達成す
るものである。
【００２７】レジスト層は、残余絶縁層からプラチナ電
極層のエッチングの前に、最中に、或いは後に除去され
ることができる。残余絶縁層は、プラチナ電極層からオ
ーバーエッチングステップ中又は後に除去されることが
できる。プラチナ電極層はプラチナ電極ウエハの一部又
はそれに含まれており、プラチナ電極層と絶縁層との間
に配置された保護層を備えているであろう。保護層の目
的はプラチナ電極層のプラチナプロファイルを、特に本
発明のオーバーエッチング中において維持することであ
る。
極層のエッチングの前に、最中に、或いは後に除去され
ることができる。残余絶縁層は、プラチナ電極層からオ
ーバーエッチングステップ中又は後に除去されることが
できる。プラチナ電極層はプラチナ電極ウエハの一部又
はそれに含まれており、プラチナ電極層と絶縁層との間
に配置された保護層を備えているであろう。保護層の目
的はプラチナ電極層のプラチナプロファイルを、特に本
発明のオーバーエッチング中において維持することであ
る。
【００２８】再堆積隠蔽部を除去するためのエッチング
されたプラチナ電極のオーバーエッチングは高密度プラ
ズマチャンバ内で実行される。オーバーエッチングステ
ップでは塩素、酸素、アルゴン及びこれらの混合物から
なる群から選択されたエッチャントガスの高密度プラズ
マが用いられる。高密度プラズマチャンバはイオン流れ
の分離した制御とイオンエネルギーの分離した制御とを
備えている。前記したように、高密度プラズマチャンバ
内の高密度プラズマのイオン密度は約１０9／cm3よりも
大きい。
されたプラチナ電極のオーバーエッチングは高密度プラ
ズマチャンバ内で実行される。オーバーエッチングステ
ップでは塩素、酸素、アルゴン及びこれらの混合物から
なる群から選択されたエッチャントガスの高密度プラズ
マが用いられる。高密度プラズマチャンバはイオン流れ
の分離した制御とイオンエネルギーの分離した制御とを
備えている。前記したように、高密度プラズマチャンバ
内の高密度プラズマのイオン密度は約１０9／cm3よりも
大きい。
【００２９】半導体デバイスの製造方法のための及び基
板上に配置されたプラチナ電極層のエッチング方法のた
めの高密度プラズマチャンバはコイルインダクタとウエ
ハペデスタルとを含み、両方の方法でのオーバーエッチ
ングステップは高密度プラズマチャンバ内で以下のプロ
セス条件で実行される。
板上に配置されたプラチナ電極層のエッチング方法のた
めの高密度プラズマチャンバはコイルインダクタとウエ
ハペデスタルとを含み、両方の方法でのオーバーエッチ
ングステップは高密度プラズマチャンバ内で以下のプロ
セス条件で実行される。
【００３０】 ────────────────────────────────── プロセス パラメータ エッチャントガス流量 ５０〜４００sccm 圧力、mTorr ０．５〜４０milliTorr コイルインダクタのRF出力（ワット） １００〜３０００ワット ウエハペデスタルのRF出力（ワット） ５０〜１５００ワット プラチナ電極の温度（℃） ２０〜５００℃ 隠蔽部のエッチング速度 ２００〜２０００ （オンク゛ストローム／分） （オンク゛ストローム／分） コイルインダクタのRF周波数 １００ｋ〜２００ＭＨｚ ウエハペデスタルのRF周波数 １００ｋ〜２００ＭＨｚ ────────────────────────────────── 前記したように、プラチナ電極層は再堆積側壁を更に含
み、プロセス条件は更に側壁のエッチング速度が０〜約
３００オングストローム／分であることを含む。更に前
記したように上記のプロセス条件用のエッチャントガス
は約１００体積％までの酸素を含み、好ましくは約５０
〜１００体積％の酸素で、更に好ましくは約０〜５０体
積％の塩素と約５０〜約１００体積％の酸素である。
み、プロセス条件は更に側壁のエッチング速度が０〜約
３００オングストローム／分であることを含む。更に前
記したように上記のプロセス条件用のエッチャントガス
は約１００体積％までの酸素を含み、好ましくは約５０
〜１００体積％の酸素で、更に好ましくは約０〜５０体
積％の塩素と約５０〜約１００体積％の酸素である。
【００３１】このように、本発明の目的は、プラチナ電
極のエッチング中に形成されたプラチナ電極から再堆積
隠蔽部を除去する方法を提供することである。
極のエッチング中に形成されたプラチナ電極から再堆積
隠蔽部を除去する方法を提供することである。
【００３２】本発明の他の目的は、半導体デバイスを製
造する方法を提供することである。
造する方法を提供することである。
【００３３】また、コンデンサ構造を製造する方法を提
供することも、本発明の他の目的である。
供することも、本発明の他の目的である。
【００３４】更に、基板上に配置されたプラチナ電極層
のエッチングの方法を提供することも、本発明の他の目
的である。
のエッチングの方法を提供することも、本発明の他の目
的である。
【００３５】これらの目的は、後の説明によって当業者
には明らかになる様々な付随的目的及び特徴とともに、
これらの新規な方法と、添付図面を参照して例としてだ
け示される好ましい実施形態とによって達成される。
には明らかになる様々な付随的目的及び特徴とともに、
これらの新規な方法と、添付図面を参照して例としてだ
け示される好ましい実施形態とによって達成される。
【００３６】
【発明の実施の形態】本発明の同様な部分を同一の参照
符号によって示した図面を参照して詳細に述べる。図１
に、全体的に符号１２で示した半導体基板を有するウエ
ハ（符号１０として示す）を示す。半導体基板１２は回
路構成領域を含んでおり、それは図面には示されていな
いが、当業者には周知である。バリア層１４が半導体基
板１２上に配置されており、プラチナ電極層１６がバリ
ア層１４上に配置されている。プラチナ電極層１６は特
定の構成部（例えばポリシリコンのプラグ）と半導体基
板１２内で容易に反応し、また拡散するので、バリア層
１４がプラチナ電極層１６と半導体基板１２との間にな
ければならない。バリア層１４は半導体基板１２をプラ
チナ電極層１６に接続するための接着剤としても機能す
る。絶縁層又はマスク１８がプラチナ電極層１６上に配
置されて、レジスト２０（すなわちフォトレジスト又は
フォトマスク）が選択的に絶縁層１８上に配置されてい
る。これらを図１に最良に示す。本発明の他の好ましい
実施形態では、図２に示すように、保護層２２がプラチ
ナ電極層１６と絶縁層１８との間に配置されている。
符号によって示した図面を参照して詳細に述べる。図１
に、全体的に符号１２で示した半導体基板を有するウエ
ハ（符号１０として示す）を示す。半導体基板１２は回
路構成領域を含んでおり、それは図面には示されていな
いが、当業者には周知である。バリア層１４が半導体基
板１２上に配置されており、プラチナ電極層１６がバリ
ア層１４上に配置されている。プラチナ電極層１６は特
定の構成部（例えばポリシリコンのプラグ）と半導体基
板１２内で容易に反応し、また拡散するので、バリア層
１４がプラチナ電極層１６と半導体基板１２との間にな
ければならない。バリア層１４は半導体基板１２をプラ
チナ電極層１６に接続するための接着剤としても機能す
る。絶縁層又はマスク１８がプラチナ電極層１６上に配
置されて、レジスト２０（すなわちフォトレジスト又は
フォトマスク）が選択的に絶縁層１８上に配置されてい
る。これらを図１に最良に示す。本発明の他の好ましい
実施形態では、図２に示すように、保護層２２がプラチ
ナ電極層１６と絶縁層１８との間に配置されている。
【００３７】バリア層１４はプラチナ電極層１６に対し
て拡散バリア及び接着剤としての二重の機能を有するこ
とが可能であればいかなるバリア層であってもよい。バ
リア層１４は適切であればいかなる厚さであってもよ
い。好ましくは、バリア層１４はチタン及び／又はＴｉ
Ｎ等のチタン合金を含み、約５０〜６００オングストロ
ームの厚さを有し、より好ましくは約２００〜４００オ
ングストロームであり、最も好ましくは約３００オング
ストロームである。バリア層１４は、好ましくはＲＦマ
グネトロンスパッタリング法によって半導体基板１２上
に配置される。
て拡散バリア及び接着剤としての二重の機能を有するこ
とが可能であればいかなるバリア層であってもよい。バ
リア層１４は適切であればいかなる厚さであってもよ
い。好ましくは、バリア層１４はチタン及び／又はＴｉ
Ｎ等のチタン合金を含み、約５０〜６００オングストロ
ームの厚さを有し、より好ましくは約２００〜４００オ
ングストロームであり、最も好ましくは約３００オング
ストロームである。バリア層１４は、好ましくはＲＦマ
グネトロンスパッタリング法によって半導体基板１２上
に配置される。
【００３８】プラチナ電極層１６は電極材料として使用
される。なぜならそれは後続の高温の高誘電率強誘電材
料の堆積プロセスで起る傾向がある酸化に対して不活性
であるからである。プラチナ電極層１６はまた電極材料
として使用される。なぜならプラチナは良好な導電体で
あるからである。プラチナ電極層１６の厚さは、プラチ
ナ電極層１６を含む半導体又はコンデンサデバイスの最
終用途に依存するだろう。通常、プラチナ電極層１６の
厚さは約５００〜４０００オングストロームであり、よ
り好ましくは約１０００〜３０００オングストローム
で、最も好ましくは約２０００オングストロームであ
る。プラチナ電極は、好ましくはＲＦマグネトロンスパ
ッタリング法によってバリア層１４上に配置される。
される。なぜならそれは後続の高温の高誘電率強誘電材
料の堆積プロセスで起る傾向がある酸化に対して不活性
であるからである。プラチナ電極層１６はまた電極材料
として使用される。なぜならプラチナは良好な導電体で
あるからである。プラチナ電極層１６の厚さは、プラチ
ナ電極層１６を含む半導体又はコンデンサデバイスの最
終用途に依存するだろう。通常、プラチナ電極層１６の
厚さは約５００〜４０００オングストロームであり、よ
り好ましくは約１０００〜３０００オングストローム
で、最も好ましくは約２０００オングストロームであ
る。プラチナ電極は、好ましくはＲＦマグネトロンスパ
ッタリング法によってバリア層１４上に配置される。
【００３９】絶縁層１８は、レジスト２０の下に残る絶
縁層１８の部分（以下"１８ａ"として示す）以外の全て
の絶縁層１８の痕跡がプラチナ電極層１６の表面からほ
ぼ除去される、後述する手順に従ってエッチングされる
ことができるものであれば、いかなる好適な絶縁層であ
ってもよい。絶縁層１８は、適切ならばいかなる厚さで
あってもよい。好ましくは、絶縁層１８は二酸化珪素
（ＳｉＯ2）及び／又は窒化珪素（Ｓｉ3Ｎ4）或いは適
切な他のあらゆる誘電材料も含む。絶縁層１８としての
好ましい厚さは約１０００〜５０００オングストローム
で、より好ましくは約２０００〜４０００オングストロ
ームで、最も好ましくは約３０００オングストロームで
ある。絶縁層１８は好ましくは化学堆積法によってプラ
チナ電極層１６上に配置される。
縁層１８の部分（以下"１８ａ"として示す）以外の全て
の絶縁層１８の痕跡がプラチナ電極層１６の表面からほ
ぼ除去される、後述する手順に従ってエッチングされる
ことができるものであれば、いかなる好適な絶縁層であ
ってもよい。絶縁層１８は、適切ならばいかなる厚さで
あってもよい。好ましくは、絶縁層１８は二酸化珪素
（ＳｉＯ2）及び／又は窒化珪素（Ｓｉ3Ｎ4）或いは適
切な他のあらゆる誘電材料も含む。絶縁層１８としての
好ましい厚さは約１０００〜５０００オングストローム
で、より好ましくは約２０００〜４０００オングストロ
ームで、最も好ましくは約３０００オングストロームで
ある。絶縁層１８は好ましくは化学堆積法によってプラ
チナ電極層１６上に配置される。
【００４０】レジスト２０（すなわちフォトレジスト２
０）は、下層にある全ての材料（例えば絶縁層１８）を
本発明のエッチングプロセス中のエッチングから保護す
ることができれば、いかなる好適な材料の層であっても
よい。レジスト２０として好適な材料は、ノボラック樹
脂及び光活性のある溶解阻止剤（全てSussの発見に基づ
く）からなるレジストシステムを含む。レジスト２０用
の他の好適な材料は Solid State Technology の１９９
６年７月版の 「遠紫外線レジスト：展開と現状（Deep-U
V Resist: Evolution and Status）」 と題する Hiroshi
Ito による論文に記載されている。レジスト２０は適
切ならばいかなる厚さを有してもよいが、好ましくは約
０．３〜１．４０μｍで、より好ましくは約０．４〜
０．８μｍで、最も好ましくは約０．６μｍである。レ
ジスト２０は好ましくはスピンコーティング法によって
絶縁層１８上に配置される。
０）は、下層にある全ての材料（例えば絶縁層１８）を
本発明のエッチングプロセス中のエッチングから保護す
ることができれば、いかなる好適な材料の層であっても
よい。レジスト２０として好適な材料は、ノボラック樹
脂及び光活性のある溶解阻止剤（全てSussの発見に基づ
く）からなるレジストシステムを含む。レジスト２０用
の他の好適な材料は Solid State Technology の１９９
６年７月版の 「遠紫外線レジスト：展開と現状（Deep-U
V Resist: Evolution and Status）」 と題する Hiroshi
Ito による論文に記載されている。レジスト２０は適
切ならばいかなる厚さを有してもよいが、好ましくは約
０．３〜１．４０μｍで、より好ましくは約０．４〜
０．８μｍで、最も好ましくは約０．６μｍである。レ
ジスト２０は好ましくはスピンコーティング法によって
絶縁層１８上に配置される。
【００４１】図２に描かれた本発明の実施形態の保護層
２２は、エッチングされたプラチナ電極層（以下"１６
ａ"として示す）の角部（以下"１６ｃ"として示す）を
本発明のオーバーエッチングプロセス中に保護するため
のものである。保護層２２は、チタン及び／又は窒化チ
タン等のいかなる好適な材料又は化学薬品を含んでもよ
く、ＲＦマグネトロンスパッタリング法などによってプ
ラチナ電極層１６の表面上に便利に配置されてもよい。
保護層２２の厚さは適切ならばいかなる厚さであっても
よく、好ましくは約５０〜１０００オングストローム
で、より好ましくは約１００〜６００オングストローム
で、最も好ましくは約３００オングストロームである。
２２は、エッチングされたプラチナ電極層（以下"１６
ａ"として示す）の角部（以下"１６ｃ"として示す）を
本発明のオーバーエッチングプロセス中に保護するため
のものである。保護層２２は、チタン及び／又は窒化チ
タン等のいかなる好適な材料又は化学薬品を含んでもよ
く、ＲＦマグネトロンスパッタリング法などによってプ
ラチナ電極層１６の表面上に便利に配置されてもよい。
保護層２２の厚さは適切ならばいかなる厚さであっても
よく、好ましくは約５０〜１０００オングストローム
で、より好ましくは約１００〜６００オングストローム
で、最も好ましくは約３００オングストロームである。
【００４２】半導体又はコンデンサデバイスを図１又は
図２の多層構造から形成又は製造するために、初めに多
層構造が好適なプラズマプロセス装置内で配置される。
次に、プラチナ電極層１６の表面から絶縁層１８が、レ
ジスト２０の下にある絶縁層１８ａを除いて、貫通又は
除去及びエッチング除去される。図２に示す本発明の実
施形態を用いた場合、図５に最良に示されるように、或
いは図６に最良に示されるようになる。
図２の多層構造から形成又は製造するために、初めに多
層構造が好適なプラズマプロセス装置内で配置される。
次に、プラチナ電極層１６の表面から絶縁層１８が、レ
ジスト２０の下にある絶縁層１８ａを除いて、貫通又は
除去及びエッチング除去される。図２に示す本発明の実
施形態を用いた場合、図５に最良に示されるように、或
いは図６に最良に示されるようになる。
【００４３】好適な従来技術のプラズマエッチングプロ
セス装置を図３に示す。この装置は、Babie らに付与さ
れた米国特許第5,188,704号明細書に記述されており、
本明細書に全体が援用されており、以下に全く逐語で繰
返す。図３のプラズマプロセス装置には、全体を符号３
０で示すプラズマリアクタと、反応チャンバ３２を形成
し且つ収容するための全体を符号３１で示した壁とが含
まれ、この中には中性（ｎ）粒子、正（＋）粒子、及び
負（−）粒子のプラズマ３３が見られる。壁３１は円筒
壁５４とカバー５６とを含む。プラズマ処理ガスは入口
３４を通して反応チャンバ３２内へ導入される。プラズ
マエッチングガスは入口３４−３４を通してチャンバ３
２内に導入される。ウエハ冷却カソード３６は１３．５
６ＭＨｚのＲＦパワー源３８に接続されている。アノー
ド３９は、ライン４０によって接地された壁３１に接続
されている。ヘリウムガスはカソード３６を貫通する通
路５０を通され、周囲がリップシール５２によって支持
されたウエハ１０の下の空間に供給され、ヘリウムガス
がウエハ１０を冷却するようになっている。ウエハ１０
はウエハサポート４６によって支持されている。ウエハ
サポートは複数のクランプ（図示せず）を含み、当業者
に良好であり知られているように、ウエハ１０の上面を
周辺部で押さえつけている。一対のヘルムホルツ型の電
磁コイル４２及び４３によってチャンバ３２内にＮ極及
びＳ極が発生される。それらコイルは、縦型シリンダ壁
５４と壁３１の両端に配置されている。電磁コイル４２
及び４３はＮ極とＳ極が左右にある横向きの磁場を提供
し、ウエハ１０の表面と平行な水平な磁場軸を提供す
る。横向きの磁場は、ウエハ１０に向って動くにつれて
磁場によって放射状に加速される電子の垂直速度を遅く
するのに適用される。従って、プラズマ３３内の電子の
量は、横向きの磁場の手段によって増加させられ、プラ
ズマ３３は当業者に知られているように強化される。
セス装置を図３に示す。この装置は、Babie らに付与さ
れた米国特許第5,188,704号明細書に記述されており、
本明細書に全体が援用されており、以下に全く逐語で繰
返す。図３のプラズマプロセス装置には、全体を符号３
０で示すプラズマリアクタと、反応チャンバ３２を形成
し且つ収容するための全体を符号３１で示した壁とが含
まれ、この中には中性（ｎ）粒子、正（＋）粒子、及び
負（−）粒子のプラズマ３３が見られる。壁３１は円筒
壁５４とカバー５６とを含む。プラズマ処理ガスは入口
３４を通して反応チャンバ３２内へ導入される。プラズ
マエッチングガスは入口３４−３４を通してチャンバ３
２内に導入される。ウエハ冷却カソード３６は１３．５
６ＭＨｚのＲＦパワー源３８に接続されている。アノー
ド３９は、ライン４０によって接地された壁３１に接続
されている。ヘリウムガスはカソード３６を貫通する通
路５０を通され、周囲がリップシール５２によって支持
されたウエハ１０の下の空間に供給され、ヘリウムガス
がウエハ１０を冷却するようになっている。ウエハ１０
はウエハサポート４６によって支持されている。ウエハ
サポートは複数のクランプ（図示せず）を含み、当業者
に良好であり知られているように、ウエハ１０の上面を
周辺部で押さえつけている。一対のヘルムホルツ型の電
磁コイル４２及び４３によってチャンバ３２内にＮ極及
びＳ極が発生される。それらコイルは、縦型シリンダ壁
５４と壁３１の両端に配置されている。電磁コイル４２
及び４３はＮ極とＳ極が左右にある横向きの磁場を提供
し、ウエハ１０の表面と平行な水平な磁場軸を提供す
る。横向きの磁場は、ウエハ１０に向って動くにつれて
磁場によって放射状に加速される電子の垂直速度を遅く
するのに適用される。従って、プラズマ３３内の電子の
量は、横向きの磁場の手段によって増加させられ、プラ
ズマ３３は当業者に知られているように強化される。
【００４４】磁場を提供する電磁コイル４２及び４３は
独立に制御されて、均一な磁場強度の向きを提供する。
磁場は、電磁コイル４２及び４３の付勢を連続して回転
することによって、ウエハ１０のまわりに角度方向にス
テップさせることができる。電磁コイル４２及び４３に
よって提供される横向きの磁場の方向は、プラズマ３３
によって処理されるウエハ１０の表面と平行に向けら
れ、プラズマリアクタ３０のカソード３６によってプラ
ズマ３３内の電子のイオン化効率が増加される。これに
よって、カソード３６のシースを横切るポテンシャル落
差を減少させる能力と、ウエハ１０の表面上のイオン流
フラックスを増加させる能力とが提供され、高いイオン
エネルギー（これらの能力がない場合に必要とされる）
を要求することなく、高いエッチング速度が達成され得
る。
独立に制御されて、均一な磁場強度の向きを提供する。
磁場は、電磁コイル４２及び４３の付勢を連続して回転
することによって、ウエハ１０のまわりに角度方向にス
テップさせることができる。電磁コイル４２及び４３に
よって提供される横向きの磁場の方向は、プラズマ３３
によって処理されるウエハ１０の表面と平行に向けら
れ、プラズマリアクタ３０のカソード３６によってプラ
ズマ３３内の電子のイオン化効率が増加される。これに
よって、カソード３６のシースを横切るポテンシャル落
差を減少させる能力と、ウエハ１０の表面上のイオン流
フラックスを増加させる能力とが提供され、高いイオン
エネルギー（これらの能力がない場合に必要とされる）
を要求することなく、高いエッチング速度が達成され得
る。
【００４５】本発明の実行する上で用いられる磁場強化
反応性イオンエッチャー（ＲＩＥ）を達成するために用
いられる好ましい磁気ソースは、ヘルムホルツの形状に
整列された電磁コイル４２及び４３によって提供される
可変の回転磁場である。電磁コイル４２及び４３は３相
のＡＣ電流によって駆動される。磁束Ｂの磁場はウエハ
１０と平行で、図４に示すように、電場と垂直である。
図４を参照すると、磁束Ｂを発生する磁場Ｈのベクトル
は、電磁コイル４２及び４３を通って流れる電流の位相
を通常０．０１〜１Ｈｚ、特に０．５Ｈｚの回転周波数
で変化させることによって、電場の中心軸線を中心とし
て回転している。磁場の磁束Ｂの強さは通常０〜１５０
ガウスまで変化し、電磁コイル４２及び４３に供給され
る電流の量によって決定される。図３は絶縁層１８を
（絶縁層１８ａを除く）除去するための一つの好適なプ
ラズマ処理装置を示しているが、電子サイクロトロン共
鳴（ＥＣＲ）、ヘリコン波共鳴又は誘導結合プラズマ
（ＩＣＰ）、トライオード型エッチャー等の、他の反応
性イオンエッチャーを用いることもできることは理解さ
れるべきである。
反応性イオンエッチャー（ＲＩＥ）を達成するために用
いられる好ましい磁気ソースは、ヘルムホルツの形状に
整列された電磁コイル４２及び４３によって提供される
可変の回転磁場である。電磁コイル４２及び４３は３相
のＡＣ電流によって駆動される。磁束Ｂの磁場はウエハ
１０と平行で、図４に示すように、電場と垂直である。
図４を参照すると、磁束Ｂを発生する磁場Ｈのベクトル
は、電磁コイル４２及び４３を通って流れる電流の位相
を通常０．０１〜１Ｈｚ、特に０．５Ｈｚの回転周波数
で変化させることによって、電場の中心軸線を中心とし
て回転している。磁場の磁束Ｂの強さは通常０〜１５０
ガウスまで変化し、電磁コイル４２及び４３に供給され
る電流の量によって決定される。図３は絶縁層１８を
（絶縁層１８ａを除く）除去するための一つの好適なプ
ラズマ処理装置を示しているが、電子サイクロトロン共
鳴（ＥＣＲ）、ヘリコン波共鳴又は誘導結合プラズマ
（ＩＣＰ）、トライオード型エッチャー等の、他の反応
性イオンエッチャーを用いることもできることは理解さ
れるべきである。
【００４６】プラズマ３３は、図５及び図６に最良に示
すように、レジスト２０の下の絶縁層１８ａを除いて、
絶縁層１８を貫通（すなわち清浄化及びエッチング除
去）するために、いかなる好適なエッチャントガスを用
いることもできる。例えば、絶縁層１８が二酸化珪素を
含むときは、好適なエッチャントガスはフッ素含有ガス
（例えばＣＨＦ3、ＳＦ6、Ｃ2Ｆ6、ＮＦ3等）、臭素含
有ガス（例えばＨＢｒ等）、塩素含有ガス（例えばＣＨ
Ｃｌ3等）、希ガス（例えばアルゴン等）及びこれらの
混合物からなる群から選択されるであろう。エッチャン
トは、好ましくは酸素等の酸化体を含まない。なぜなら
このステップの目的は絶縁層１８（レジスト２０によっ
て保護されている絶縁層１８ａを除く）を除去すること
であって、レジスト２０を除去することではないからで
ある。より好ましくは、エッチャントガスは約２０〜４
０体積％のＣＨＦ3及び約６０〜８０体積％のアルゴン
を含む。絶縁層１８（絶縁層１８ａを除く）を除去する
際の好適なプラズマ処理装置（図３のプラズマ処理装置
等の）用の好ましいリアクタ条件を以下に示す。
すように、レジスト２０の下の絶縁層１８ａを除いて、
絶縁層１８を貫通（すなわち清浄化及びエッチング除
去）するために、いかなる好適なエッチャントガスを用
いることもできる。例えば、絶縁層１８が二酸化珪素を
含むときは、好適なエッチャントガスはフッ素含有ガス
（例えばＣＨＦ3、ＳＦ6、Ｃ2Ｆ6、ＮＦ3等）、臭素含
有ガス（例えばＨＢｒ等）、塩素含有ガス（例えばＣＨ
Ｃｌ3等）、希ガス（例えばアルゴン等）及びこれらの
混合物からなる群から選択されるであろう。エッチャン
トは、好ましくは酸素等の酸化体を含まない。なぜなら
このステップの目的は絶縁層１８（レジスト２０によっ
て保護されている絶縁層１８ａを除く）を除去すること
であって、レジスト２０を除去することではないからで
ある。より好ましくは、エッチャントガスは約２０〜４
０体積％のＣＨＦ3及び約６０〜８０体積％のアルゴン
を含む。絶縁層１８（絶縁層１８ａを除く）を除去する
際の好適なプラズマ処理装置（図３のプラズマ処理装置
等の）用の好ましいリアクタ条件を以下に示す。
【００４７】 圧力 １０〜１５０ｍＴｏｒｒ ＲＦ出力 ５００〜１５００ワット 回転磁場 ２５〜７０ガウス ウエハ温度 ２５〜１００℃ 絶縁層１８エッチング速度 ２０００〜１００００オンク゛
ストローム／分 絶縁層１８／レジスト２０の選択比は３：１より良好で
あり、絶縁層１８及びレジスト２０として採用された材
料に依存している。
ストローム／分 絶縁層１８／レジスト２０の選択比は３：１より良好で
あり、絶縁層１８及びレジスト２０として採用された材
料に依存している。
【００４８】より一般的には、好適なプラズマプロセス
装置（図３のプラズマ処理装置等の）内で絶縁層１８を
除去するためのプロセスパラメータは、以下の表３に記
載された範囲に入っており、ガスＣＨＦ3及びＡｒもま
た以下の表３に記載された流速に基づく。
装置（図３のプラズマ処理装置等の）内で絶縁層１８を
除去するためのプロセスパラメータは、以下の表３に記
載された範囲に入っており、ガスＣＨＦ3及びＡｒもま
た以下の表３に記載された流速に基づく。
【００４９】
【表３】
【００５０】保護層２２が、プラチナ電極層１６の上で
あって絶縁層１８とプラチナ電極層１６との間に配置さ
れた、図２に示す本発明の実施形態のためには、保護層
２２はプラチナ電極層１６を露出するように絶縁層１８
の除去の後に除去されなければならない。保護層２２
は、いかなる好適な方法によっても、及び／又は、絶縁
層１８ａの直下の保護層２２ａを除いて保護層２２を
（図６及び８参照）貫通させエッチング除去するために
好適なエッチャントガスを用いるプラズマ３３を含むい
かなる好適なプラズマ処理装置（図３のプラズマ処理装
置等の）を用いても、除去され得る。例えば、ＴｉＮが
保護層２２として使用されたときには、好適なエッチャ
ントガスはＣｌ2、ＢＣｌ3、Ａｒ及びこれらの混合物か
らなる群から選択されるだろう。より好ましくは保護層
２２ａを除いて保護層２２を貫通させ且つエッチング除
去するためのエッチャントガスは、約２０〜６０体積％
のＣｌ2、約２０〜６０体積％のＢＣｌ3、及び約１０〜
３０体積％のＡｒを含む。保護層２２（保護層２２ａを
除く）を除去するための好適なプラズマ処理装置（図３
のプラズマ処理装置等の）用の好適な反応条件は、前述
した絶縁層１８（絶縁層１８ａを除く）を除去するため
のリアクタ条件と同様である。保護層２２ａを除去する
ために、ＥＣＲ、ＩＣＰ、ヘリコン波共鳴等等の、他の
反応性イオンエッチャーが採用され得ることが理解され
るべきである。以下に更に説明されるように、保護層２
２ａは本発明のオーバーエッチングプロセス中にプラチ
ナ電極層（以下"１６ａ"として示す）の角（以下"１６
ｃ"として示す）を保護するためのものである。保護層
２２ａは、オーバーエッチングプロセス中にエッチング
されたプラチナ電極層の角を保護するだけでなく、存在
するプラチナプロファイルの維持に役立ち、例えば、７
５度のプラチナプロファイルを７７度のプラチナプロフ
ァイルに改善するように、プラチナプロファイルを改善
すると信じられている。
あって絶縁層１８とプラチナ電極層１６との間に配置さ
れた、図２に示す本発明の実施形態のためには、保護層
２２はプラチナ電極層１６を露出するように絶縁層１８
の除去の後に除去されなければならない。保護層２２
は、いかなる好適な方法によっても、及び／又は、絶縁
層１８ａの直下の保護層２２ａを除いて保護層２２を
（図６及び８参照）貫通させエッチング除去するために
好適なエッチャントガスを用いるプラズマ３３を含むい
かなる好適なプラズマ処理装置（図３のプラズマ処理装
置等の）を用いても、除去され得る。例えば、ＴｉＮが
保護層２２として使用されたときには、好適なエッチャ
ントガスはＣｌ2、ＢＣｌ3、Ａｒ及びこれらの混合物か
らなる群から選択されるだろう。より好ましくは保護層
２２ａを除いて保護層２２を貫通させ且つエッチング除
去するためのエッチャントガスは、約２０〜６０体積％
のＣｌ2、約２０〜６０体積％のＢＣｌ3、及び約１０〜
３０体積％のＡｒを含む。保護層２２（保護層２２ａを
除く）を除去するための好適なプラズマ処理装置（図３
のプラズマ処理装置等の）用の好適な反応条件は、前述
した絶縁層１８（絶縁層１８ａを除く）を除去するため
のリアクタ条件と同様である。保護層２２ａを除去する
ために、ＥＣＲ、ＩＣＰ、ヘリコン波共鳴等等の、他の
反応性イオンエッチャーが採用され得ることが理解され
るべきである。以下に更に説明されるように、保護層２
２ａは本発明のオーバーエッチングプロセス中にプラチ
ナ電極層（以下"１６ａ"として示す）の角（以下"１６
ｃ"として示す）を保護するためのものである。保護層
２２ａは、オーバーエッチングプロセス中にエッチング
されたプラチナ電極層の角を保護するだけでなく、存在
するプラチナプロファイルの維持に役立ち、例えば、７
５度のプラチナプロファイルを７７度のプラチナプロフ
ァイルに改善するように、プラチナプロファイルを改善
すると信じられている。
【００５１】絶縁層１８がプラチナ電極層１６の表面か
らエッチング除去されて、後者を露出させ、絶縁層１８
の残りはレジスト２０の直下に位置する絶縁層１８ａの
みになった後に、レジスト２０は除去される。レジスト
２０は、プラチナ電極層１６のエッチングの前、プラチ
ナ電極層１６のエッチングの後、及び本発明のオーバー
エッチングの前、オーバーエッチングステップ中、又は
オーバーエッチングの後といったいかなる好適な時にも
除去され得る。図２、図６及び図８に示した本発明の実
施形態に関しても同じことが同様にあてはまり、保護層
２２がプラチナ電極層１８の表面からエッチング除去さ
れ、後者が露出され、絶縁層２２の残りは絶縁層１８ａ
の直下に位置した絶縁層２２ａのみになった後、レジス
ト２０は除去される。しかしながら、本発明のこの実施
形態に関しては、レジスト２０は保護層２２のエッチン
グ除去の前に除去されるであろう。代りに、レジスト２
０が保護層２２の除去の後に（又は同時に最中に）除去
されてもよい。通常、少なくともレジスト２０の部分
は、保護層２２ａと重ね合さっていないプラチナ電極層
１６を露出させるために、保護層２２がエッチング除去
されている間に（特に酸素等の酸化体が、保護層２２を
貫通し且つエッチング除去するためにエッチャントガス
内で用いられたとき）、除去されるだろう。
らエッチング除去されて、後者を露出させ、絶縁層１８
の残りはレジスト２０の直下に位置する絶縁層１８ａの
みになった後に、レジスト２０は除去される。レジスト
２０は、プラチナ電極層１６のエッチングの前、プラチ
ナ電極層１６のエッチングの後、及び本発明のオーバー
エッチングの前、オーバーエッチングステップ中、又は
オーバーエッチングの後といったいかなる好適な時にも
除去され得る。図２、図６及び図８に示した本発明の実
施形態に関しても同じことが同様にあてはまり、保護層
２２がプラチナ電極層１８の表面からエッチング除去さ
れ、後者が露出され、絶縁層２２の残りは絶縁層１８ａ
の直下に位置した絶縁層２２ａのみになった後、レジス
ト２０は除去される。しかしながら、本発明のこの実施
形態に関しては、レジスト２０は保護層２２のエッチン
グ除去の前に除去されるであろう。代りに、レジスト２
０が保護層２２の除去の後に（又は同時に最中に）除去
されてもよい。通常、少なくともレジスト２０の部分
は、保護層２２ａと重ね合さっていないプラチナ電極層
１６を露出させるために、保護層２２がエッチング除去
されている間に（特に酸素等の酸化体が、保護層２２を
貫通し且つエッチング除去するためにエッチャントガス
内で用いられたとき）、除去されるだろう。
【００５２】レジスト２０は、当業者に良く知られた、
酸素プラズマアッシングの使用等の、いかなる好適な方
法で除去されてもよい。レジスト２０は、図３に示した
プラズマ処理装置等のいかなる好適なプラズマ処理装置
によっても、酸素を含むエッチャントガスを含むプラズ
マを用いて、絶縁層１８ａから剥され得る。レジスト２
０は、3050 Bowers Avenue、 Santa Clara、 CA 95054-
3299 のアプライドマテリアルズ インコーポレテッド
によって販売された、metal etch MxP Centura という
商標名、プラズマ処理装置のアドバンスドストリップパ
シベーション（ＡＳＰ）チャンバ内で、絶縁層１８ａか
ら除去された。レジスト２０を絶縁層１８ａから剥すた
めに、ＡＳＰチャンバは、マイクロ波ダウンストリーム
Ｏ2／Ｎ2プラズマを以下のレシピで用いられるであろ
う。
酸素プラズマアッシングの使用等の、いかなる好適な方
法で除去されてもよい。レジスト２０は、図３に示した
プラズマ処理装置等のいかなる好適なプラズマ処理装置
によっても、酸素を含むエッチャントガスを含むプラズ
マを用いて、絶縁層１８ａから剥され得る。レジスト２
０は、3050 Bowers Avenue、 Santa Clara、 CA 95054-
3299 のアプライドマテリアルズ インコーポレテッド
によって販売された、metal etch MxP Centura という
商標名、プラズマ処理装置のアドバンスドストリップパ
シベーション（ＡＳＰ）チャンバ内で、絶縁層１８ａか
ら除去された。レジスト２０を絶縁層１８ａから剥すた
めに、ＡＳＰチャンバは、マイクロ波ダウンストリーム
Ｏ2／Ｎ2プラズマを以下のレシピで用いられるであろ
う。
【００５３】１２０秒，２５０℃，１４００Ｗ，３００
０ｃｃＯ2，３００ｃｃＮ2，２Ｔｏｒｒ 図７及び図８に示すように、プラチナ電極層１６は、露
出された後に、プラチナプロファイルを作るようにエッ
チングされる。プラチナ電極層１６は、いかなる好適な
プラズマ処理装置（図３のプラズマエッチング装置等
の）内でも、或いは、AME8100 Etch(TM) 、 Precision
Etch 5000(TM)、 又は Precision Etch 8300(TM)という
商標名（すべて3050 Bowers Avenue、 Santa Clara、 C
A 95054-3299のアプライド マテリアルズ インコーポ
レテッドの商標である）で販売されている反応性イオン
エッチング（ＲＩＥ）プラズマ処理装置内でエッチング
されることができる。プラチナ電極層１６をエッチング
するための他の好適なプラズマ処理装置としては、Meta
l Etch DPS Centura(TM) （これもアプライド マテリ
アルズ インコーポレテッドの商標である）という商標
名で販売されているプラズマ処理装置がある。ＥＣＲ、
ＩＣＰ、ヘリコン波共鳴など等の他の反応性イオンエッ
チャーを使用することができることもまた理解されるべ
きでる。
０ｃｃＯ2，３００ｃｃＮ2，２Ｔｏｒｒ 図７及び図８に示すように、プラチナ電極層１６は、露
出された後に、プラチナプロファイルを作るようにエッ
チングされる。プラチナ電極層１６は、いかなる好適な
プラズマ処理装置（図３のプラズマエッチング装置等
の）内でも、或いは、AME8100 Etch(TM) 、 Precision
Etch 5000(TM)、 又は Precision Etch 8300(TM)という
商標名（すべて3050 Bowers Avenue、 Santa Clara、 C
A 95054-3299のアプライド マテリアルズ インコーポ
レテッドの商標である）で販売されている反応性イオン
エッチング（ＲＩＥ）プラズマ処理装置内でエッチング
されることができる。プラチナ電極層１６をエッチング
するための他の好適なプラズマ処理装置としては、Meta
l Etch DPS Centura(TM) （これもアプライド マテリ
アルズ インコーポレテッドの商標である）という商標
名で販売されているプラズマ処理装置がある。ＥＣＲ、
ＩＣＰ、ヘリコン波共鳴など等の他の反応性イオンエッ
チャーを使用することができることもまた理解されるべ
きでる。
【００５４】プラズマ電極層１６をエッチングするため
の好適なプラズマ処理装置では、エッチャントガスのプ
ラズマが使用され、これによって良好なプラチナプロフ
ァイル（例えば７０度より大きなプラチナプロファイ
ル）が作られる。好ましくは、エッチャントガスはアル
ゴン、酸素、塩素及びこれらの混合物からなる群から選
択される。より好ましくはエッチャントガスは酸素及び
アルゴンを含む。より好ましくはエッチャントガスは本
質的にアルゴンからなり、すなわち、エッチャントガス
はほぼ１００体積％（すなわち９９．９％より大きい）
のアルゴンである。アルゴンプラズマは高いエネルギー
イオン密度を有することで知られており、物理的スパッ
タリングで頻繁に使用されている。イオンによるスパッ
タリング効果はプラズマとサンプルとの間に存在する加
速ポテンシャルの関数である。
の好適なプラズマ処理装置では、エッチャントガスのプ
ラズマが使用され、これによって良好なプラチナプロフ
ァイル（例えば７０度より大きなプラチナプロファイ
ル）が作られる。好ましくは、エッチャントガスはアル
ゴン、酸素、塩素及びこれらの混合物からなる群から選
択される。より好ましくはエッチャントガスは酸素及び
アルゴンを含む。より好ましくはエッチャントガスは本
質的にアルゴンからなり、すなわち、エッチャントガス
はほぼ１００体積％（すなわち９９．９％より大きい）
のアルゴンである。アルゴンプラズマは高いエネルギー
イオン密度を有することで知られており、物理的スパッ
タリングで頻繁に使用されている。イオンによるスパッ
タリング効果はプラズマとサンプルとの間に存在する加
速ポテンシャルの関数である。
【００５５】プラチナ電極層１６をエッチングする際の
好適なプラズマ処理装置（図３のプラズマ処理装置等
の）の好ましいリアクタ条件は以下の通りである。
好適なプラズマ処理装置（図３のプラズマ処理装置等
の）の好ましいリアクタ条件は以下の通りである。
【００５６】 圧力 １０〜５０ｍＴｏｒｒ ＲＦ出力 ６００〜１０００ワット 回転磁場 ２０〜１００ガウス ウエハの温度 ８０〜１４０℃ プラチナ層16のエッチンク゛速度 ３００〜１５００オンク゛ストロー
ム／分 プラチナ電極層１６／絶縁層１８の選択比は２：１より
良好であり、絶縁層１８として採用された材料に依存す
る。
ム／分 プラチナ電極層１６／絶縁層１８の選択比は２：１より
良好であり、絶縁層１８として採用された材料に依存す
る。
【００５７】より一般的には、図３のプラズマプロセス
装置等の好適なプラズマ処理装置内でプラチナ電極１６
をエッチングするためのプロセスパラメータは、以下の
表４に記載された範囲に入り、ほぼ１００体積％のＡｒ
ガスもまた以下の表４に記載された流速に基づく。
装置等の好適なプラズマ処理装置内でプラチナ電極１６
をエッチングするためのプロセスパラメータは、以下の
表４に記載された範囲に入り、ほぼ１００体積％のＡｒ
ガスもまた以下の表４に記載された流速に基づく。
【００５８】
【表４】
【００５９】既に指摘したように、プラチナ電極層１６
のエッチング用の好ましいエッチャントガスは、ほぼ１
００体積％のアルゴンである。エッチャントガスがほぼ
１００体積％のアルゴンのときには、プラチナ電極層１
６をエッチングするためのプラズマ処理装置は、プラチ
ナ電極層１６を高いプラチナエッチング速度（すなわち
１０００オングストローム／分より大きなエッチング速
度）でエッチングし、角１６ｃ、再堆積側壁１６ｓ及び
良好なプラチナプロファイル（すなわちプラチナプロフ
ァイルここで水平面に対する側壁１６ｓ（図９及び１０
に最良に示される）の角度αが約７０度よりも大きい）
を有するエッチングされたプラチナ電極層１６ａ（図９
及び１０に最良に示される。）を形成する。エッチャン
トガスとしてほぼ１００％のアルゴンを用いることの欠
点は、プラチナ電極層１６のエッチング中に再堆積隠蔽
部１６ｖが形成されることである。隠蔽部１６ｖは再堆
積側壁１６ｓのほぼ延長にあり、図９〜図１２に最良に
示されているようにエッチングされたプラチナ電極層１
６ａの上に突出している。酸素及び／又は塩素をアルゴ
ンエッチャントガスに加えることは、再堆積隠蔽部１６
ｖと再堆積側壁１６ｓの形成を最小にするが、しかしプ
ロファイル角度αを減少させる。
のエッチング用の好ましいエッチャントガスは、ほぼ１
００体積％のアルゴンである。エッチャントガスがほぼ
１００体積％のアルゴンのときには、プラチナ電極層１
６をエッチングするためのプラズマ処理装置は、プラチ
ナ電極層１６を高いプラチナエッチング速度（すなわち
１０００オングストローム／分より大きなエッチング速
度）でエッチングし、角１６ｃ、再堆積側壁１６ｓ及び
良好なプラチナプロファイル（すなわちプラチナプロフ
ァイルここで水平面に対する側壁１６ｓ（図９及び１０
に最良に示される）の角度αが約７０度よりも大きい）
を有するエッチングされたプラチナ電極層１６ａ（図９
及び１０に最良に示される。）を形成する。エッチャン
トガスとしてほぼ１００％のアルゴンを用いることの欠
点は、プラチナ電極層１６のエッチング中に再堆積隠蔽
部１６ｖが形成されることである。隠蔽部１６ｖは再堆
積側壁１６ｓのほぼ延長にあり、図９〜図１２に最良に
示されているようにエッチングされたプラチナ電極層１
６ａの上に突出している。酸素及び／又は塩素をアルゴ
ンエッチャントガスに加えることは、再堆積隠蔽部１６
ｖと再堆積側壁１６ｓの形成を最小にするが、しかしプ
ロファイル角度αを減少させる。
【００６０】隠蔽部１６ｖは、エッチングされたプラチ
ナ電極層１６ａを好ましくは酸素、塩素及びこれらの混
合物からなる群から選択されたエッチングガスの高密度
プラズマを含む高密度プラズマチャンバ内でオーバーエ
ッチングすることによって、エッチングされたプラチナ
電極層１６ａから除去される。高密度プラズマ用のエッ
チャントガスとして、酸素と塩素との混合が使用される
場合は、エッチャントガスは約５０〜１００体積％の酸
素と０〜５０体積％の塩素とを含み、より好ましくは約
７５〜８５体積％の酸素と約１５〜２５体積％の塩素
で、最も好ましくは約８０体積％の酸素と約２０体積％
の塩素である。本発明の高密度プラズマは、約１０9／c
m3より大きく、好ましくは約１０11／cm3より大きいイ
オン密度を有するエッチャントガスのプラズマとして定
義されるであろう。
ナ電極層１６ａを好ましくは酸素、塩素及びこれらの混
合物からなる群から選択されたエッチングガスの高密度
プラズマを含む高密度プラズマチャンバ内でオーバーエ
ッチングすることによって、エッチングされたプラチナ
電極層１６ａから除去される。高密度プラズマ用のエッ
チャントガスとして、酸素と塩素との混合が使用される
場合は、エッチャントガスは約５０〜１００体積％の酸
素と０〜５０体積％の塩素とを含み、より好ましくは約
７５〜８５体積％の酸素と約１５〜２５体積％の塩素
で、最も好ましくは約８０体積％の酸素と約２０体積％
の塩素である。本発明の高密度プラズマは、約１０9／c
m3より大きく、好ましくは約１０11／cm3より大きいイ
オン密度を有するエッチャントガスのプラズマとして定
義されるであろう。
【００６１】高密度プラズマソースは、電子サイクロト
ロン共鳴（ＥＣＲ）、ヘリコン波共鳴又は誘導結合プラ
ズマ（ＩＣＰ）型のソース等の、いかなる好適な高密度
ソースであってもよい。３つすべてが今日の製造装置に
使用されている。主な違いは、ＥＣＲ及びヘリコン波ソ
ースは外部の磁場を用いてプラズマを形成して備える
が、ＩＣＰソースはそうでないことである。
ロン共鳴（ＥＣＲ）、ヘリコン波共鳴又は誘導結合プラ
ズマ（ＩＣＰ）型のソース等の、いかなる好適な高密度
ソースであってもよい。３つすべてが今日の製造装置に
使用されている。主な違いは、ＥＣＲ及びヘリコン波ソ
ースは外部の磁場を用いてプラズマを形成して備える
が、ＩＣＰソースはそうでないことである。
【００６２】本発明のための高密度プラズマは、アプラ
イド マテリアルズ インコーポレテッドの DPS(TM)
という商品名で販売されているような、非結合（decoup
led）プラズマソースエッチングチャンバ内でプラズマ
を誘導結合することによって作られ又は提供されること
が好ましく、このチャンバは、イオン加速エネルギーと
ウエハ１０へのイオン流れを結合せず又は分離してい
る。エッチングチャンバの設計によって、拡大されたプ
ロセスウィンドウのイオン密度は完全に独立に制御され
る。これは誘導ソースを介してプラズマを提供すること
によって達成される。エッチングチャンバ内のカソード
は、イオン加速エネルギーを決定するために依然として
ｒｆ電場でバイアスされているが、第２のｒｆソース
（すなわち誘導ソース）はイオン流れを決定する。この
第２のｒｆソースは容量的（すなわちそれはカソード等
の電場を使用しない）ではない。なぜなら大きなシース
電圧が発生されて、カソードバイアスと効果的なイオン
エネルギーとイオン流れの結合を妨害しているからであ
る。
イド マテリアルズ インコーポレテッドの DPS(TM)
という商品名で販売されているような、非結合（decoup
led）プラズマソースエッチングチャンバ内でプラズマ
を誘導結合することによって作られ又は提供されること
が好ましく、このチャンバは、イオン加速エネルギーと
ウエハ１０へのイオン流れを結合せず又は分離してい
る。エッチングチャンバの設計によって、拡大されたプ
ロセスウィンドウのイオン密度は完全に独立に制御され
る。これは誘導ソースを介してプラズマを提供すること
によって達成される。エッチングチャンバ内のカソード
は、イオン加速エネルギーを決定するために依然として
ｒｆ電場でバイアスされているが、第２のｒｆソース
（すなわち誘導ソース）はイオン流れを決定する。この
第２のｒｆソースは容量的（すなわちそれはカソード等
の電場を使用しない）ではない。なぜなら大きなシース
電圧が発生されて、カソードバイアスと効果的なイオン
エネルギーとイオン流れの結合を妨害しているからであ
る。
【００６３】誘導プラズマソースは電極よりもむしろ誘
電ウィンドウを通してｒｆパワーに結合される。パワー
はｒｆ磁場（電場でなく）を介してコイル内のｒｆ電流
から結合される。これらのｒｆ磁場はプラズマ内に貫通
し、ｒｆ電場を誘発し（従って"誘導結合"の語）、これ
がイオン化してプラズマを支える。誘発された電場は容
量電極等の大きなシース電圧を作らず、それゆえ、誘導
ソースはイオン流れに対して支配的に影響を与える。カ
ソードバイアスパワーはイオン流れを決定するのに小さ
な役割をはたす。なぜならほとんどのｒｆパワー（通常
ソースパワーよりも低い強度のオーダー）がイオンを加
速するのに使用されるからである。誘導プラズマソース
と容量ウエハバイアスの組合わせによって、商標名DPS
のエッチングチャンバのように、エッチングチャンバ内
のウエハ１０に到達するイオン流れとイオンエネルギー
との独立の制御ができるようになる。
電ウィンドウを通してｒｆパワーに結合される。パワー
はｒｆ磁場（電場でなく）を介してコイル内のｒｆ電流
から結合される。これらのｒｆ磁場はプラズマ内に貫通
し、ｒｆ電場を誘発し（従って"誘導結合"の語）、これ
がイオン化してプラズマを支える。誘発された電場は容
量電極等の大きなシース電圧を作らず、それゆえ、誘導
ソースはイオン流れに対して支配的に影響を与える。カ
ソードバイアスパワーはイオン流れを決定するのに小さ
な役割をはたす。なぜならほとんどのｒｆパワー（通常
ソースパワーよりも低い強度のオーダー）がイオンを加
速するのに使用されるからである。誘導プラズマソース
と容量ウエハバイアスの組合わせによって、商標名DPS
のエッチングチャンバのように、エッチングチャンバ内
のウエハ１０に到達するイオン流れとイオンエネルギー
との独立の制御ができるようになる。
【００６４】本発明の高密度プラズマを作って隠蔽部１
６ｖをエッチングされたプラチナ電極層１６ａから除去
するための 商標名DPSのエッチングチャンバは、１９９
５年２月１５日に出願され、「ハイブリッドコンダクタ
及びマルチ半径シーリングを有するＲＦプラズマリアク
タ（RF PLASMA REACTOR WITH HYBRID CONDUCTOR ANDMUL
TI-RADIUS DOME CEILING）」という名称で、本発明の出
願人に譲渡され、同時継属中である米国特許出願第08/3
89,889号明細書に開示されている、誘導結合プラズマリ
アクタの商標名DPSのエッチングチャンバであばいかな
るものであってもよい。また、その前述の明細書の内容
は、以下に逐語的に繰返される如くに完全に援用されて
いる。図１７及び図１８は、同時係属中の出願第08/38
9,889号明細書からの誘導結合プラズマリアクタの２つ
の実施形態を示したものである。全体が符号３０で示さ
れている誘導結合ＲＦプラズマリアクタは、全体が符号
９２で示される反応チャンバを有しており、ここで中性
（ｎ）粒子、正（＋）粒子、及び負（−）粒子の高密度
プラズマ９４が見いだされる。反応チャンバ９２は接地
された導電性シリンダ型側壁６０と誘電性シーリング６
２とを有する。誘導結合ＲＦプラズマリアクタ９０は、
チャンバ９２の中心の（半導体）ウエハ１０を支持する
ためのウエハペデスタル６４と、ウエハ１０又はウエハ
ペデスタル６４の頂部表面の近傍からはじまってチャン
バ９２の頂部へと上方に延びた、チャンバ９２の上部を
囲む円筒状誘導コイル６８と、エッチングガスをチャン
バ９２内に供給するためのエッチングガスソース７２及
びガスインレット７４と、チャンバ９２内の圧力を制御
するポンプ７６とを更に含む。コイルインダクタ６８に
は、プラズマソースパワー源又はＲＦジェネレータ７８
によって従来型のアクティブＲＦ整合ネットワーク８０
を通してエネルギが与えられ、コイルインダクタ６８の
頂部の巻きは「ホット」でボトムの巻きは接地されてい
る。ウエハペデスタル６４は、バイアスＲＦパワー源又
はジェネレータ８４に接続された内側の導電部分８２と
外側の接地された導電体８６（内側の導電部分８２から
絶縁されている）とを含む。従って、ＲＦジェネレータ
７８によってコイルインダクタ６８に加えられるプラズ
マソースパワーと、ジェネレータ８４によってウエハペ
デスタル６４に加えられるＤＣバイアスパワーとは、分
離制御されたＲＦ源である。バイアスとソースパワー源
を分離することは、周知技術に従って、イオン密度とイ
オンエネルギーの独立制御を容易にする。誘導結合プラ
ズマとして高密度プラズマ９４を作るために、コイルイ
ンダクタ６８はチャンバ９２に隣接して、ＲＦパワー源
又はＲＦジェネレータに接続されている。コイルインダ
クタ６８は高密度プラズマ９４の高いイオン密度を点火
し維持するＲＦパワーを提供する。コイルインダクタ６
８の幾何学形状によって、反応チャンバ９２内の高密度
プラズマ９４のプラズマイオン密度の空間的な分布が大
まかに決定される。
６ｖをエッチングされたプラチナ電極層１６ａから除去
するための 商標名DPSのエッチングチャンバは、１９９
５年２月１５日に出願され、「ハイブリッドコンダクタ
及びマルチ半径シーリングを有するＲＦプラズマリアク
タ（RF PLASMA REACTOR WITH HYBRID CONDUCTOR ANDMUL
TI-RADIUS DOME CEILING）」という名称で、本発明の出
願人に譲渡され、同時継属中である米国特許出願第08/3
89,889号明細書に開示されている、誘導結合プラズマリ
アクタの商標名DPSのエッチングチャンバであばいかな
るものであってもよい。また、その前述の明細書の内容
は、以下に逐語的に繰返される如くに完全に援用されて
いる。図１７及び図１８は、同時係属中の出願第08/38
9,889号明細書からの誘導結合プラズマリアクタの２つ
の実施形態を示したものである。全体が符号３０で示さ
れている誘導結合ＲＦプラズマリアクタは、全体が符号
９２で示される反応チャンバを有しており、ここで中性
（ｎ）粒子、正（＋）粒子、及び負（−）粒子の高密度
プラズマ９４が見いだされる。反応チャンバ９２は接地
された導電性シリンダ型側壁６０と誘電性シーリング６
２とを有する。誘導結合ＲＦプラズマリアクタ９０は、
チャンバ９２の中心の（半導体）ウエハ１０を支持する
ためのウエハペデスタル６４と、ウエハ１０又はウエハ
ペデスタル６４の頂部表面の近傍からはじまってチャン
バ９２の頂部へと上方に延びた、チャンバ９２の上部を
囲む円筒状誘導コイル６８と、エッチングガスをチャン
バ９２内に供給するためのエッチングガスソース７２及
びガスインレット７４と、チャンバ９２内の圧力を制御
するポンプ７６とを更に含む。コイルインダクタ６８に
は、プラズマソースパワー源又はＲＦジェネレータ７８
によって従来型のアクティブＲＦ整合ネットワーク８０
を通してエネルギが与えられ、コイルインダクタ６８の
頂部の巻きは「ホット」でボトムの巻きは接地されてい
る。ウエハペデスタル６４は、バイアスＲＦパワー源又
はジェネレータ８４に接続された内側の導電部分８２と
外側の接地された導電体８６（内側の導電部分８２から
絶縁されている）とを含む。従って、ＲＦジェネレータ
７８によってコイルインダクタ６８に加えられるプラズ
マソースパワーと、ジェネレータ８４によってウエハペ
デスタル６４に加えられるＤＣバイアスパワーとは、分
離制御されたＲＦ源である。バイアスとソースパワー源
を分離することは、周知技術に従って、イオン密度とイ
オンエネルギーの独立制御を容易にする。誘導結合プラ
ズマとして高密度プラズマ９４を作るために、コイルイ
ンダクタ６８はチャンバ９２に隣接して、ＲＦパワー源
又はＲＦジェネレータに接続されている。コイルインダ
クタ６８は高密度プラズマ９４の高いイオン密度を点火
し維持するＲＦパワーを提供する。コイルインダクタ６
８の幾何学形状によって、反応チャンバ９２内の高密度
プラズマ９４のプラズマイオン密度の空間的な分布が大
まかに決定される。
【００６５】ウエハ１０を横切る高密度プラズマ９４の
プラズマ密度の空間的な分布の均一性は、シーリング６
２を複数半径のドーム形に形成し、シーリング６２の複
数の半径の各々を個々に決定又は調整することによって
改善される。図１７の特定の実施形態の複数半径ドーム
形状は、シーリング６２の中心部分のまわりでは幾分シ
ーリング６２の曲がりが緩やかで、シーリング６２の周
縁部分では曲がりはきつくなっている。
プラズマ密度の空間的な分布の均一性は、シーリング６
２を複数半径のドーム形に形成し、シーリング６２の複
数の半径の各々を個々に決定又は調整することによって
改善される。図１７の特定の実施形態の複数半径ドーム
形状は、シーリング６２の中心部分のまわりでは幾分シ
ーリング６２の曲がりが緩やかで、シーリング６２の周
縁部分では曲がりはきつくなっている。
【００６６】図１８に示すように、コイルインダクタ６
８は当業者に周知のミラーコイル形態でＲＦパワー源７
８、８０に結合されているであろう。図１８のミラーコ
イル形態で、ＲＦ源７８、８０はコイルインダクタ６８
の中央の巻きに接続され、コイルインダクタ６８の頂部
と底部の端部は共に接地されている。ミラーコイル形態
は、コイルインダクタ６８の最大ポテンシャルを低減さ
せる利点を有している。
８は当業者に周知のミラーコイル形態でＲＦパワー源７
８、８０に結合されているであろう。図１８のミラーコ
イル形態で、ＲＦ源７８、８０はコイルインダクタ６８
の中央の巻きに接続され、コイルインダクタ６８の頂部
と底部の端部は共に接地されている。ミラーコイル形態
は、コイルインダクタ６８の最大ポテンシャルを低減さ
せる利点を有している。
【００６７】エッチングされたプラチナ電極層１６ａを
オーバーエッチングするために、図１７及び図１８に示
す高密度プラズマ９４等の高密度プラズマを用いると、
隠蔽部１６ｖは、エッチングされたプラチナ電極層１６
ａから側壁１６ｓの除去よりも優先的に除去されること
が発見された。隠蔽部１６ｖは、縦方向及び横方向の両
方にエッチングされるのに対し、側壁１６ｓは本質的に
横方向にだけエッチングされる。なぜなら隠蔽部１６ｖ
は側壁１６ｓを覆って上に重なり合っており、側壁１６
ｓを縦方向のエッチングから保護しているからである。
換言すると、隠蔽部１６ｖは高密度プラズマ（例えば高
密度プラズマ９４）内のイオンに、垂直方向と横方向に
晒されるのに対して、側壁１６ｓは概して横方向にのみ
イオンにさらされるからである。なぜなら隠蔽部１６ｖ
は側壁１６ｓによって垂直方向にエッチングされるのを
妨害されるからである。その結果、図９又は図１０のプ
ラチナエッチングされたウエハ構造が図１７又は図１８
の反応チャンバ９２等の高密度プラズマチャンバ内に配
置され、図１７及び図１８に示された高密度プラズマ９
４等の高密度プラズマでエッチング（すなわちオーバー
エッチング）されたとき、隠蔽部１６ｖ上の全体のエッ
チング速度（すなわち、縦及び横両方のエッチングの総
エッチング速度）は側壁１６ｓの本質的に横方向のエッ
チング速度よりも大きい。従って、隠蔽部１６ｖは良好
なプラチナプロファイルを保ちつつ（すなわち図９及び
図１０の角度αが７０度より大きく維持される）、完全
に除去されるであろう。なぜなら除去の際に側壁１６ｓ
は、隠蔽部１６ｖがエッチングされ又はオーバーエッチ
ングされるのと同程度にはエッチング又はオーバーエッ
チングされないからである。プラチナプロファイルに損
傷を与えることなく、可能な限り最も速いエッチング速
度で、隠蔽部１６ｖのエッチングング又は除去が行われ
ることが望ましい。特に側壁エッチングが保護層２２ａ
を用いた本発明の実施形態で行われる場合に、プラチナ
プロファイルを保ち及び／又は改善するように行われる
側壁１６ｓのエッチング及び／又は除去は、どのような
ものであっても望ましい。本発明の好ましい実施形態
で、隠蔽部１６ｖのエッチング速度は、約２００〜２０
００オングストローム／分、より好ましくは約２００〜
１０００オングストローム／分である。側壁１６ｓのエ
ッチング速度は、約０〜３００オングストローム／分、
好ましくは０〜１００オングストローム／分、より好ま
しくは０〜５０オングストローム／分であろう。図１７
及び図１８の誘導結合ＲＦプラズマリアクタ９０等の、
エッチングされたプラチナ電極層１６ａをオーバーエッ
チングして隠蔽部１６ｖを除去する際の、好適な誘導結
合ＲＦプラズマリアクタの好ましいリアクタ条件を以下
に示す。
オーバーエッチングするために、図１７及び図１８に示
す高密度プラズマ９４等の高密度プラズマを用いると、
隠蔽部１６ｖは、エッチングされたプラチナ電極層１６
ａから側壁１６ｓの除去よりも優先的に除去されること
が発見された。隠蔽部１６ｖは、縦方向及び横方向の両
方にエッチングされるのに対し、側壁１６ｓは本質的に
横方向にだけエッチングされる。なぜなら隠蔽部１６ｖ
は側壁１６ｓを覆って上に重なり合っており、側壁１６
ｓを縦方向のエッチングから保護しているからである。
換言すると、隠蔽部１６ｖは高密度プラズマ（例えば高
密度プラズマ９４）内のイオンに、垂直方向と横方向に
晒されるのに対して、側壁１６ｓは概して横方向にのみ
イオンにさらされるからである。なぜなら隠蔽部１６ｖ
は側壁１６ｓによって垂直方向にエッチングされるのを
妨害されるからである。その結果、図９又は図１０のプ
ラチナエッチングされたウエハ構造が図１７又は図１８
の反応チャンバ９２等の高密度プラズマチャンバ内に配
置され、図１７及び図１８に示された高密度プラズマ９
４等の高密度プラズマでエッチング（すなわちオーバー
エッチング）されたとき、隠蔽部１６ｖ上の全体のエッ
チング速度（すなわち、縦及び横両方のエッチングの総
エッチング速度）は側壁１６ｓの本質的に横方向のエッ
チング速度よりも大きい。従って、隠蔽部１６ｖは良好
なプラチナプロファイルを保ちつつ（すなわち図９及び
図１０の角度αが７０度より大きく維持される）、完全
に除去されるであろう。なぜなら除去の際に側壁１６ｓ
は、隠蔽部１６ｖがエッチングされ又はオーバーエッチ
ングされるのと同程度にはエッチング又はオーバーエッ
チングされないからである。プラチナプロファイルに損
傷を与えることなく、可能な限り最も速いエッチング速
度で、隠蔽部１６ｖのエッチングング又は除去が行われ
ることが望ましい。特に側壁エッチングが保護層２２ａ
を用いた本発明の実施形態で行われる場合に、プラチナ
プロファイルを保ち及び／又は改善するように行われる
側壁１６ｓのエッチング及び／又は除去は、どのような
ものであっても望ましい。本発明の好ましい実施形態
で、隠蔽部１６ｖのエッチング速度は、約２００〜２０
００オングストローム／分、より好ましくは約２００〜
１０００オングストローム／分である。側壁１６ｓのエ
ッチング速度は、約０〜３００オングストローム／分、
好ましくは０〜１００オングストローム／分、より好ま
しくは０〜５０オングストローム／分であろう。図１７
及び図１８の誘導結合ＲＦプラズマリアクタ９０等の、
エッチングされたプラチナ電極層１６ａをオーバーエッ
チングして隠蔽部１６ｖを除去する際の、好適な誘導結
合ＲＦプラズマリアクタの好ましいリアクタ条件を以下
に示す。
【００６８】 圧力 ７〜１０ｍＴｏｒｒ コイルインダクタへのＲＦパワー ７５０〜１０００ワット ウエハペデスタルへのＲＦパワー ３００〜４００ワット コイルインダクタのＲＦ周波数 ２〜１３．５ＭＨｚ ウエハペデスタルへのＲＦ周波数 ４００ｋ〜１３．５ＭＨｚ ウエハの温度 １００〜１３０℃ 隠蔽部のエッチング速度 ３００〜７００オンク゛ストローム／分 側壁のエッチング速度 ０〜５０オンク゛ストローム／分 エッチングされたプラチナ電極層１６ａ／絶縁層１８の
選択比は２：１より良好で、絶縁層１８として採用され
た材料に依存する。より一般的には、図１７及び図１８
の誘導結合プラズマリアクタ等の好適な誘導結合プラズ
マリアクタ内でエッチングされたプラチナ電極層１６ａ
から隠蔽部１６ｖを除去するためのプロセスパラメータ
は、以下の表５に記載したＣｌ2及びＯ2ガスの流速に基
づいており、記載された範囲内にある。
選択比は２：１より良好で、絶縁層１８として採用され
た材料に依存する。より一般的には、図１７及び図１８
の誘導結合プラズマリアクタ等の好適な誘導結合プラズ
マリアクタ内でエッチングされたプラチナ電極層１６ａ
から隠蔽部１６ｖを除去するためのプロセスパラメータ
は、以下の表５に記載したＣｌ2及びＯ2ガスの流速に基
づいており、記載された範囲内にある。
【００６９】
【表５】
【００７０】故に、前述のプロセス条件は、好ましくは
流速値が約５０〜２００ｓｃｃｍまでのエッチャントガ
スの流速に基づいている。前述したように、エッチャン
トガスは約１００体積％までの酸素からなり、好ましく
は約５０〜１００体積％の酸素で、より好ましくは０〜
５０体積％の塩素と約５０〜１００体積％の酸素であ
る。従って、前述のプロセス条件はそのようなエッチャ
ントガスの組成とそのような体積％に基づいているだろ
う。図２、図６、図８及び図１０に示した本発明の実施
形態で、保護層２２ａは、オーバーエッチングプロセス
中にエッチングされたプラチナ電極層１６ａの角１６ｃ
を保護する。通常、図１３及び図１４に最良に示されて
いるように、絶縁層１８ａのいくらかはオーバーエッチ
ングプロセス中にエッチングされ、エッチングされたプ
ラチナ電極層１６ａの頂部の又は保護層２２ａの頂部の
残余絶縁層１８ｒは、隠蔽部１６ｖの除去の後で残され
る。保護層２２ａはエッチングされたプラチナ電極層１
６ａの角１６ｃが、特にオーバーエッチングプロセスが
絶縁層１８ａのほぼ全体を除去するときに、オーバーエ
ッチング中の保護を確保する。エッチングされたプラチ
ナ電極層１６ａの角１６ｃを維持することによって、エ
ッチングされたプラチナ電極層１６ａを作るためのプラ
チナ電極層１６のエッチング中に形成された、プラチナ
プロファイルの品質が保護される。
流速値が約５０〜２００ｓｃｃｍまでのエッチャントガ
スの流速に基づいている。前述したように、エッチャン
トガスは約１００体積％までの酸素からなり、好ましく
は約５０〜１００体積％の酸素で、より好ましくは０〜
５０体積％の塩素と約５０〜１００体積％の酸素であ
る。従って、前述のプロセス条件はそのようなエッチャ
ントガスの組成とそのような体積％に基づいているだろ
う。図２、図６、図８及び図１０に示した本発明の実施
形態で、保護層２２ａは、オーバーエッチングプロセス
中にエッチングされたプラチナ電極層１６ａの角１６ｃ
を保護する。通常、図１３及び図１４に最良に示されて
いるように、絶縁層１８ａのいくらかはオーバーエッチ
ングプロセス中にエッチングされ、エッチングされたプ
ラチナ電極層１６ａの頂部の又は保護層２２ａの頂部の
残余絶縁層１８ｒは、隠蔽部１６ｖの除去の後で残され
る。保護層２２ａはエッチングされたプラチナ電極層１
６ａの角１６ｃが、特にオーバーエッチングプロセスが
絶縁層１８ａのほぼ全体を除去するときに、オーバーエ
ッチング中の保護を確保する。エッチングされたプラチ
ナ電極層１６ａの角１６ｃを維持することによって、エ
ッチングされたプラチナ電極層１６ａを作るためのプラ
チナ電極層１６のエッチング中に形成された、プラチナ
プロファイルの品質が保護される。
【００７１】隠蔽部１６ｖがエッチングされたプラチナ
電極層１６ａから除去された後、残余絶縁層１８ｒ（オ
ーバーエッチングのプロセス中に完全に除去されていな
い場合）は、図１３及び図１４に最良に示されているよ
うに、通常隠蔽部のないエッチングされたプラチナ電極
層１６ａの頂部に、又は隠蔽部のないエッチングされた
プラチナ電極層１６ａによって支持されている保護層２
２ａの頂部に残る。残余絶縁層１８ｒは、ＣＨＦ3／Ａ
ｒプラズマによるような、いかなる好適な手段及び／又
はいかなる好適な方法によっても除去され得る。図１４
に示す本発明の実施形態と同じく、保護層２２ａは残余
絶縁層１８ｒの保護層２２ａからの除去の後に除去され
る。保護層２２ａはいかなる好適な手段及び／又はいか
なる好適な方法でも除去され得る。例えば、保護層２２
ａがＴｉＮを含む場合、除去は商標名 Metal Etch DPS
Centuraのプラズマ処理装置の商標名 DPSのチャンバ内
のＡｒ／Ｃｌ2プラズマによって、以下の装置及び下の
表６に記載されたようなプロセス条件になる。
電極層１６ａから除去された後、残余絶縁層１８ｒ（オ
ーバーエッチングのプロセス中に完全に除去されていな
い場合）は、図１３及び図１４に最良に示されているよ
うに、通常隠蔽部のないエッチングされたプラチナ電極
層１６ａの頂部に、又は隠蔽部のないエッチングされた
プラチナ電極層１６ａによって支持されている保護層２
２ａの頂部に残る。残余絶縁層１８ｒは、ＣＨＦ3／Ａ
ｒプラズマによるような、いかなる好適な手段及び／又
はいかなる好適な方法によっても除去され得る。図１４
に示す本発明の実施形態と同じく、保護層２２ａは残余
絶縁層１８ｒの保護層２２ａからの除去の後に除去され
る。保護層２２ａはいかなる好適な手段及び／又はいか
なる好適な方法でも除去され得る。例えば、保護層２２
ａがＴｉＮを含む場合、除去は商標名 Metal Etch DPS
Centuraのプラズマ処理装置の商標名 DPSのチャンバ内
のＡｒ／Ｃｌ2プラズマによって、以下の装置及び下の
表６に記載されたようなプロセス条件になる。
【００７２】
【表６】
【００７３】図１４に示す本発明の実施形態の残余絶縁
層１８ｒと保護層２２ａの、或いは残余絶縁層１８ｒの
除去の後、図１５（Ａ）又は図１６（Ａ）に示す隠蔽部
のないエッチングされたプラチナ電極層構造が残る。図
１５（Ｂ）及び図１６（Ｂ）にそれぞれ最良に示すよう
に、残余絶縁層１８ｒ（図１５（Ｂ）参照）の除去中又
は後に同時に、又は残余絶縁層１８ｒと保護層２２ａ
（図１６（Ｂ）参照）の除去中又は後に同時に、バリア
層１４がエッチングされ得ることに留意すべきである。
層１８ｒと保護層２２ａの、或いは残余絶縁層１８ｒの
除去の後、図１５（Ａ）又は図１６（Ａ）に示す隠蔽部
のないエッチングされたプラチナ電極層構造が残る。図
１５（Ｂ）及び図１６（Ｂ）にそれぞれ最良に示すよう
に、残余絶縁層１８ｒ（図１５（Ｂ）参照）の除去中又
は後に同時に、又は残余絶縁層１８ｒと保護層２２ａ
（図１６（Ｂ）参照）の除去中又は後に同時に、バリア
層１４がエッチングされ得ることに留意すべきである。
【００７４】図１に示す本発明の実施形態のレジスト２
０、又は図２に示す実施形態のレジスト２０及び／又は
絶縁層１８ａは、プラチナ電極層１６のエッチング中或
いはプラチナ電極層１６のエッチングの後などの、いか
なる好適な時に除去されても良いことが理解されなくて
はならない。同様に、図１に示す本発明の実施形態の絶
縁層１８ａ及び／又はレジスト２０、又は図２に示す本
発明の実施形態の保護層２２ａ及び／又は絶縁層１８ａ
及び／又はレジスト２０も、オーバーエッチングプロセ
ス中或いはオーバーエッチングプロセスの後などの、い
かなる好適な時に除去されても良い。
０、又は図２に示す実施形態のレジスト２０及び／又は
絶縁層１８ａは、プラチナ電極層１６のエッチング中或
いはプラチナ電極層１６のエッチングの後などの、いか
なる好適な時に除去されても良いことが理解されなくて
はならない。同様に、図１に示す本発明の実施形態の絶
縁層１８ａ及び／又はレジスト２０、又は図２に示す本
発明の実施形態の保護層２２ａ及び／又は絶縁層１８ａ
及び／又はレジスト２０も、オーバーエッチングプロセ
ス中或いはオーバーエッチングプロセスの後などの、い
かなる好適な時に除去されても良い。
【００７５】本発明を、現在知られているベストモード
を明らかにするためであり、例としてのみのものであっ
ていかなる限定のためでもない以下に明示する実施例に
よって示す。密度、混合比、温度、圧力、速度、組成等
の、この実施例で提示された全てのパラメータは、本発
明の範囲を不正に制限するように解釈されるべきもので
はない。
を明らかにするためであり、例としてのみのものであっ
ていかなる限定のためでもない以下に明示する実施例に
よって示す。密度、混合比、温度、圧力、速度、組成等
の、この実施例で提示された全てのパラメータは、本発
明の範囲を不正に制限するように解釈されるべきもので
はない。
【００７６】
【実施例】試験用半導体ウエハが以下のフィルムを積層
によって形成された。
によって形成された。
【００７７】０．７μｍのＰＲ（フォトレジスト）／２
５００オングストロームの酸化物／３００オングストロ
ームのＴｉＮ／１５００オングストロームのＰｔ／１０
０オングストロームのＴｉ。
５００オングストロームの酸化物／３００オングストロ
ームのＴｉＮ／１５００オングストロームのＰｔ／１０
０オングストロームのＴｉ。
【００７８】処理された試験用半導体ウエハの特徴サイ
ズは、０．４μｍのブロックと０．２μｍの間隔であ
る。酸化物のハードマスク（すなわち絶縁層）は、（30
50 Bowers Avenue、 Santa Clara、 CA 95054-3299の、
アプライド マテリアルズ インコーポレテッドのOxid
e Etch MxP Centuraという商標名で販売されたプラズマ
処理装置の酸化物エッチングチャンバ内で、開口され
た。酸化物ハードマスクを開口させるためのエッチャン
トガスは、約７０体積％のアルゴンと約３０体積％のＣ
ＨＦ3から構成された。リアクタとプロセス条件は以下
の通りであった。
ズは、０．４μｍのブロックと０．２μｍの間隔であ
る。酸化物のハードマスク（すなわち絶縁層）は、（30
50 Bowers Avenue、 Santa Clara、 CA 95054-3299の、
アプライド マテリアルズ インコーポレテッドのOxid
e Etch MxP Centuraという商標名で販売されたプラズマ
処理装置の酸化物エッチングチャンバ内で、開口され
た。酸化物ハードマスクを開口させるためのエッチャン
トガスは、約７０体積％のアルゴンと約３０体積％のＣ
ＨＦ3から構成された。リアクタとプロセス条件は以下
の通りであった。
【００７９】 リアクタ条件 圧力 ６０ｍＴｏｒｒ ＲＦパワー ８５０ワット 回転磁場 ４０ガウス 試験用エハの温度 １００℃ 酸化物ハードマスクの エッチング速度 ３０００オングストローム／分 Ａｒ及びＣＨＦ３の流速に基づくプロセス条件 ＣＨＦ3 ５０ｓｃｃｍ Ａｒ １００ｓｃｃｍ 圧力、ｍＴｏｒｒ ６０ｍＴｏｒｒ ＲＦパワー密度 ８５０ワット 試験用エハの温度（℃） １００℃ 酸化物マスクの エッチング速度 ３０００オングストローム／分 磁場（ガウス） ４０ガウス フォトレジストは、商標名Metal Etch MxP Centuraのプ
ラズマ処理装置のＡＳＰチャンバ内で、Ｏ2／Ｎ2プラズ
マのマイクロ波ダウンストリームを使用して、以下の処
理によって、酸化物ハードマスクから剥された。
ラズマ処理装置のＡＳＰチャンバ内で、Ｏ2／Ｎ2プラズ
マのマイクロ波ダウンストリームを使用して、以下の処
理によって、酸化物ハードマスクから剥された。
【００８０】１２０秒、２５０℃、１４００Ｗ、３００
０ｓｃｃｍＯ2、３００ｓｃｃｍＮ2、２Ｔｏｒｒ。
０ｓｃｃｍＯ2、３００ｓｃｃｍＮ2、２Ｔｏｒｒ。
【００８１】このＴｉＮ保護層はエッチャントガスとし
てＡｒ及びＣｌ2を用いて、商標名Metal Etch DPS Cent
uraのプラズマ処理装置の商標名DPSのチャンバ内で、以
下のリアクタ及びプロセス条件の下でエッチングされ
た。
てＡｒ及びＣｌ2を用いて、商標名Metal Etch DPS Cent
uraのプラズマ処理装置の商標名DPSのチャンバ内で、以
下のリアクタ及びプロセス条件の下でエッチングされ
た。
【００８２】 リアクタ条件 圧力 ７ｍＴｏｒｒ コイルインダクタへのRFパワー ９００ワット ウエハペデスタルへのRFパワー １００ワット 試験用エハの温度 １１０℃ ＴｉＮのエッチング速度 ２０００オングストローム／分 Ａｒ及びＣｌ2の流速に基づくプロセス条件 Ａｒ ２５ｓｃｃｍ Ｃｌ2 ５０ｓｃｃｍ 圧力、ｍＴｏｒｒ ７ｍＴｏｒｒ コイルインダクタへのRFパワー ９００ワット ウエハペデスタルへのRFパワー １００ワット ＲＦパワー密度 ８５０ワット 試験用エハの温度 １１０℃ ＴｉＮのエッチング速度 ２０００オングストローム／分 試験用半導体ウエハのプラチナ層はその後、エッチャン
トガスとしてＡｒを用いて、商標名Metal Etch DPS Cen
turaのプラズマ処理装置の商標名DPSのチャンバ内で、
以下のリアクタ及びプロセス条件でエッチングされた。
トガスとしてＡｒを用いて、商標名Metal Etch DPS Cen
turaのプラズマ処理装置の商標名DPSのチャンバ内で、
以下のリアクタ及びプロセス条件でエッチングされた。
【００８３】 リアクタ条件 圧力 ７ｍＴｏｒｒ コイルインダクタへのRFパワー ７５０ワット ウエハペデスタルへのRFパワー ４００ワット 試験用エハの温度 １２０℃ プラチナのエッチング速度 ２０００オングストローム／分 Ａｒの流速に基づくプロセス条件 Ａｒ（１００体積％） １００ｓｃｃｍ 圧力、ｍＴｏｒｒ ７ｍＴｏｒｒ コイルインダクタへのRFパワー ７５０ワット ウエハペデスタルへのRFパワー ４００ワット 試験用エハの温度 １２０℃ プラチナのエッチング速度 ２０００オングストローム／分 Ｐｔ／酸化物ハードマスク の選択比 ２：１ 試験用半導体ウエハの結果のエッチングされたプラチナ
層を、図１９に示す。図１９において、約１１００オン
グストロームの高さを有する再堆積隠蔽部と、約３００
オングストロームの厚さを有する再堆積側壁と、約７５
度のプラチナプロファイルとが示されている。
層を、図１９に示す。図１９において、約１１００オン
グストロームの高さを有する再堆積隠蔽部と、約３００
オングストロームの厚さを有する再堆積側壁と、約７５
度のプラチナプロファイルとが示されている。
【００８４】エッチングされたプラチナ層の再堆積隠蔽
部は、続いて、これもアプライドマテリアルズ インコ
ーポレテッドのDPSという商標名の下で販売されたプラ
ズマ処理装置の高密度プラズマチャンバ内で除去され
た。約８０体積％のＯ2と約２０体積％のＣｌ2からなる
エッチャントガスであって、リアクタ及びプロセス条件
は以下の通りであった。
部は、続いて、これもアプライドマテリアルズ インコ
ーポレテッドのDPSという商標名の下で販売されたプラ
ズマ処理装置の高密度プラズマチャンバ内で除去され
た。約８０体積％のＯ2と約２０体積％のＣｌ2からなる
エッチャントガスであって、リアクタ及びプロセス条件
は以下の通りであった。
【００８５】 リアクタ条件 圧力 ７ｍＴｏｒｒ コイルインダクタへのRFパワー ７５０ワット ウエハペデスタルへのRFパワー ３００ワット 試験用エハの温度 １１０℃ 隠蔽部のエッチング速度 ３３０オングストローム／分 側壁のエッチング速度 ３０オングストローム／分 コイルインダクタへのRF周波数 ２〜１３．５ＭＨｚ ウエハペデスタルへのRF周波数 ４００ｋ〜１３．５ＭＨｚ Ｃｌ2及びＯ2の流速に基づくプロセス条件 Ｃｌ2 ２０ｓｃｃｍ Ｏ2 ８０ｓｃｃｍ 圧力、ｍＴｏｒｒ ７ｍＴｏｒｒ コイルインダクタへのRFパワー ７５０ワット ウエハペデスタルへのRFパワー ３００ワット 試験用エハの温度 １１０℃ 隠蔽部のエッチング速度 ３３０オングストローム／分 側壁のエッチング速度 ３０オングストローム／分 コイルインダクタへのRF周波数 ２〜１３．５ＭＨｚ ウエハペデスタルへのRF周波数 ４００ｋ〜１３．５ＭＨｚ 結果の試験用半導体ウエハの半導体オーバーエッチング
されたプラチナ層を図２０に示す。再堆積隠蔽部は除去
されて、再堆積側壁は約２００オングストロームの厚さ
である。従って、オーバーエッチングステップは１１０
０オングストロームの隠蔽部の全てを除去し、３００オ
ングストロームの厚さの再堆積側壁から１００オングス
トロームを除去した。Ｔｉバリア層はわずかにエッチン
グされた。なぜならオーバーエッチングステップが長時
間すぎたからである。
されたプラチナ層を図２０に示す。再堆積隠蔽部は除去
されて、再堆積側壁は約２００オングストロームの厚さ
である。従って、オーバーエッチングステップは１１０
０オングストロームの隠蔽部の全てを除去し、３００オ
ングストロームの厚さの再堆積側壁から１００オングス
トロームを除去した。Ｔｉバリア層はわずかにエッチン
グされた。なぜならオーバーエッチングステップが長時
間すぎたからである。
【００８６】酸化物ハードマスクはその後、図２１に示
す隠蔽部のない試験用半導体ウエハを作るために、６：
１のＨＦ溶液内で除去された。残余ＴｉＮ保護層は、商
標名Metal Etch DPS Centuraのプラズマ処理装置の商標
名 DPSのチャンバ内で、エッチャントガスとしてＡｒ及
びＣｌ2を使用したエッチング等の、いかなる好適な手
段によって及び／又はいかなる好適な方法で除去される
ことができ、以下のリアクタ及びプロセス条件の下で行
われた。
す隠蔽部のない試験用半導体ウエハを作るために、６：
１のＨＦ溶液内で除去された。残余ＴｉＮ保護層は、商
標名Metal Etch DPS Centuraのプラズマ処理装置の商標
名 DPSのチャンバ内で、エッチャントガスとしてＡｒ及
びＣｌ2を使用したエッチング等の、いかなる好適な手
段によって及び／又はいかなる好適な方法で除去される
ことができ、以下のリアクタ及びプロセス条件の下で行
われた。
【００８７】 リアクタ条件 圧力 ７ｍＴｏｒｒ コイルインダクタへのRFパワー ９００ワット ウエハペデスタルへのRFパワー １００ワット 試験用エハの温度 １１０℃ ＴｉＮのエッチング速度 ２０００オングストローム／分 Ａｒ及びＣｌ2の流速に基づくプロセス条件 Ａｒ ２５ｓｃｃｍ Ｃｌ2 ５０ｓｃｃｍ 圧力 ７ｍＴｏｒｒ コイルインダクタへのRFパワー ９００ワット ウエハペデスタルへのRFパワー １００ワット 試験用エハの温度 １１０℃ ＴｉＮのエッチング速度 ２０００オングストローム／分 このように、本発明の実施によって、エッチングされた
プラチナ電極層１６ａから、プラチナ電極層１６のエッ
チング中に形成された再堆積隠蔽部１６ｖを除去するた
めの方法が提供される。再堆積隠蔽部１６ｖは、高密度
プラズマを使用して、前述したリアクタ及びプロセス条
件に従って、エッチングされたプラチナ電極層１６ａの
オーバーエッチングによって除去される。再堆積隠蔽部
１６ｖを本発明のオーバーエッチング方法で除去するこ
とによって、プラチナプロファイルは維持され、エッチ
ングされたプラチナ電極層１６ａには、従来型のメカニ
カル又はウェットケミカル除去方法により生じ得る損傷
がない。
プラチナ電極層１６ａから、プラチナ電極層１６のエッ
チング中に形成された再堆積隠蔽部１６ｖを除去するた
めの方法が提供される。再堆積隠蔽部１６ｖは、高密度
プラズマを使用して、前述したリアクタ及びプロセス条
件に従って、エッチングされたプラチナ電極層１６ａの
オーバーエッチングによって除去される。再堆積隠蔽部
１６ｖを本発明のオーバーエッチング方法で除去するこ
とによって、プラチナプロファイルは維持され、エッチ
ングされたプラチナ電極層１６ａには、従来型のメカニ
カル又はウェットケミカル除去方法により生じ得る損傷
がない。
【００８８】このように、本発明はその特定の実施形態
を参照して説明されたが、修正、様々な変化及び代替え
の範囲は前述の開示内で意図されており、場合によって
は、本発明の特徴のいくらかが、明らかにされた本発明
の範囲から逸脱することなく、他の特徴の対応した使用
なしで採用されるであろうことが認識されるであろう。
を参照して説明されたが、修正、様々な変化及び代替え
の範囲は前述の開示内で意図されており、場合によって
は、本発明の特徴のいくらかが、明らかにされた本発明
の範囲から逸脱することなく、他の特徴の対応した使用
なしで採用されるであろうことが認識されるであろう。
【図１】半導体基板と、半導体基板上に配置したバリア
層と、バリア層上に配置したプラチナ電極層と、プラチ
ナ電極層上に配置した絶縁層と、絶縁層上に配置したレ
ジストとを有する半導体ウエハの側立面図である。
層と、バリア層上に配置したプラチナ電極層と、プラチ
ナ電極層上に配置した絶縁層と、絶縁層上に配置したレ
ジストとを有する半導体ウエハの側立面図である。
【図２】プラチナ電極層上の絶縁層とプラチナ電極層と
の間に堆積された保護層を更に含む図１の半導体ウエハ
の側立面図である。
の間に堆積された保護層を更に含む図１の半導体ウエハ
の側立面図である。
【図３】プラズマを強化するための電磁石ユニットを備
えたプラズマエッチングリアクタを含む従来技術による
プラズマプロセス装置の垂直断面図である。
えたプラズマエッチングリアクタを含む従来技術による
プラズマプロセス装置の垂直断面図である。
【図４】中心軸線を中心として回転するように示され
た、磁場によって発生される流れの図である。
た、磁場によって発生される流れの図である。
【図５】プラチナ電極層の表面からの絶縁層の部分をエ
ッチングして除去して、プラチナ電極層を露出させた後
の図１の半導体ウエハの側立面図である。
ッチングして除去して、プラチナ電極層を露出させた後
の図１の半導体ウエハの側立面図である。
【図６】保護層の表面から絶縁層の部分をエッチングし
て除去して、保護層を露出させた後の図２の半導体ウエ
ハの側立面図である。
て除去して、保護層を露出させた後の図２の半導体ウエ
ハの側立面図である。
【図７】レジスト層が絶縁層の部分から除去された後の
図５の半導体ウエハの側立面図であって、除去されたレ
ジスト層が破線で描写された図である。
図５の半導体ウエハの側立面図であって、除去されたレ
ジスト層が破線で描写された図である。
【図８】プラチナ層の表面から保護層の部分がエッチン
グされて除去された後で、絶縁層の部分からのレジスト
層が除去された後の図６の半導体ウエハの側断面図であ
って、除去されたレジスト層が破線で描写された図であ
る。
グされて除去された後で、絶縁層の部分からのレジスト
層が除去された後の図６の半導体ウエハの側断面図であ
って、除去されたレジスト層が破線で描写された図であ
る。
【図９】プラチナ電極層がエッチングされて、プラチナ
電極層のエッチングの際に形成された再堆積隠蔽部を有
するエッチングされたプラチナ電極層が作られた後の図
７の半導体ウエハの側断面図である。
電極層のエッチングの際に形成された再堆積隠蔽部を有
するエッチングされたプラチナ電極層が作られた後の図
７の半導体ウエハの側断面図である。
【図１０】プラチナ電極層がエッチングされて、プラチ
ナ電極層のエッチングの際に形成された再堆積隠蔽部を
有するエッチングされたプラチナ電極層が作られた後の
図８の半導体ウエハの側断面図である。
ナ電極層のエッチングの際に形成された再堆積隠蔽部を
有するエッチングされたプラチナ電極層が作られた後の
図８の半導体ウエハの側断面図である。
【図１１】絶縁層が除去されて、エッチングされたプラ
チナ電極層の上に延びた再堆積隠蔽部が示された図９の
半導体ウエハの側断面図である。
チナ電極層の上に延びた再堆積隠蔽部が示された図９の
半導体ウエハの側断面図である。
【図１２】絶縁層と保護層が除去されて、エッチングさ
れたプラチナ電極層の上に延びた再堆積隠蔽部が示され
た図１０の半導体ウエハの側断面図である。
れたプラチナ電極層の上に延びた再堆積隠蔽部が示され
た図１０の半導体ウエハの側断面図である。
【図１３】エッチングされたプラチナ電極層がオーバー
エッチングされて、再堆積隠蔽部が除去された後の、エ
ッチングされたプラチナ電極のオーバーエッチング中に
除去された絶縁層の部分を示した図９の半導体ウエハの
側断面図である。
エッチングされて、再堆積隠蔽部が除去された後の、エ
ッチングされたプラチナ電極のオーバーエッチング中に
除去された絶縁層の部分を示した図９の半導体ウエハの
側断面図である。
【図１４】エッチングされたプラチナ電極層がオーバー
エッチングされて、再堆積隠蔽部が除去された後の、エ
ッチングされたプラチナ電極のオーバーエッチング中に
除去された絶縁層の部分を示した図１０の半導体ウエハ
の側断面図である。
エッチングされて、再堆積隠蔽部が除去された後の、エ
ッチングされたプラチナ電極のオーバーエッチング中に
除去された絶縁層の部分を示した図１０の半導体ウエハ
の側断面図である。
【図１５】（Ａ）は、残余絶縁層がエッチングされたプ
ラチナ電極層の表面から除去された後の図１３の半導体
ウエハの側断面図である。（Ｂ）は、残余絶縁層がエッ
チングされたプラチナ電極層の表面から除去され、バリ
ア層がエッチングされた後の図１３の半導体ウエハの側
断面図である。
ラチナ電極層の表面から除去された後の図１３の半導体
ウエハの側断面図である。（Ｂ）は、残余絶縁層がエッ
チングされたプラチナ電極層の表面から除去され、バリ
ア層がエッチングされた後の図１３の半導体ウエハの側
断面図である。
【図１６】（Ａ）は、残余絶縁層と保護層がエッチング
されたプラチナ電極層の表面から除去された後の図１４
の半導体ウエハの側断面図である。（Ｂ）は、残余絶縁
層と保護層がエッチングされたプラチナ電極層の表面か
ら除去され、バリア層がエッチングされた後の図１４の
半導体ウエハの側断面図である。
されたプラチナ電極層の表面から除去された後の図１４
の半導体ウエハの側断面図である。（Ｂ）は、残余絶縁
層と保護層がエッチングされたプラチナ電極層の表面か
ら除去され、バリア層がエッチングされた後の図１４の
半導体ウエハの側断面図である。
【図１７】関連する再堆積隠蔽部を除去するためにエッ
チングされたプラチナ電極層のオーバーエッチングを使
用することのできる誘導結合ＲＦプラズマリアクタの単
純化された断面図である。
チングされたプラチナ電極層のオーバーエッチングを使
用することのできる誘導結合ＲＦプラズマリアクタの単
純化された断面図である。
【図１８】関連する再堆積隠蔽部を除去するためにエッ
チングされたプラチナ電極層のオーバーエッチングを使
用することのできる他の誘導結合ＲＦプラズマリアクタ
の単純化された断面図である。
チングされたプラチナ電極層のオーバーエッチングを使
用することのできる他の誘導結合ＲＦプラズマリアクタ
の単純化された断面図である。
【図１９】実施形態に記載したプロセス条件に従ってプ
ラチナ電極層がエッチングされた後の実施形態の試験用
半導体ウエハであって、プラチナ電極層のエッチング中
に形成された再堆積隠蔽部が示された立体図を示した写
真である。
ラチナ電極層がエッチングされた後の実施形態の試験用
半導体ウエハであって、プラチナ電極層のエッチング中
に形成された再堆積隠蔽部が示された立体図を示した写
真である。
【図２０】実施形態に記載したプロセス条件に従ってエ
ッチングされたプラチナ電極層がオーバーエッチングさ
れ、再堆積隠蔽部が除去され、隠蔽部のないエッチング
されたプラチナ電極層が製造された後の、図１９の試験
用半導体ウエハの立面図を示した写真である。
ッチングされたプラチナ電極層がオーバーエッチングさ
れ、再堆積隠蔽部が除去され、隠蔽部のないエッチング
されたプラチナ電極層が製造された後の、図１９の試験
用半導体ウエハの立面図を示した写真である。
【図２１】酸化物マスクが除去された後の、図２０の試
験用半導体ウエハの立面図を示した写真である。
験用半導体ウエハの立面図を示した写真である。
【図２２】各部分が参照符号によって示された、図１９
の写真の立面図を表した図である。
の写真の立面図を表した図である。
【図２３】各部分が参照符号によって示された、図２０
の写真の立面図を表した線図である。
の写真の立面図を表した線図である。
【図２４】各部分が参照符号によって示された、図２１
の写真の立面図を表した線図である。
の写真の立面図を表した線図である。
１０…ウエハ、１２…半導体基板、１４…バリア層、１
６…プラチナ電極層、１６ａ…エッチングされたプラチ
ナ電極層、１６ｃ…角部、１６ｓ…再堆積側壁、１６ｖ
…再堆積隠蔽部、１８…絶縁層、２０…レジスト層、２
２…保護層、３０…プラズマリアクタ、３２…チャン
バ、６２…シーリング、９０…プラズマリアクタ。
６…プラチナ電極層、１６ａ…エッチングされたプラチ
ナ電極層、１６ｃ…角部、１６ｓ…再堆積側壁、１６ｖ
…再堆積隠蔽部、１８…絶縁層、２０…レジスト層、２
２…保護層、３０…プラズマリアクタ、３２…チャン
バ、６２…シーリング、９０…プラズマリアクタ。
Claims (13)
- 【請求項１】 プラチナ電極から、プラチナ電極のエッ
チング中に形成された再堆積隠蔽部を除去するための方
法であって、 （ａ）プラチナ電極のエッチング中にプラチナ電極上に
形成された再堆積隠蔽部を有するプラチナ電極を提供す
るステップと、 （ｂ） 前記再堆積隠蔽部を前記プラチナ電極から除去
するために、エッチャントガスの高密度プラズマを用い
ることを含んだ、前記ステップ（ａ）の前記プラチナ電
極エッチングするステップと、を含む方法。 - 【請求項２】 前記高密度プラズマの前記エッチャント
ガスが、塩素、酸素、アルゴン及びこれらの混合物から
なる群から選択され、 前記ステップ（ａ）の前記プラチナ電極が、前記エッチ
ングステップ（ｂ）中に前記プラチナ電極を選択的に保
護するために、前記プラチナ電極の選択された部分に配
置されたマスク層と、前記マスク層と前記プラチナ電極
との間であって前記プラチナ電極の前記選択された部分
上に配置された保護層とを含む請求項１に記載の方法。 - 【請求項３】 前記高密度プラズマのエッチャントガス
が塩素及び酸素を含み、 コイルインダクタとウエハペデスタルとを含む高密度プ
ラズマチャンバ内に、前記ステップ（ａ）の前記プラチ
ナ電極を配置することを更に含む方法であって、 前記高密度プラズマチャンバ内で以下のプロセス条件で
前記エッチングステップ（ｂ）を実行する請求項１に記
載の方法。プロセス パラメータ Ｃｌ2 ０〜５０体積％ Ｏ2 ５０〜１００体積％ 圧力、mTorr ０．５〜４０milliTorr コイルインダクタのRF出力（ワット） １００〜３０００ワット ウエハペデスタルのRF出力（ワット） ５０〜１５００ワット プラチナ電極の温度（℃） ２０〜５００℃ 隠蔽部のエッチング速度 ２００〜２０００ （オンク゛ストローム／分） （オンク゛ストローム／分） コイルインダクタのRF周波数 １００ｋ〜２００ＭＨｚ ウエハペデスタルのRF周波数 １００ｋ〜２００ＭＨｚ - 【請求項４】 プラチナ電極を含むコンデンサ構造を製
造する方法であって、 （ａ）プラチナ電極層を保持している、少なくとも一つ
のマスク層が前記プラチナ電極層の選択された部分に配
置された基板を提供するステップと、 （ｂ） 前記エッチングされたプラチナ電極層の選択さ
れた部分に配置された前記少なくとも一つのマスク層を
有する、エッチングされたプラチナ電極層を保持してい
る前記基板を製造するために、アルゴンを含むエッチャ
ントガスのプラズマを用いることを含んだ、前記ステッ
プ（ａ）の前記プラチナ電極層をエッチングするステッ
プと、 （ｃ） コンデンサ構造を製造するために、エッチャン
トガスの高密度プラズマを用いることを含んだ、前記ス
テップ（ｂ）の前記エッチングされたプラチナ電極層を
オーバーエッチングするステップと、を含む方法。 - 【請求項５】 前記ステップ（ａ）の前記プラチナ電極
層が、前記マスク層と前記プラチナ電極との間であって
前記プラチナ電極層の前記選択された部分に配置された
保護層を更に含み、 前記エッチングステップ（ｂ）によって作られた前記エ
ッチングされたプラチナ電極層が、上に形成された少な
くとも一つの再堆積隠蔽部を含み、 前記オーバーエッチングステップ（ｃ）が、前記少なく
とも一つの再堆積隠蔽部を前記エッチングされたプラチ
ナ電極層から除去する請求項４に記載の方法。 - 【請求項６】 前記ステップ（ｃ）の前記高密度プラズ
マの前記エッチャントガスが、塩素、酸素及びこれらの
混合物からなる群から選択され、 前記オーバーエッチングステップ（ｃ）に先だって、コ
イルインダクタとウエハペデスタルとを含む高密度プラ
ズマチャンバ内に、ステップ（ｂ）の前記プラチナ電極
層を配置することを更に含む方法であって、 前記高密度プラズマチャンバ内に以下のプロセス条件で
前記オーバーエッチングステップ（ｃ）を実行する請求
項４に記載の方法。プロセス パラメータ Ｃｌ2 ０〜５０体積％ Ｏ2 ５０〜１００体積％ 圧力、mTorr ０．５〜４０milliTorr コイルインダクタのRF出力（ワット） １００〜３０００ワット ウエハペデスタルのRF出力（ワット） ５０〜１５００ワット プラチナ電極の温度（℃） ２０〜５００℃ 隠蔽部のエッチング速度 ２００〜２０００ （オンク゛ストローム／分） （オンク゛ストローム／分） コイルインダクタのRF周波数 １００ｋ〜２００ＭＨｚ ウエハペデスタルのRF周波数 １００ｋ〜２００ＭＨｚ - 【請求項７】 前記プラチナ電極層が、再堆積側壁を更
に含み、前記プロセス条件が側壁のエッチング速度が約
０〜３００オングストローム／分の範囲にあることを更
に含む請求項６に記載の方法。 - 【請求項８】 （ａ）回路構成部が形成された基板上
に、レジスト層、絶縁層及びプラチナ電極層を形成する
ステップと、 （ｂ）前記プラチナ電極層から前記絶縁層の一部分を貫
通させ且つ除去して、前記レジスト層、残余絶縁層、及
び前記プラチナ電極層を保持した前記基板を製造するた
めに、エッチャントガスのプラズマを用いることを含ん
だ、前記絶縁層の前記一部分をエッチングするステップ
と、 （ｃ） 前記残余絶縁層と前記プラチナ電極層とを保持
する前記基板を製造するために、前記ステップ（ｂ）の
前記レジスト層を除去するステップと、 （ｄ） 少なくとも一つの再堆積隠蔽部が形成されたエ
ッチングされたプラチナ電極層上に配置された前記残余
絶縁層を保持した前記基板を製造するために、アルゴン
を含むエッチャントガスのプラズマを用いることを含ん
だ、前記ステップ（ｃ）の前記プラチナ電極層をエッチ
ングするステップと、 （ｅ） 前記再堆積隠蔽部を前記エッチングされたプラ
チナ電極層から除去して半導体デバイスを製造するため
に、エッチャントガスの高密度プラズマを用いることを
含んだ、前記ステップ（ｄ）の前記エッチングされたプ
ラチナ電極層をオーバーエッチングするステップと、を
含む方法。 - 【請求項９】 前記形成ステップ（ａ）が、前記絶縁層
と前記プラチナ電極層との間であって前記プラチナ電極
層の上に保護層を配置することを更に含んでおり、前記
エッチングステップ（ｄ）によって作られた前記エッチ
ングされたプラチナ電極層が対向した一対の再堆積隠蔽
部を含み、前記一対の再堆積隠蔽部が間にある前記エッ
チングされたプラチナ電極層上に配置された前記残余絶
縁層に形成されており、 前記オーバーエッチングのステップ（ｅ）が、前記エッ
チングされたプラチナ電極層から前記一対の再堆積隠蔽
部を除去して、 前記ステップ（ｅ）の前記高密度プラズマの前記エッチ
ャントガスが酸素と塩素とを含んでおり、 前記オーバーエッチングステップ（ｅ）に先だって、前
記ステップ（ｄ）の前記エッチングされたプラチナ電極
層を、誘導コイルとウエハペデスタルとを含む高密度プ
ラズマチャンバ内で更に配置し、 前記オーバーエッチングステップ（ｅ）を前記高密度プ
ラズマチャンバ内で以下のプロセス条件で実行する請求
項８に記載の方法。プロセス パラメータ Ｃｌ2 ０〜５０体積％ Ｏ2 ５０〜１００体積％ 圧力、mTorr ０．５〜４０milliTorr コイルインダクタのRF出力（ワット） １００〜３０００ワット ウエハペデスタルのRF出力（ワット） ５０〜１５００ワット プラチナ電極の温度（℃） ２０〜５００℃ 隠蔽部のエッチング速度 ２００〜２０００ （オンク゛ストローム／分） （オンク゛ストローム／分） コイルインダクタのRF周波数 １００ｋ〜２００ＭＨｚ ウエハペデスタルのRF周波数 １００ｋ〜２００ＭＨｚ - 【請求項１０】 前記プラチナ電極層が再堆積側壁を更
に含み、前記プロセス条件が更に側壁のエッチング速度
が約０〜約３００オングストローム／分であることを含
み、 前記オーバーエッチングステップ（ｅ）が、前記残余絶
縁層の少なくとも一部分を前記一対の再堆積隠蔽部の除
去と同時に更に除去する請求項９に記載の方法。 - 【請求項１１】 （ａ）プラチナ電極層、前記プラチナ
電極層上の絶縁層、及び前記絶縁層上のレジスト層を保
持する基板を提供するステップと、 （ｂ） 前記プラチナ電極層から前記絶縁層の一部分を
貫通させ且つ除去して前記プラチナ電極層の一部分を露
出し、前記レジスト層、残余絶縁層及び前記プラチナ電
極層を保持した前記基板を製造するために、エッチャン
トガスのプラズマを用いることを含んだ、前記絶縁層の
前記一部分をエッチングするステップと、 （ｃ） 少なくとも一つの再堆積隠蔽部が形成されたエ
ッチングされたプラチナ電極層を保持する前記基板を製
造するために、アルゴンを含むエッチャントガスのプラ
ズマを用いることを含んだ、前記ステップ（ｂ）の前記
プラチナ電極層の前記露出部分と、前記エッチングされ
たプラチナ電極層上の前記残余絶縁層とをエッチングす
るステップと、 （ｄ） 前記再堆積隠蔽部を前記エッチングされたプラ
チナ電極層から除去するために、エッチャントガスの高
密度プラズマを用いることを含んだ、前記ステップ
（ｃ）の前記エッチングされたプラチナ電極層をオーバ
ーエッチングするステップと、を含む基板上に配置され
たプラチナ電極層をエッチングする方法。 - 【請求項１２】 前記提供するステップ（ａ）が、前記
プラチナ電極層と前記絶縁層との間に配置された保護層
を有する前記プラチナ電極層を提供することを更に含
み、 前記ステップ（ｄ）の前記高密度プラズマの前記エッチ
ャントガスが酸素を含み、 前記オーバーエッチングステップ（ｄ）に先だって、ス
テップ（ｂ）の前記エッチングされたプラチナ電極層
を、コイルインダクタとウエハペデスタルとを含む高密
度プラズマチャンバ内に更に配置し、 前記オーバーエッチングステップ（ｄ）を前記高密度プ
ラズマチャンバ内で以下のプロセス条件で実行する請求
項１１に記載の方法。プロセス パラメータ Ｏ2 約１００体積％まで 圧力、mTorr ０．５〜４０milliTorr コイルインダクタのRF出力（ワット） １００〜３０００ワット ウエハペデスタルのRF出力（ワット） ５０〜１５００ワット プラチナ電極の温度（℃） ２０〜５００℃ 隠蔽部のエッチング速度 ２００〜２０００ （オンク゛ストローム／分） （オンク゛ストローム／分） コイルインダクタのRF周波数 １００ｋ〜２００ＭＨｚ ウエハペデスタルのRF周波数 １００ｋ〜２００ＭＨｚ - 【請求項１３】 前記プラチナ電極層が再堆積側壁を更
に含み、 前記プロセス条件が側壁のエッチング速度の範囲が約０
〜約３００オングストローム／分であることを更に含
み、 前記オーバーエッチングステップ（ｄ）が、少なくとも
前記残余絶縁層の一部分を前記再堆積隠蔽部と同時に更
に除去する請求項１２に記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US81685197A | 1997-03-13 | 1997-03-13 | |
| US08/816851 | 1997-03-13 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10326770A true JPH10326770A (ja) | 1998-12-08 |
Family
ID=25221775
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10082527A Withdrawn JPH10326770A (ja) | 1997-03-13 | 1998-03-13 | エッチングされたプラチナから再堆積隠蔽部を除去する方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (3) | US6037264A (ja) |
| EP (1) | EP0865079A3 (ja) |
| JP (1) | JPH10326770A (ja) |
| SG (1) | SG71091A1 (ja) |
| TW (1) | TW451356B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003529914A (ja) * | 1999-02-17 | 2003-10-07 | アプライド マテリアルズ インコーポレイテッド | 高密度ｒａｍキャパシタの電極をパターン化する改良マスキング法及びエッチング配列 |
Families Citing this family (43)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0865079A3 (en) * | 1997-03-13 | 1999-10-20 | Applied Materials, Inc. | A method for removing redeposited veils from etched platinum surfaces |
| DE19733391C2 (de) * | 1997-08-01 | 2001-08-16 | Siemens Ag | Strukturierungsverfahren |
| EP0907203A3 (de) | 1997-09-03 | 2000-07-12 | Siemens Aktiengesellschaft | Strukturierungsverfahren |
| JP3974697B2 (ja) * | 1997-11-28 | 2007-09-12 | ローム株式会社 | キャパシタおよびその製法 |
| US6344413B1 (en) * | 1997-12-22 | 2002-02-05 | Motorola Inc. | Method for forming a semiconductor device |
| US6841203B2 (en) * | 1997-12-24 | 2005-01-11 | Tokyo Electron Limited | Method of forming titanium film by CVD |
| US6265318B1 (en) | 1998-01-13 | 2001-07-24 | Applied Materials, Inc. | Iridium etchant methods for anisotropic profile |
| US6919168B2 (en) | 1998-01-13 | 2005-07-19 | Applied Materials, Inc. | Masking methods and etching sequences for patterning electrodes of high density RAM capacitors |
| US6323132B1 (en) * | 1998-01-13 | 2001-11-27 | Applied Materials, Inc. | Etching methods for anisotropic platinum profile |
| KR20010034127A (ko) | 1998-01-13 | 2001-04-25 | 조셉 제이. 스위니 | 이방성 플라티늄 프로화일을 위한 에칭 방법 |
| KR100546275B1 (ko) * | 1998-06-15 | 2006-04-21 | 삼성전자주식회사 | 반도체 장치의 백금막 식각방법 |
| JP3219056B2 (ja) * | 1998-08-12 | 2001-10-15 | 日本電気株式会社 | 有機絶縁膜の加工方法 |
| DE19935131B4 (de) * | 1999-07-27 | 2006-01-26 | Infineon Technologies Ag | Verfahren zur Beseitigung von Redepositionen von einem Wafer |
| DE19958904C2 (de) | 1999-12-07 | 2002-01-24 | Infineon Technologies Ag | Verfahren zur Herstellung einer Hartmaske auf einem Substrat |
| US6420272B1 (en) * | 1999-12-14 | 2002-07-16 | Infineon Technologies A G | Method for removal of hard mask used to define noble metal electrode |
| TW504713B (en) * | 2000-04-28 | 2002-10-01 | Motorola Inc | Magnetic element with insulating veils and fabricating method thereof |
| DE10022656B4 (de) * | 2000-04-28 | 2006-07-06 | Infineon Technologies Ag | Verfahren zum Entfernen von Strukturen |
| GB2362028B (en) * | 2000-05-04 | 2004-10-20 | Mitel Corp | Method of forming spacers in CMOS devices |
| US6667237B1 (en) * | 2000-10-12 | 2003-12-23 | Vram Technologies, Llc | Method and apparatus for patterning fine dimensions |
| JP4228560B2 (ja) * | 2000-11-01 | 2009-02-25 | ソニー株式会社 | キャパシタ素子及びその製造方法 |
| US6709609B2 (en) | 2000-12-22 | 2004-03-23 | Applied Materials Inc. | Plasma heating of a substrate with subsequent high temperature etching |
| US6692648B2 (en) | 2000-12-22 | 2004-02-17 | Applied Materials Inc. | Method of plasma heating and etching a substrate |
| US6617249B2 (en) * | 2001-03-05 | 2003-09-09 | Agilent Technologies, Inc. | Method for making thin film bulk acoustic resonators (FBARS) with different frequencies on a single substrate and apparatus embodying the method |
| US6559001B2 (en) | 2001-05-30 | 2003-05-06 | International Business Machines Corporation | Methods of patterning a multi-layer film stack and forming a lower electrode of a capacitor |
| US6541380B2 (en) | 2001-07-24 | 2003-04-01 | Applied Materials Inc. | Plasma etching process for metals and metal oxides, including metals and metal oxides inert to oxidation |
| US6545906B1 (en) | 2001-10-16 | 2003-04-08 | Motorola, Inc. | Method of writing to scalable magnetoresistance random access memory element |
| US7158008B2 (en) * | 2002-03-29 | 2007-01-02 | Datakey Electronincs, Inc. | Electronic key system and method |
| US7095646B2 (en) | 2002-07-17 | 2006-08-22 | Freescale Semiconductor, Inc. | Multi-state magnetoresistance random access cell with improved memory storage density |
| US6677255B1 (en) | 2002-08-29 | 2004-01-13 | Macroniox International Co., Ltd. | Method for removing fences without reduction of ONO film thickness |
| US7071112B2 (en) * | 2002-10-21 | 2006-07-04 | Applied Materials, Inc. | BARC shaping for improved fabrication of dual damascene integrated circuit features |
| US6693017B1 (en) | 2003-04-04 | 2004-02-17 | Infineon Technologies Ag | MIMcap top plate pull-back |
| US20040256354A1 (en) * | 2003-06-18 | 2004-12-23 | Raluca Dinu | Method of removing etch veils from microstructures |
| US6956763B2 (en) | 2003-06-27 | 2005-10-18 | Freescale Semiconductor, Inc. | MRAM element and methods for writing the MRAM element |
| US6967366B2 (en) | 2003-08-25 | 2005-11-22 | Freescale Semiconductor, Inc. | Magnetoresistive random access memory with reduced switching field variation |
| US7129098B2 (en) | 2004-11-24 | 2006-10-31 | Freescale Semiconductor, Inc. | Reduced power magnetoresistive random access memory elements |
| US20070105390A1 (en) * | 2005-11-09 | 2007-05-10 | Oh Travis B | Oxygen depleted etching process |
| CN101816010A (zh) * | 2007-07-19 | 2010-08-25 | 数据匙电子有限公司 | Rf令牌和接纳器系统与方法 |
| US7618894B2 (en) * | 2007-07-26 | 2009-11-17 | Unity Semiconductor Corporation | Multi-step selective etching for cross-point memory |
| US20100264218A1 (en) * | 2007-08-29 | 2010-10-21 | Datakey Electronics, Inc | Data carrier system and method |
| USD649486S1 (en) | 2009-07-09 | 2011-11-29 | ATEK Products , LLC | Electronic token and data carrier |
| US10714329B2 (en) * | 2018-09-28 | 2020-07-14 | Taiwan Semiconductor Manufacturing Co., Ltd. | Pre-clean for contacts |
| TWI744003B (zh) * | 2020-09-23 | 2021-10-21 | 力晶積成電子製造股份有限公司 | 鉑的圖案化方法 |
| US11915932B2 (en) * | 2021-04-28 | 2024-02-27 | Applied Materials, Inc. | Plasma etching of mask materials |
Family Cites Families (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5916334A (ja) * | 1982-07-19 | 1984-01-27 | Matsushita Electronics Corp | ドライエツチング方法 |
| JP2947818B2 (ja) * | 1988-07-27 | 1999-09-13 | 株式会社日立製作所 | 微細孔への金属穴埋め方法 |
| US4889588A (en) * | 1989-05-01 | 1989-12-26 | Tegal Corporation | Plasma etch isotropy control |
| US4902377A (en) * | 1989-05-23 | 1990-02-20 | Motorola, Inc. | Sloped contact etch process |
| US5188704A (en) * | 1989-10-20 | 1993-02-23 | International Business Machines Corporation | Selective silicon nitride plasma etching |
| JPH0590224A (ja) * | 1991-01-22 | 1993-04-09 | Toshiba Corp | 半導体装置の製造方法 |
| US5232747A (en) * | 1992-07-27 | 1993-08-03 | Radiant Technologies | Platinum-aluminum connection system |
| US5258093A (en) * | 1992-12-21 | 1993-11-02 | Motorola, Inc. | Procss for fabricating a ferroelectric capacitor in a semiconductor device |
| JPH07130702A (ja) * | 1993-11-08 | 1995-05-19 | Fujitsu Ltd | 白金又はパラジウムよりなる金属膜のパターニング方法 |
| KR0171060B1 (ko) * | 1993-12-28 | 1999-03-30 | 스기야마 카즈히코 | 반도체장치의 제조방법 |
| US5565036A (en) * | 1994-01-19 | 1996-10-15 | Tel America, Inc. | Apparatus and method for igniting plasma in a process module |
| JP3460347B2 (ja) * | 1994-03-30 | 2003-10-27 | 松下電器産業株式会社 | 半導体装置の製造方法 |
| JP3122579B2 (ja) * | 1994-07-27 | 2001-01-09 | シャープ株式会社 | Ｐｔ膜のエッチング方法 |
| US5622893A (en) * | 1994-08-01 | 1997-04-22 | Texas Instruments Incorporated | Method of forming conductive noble-metal-insulator-alloy barrier layer for high-dielectric-constant material electrodes |
| US5554564A (en) * | 1994-08-01 | 1996-09-10 | Texas Instruments Incorporated | Pre-oxidizing high-dielectric-constant material electrodes |
| US5753044A (en) * | 1995-02-15 | 1998-05-19 | Applied Materials, Inc. | RF plasma reactor with hybrid conductor and multi-radius dome ceiling |
| JP2953974B2 (ja) * | 1995-02-03 | 1999-09-27 | 松下電子工業株式会社 | 半導体装置の製造方法 |
| JP3101685B2 (ja) * | 1995-02-28 | 2000-10-23 | マイクロン・テクノロジー・インコーポレイテッド | 再蒸着を用いた構造体の形成方法 |
| KR100322695B1 (ko) * | 1995-03-20 | 2002-05-13 | 윤종용 | 강유전성캐패시터의제조방법 |
| KR100199094B1 (ko) * | 1995-10-18 | 1999-06-15 | 구본준 | 반도체 소자의 커패시터 제조방법 |
| KR100413649B1 (ko) * | 1996-01-26 | 2004-04-28 | 마츠시타 덴끼 산교 가부시키가이샤 | 반도체장치의제조방법 |
| JPH09251983A (ja) * | 1996-03-15 | 1997-09-22 | Rohm Co Ltd | ドライエッチング方法 |
| JP3388089B2 (ja) * | 1996-04-25 | 2003-03-17 | シャープ株式会社 | 不揮発性半導体メモリ素子の製造方法 |
| WO1998000859A1 (en) * | 1996-07-03 | 1998-01-08 | Tegal Corporation | Method and apparatus for etching a semiconductor wafer |
| US5797487A (en) * | 1996-09-27 | 1998-08-25 | Young; Alan | Lockable compact disk storage apparatus |
| TW365691B (en) * | 1997-02-05 | 1999-08-01 | Samsung Electronics Co Ltd | Method for etching Pt film of semiconductor device |
| EP0865079A3 (en) * | 1997-03-13 | 1999-10-20 | Applied Materials, Inc. | A method for removing redeposited veils from etched platinum surfaces |
| JPH11111695A (ja) * | 1997-10-07 | 1999-04-23 | Fujitsu Ltd | 白金薄膜パターンの形成方法及び半導体装置の製造方法 |
-
1998
- 1998-03-04 EP EP98301614A patent/EP0865079A3/en not_active Withdrawn
- 1998-03-06 SG SG1998000505A patent/SG71091A1/en unknown
- 1998-03-12 TW TW087103689A patent/TW451356B/zh not_active IP Right Cessation
- 1998-03-13 JP JP10082527A patent/JPH10326770A/ja not_active Withdrawn
-
1999
- 1999-08-10 US US09/371,593 patent/US6037264A/en not_active Expired - Fee Related
- 1999-08-10 US US09/371,610 patent/US6087265A/en not_active Expired - Fee Related
-
2000
- 2000-03-14 US US09/524,771 patent/US6277762B1/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003529914A (ja) * | 1999-02-17 | 2003-10-07 | アプライド マテリアルズ インコーポレイテッド | 高密度ｒａｍキャパシタの電極をパターン化する改良マスキング法及びエッチング配列 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0865079A2 (en) | 1998-09-16 |
| TW451356B (en) | 2001-08-21 |
| EP0865079A3 (en) | 1999-10-20 |
| US6037264A (en) | 2000-03-14 |
| US6277762B1 (en) | 2001-08-21 |
| US6087265A (en) | 2000-07-11 |
| SG71091A1 (en) | 2000-03-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH10326770A (ja) | エッチングされたプラチナから再堆積隠蔽部を除去する方法 | |
| US6482745B1 (en) | Etching methods for anisotropic platinum profile | |
| US6749770B2 (en) | Method of etching an anisotropic profile in platinum | |
| US6919168B2 (en) | Masking methods and etching sequences for patterning electrodes of high density RAM capacitors | |
| KR19980080224A (ko) | 에칭되는 백금으로부터 재증착된 베일을 제거하기 위한 방법 | |
| US6265318B1 (en) | Iridium etchant methods for anisotropic profile | |
| US6368517B1 (en) | Method for preventing corrosion of a dielectric material | |
| US6037265A (en) | Etchant gas and a method for etching transistor gates | |
| US6492280B1 (en) | Method and apparatus for etching a semiconductor wafer with features having vertical sidewalls | |
| US6127277A (en) | Method and apparatus for etching a semiconductor wafer with features having vertical sidewalls | |
| US6315913B1 (en) | Structuring method | |
| US7709343B2 (en) | Use of a plasma source to form a layer during the formation of a semiconductor device | |
| KR100756742B1 (ko) | 고밀도 ｒａｍ 커패시터의 전극을 패턴화하기 위한 개선된마스킹 방법 및 에칭 공정 | |
| JP3358179B2 (ja) | ポリシリコン層のプラズマ・エッチング方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20050607 |