JPH10326780A - Semiconductor device and manufacturing method thereof - Google Patents
Semiconductor device and manufacturing method thereofInfo
- Publication number
- JPH10326780A JPH10326780A JP13372897A JP13372897A JPH10326780A JP H10326780 A JPH10326780 A JP H10326780A JP 13372897 A JP13372897 A JP 13372897A JP 13372897 A JP13372897 A JP 13372897A JP H10326780 A JPH10326780 A JP H10326780A
- Authority
- JP
- Japan
- Prior art keywords
- metal
- wiring layer
- metal film
- film
- interlayer insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】 配線層を接続するコンタクトホールにおける
エレクトロマイグレーション耐性の信頼性を向上するた
めの半導体装置およびその製造方法を提供することにあ
る。
【解決手段】 第1金属配線層2Aは、下地層間絶縁膜
1側に配置される第1金属膜2aと、この第1金属膜2
aの上に第2金属膜2bと、この第2金属膜2bの上に
形成される前記第1金属膜2aと同じ金属材料からなる
第3金属膜2cとを有し、第1金属膜2aおよび第3金
属膜2cは、第2金属膜2bよりもエレクトロマイグレ
ーション耐性に優れた金属材料であり、接続配線層7,
8の下端部は、第1金属膜2aの表面に接するように設
けられている。
An object of the present invention is to provide a semiconductor device for improving the reliability of electromigration resistance in a contact hole connecting a wiring layer and a method of manufacturing the same. SOLUTION: A first metal wiring layer 2A includes a first metal film 2a arranged on a base interlayer insulating film 1 side, and a first metal film 2a.
a on the second metal film 2b, and a third metal film 2c formed on the second metal film 2b and made of the same metal material as the first metal film 2a. The third metal film 2c is a metal material having higher electromigration resistance than the second metal film 2b.
8 is provided so as to be in contact with the surface of the first metal film 2a.
Description
【0001】[0001]
【発明の属する技術分野】この発明は、半導体装置およ
びその製造方法に関し、より特定的には、配線層間のエ
レクトロマイグレーション耐性の改善を図る半導体装置
およびその製造方法に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device and a method for manufacturing the same, and more particularly, to a semiconductor device for improving electromigration resistance between wiring layers and a method for manufacturing the same.
【0002】[0002]
【従来の技術】半導体装置においては、デバイスの高集
積および多機能を図るために、デバイス寸法の微細化と
配線の多層化が世代ごとに押し進められている。その結
果、配線および各配線を接続する接続配線層に流れる電
流密度は増加し、電流によって引起こされるエレクトロ
マイグレーションは世代ごとに厳しくなっている。2. Description of the Related Art In semiconductor devices, miniaturization of device dimensions and multi-layer wiring have been promoted for each generation in order to achieve high integration and multi-function of devices. As a result, the density of the current flowing through the wiring and the connection wiring layer connecting the wirings increases, and electromigration caused by the current becomes severe for each generation.
【0003】ここで、従来の半導体装置の配線構造につ
いて、図14〜図19を参照して説明する。なお、図1
4は、従来の半導体装置の配線構造を説明するための断
面図であり、図15〜図18は、図14の断面構造に従
った半導体装置の製造工程を示す断面図である。Here, a wiring structure of a conventional semiconductor device will be described with reference to FIGS. FIG.
FIG. 4 is a cross-sectional view for explaining a wiring structure of a conventional semiconductor device, and FIGS. 15 to 18 are cross-sectional views showing manufacturing steps of the semiconductor device according to the cross-sectional structure of FIG.
【0004】まず、図14を参照して、従来の半導体装
置の配線構造について説明する。SiO2 などからなる
下地層間絶縁膜1の上に、膜厚さ2000〜15000
Å、Al系合金などの金属膜からなる第1金属配線層2
が形成されている。この第1金属配線層2の上には、膜
厚さ1.0〜2.0μm、SiO2 などからなる層間絶
縁膜5を介在して、膜厚さ2000〜15000Å、A
l系合金等の金属膜からなる第2金属配線層10が形成
されている。First, a wiring structure of a conventional semiconductor device will be described with reference to FIG. On the underlying interlayer insulating film 1 made of SiO 2 or the like,
Å, the first metal wiring layer 2 made of a metal film such as an Al-based alloy
Are formed. On the first metal wiring layer 2, an interlayer insulating film 5 made of SiO 2 or the like having a thickness of 1.0 to 2.0 μm
A second metal wiring layer 10 made of a metal film such as an l-based alloy is formed.
【0005】第1金属配線層2と第2金属配線層10と
は、層間絶縁膜5に設けられた孔径0.2〜1.0μm
のコンタクトホール6内に設けられた膜厚さ500〜1
500Åの下敷き金属膜7およびWなどの金属材料から
なる埋込金属膜8により電気的に接続されている。The first metal wiring layer 2 and the second metal wiring layer 10 have a hole diameter of 0.2 to 1.0 μm provided in the interlayer insulating film 5.
Thickness of 500 to 1 provided in the contact hole 6 of FIG.
It is electrically connected by an underlying metal film 7 of 500 mm and a buried metal film 8 made of a metal material such as W.
【0006】次に、図15〜図18を参照して、図14
に示す半導体装置の製造工程について説明する。Next, referring to FIGS. 15 to 18, FIG.
The manufacturing process of the semiconductor device shown in FIG.
【0007】まず、図15を参照して、SiO2 などか
らなる下地層間絶縁膜1上に、スパッタリング法などに
よりAl系合金などの金属膜を膜厚さ2000〜150
00Å形成する。その後、フォトリソグラフィにより所
定形状にパターニングされたフォトレジスト膜をマスク
にして、この金属膜に対して反応性イオンエッチングを
行ない、所定形状の第1金属配線層2を形成する。First, referring to FIG. 15, a metal film such as an Al-based alloy having a thickness of 2000 to 150 is formed on underlying interlayer insulating film 1 made of SiO 2 or the like by a sputtering method or the like.
00 ° is formed. Then, using the photoresist film patterned into a predetermined shape by photolithography as a mask, the metal film is subjected to reactive ion etching to form a first metal wiring layer 2 having a predetermined shape.
【0008】次に、図16を参照して、下地層間絶縁膜
1および第1金属配線層2を覆うように、SiO2 など
からなる膜厚さ1.0〜2.0μmの層間絶縁膜5を形
成する。Referring to FIG. 16, an interlayer insulating film 5 made of SiO 2 or the like and having a thickness of 1.0 to 2.0 μm is formed so as to cover underlying interlayer insulating film 1 and first metal wiring layer 2. To form
【0009】次に、図17を参照して、層間絶縁膜5の
上に、フォトリソグラフィにより所定形状にパターニン
グされたフォトレジスト膜を形成する。その後、このフ
ォトレジスト膜をマスクにして、層間絶縁膜5の反応性
イオンエッチングを行ない、孔径0.2〜1.0μmの
コンタクトホール6を開口する。このとき、コンタクト
ホール6のエッチング形状は、コンタクトホール6の下
端が第1金属配線層2の表面に接する形状または第1金
属配線層2の上部を多少掘り込んだ形状のいずれかであ
る。Next, referring to FIG. 17, a photoresist film patterned into a predetermined shape by photolithography is formed on interlayer insulating film 5. Thereafter, the interlayer insulating film 5 is subjected to reactive ion etching using the photoresist film as a mask, and a contact hole 6 having a hole diameter of 0.2 to 1.0 μm is opened. At this time, the etching shape of the contact hole 6 is either a shape in which the lower end of the contact hole 6 is in contact with the surface of the first metal wiring layer 2 or a shape in which the upper portion of the first metal wiring layer 2 is slightly dug.
【0010】次に、図18を参照して、コンタクトホー
ル6の内部表面を覆うように、層間絶縁膜5の表面にス
パッタリング法を用いて下敷き金属膜7を厚さ500〜
1500Å形成する。その後、Wなどの埋込金属膜8
を、CVD法により下敷き金属膜7の表面全面に形成し
た後、全面エッチバックを行なうことにより、コンタク
トホール6内にのみ、金属膜8を残存させる。Next, referring to FIG. 18, an underlying metal film 7 having a thickness of 500 to 500 nm is formed on the surface of interlayer insulating film 5 by sputtering so as to cover the inner surface of contact hole 6.
1500 ° formed. Then, a buried metal film 8 such as W
Is formed on the entire surface of the underlying metal film 7 by the CVD method, and then the entire surface is etched back to leave the metal film 8 only in the contact hole 6.
【0011】次に、Al系合金などの金属膜をスパッタ
リング法等により形成し、フォトリソグラフィによりパ
ターニングされたフォトレジスト膜をマスクに金属膜の
反応性イオンエッチングを行ない、厚さ2000〜15
000Åの第2金属配線層10を形成する。これによ
り、図14に示す構造を有する半導体装置が形成され
る。Next, a metal film such as an Al-based alloy is formed by a sputtering method or the like, and reactive ion etching of the metal film is performed using a photoresist film patterned by photolithography as a mask, to a thickness of 2000 to 15 nm.
A second metal wiring layer 10 of 000 ° is formed. Thereby, a semiconductor device having the structure shown in FIG. 14 is formed.
【0012】[0012]
【発明が解決しようとする課題】しかしながら、上記構
造よりなる半導体装置においては、コンタクトホール6
内において、エレクトロマイグレーションによる断線が
生じる。このエレクトロマイグレーションによる断線
は、図19に示すように、コンタクトホール6と第1金
属配線層2との界面において、ボイド20を生じた結果
として起こりやすい。However, in the semiconductor device having the above structure, the contact hole 6
Inside, disconnection due to electromigration occurs. The disconnection due to the electromigration is likely to occur as a result of the formation of the void 20 at the interface between the contact hole 6 and the first metal wiring layer 2 as shown in FIG.
【0013】同図に示すように、第1金属配線層2、コ
ンタクトホール6および第2金属配線層10には、図中
の矢印(a、b、c)で示す方向に電流の流れおよび電
子の移動があると考えられる。このとき、トータル電流
Iを分割して局所領域における電流I1 ,I2 ,……I
n を考えた場合、第1金属配線層2からコンタクトホー
ル6、さらに第2金属配線層10に流れる電流(第2金
属配線層10からコンタクトホール6、さらに第1金属
配線層2の方向に移動する電子)は、第1金属配線層2
とコンタクトホール6との界面において均一な大きさで
はなく、電流パスの長さによって異なった大きさを持っ
ている。As shown in FIG. 1, the first metal wiring layer 2, the contact hole 6, and the second metal wiring layer 10 have a current flow and an electron flow in the directions indicated by arrows (a, b, c) in the figure. It is thought that there is movement. At this time, the total current I is divided and the currents I 1 , I 2 ,.
When n is considered, the current flowing from the first metal wiring layer 2 to the contact hole 6 and further to the second metal wiring layer 10 (moving from the second metal wiring layer 10 to the contact hole 6 and further to the first metal wiring layer 2) The first metal wiring layer 2
The size of the interface between the contact hole 6 and the contact hole 6 is not uniform but different depending on the length of the current path.
【0014】第2金属配線層10から第1金属配線層2
への最も短いパスである丸印A部(矢印aで示す電子の
パス)では、丸印B部(矢印cで示す電子のパス)に比
べて大きな電子の移動が生じている。エレクトロマイグ
レーションによるボイド20の発生は、金属易動度(配
線にある電流を流したとき、配線材料が電子流に押され
て移動する移動の起こりやすさ、エレクトロマイグレー
ションの起こりやすさ)の異なる物質の界面で起こりや
すく、その中でも特に電子の移動(電流値)の大きさな
箇所において生じやすい。The second metal wiring layer 10 to the first metal wiring layer 2
In the circle A (electron path indicated by arrow a), which is the shortest path to, a larger electron movement occurs than in the circle B (electron path indicated by arrow c). The generation of the voids 20 due to electromigration is caused by substances having different metal mobilities (the likelihood of the movement of the wiring material being pushed by the electron flow when a certain current flows in the wiring, and the likelihood of electromigration). At the interface where the transfer of electrons (current value) is large.
【0015】そこで、このようなエレクトロマイグレー
ションによるボイドの発生を防止する技術として、特開
平7−183378号公報に開示される半導体装置の構
造がある。ここで、上記公報に開示された技術の概略に
ついて、図20を参照して説明する。Therefore, as a technique for preventing the generation of voids due to such electromigration, there is a structure of a semiconductor device disclosed in Japanese Patent Application Laid-Open No. 7-183378. Here, an outline of the technology disclosed in the above publication will be described with reference to FIG.
【0016】この半導体装置の構造によれば、下地層間
絶縁膜1上に所定形状の第1金属配線層2Xが形成さ
れ、この第1金属配線層2Xの上に層間絶縁膜5が形成
されている。層間絶縁膜5の上には、所定形状の第2金
属配線層10が形成されている。第1金属配線層2Xと
第2金属配線層10とは、層間絶縁膜5に形成されたコ
ンタクトホール6を用いて、下敷き金属膜7およびWな
どの金属材料を用いた埋込金属膜8により電気的に接続
されている。According to the structure of the semiconductor device, the first metal wiring layer 2X having a predetermined shape is formed on the underlying interlayer insulating film 1, and the interlayer insulating film 5 is formed on the first metal wiring layer 2X. I have. On the interlayer insulating film 5, a second metal wiring layer 10 having a predetermined shape is formed. The first metal wiring layer 2 </ b> X and the second metal wiring layer 10 are connected by an underlying metal film 7 and an embedded metal film 8 using a metal material such as W by using a contact hole 6 formed in the interlayer insulating film 5. It is electrically connected.
【0017】ここで、第1金属配線層2Xは、第1金属
膜3と第2金属膜4との2層構造からなり、第1金属膜
3には、Ti,TiNおよびWなどの高融点金属材料が
用いられており、第2金属膜4には、Al系合金材料が
用いられている。Here, the first metal wiring layer 2X has a two-layer structure of a first metal film 3 and a second metal film 4, and the first metal film 3 has a high melting point such as Ti, TiN and W. A metal material is used, and an Al-based alloy material is used for the second metal film 4.
【0018】また、コンタクトホール6は、第1金属膜
3の表面まで形成されている。上記構造よりなる半導体
装置の配線構造においては、コンタクトホール6を第2
金属膜4を突き抜けて第1金属膜3の表面部分にまで設
けている。これにより、下敷き金属膜7および埋込金属
膜8からなる接続配線層と第1金属配線層2Xとの接触
面積を増加させることができる。その結果、電流値を分
散させることができるため、コンタクトホール6と第1
金属配線層2Xとの界面におけるボイドの発生を抑える
ことが可能となっている。The contact hole 6 is formed up to the surface of the first metal film 3. In the wiring structure of the semiconductor device having the above structure, the contact hole 6 is formed in the second
It extends through the metal film 4 to the surface of the first metal film 3. Thereby, the contact area between the connection wiring layer including the underlying metal film 7 and the buried metal film 8 and the first metal wiring layer 2X can be increased. As a result, since the current value can be dispersed, the contact hole 6 and the first
It is possible to suppress generation of voids at the interface with the metal wiring layer 2X.
【0019】しかしながら、図20に示す構造において
も、図21で示すように、丸印C部で示す領域におい
て、丸印D部に示す領域よりも、電流(電子)の局所的
な集中が起こり易い。その結果、丸印C部に示す領域に
おいて、ボイドが生じ、エレクトロマイグレーションに
よる配線層の断線が生じるおそれがある。However, in the structure shown in FIG. 20, as shown in FIG. 21, the local concentration of current (electrons) occurs more in the region indicated by the circle C than in the region indicated by the circle D. easy. As a result, voids may occur in the area indicated by the circle C, and the wiring layer may be disconnected due to electromigration.
【0020】したがって、この発明は、上記問題点を解
決するためになされたもので、半導体装置のコンタクト
ホールにおいて、異種金属界面における電流(電子)の
不均一を改善することにより、エレクトロマイグレーシ
ョン耐性の改善による半導体装置の信頼性の向上を図る
半導体装置およびその製造方法を提供することにある。Accordingly, the present invention has been made in order to solve the above-mentioned problems, and has improved the electromigration resistance by improving the nonuniformity of current (electrons) at the interface between dissimilar metals in the contact hole of a semiconductor device. It is an object of the present invention to provide a semiconductor device for improving the reliability of the semiconductor device by the improvement and a manufacturing method thereof.
【0021】[0021]
【課題を解決するための手段】この発明に基づいた半導
体装置の1つの局面においては、下地層間絶縁膜の上
に、それぞれ層間絶縁膜を介在し、接続配線層によって
電気的に接続される、第1金属配線層および上記第1金
属配線層よりも上方に形成される第2金属配線層を備
え、上記第1金属配線層は、上記下地層間絶縁膜側に配
置される第1金属膜と、この第1金属膜の上に形成され
る第2金属膜と、この第2金属膜の上に形成される上記
第1金属膜と同じ金属材料かならなる第3金属膜とを含
み、上記第1金属膜および上記第3金属膜は、上記第2
金属膜よりもエレクトロマイグレーション耐性に優れた
金属材料であり、上記接続配線層の下端部は、上記第1
金属膜の表面に接するように設けられている。According to one aspect of a semiconductor device according to the present invention, an interlayer insulating film is interposed on a base interlayer insulating film and electrically connected by a connection wiring layer. A first metal wiring layer; and a second metal wiring layer formed above the first metal wiring layer. The first metal wiring layer includes a first metal film disposed on the base interlayer insulating film side. A second metal film formed on the first metal film, and a third metal film made of the same metal material as the first metal film formed on the second metal film, The first metal film and the third metal film are formed on the second metal film.
It is a metal material having better electromigration resistance than a metal film, and the lower end of the connection wiring layer is
It is provided so as to be in contact with the surface of the metal film.
【0022】また、上記局面における半導体装置におい
て好ましくは、上記第1金属配線層は、上記第3金属膜
の上に第2金属膜と同じ金属材料からなる第4金属膜
と、この第4金属膜の上に第1金属膜と同じ金属材料か
らなる第5金属膜とがさらに形成される。Preferably, in the semiconductor device according to the above aspect, the first metal wiring layer comprises a fourth metal film made of the same metal material as the second metal film on the third metal film; A fifth metal film made of the same metal material as the first metal film is further formed on the film.
【0023】また、上記局面における半導体装置におい
て好ましくは、上記第1金属膜には、Cu、W、Tiお
よびTiNからなるグループから選択された少なくとも
1つの金属材料が用いられ、上記第2金属膜には、Al
系合金材料が用いられている。Preferably, in the semiconductor device according to the above aspect, the first metal film is made of at least one metal material selected from the group consisting of Cu, W, Ti, and TiN. Has Al
A series alloy material is used.
【0024】この発明に基づいた半導体装置の他の局面
においては、下地層間絶縁膜の上に、それぞれ層間絶縁
膜を介在し、接続配線層によって電気的に接続される、
第1金属配線層および上記第1金属配線層よりも上方に
形成される第2金属配線層を備え、上記第1金属配線層
は、上記下地層間絶縁膜側に形成される第1金属膜と、
この第1金属膜の上に形成され、上記下地層間絶縁膜か
ら離れるに従って徐々に比抵抗の値が大きくなる第2金
属膜とを含み、上記接続配線層の下端部は、上記第1金
属膜の表面に接するように設けられている。In another aspect of the semiconductor device according to the present invention, an interlayer insulating film is interposed on the underlying interlayer insulating film and electrically connected by a connection wiring layer.
A first metal wiring layer and a second metal wiring layer formed above the first metal wiring layer, wherein the first metal wiring layer has a first metal film formed on the base interlayer insulating film side; ,
A second metal film formed on the first metal film and having a specific resistance gradually increasing as the distance from the underlying interlayer insulating film increases, wherein a lower end of the connection wiring layer is formed of the first metal film; It is provided so as to be in contact with the surface of the.
【0025】また、上記局面における半導体装置におい
て好ましくは、上記第1金属膜には、Al系合金材料が
用いられ、上記第2金属膜には、高融点金属材料が用い
られる。Preferably, in the semiconductor device according to the above aspect, an Al-based alloy material is used for the first metal film, and a high melting point metal material is used for the second metal film.
【0026】次に、この発明に基づいた半導体装置のさ
らに他の局面においては、下地層間絶縁膜の上に、それ
ぞれ層間絶縁膜を介在し、接続配線層によって電気的に
接続される、第1金属配線層および上記第1金属配線層
よりも上方に形成される第2金属配線層を備え、上記第
1金属配線層は、上記下地層間絶縁膜側に配置される第
1金属膜と、この第1金属膜の上に形成され、上記第1
金属膜よりもエレクトロマイグレーション耐性に優れた
第2金属膜とを含み、上記接続配線層の下端部は、上記
第2金属膜の内部に接するように設けられている。Next, in still another aspect of the semiconductor device according to the present invention, a semiconductor device according to the first aspect, in which an interlayer insulating film is interposed on a base interlayer insulating film and electrically connected by a connection wiring layer. A metal wiring layer and a second metal wiring layer formed above the first metal wiring layer, wherein the first metal wiring layer includes a first metal film disposed on the base interlayer insulating film side; The first metal film is formed on the first metal film.
A second metal film having better electromigration resistance than the metal film, and a lower end of the connection wiring layer is provided so as to be in contact with the inside of the second metal film.
【0027】また、上記局面における半導体装置におい
て好ましくは、上記第1金属膜には、Al系合金材料が
用いられ、上記第2金属膜にはCu、W、TiおよびT
iNからなるグループから選択された少なくとも1つの
金属材料が用いられている。Preferably, in the semiconductor device according to the above aspect, an Al-based alloy material is used for the first metal film, and Cu, W, Ti, and T are used for the second metal film.
At least one metal material selected from the group consisting of iN is used.
【0028】この発明に基づいた半導体装置の製造方法
の1つの局面においては、下地層間絶縁膜の上に、それ
ぞれ層間絶縁膜を介在し、接続配線層によって電気的に
接続される第1金属配線層および上記第1金属配線層よ
りも上方に形成される第2金属配線層を備えた半導体装
置の製造方法であって、以下の工程を備えている。In one aspect of the method of manufacturing a semiconductor device according to the present invention, a first metal wiring electrically connected to a connection wiring layer on an underlying interlayer insulating film with an interlayer insulating film interposed therebetween. A method for manufacturing a semiconductor device comprising a layer and a second metal wiring layer formed above the first metal wiring layer, comprising the following steps.
【0029】まず、上記第1金属配線層を形成される。
その後、上記第1金属配線層の上に層間絶縁膜が形成さ
れる。First, the first metal wiring layer is formed.
Thereafter, an interlayer insulating film is formed on the first metal wiring layer.
【0030】次に、上記層間絶縁膜に、上記第1金属配
線層に通ずるコンタクトホールが形成される。その後、
上記コンタクトホール内に、上記第1金属配線層の表面
に電気的に接続する上記接続配線層が形成される。Next, a contact hole communicating with the first metal wiring layer is formed in the interlayer insulating film. afterwards,
The connection wiring layer electrically connected to the surface of the first metal wiring layer is formed in the contact hole.
【0031】次に、上記層間絶縁膜の上に上記接続配線
層に電気的に接続する上記第2金属配線層が形成され
る。Next, the second metal wiring layer electrically connected to the connection wiring layer is formed on the interlayer insulating film.
【0032】さらに、上記第1金属配線層を形成する工
程は、以下の工程を備えている。まず、上記下地層間絶
縁膜側に第1金属膜が形成される。その後、この第1金
属膜の上に第2金属膜が形成される。さらに、この第2
金属膜の上に上記第1金属膜と同じ金属材料からなる第
3金属膜が形成される。Further, the step of forming the first metal wiring layer includes the following steps. First, a first metal film is formed on the base interlayer insulating film side. Thereafter, a second metal film is formed on the first metal film. Furthermore, this second
A third metal film made of the same metal material as the first metal film is formed on the metal film.
【0033】また、上記コンタクトホールは、上記第1
金属膜に通ずるように形成される。さらに、上記第1金
属膜および上記第3金属膜は、上記第2金属膜よりもエ
レクトロマイグレーション耐性に優れた金属材料が用い
られる。The contact hole is formed in the first contact hole.
It is formed so as to communicate with the metal film. Further, the first metal film and the third metal film are made of a metal material having better electromigration resistance than the second metal film.
【0034】上記局面における半導体装置の製造方法に
おいて好ましくは、上記第1金属配線層を形成する工程
は、上記第3金属膜の上に第2金属膜と同じ金属材料か
らなる第4金属層を形成する工程と、上記第4金属膜の
上に上記第1金属膜と同じ金属材料からなる第5金属膜
を形成する工程とがさらに行なわれる。Preferably, in the method of manufacturing a semiconductor device according to the above aspect, the step of forming the first metal wiring layer includes forming a fourth metal layer made of the same metal material as the second metal film on the third metal film. The step of forming and the step of forming a fifth metal film made of the same metal material as the first metal film on the fourth metal film are further performed.
【0035】次に、この発明に基づいた半導体装置の製
造方法の他の局面においては、下地層間絶縁膜の上に、
それぞれ層間絶縁膜を介在し、接続配線層によって電気
的に接続される第1金属配線層および上記第1金属配線
層よりも上方に形成される第2金属配線層を備えた半導
体装置の製造方法であって、以下の工程を備えている。Next, in another aspect of the method of manufacturing a semiconductor device according to the present invention, the method comprises the steps of:
A method of manufacturing a semiconductor device having a first metal wiring layer electrically connected by a connection wiring layer and a second metal wiring layer formed above the first metal wiring layer with an interlayer insulating film interposed therebetween. And includes the following steps.
【0036】まず、第1金属配線層が形成される。その
後、上記第1金属配線層の上に層間絶縁膜が形成され
る。First, a first metal wiring layer is formed. Thereafter, an interlayer insulating film is formed on the first metal wiring layer.
【0037】次に、上記層間絶縁膜に、上記第1金属配
線層に通ずるコンタクトホールが形成される。その後、
上記コンタクトホール内に、上記第1金属配線層の表面
に電気的に接続する上記接続配線層が形成される。Next, a contact hole leading to the first metal wiring layer is formed in the interlayer insulating film. afterwards,
The connection wiring layer electrically connected to the surface of the first metal wiring layer is formed in the contact hole.
【0038】次に、上記層間絶縁膜の上に上記接続配線
層に電気的に接続する上記第2金属配線層が形成され
る。Next, the second metal wiring layer electrically connected to the connection wiring layer is formed on the interlayer insulating film.
【0039】また、上記第1金属配線層を形成する工程
は、上記下地層間絶縁膜側に第1金属膜を形成する工程
と、上記下地層間絶縁膜から離れるに従って徐々に比抵
抗の値が大きくなる第2金属膜が形成される工程とを含
んでいる。さらに、上記コンタクトホールは、上記第1
金属膜に通ずるように形成される。The step of forming the first metal wiring layer includes the step of forming the first metal film on the side of the underlying interlayer insulating film and the step of increasing the specific resistance gradually as the distance from the underlying interlayer insulating film increases. Forming a second metal film. Further, the contact hole is formed in the first hole.
It is formed so as to communicate with the metal film.
【0040】また、上記半導体装置の製造方法の局面に
おいて、好ましくは、上記第2金属膜を形成する工程
は、金属膜中へ金属原子を拡散させることにより形成さ
れる。In the method of manufacturing a semiconductor device, the step of forming the second metal film is preferably performed by diffusing a metal atom into the metal film.
【0041】次に、この発明に基づいた半導体装置の製
造方法のさらに他の局面においては、下地層間絶縁膜の
上に、それぞれ層間絶縁膜を介在し、接続配線層によっ
て電気的に接続される第1金属配線層および上記第1金
属配線層よりも上方に形成される第2金属配線層を備え
た半導体装置の製造方法であって、以下の工程を備えて
いる。Next, in still another aspect of the method of manufacturing a semiconductor device according to the present invention, an interlayer insulating film is interposed on a base interlayer insulating film and electrically connected by a connection wiring layer. A method for manufacturing a semiconductor device including a first metal wiring layer and a second metal wiring layer formed above the first metal wiring layer, comprising the following steps.
【0042】まず、上記第1金属配線層が形成される。
その後、上記第1金属配線層の上に層間絶縁膜が形成さ
れる。First, the first metal wiring layer is formed.
Thereafter, an interlayer insulating film is formed on the first metal wiring layer.
【0043】次に、上記第1金属配線層の内部が露出す
るように、上記層間絶縁膜にコンタクトホールが形成さ
れる。その後、上記コンタクトホール内に、上記第1金
属配線層の内部に電気的に接続する上記接続配線層が形
成される。Next, a contact hole is formed in the interlayer insulating film so that the inside of the first metal wiring layer is exposed. Then, the connection wiring layer electrically connected to the inside of the first metal wiring layer is formed in the contact hole.
【0044】次に、上記層間絶縁膜の上に上記接続配線
層に電気的に接続する上記第2金属配線層が形成され
る。Next, the second metal wiring layer electrically connected to the connection wiring layer is formed on the interlayer insulating film.
【0045】さらに、上記第1金属配線層を形成する工
程は、上記下地層間絶縁膜側に第1金属膜を形成する工
程と、この第1金属膜の上に、この第1金属膜よりもエ
レクトロマイグレーション耐性に優れた第2金属膜を形
成する工程とを含んでいる。Further, the step of forming the first metal wiring layer includes the step of forming a first metal film on the side of the underlying interlayer insulating film, and the step of forming a first metal film on the first metal film rather than the first metal film. Forming a second metal film having excellent electromigration resistance.
【0046】[0046]
【発明の実施の形態】以下、この発明に基づく実施の形
態について、図を参照しながら説明する。なお、各図
中、同一符号は、同一または相当部分を示すものとす
る。Embodiments of the present invention will be described below with reference to the drawings. In the drawings, the same reference numerals indicate the same or corresponding parts.
【0047】[実施の形態1]以下、実施の形態1にお
ける半導体装置の構造について、図1を参照して説明す
る。なお、図1は、この実施の形態における半導体装置
100の構造を示す断面図である。[First Embodiment] The structure of a semiconductor device according to the first embodiment will be described below with reference to FIG. FIG. 1 is a sectional view showing the structure of the semiconductor device 100 according to the present embodiment.
【0048】SiO2 などからなる下地層間絶縁膜1の
上に、2000〜15000Åの第1金属配線層2Aが
形成されている。第1金属配線層2Aの上方には、Si
O2などからなる膜厚さ1.0〜2.0μmの層間絶縁
膜5が形成されている。この層間絶縁膜5の上には、A
l系合金材料などからなる膜厚さ2000〜15000
Åの第2金属配線層10が形成されている。A first metal wiring layer 2A of 2000-15000 ° is formed on a base interlayer insulating film 1 made of SiO 2 or the like. Above the first metal wiring layer 2A, Si
An interlayer insulating film 5 made of O 2 or the like and having a thickness of 1.0 to 2.0 μm is formed. On this interlayer insulating film 5, A
Film thickness of 2000-15000 made of l-type alloy material etc.
The second metal wiring layer 10 is formed.
【0049】ここで、第1金属配線層2Aは、図1に示
すように、各々の膜厚が500〜1000Åの第1金属
膜2a、第2金属膜2b、第3金属膜2c、第4金属膜
2dおよび第5金属膜2eの多重積層構造を有してい
る。Here, as shown in FIG. 1, the first metal wiring layer 2A has a first metal film 2a, a second metal film 2b, a third metal film 2c, It has a multi-layer structure of a metal film 2d and a fifth metal film 2e.
【0050】第2金属膜2bおよび第4金属膜2dに
は、Al系合金材料が用いられ、第1金属膜2a、第3
金属膜2cおよび第5金属膜2eには、第2金属膜2b
および第4金属膜2dよりもエレクトロマイグレーショ
ン耐性に優れた金属材料として、Cu、W、Ti、Ti
Nが用いられている。For the second metal film 2b and the fourth metal film 2d, an Al-based alloy material is used.
The second metal film 2b is formed on the metal film 2c and the fifth metal film 2e.
And Cu, W, Ti, Ti as metal materials having better electromigration resistance than the fourth metal film 2d.
N is used.
【0051】さらに、本実施の形態においては、第1金
属配線層2Aと第2金属配線層10とを電気的に接続す
るため、層間絶縁膜5に孔径0.2〜1.0μmのコン
タクトホール6が設けられ、このコンタクトホール6内
に、膜厚さ500〜1500Åの下敷き金属膜7および
タングステンなどの高融点金属材料かならなる埋込金属
膜8が設けられている。ここで、コンタクトホール6の
下端部は、第1金属膜2aの表面に達する位置まで設け
られている。Further, in the present embodiment, in order to electrically connect first metal wiring layer 2A and second metal wiring layer 10, contact hole having a hole diameter of 0.2 to 1.0 μm is formed in interlayer insulating film 5. In the contact hole 6, an underlying metal film 7 having a thickness of 500 to 1500 膜厚 and an embedded metal film 8 made of a high melting point metal material such as tungsten are provided. Here, the lower end of the contact hole 6 is provided up to a position reaching the surface of the first metal film 2a.
【0052】次に、上記構造よりなる半導体装置100
の製造方法について、図2〜図4を参照して説明する。
なお、図2〜図4は、図1に示す半導体装置100の断
面構造に従った製造工程を示す断面工程図である。Next, the semiconductor device 100 having the above structure
Will be described with reference to FIGS.
2 to 4 are cross-sectional process diagrams showing a manufacturing process according to the cross-sectional structure of the semiconductor device 100 shown in FIG.
【0053】まず、図2を参照して、下地層間絶縁膜1
の上に、各々の膜厚さが500〜1000Åの第1金属
膜2a、第2金属膜2b、第3金属膜2c、第4金属膜
2dおよび第5金属膜2eを形成する。ここで、上述し
たように、第2金属膜2bおよび第4金属膜2dには、
Al系合金材料が用いられ、第1金属膜2a、第3金属
膜2cおよび第5金属膜2eには、第2金属膜2bおよ
び第4金属膜2dよりもエレクトロマイグレーション耐
性に優れた金属材料としてCu、W、Ti、NiNが用
いられる。その後、公知のフォトリソグラフィ技術を用
いて、第1金属膜2a〜第5金属膜2eからなる第1金
属配線層2Aのパターニングを行なう。First, referring to FIG. 2, underlying interlayer insulating film 1
A first metal film 2a, a second metal film 2b, a third metal film 2c, a fourth metal film 2d, and a fifth metal film 2e each having a thickness of 500 to 1000 ° are formed thereon. Here, as described above, the second metal film 2b and the fourth metal film 2d include
An Al-based alloy material is used, and the first metal film 2a, the third metal film 2c, and the fifth metal film 2e are metal materials having higher electromigration resistance than the second metal film 2b and the fourth metal film 2d. Cu, W, Ti, NiN are used. Thereafter, the first metal wiring layer 2A including the first metal film 2a to the fifth metal film 2e is patterned using a known photolithography technique.
【0054】次に、図3を参照して、第1金属配線層2
aを覆うように、CVD法などを用いて、SiOなどか
らなる膜厚さ1.0〜2.0μmの層間絶縁膜5を堆積
する。その後、公知のフォトリソグラフィ技術を用い
て、反応性イオンエッチングを用いて、第1金属膜2a
の表面にまで達するコンタクトホール6を開孔する。Next, referring to FIG. 3, first metal wiring layer 2
The interlayer insulating film 5 made of SiO or the like and having a thickness of 1.0 to 2.0 μm is deposited using a CVD method or the like so as to cover “a”. Then, the first metal film 2a is formed by reactive ion etching using a known photolithography technique.
The contact hole 6 reaching the surface is formed.
【0055】次に、図4を参照して、コンタクトホール
6の内周面および層間絶縁膜5の表面を覆うように、膜
厚さ500〜1500Åの下敷き金属膜7をスパッタリ
ング法により堆積する。その後、Wなどの埋込金属膜8
をCVD法により全面に堆積した後、全面エッチバック
を行なうことにより、コンタクトホール6内にのみWを
残存させて、埋込金属膜8を形成する。Next, referring to FIG. 4, an underlaying metal film 7 having a thickness of 500-1500.degree. Is deposited by a sputtering method so as to cover the inner peripheral surface of contact hole 6 and the surface of interlayer insulating film 5. Referring to FIG. Then, a buried metal film 8 such as W
Is deposited on the entire surface by the CVD method, and then the entire surface is etched back, so that W is left only in the contact hole 6 to form the buried metal film 8.
【0056】次に、下敷き金属膜7および埋込金属膜8
を覆うようにAl系合金などからなる金属膜をスパッタ
リング法を用いて堆積し、この金属膜を公知のフォトリ
ソグラフィ技術によりパターニングを行なうことによっ
て、第2金属配線層10を形成する。これにより、図1
に示す本実施の形態における半導体装置100が完成す
る。Next, the underlying metal film 7 and the buried metal film 8
A metal film made of an Al-based alloy or the like is deposited using a sputtering method so as to cover the metal film, and the metal film is patterned by a known photolithography technique to form a second metal wiring layer 10. As a result, FIG.
The semiconductor device 100 according to the present embodiment shown in FIG.
【0057】以上、本実施の形態における半導体装置お
よびその製造方法によれば、第1金属配線層2AをAl
系合金材料からなる第2金属膜2bおよび第4金属膜2
dをエレクトロマイグレーション耐性に優れた第1金属
膜2a、第3金属膜2cおよび第5金属膜2eによって
挟み込む構造を採用している さらに、第1金属配線層
2Aと第2金属配線層10との電気的な接続のための配
線層の下端部を第1金属膜2aの表面としている。As described above, according to the semiconductor device and the method of manufacturing the same according to the present embodiment, the first metal wiring layer 2A is formed of Al
Metal film 2b and fourth metal film 2 made of a base alloy material
d is sandwiched between the first metal film 2a, the third metal film 2c, and the fifth metal film 2e having excellent electromigration resistance. Further, the first metal wiring layer 2A and the second metal wiring layer 10 The lower end of the wiring layer for electrical connection is the surface of the first metal film 2a.
【0058】これにより、図5に示すように、たとえば
第4金属膜2dにボイド20が発生した場合において
も、第4金属膜2dを、エレクトロマイグレーション耐
性の優れた金属材料つまり、第4金属膜2dのAl系合
金層よりも易動度の小さい金属材料で形成した第3金属
膜2cおよび第5金属膜2eで挟み込んでいるため、ボ
イド20が第3金属膜2cおよび第4金属膜2eに成長
することがない。As a result, as shown in FIG. 5, even when voids 20 are formed in the fourth metal film 2d, the fourth metal film 2d is made of a metal material having excellent electromigration resistance, that is, the fourth metal film 2d. Since the third metal film 2c and the fifth metal film 2e formed of a metal material having lower mobility than the Al-based alloy layer of 2d are sandwiched, the void 20 is formed between the third metal film 2c and the fourth metal film 2e. Does not grow.
【0059】このため、第1金属配線層2Aの致命的な
断線を未然に防止することが可能となる。その結果、第
1金属配線層2Aと第2金属配線層10とのコンタクト
ホールおよび配線界面において、致命的な断線に至るこ
とがなく、コンタクトホール部における電気的信頼性の
向上を図ることが可能となる。Therefore, it is possible to prevent a fatal disconnection of the first metal wiring layer 2A. As a result, at the contact hole and the wiring interface between the first metal wiring layer 2A and the second metal wiring layer 10, a critical disconnection does not occur, and the electrical reliability in the contact hole portion can be improved. Becomes
【0060】ここで、上述した実施の形態においては、
第1金属配線層2Aを5層構造としたが、第1金属膜2
a、第2金属膜2bおよび第3金属膜2cの3層構造と
しても同様の作用効果を得ることができる。また、5層
以上の構造としても同様である。Here, in the above-described embodiment,
Although the first metal wiring layer 2A has a five-layer structure, the first metal film
The same operation and effect can be obtained even with a three-layer structure of a, the second metal film 2b and the third metal film 2c. The same applies to a structure having five or more layers.
【0061】さらに、第1金属配線層2Aのみを多重積
層構造としたが、必ずしもこの構造に限られることな
く、たとえば図6に示すように、接続配線層にタングス
テンプラグを用い、半導体基板1Bの上に層間絶縁膜1
00を介在して形成される第1金属配線層AL1、この
第1金属配線層AL1の上方に層間絶縁膜200を介在
して形成される第2金属配線層AL2、さらにこの第2
発生層AL2の上方に層間絶縁膜300を介在して形成
される第3金属配線層AL3に本実施の形態における多
重積層構造を採用することによっても、各配線層間にお
ける電気的な信頼性の向上を図ることが可能である。Further, although only the first metal wiring layer 2A has a multi-layered structure, the structure is not necessarily limited to this structure. For example, as shown in FIG. Interlayer insulating film 1 on top
00, a second metal wiring layer AL2 formed above the first metal wiring layer AL1 with an interlayer insulating film 200 therebetween, and a second metal wiring layer AL2
By adopting the multi-layer structure of the present embodiment for the third metal wiring layer AL3 formed above the generation layer AL2 with the interlayer insulating film 300 interposed therebetween, the electrical reliability between the wiring layers can be improved. It is possible to achieve.
【0062】[実施の形態2]以下、実施の形態2にお
ける半導体装置の構造について、図7を参照して説明す
る。なお、図7は、この実施の形態における半導体装置
200の構造を示す断面図である。[Second Embodiment] The structure of a semiconductor device according to a second embodiment will be described below with reference to FIG. FIG. 7 is a cross-sectional view showing the structure of the semiconductor device 200 in this embodiment.
【0063】SiO2 などからなる下地層間絶縁膜1の
上に膜厚さ2000〜15000Åの第1金属配線層2
Bが形成されている。第1金属配線層2Bの上方には、
SiO2 などからなる膜厚さ1.0〜2.0μmの層間
絶縁膜5を介在して、Al系合金材料などからなる膜厚
さ2000〜15000Åの第2金属配線層10が形成
されている。A first metal wiring layer 2 having a thickness of 2000 to 15000 ° is formed on a base interlayer insulating film 1 made of SiO 2 or the like.
B is formed. Above the first metal wiring layer 2B,
A second metal wiring layer 10 made of Al-based alloy material or the like having a thickness of 2000-15000 ° is formed with an interlayer insulating film 5 made of SiO 2 or the like having a thickness of 1.0-2.0 μm interposed. .
【0064】ここで、第1金属配線層2Bは、図7に示
すように、膜厚さ500〜1000ÅのAl系合金材料
などからなる第1金属膜3と下地層間絶縁膜1から遠ざ
かるにつれて徐々に比抵抗が大きくなる第2金属膜4と
を有している。ここで、第2金属膜4の比抵抗の変化
は、ρ=3.0〜数十μΩcmの間で徐々に変化するよ
うに設定されている。Here, as shown in FIG. 7, the first metal wiring layer 2 B is gradually formed as the distance from the first metal film 3 made of an Al-based alloy material or the like having a thickness of 500 to 1000 ° and the underlying interlayer insulating film 1 increases. And a second metal film 4 having a large specific resistance. Here, the change in the specific resistance of the second metal film 4 is set so as to gradually change between ρ = 3.0 to several tens μΩcm.
【0065】また、第1金属配線層2Bと第2金属配線
層10とは、実施の形態1と同様に層間絶縁膜5に設け
られたコンタクトホール6を用いて、下敷き金属膜7お
よび埋込金属層8を用いて電気的に接続されている。ま
た、コンタクトホール6の下端部は、第1金属膜3の表
面に達するように設けられている。The first metal wiring layer 2 B and the second metal wiring layer 10 are connected to the underlying metal film 7 and the buried metal film 7 by using the contact holes 6 formed in the interlayer insulating film 5 in the same manner as in the first embodiment. They are electrically connected using the metal layer 8. The lower end of the contact hole 6 is provided so as to reach the surface of the first metal film 3.
【0066】次に、上記構造よりなる半導体装置200
の製造方法について、図8および図9を参照して説明す
る。なお、図8および図9は、図7に示す半導体装置2
00の断面構造に従った製造工程を示す断面工程図であ
る。Next, the semiconductor device 200 having the above structure
Will be described with reference to FIGS. 8 and 9. 8 and 9 show the semiconductor device 2 shown in FIG.
It is sectional process drawing which shows the manufacturing process according to the cross-sectional structure of No. 00.
【0067】まず、図8を参照して、下地層間絶縁膜1
上に、Ti、TiN、Wなどの高融点金属材料を用い
て、膜厚500〜1000Åの第1金属膜3を成膜す
る。その後、この第1金属膜3の上に、Al系合金材料
からなる第2金属膜4を膜厚2000〜15000Å成
膜する。ここで、上述したように、第2金属膜4に層間
絶縁膜1から離れるに従って比抵抗の値が大きくなるよ
うに設定するために、まず、第2主金属層4を成膜した
後、Al膜中へ拡散源となるTiなどの金属膜をスパッ
タリング法またはCVD法等により、第2金属膜4の表
面に成膜する。First, referring to FIG. 8, underlying interlayer insulating film 1
A first metal film 3 having a thickness of 500 to 1000 ° is formed thereon using a high melting point metal material such as Ti, TiN, or W. Thereafter, a second metal film 4 made of an Al-based alloy material is formed on the first metal film 3 to a thickness of 2000-15000. Here, as described above, in order to set the specific resistance value of the second metal film 4 so as to increase as the distance from the interlayer insulating film 1 increases, first, the second main metal layer 4 is formed, and then the second main metal layer 4 is formed. A metal film such as Ti serving as a diffusion source is formed on the surface of the second metal film 4 by a sputtering method or a CVD method.
【0068】その後、熱処理を行なうことにより、Al
表面のTi原子をAl膜中に拡散させる。その結果、A
l膜中のTi濃度は、第2金属膜4の最表面から下地層
間絶縁膜1に向かって減少し、Ti濃度の高い最表面に
おいては高抵抗、Ti濃度の低い下地層間絶縁膜1側に
おいては低抵抗な層を得ることができる。具体的には、
上述したように第2金属膜4の比抵抗の値ρ=3.0〜
数十μΩcmの間で徐々に変化することになる。Thereafter, a heat treatment is performed to
The Ti atoms on the surface are diffused into the Al film. As a result, A
The Ti concentration in the l film decreases from the outermost surface of the second metal film 4 toward the underlying interlayer insulating film 1, and has a high resistance on the outermost surface with a high Ti concentration and a lower resistance on the side of the underlying interlayer insulating film 1 with a low Ti concentration. Can obtain a low-resistance layer. In particular,
As described above, the value ρ of the specific resistance of the second metal film 4 is 3.0 to 3.0.
It will gradually change between tens of μΩcm.
【0069】図7に示すような形状たとえばコンタクト
ホール6の開孔径0.5μm、深さ1.0μmの条件下
では、最短経路と最長経路とで約2倍の長さの違いがあ
るため、第2金属膜4の比抵抗は、最表面側で6.0μ
Ωcm、下地層間絶縁膜1側において3.0μΩcmと
約2倍程度に高くすればよいと考えられる。そのために
は、Al膜中に、約1.5wt%のTiを拡散させるこ
とによって、上記所望の比抵抗の値を得ることができ
る。Under the condition shown in FIG. 7, for example, when the opening diameter of the contact hole 6 is 0.5 μm and the depth is 1.0 μm, there is a difference in length between the shortest path and the longest path by about twice. The specific resistance of the second metal film 4 is 6.0 μm on the outermost surface side.
Ωcm, which is about twice as high as 3.0 μΩcm on the base interlayer insulating film 1 side. For this purpose, the desired value of the specific resistance can be obtained by diffusing about 1.5 wt% of Ti into the Al film.
【0070】次に、図9を参照して、第2金属膜4の上
に層間絶縁膜5を形成する。その後実施の形態1と同様
にして、公知のフォトリソグラフィ技術を用いて層間絶
縁膜5にコンタクトホール6を反応性イオンエッチング
を用いて開口する。このとき、コンタクトホール6の下
端部は、第1金属膜3の表面に達するまでエッチングさ
れる。Next, referring to FIG. 9, an interlayer insulating film 5 is formed on second metal film 4. Thereafter, in the same manner as in the first embodiment, a contact hole 6 is opened in the interlayer insulating film 5 using a known photolithography technique using reactive ion etching. At this time, the lower end of the contact hole 6 is etched until it reaches the surface of the first metal film 3.
【0071】その後、実施の形態1における図4に示す
工程と同様の工程を経ることにより、コンタクトホール
6内に下敷き金属膜7および埋込金属層8を形成し、所
定形状の第2金属配線層10を形成する。これにより、
図7に示す実施の形態2における半導体装置200を形
成することができる。Thereafter, through an operation similar to that shown in FIG. 4 in the first embodiment, an underlying metal film 7 and an embedded metal layer 8 are formed in contact hole 6 and a second metal interconnection of a predetermined shape is formed. The layer 10 is formed. This allows
The semiconductor device 200 according to Embodiment 2 shown in FIG. 7 can be formed.
【0072】以上、この実施の形態における半導体装置
およびその製造方法によれば、図21に示す従来構造に
おいては、C部で囲まれた領域において、電流(電子)
の局所的な集中が起こる問題があったが、本実施の形態
のように、第2金属膜4に下地層間絶縁膜1から遠ざか
る方向に向けて徐々に比抵抗の値率を大きくすることに
よって、図10に示すように、コンタクトホール6と第
1金属配線層2Bとの界面における電流(電子)を第1
金属配線層2Bの膜厚さ方向に分散させることが可能と
なる。その結果、第1金属配線層2Bにおける膜厚さ方
向において、電流(電子)の密度を均一化することが可
能となる。これにより、電気的信頼性の改善を図ること
が可能となる。As described above, according to the semiconductor device and the method of manufacturing the same of this embodiment, in the conventional structure shown in FIG.
However, as in the present embodiment, the resistivity of the second metal film 4 is gradually increased in the direction away from the underlying interlayer insulating film 1 to increase the specific resistance value ratio. As shown in FIG. 10, the current (electrons) at the interface between the contact hole 6 and the first metal wiring layer 2B is changed to the first current.
It becomes possible to disperse in the thickness direction of the metal wiring layer 2B. As a result, it is possible to make the current (electron) density uniform in the thickness direction of the first metal wiring layer 2B. This makes it possible to improve the electrical reliability.
【0073】[実施の形態3]以下、実施の形態3にお
ける半導体装置の構造について、図11を参照して説明
する。なお、図11は、この実施の形態における半導体
装置300の構造を示す断面図である。Third Embodiment The structure of a semiconductor device according to a third embodiment will be described below with reference to FIG. FIG. 11 is a sectional view showing the structure of the semiconductor device 300 according to the present embodiment.
【0074】SiO2 などからなる下地層間絶縁膜1の
上に、膜厚さ2100〜17000Åの第1金属配線層
2Cが形成されている。第1金属配線層2Cの上方に
は、膜厚さ1.0〜2.0μmのSiO2 などからなる
層間絶縁膜5を介在して、膜厚さ2000〜15000
ÅのAl系合金材料などからなる第2金属配線層10が
形成されている。A first metal wiring layer 2C having a thickness of 2100-17000 ° is formed on a base interlayer insulating film 1 made of SiO 2 or the like. Above the first metal wiring layer 2C, an interlayer insulating film 5 made of SiO 2 having a thickness of 1.0 to 2.0 μm is interposed with a thickness of 2000 to 15000.
A second metal wiring layer 10 made of an Al-based alloy material or the like is formed.
【0075】ここで、第1金属配線層2Cは、図11に
示すように、膜厚さ2000〜15000Å、Al系合
金材料からなる第1金属膜2gと、膜厚さ100〜20
00Å、第1金属膜2gよりもエレクトロマイグレーシ
ョン耐性に優れたTi、TiN、W、Cuの金属材料が
用いられた第2金属膜2hとの2層構造を有している。As shown in FIG. 11, the first metal wiring layer 2C has a thickness of 2000-15000 °, a first metal film 2g made of an Al-based alloy material, and a thickness of 100-100 mm.
It has a two-layer structure with a second metal film 2h using a metal material of Ti, TiN, W, and Cu that has better electromigration resistance than the first metal film 2g.
【0076】さらに、本実施例の構造によれば、第1金
属配線層2cと第2金属配線層10とを電気的に接続す
るため、層間絶縁膜5に孔径0.2〜1.0μmのコン
タクトホール6か設けられ、このコンタクトホール6内
に、膜厚さ500〜1500Åの下敷き金属膜7および
タングステンなどの高融点金属材料からなる埋込金属膜
8が設けられている。ここで、コンタクトホール6の下
端部は、第2金属膜2hの内部に接するように設けられ
ている。Further, according to the structure of this embodiment, since the first metal wiring layer 2c and the second metal wiring layer 10 are electrically connected, the interlayer insulating film 5 has a hole diameter of 0.2 to 1.0 μm. A contact hole 6 is provided. In the contact hole 6, an underlying metal film 7 having a thickness of 500 to 1500 Å and a buried metal film 8 made of a refractory metal material such as tungsten are provided. Here, the lower end of the contact hole 6 is provided so as to be in contact with the inside of the second metal film 2h.
【0077】次に、上記構造よりなる半導体装置300
の製造方法について、図12および図13を参照して説
明する。なお、図12および図13は、図11に示す半
導体装置300の断面構造に従った製造工程を示す断面
工程図である。Next, the semiconductor device 300 having the above structure
Will be described with reference to FIGS. FIGS. 12 and 13 are cross-sectional process diagrams showing manufacturing steps according to the cross-sectional structure of the semiconductor device 300 shown in FIG.
【0078】まず、図12を参照して、下地層間絶縁膜
1の上に、膜厚さ2000〜15000Å、Al系合金
材料からなる第1金属膜2gをCVD法などを用いて堆
積する。その後、この第1金属膜2gの上に、膜厚さ1
00〜2000Å、Ti、TiN、W、Cuなどの金属
材料からなる第2金属膜2hを堆積する。First, referring to FIG. 12, a first metal film 2g made of an Al-based alloy material and having a thickness of 2000-15000 ° is deposited on underlying interlayer insulating film 1 by using a CVD method or the like. Then, a film having a thickness of 1 is formed on the first metal film 2g.
A second metal film 2h made of a metal material such as Ti, TiN, W, and Cu is deposited at 00 to 2000 °.
【0079】次に、公知のフォトリソグラフィ技術を用
いて、第1金属膜2gおよび第2金属膜2hに対して反
応性イオンエッチングを行ない、所定のパターニングを
行ない、第1金属配線層2Cを完成させる。Next, reactive ion etching is performed on the first metal film 2g and the second metal film 2h using a known photolithography technique to perform predetermined patterning, thereby completing the first metal wiring layer 2C. Let it.
【0080】次に、図13を参照して、第1金属配線層
2Cを覆うように層間絶縁膜5を堆積する。その後、公
知の技術を用いて、層間絶縁膜5にコンタクトホール6
を開孔する。このとき、コンタクトホール6の下端部
は、第2金属膜2hの内部においてエッチングを止めた
構造とする。Next, referring to FIG. 13, an interlayer insulating film 5 is deposited to cover the first metal wiring layer 2C. Thereafter, the contact holes 6 are formed in the interlayer insulating film 5 by using a known technique.
The hole is opened. At this time, the lower end of the contact hole 6 has a structure in which the etching is stopped inside the second metal film 2h.
【0081】次に、実施の形態1における図4に示すプ
ロセスと同様のプロセスを経ることにより、図11に示
す本実施の形態における半導体装置300を完成するこ
とができる。Next, through a process similar to that shown in FIG. 4 in the first embodiment, semiconductor device 300 in the present embodiment shown in FIG. 11 can be completed.
【0082】以上、本実施の形態における半導体装置お
よびその製造方法によれば、第1金属配線層2Cにおい
て、エレクトロマイグレーション耐性の強い第2金属膜
2h中において、第2金属配線層10とのコンタクトを
設けている。その結果、従来コンタクトホールにおいて
接触していた金属層はAl系合金材料であったため、コ
ンタクト部において、ホールが生じやすかったが、本実
施の形態においては、エレクトロマイグレーションに優
れた金属膜を用いているため、接触部における信頼性の
向上を図ることが可能となる。As described above, according to the semiconductor device and the method of manufacturing the same in the present embodiment, the contact between the first metal wiring layer 2C and the second metal wiring layer 10 in the second metal film 2h having high electromigration resistance is provided. Is provided. As a result, since the metal layer that was in contact with the conventional contact hole was an Al-based alloy material, a hole was likely to be formed in the contact portion. However, in the present embodiment, a metal film excellent in electromigration was used. Therefore, it is possible to improve the reliability of the contact portion.
【0083】なお、実施の形態1の図6で説明した構造
を実施の形態2または実施の形態3における構造に適用
しても各実施の形態における作用効果を得ることが可能
である。It is to be noted that, even if the structure described in FIG. 6 of the first embodiment is applied to the structure of the second or third embodiment, the function and effect of each embodiment can be obtained.
【0084】以上、今回開示した実施の形態はすべての
点で例示であって制限的なものではないと考えられるべ
きである。本発明の範囲は上記した説明ではなく特許請
求の範囲によって示され、特許請求の範囲と均等の意味
および範囲内でのすべての変更が含まれることが意図さ
れる。The embodiments disclosed this time are to be considered in all respects as illustrative and not restrictive. The scope of the present invention is defined by the terms of the claims, rather than the description above, and is intended to include any modifications within the scope and meaning equivalent to the terms of the claims.
【0085】[0085]
【発明の効果】この発明に基づいた半導体装置およびそ
の製造方法の1つの局面によれば、第1金属配線層を、
Al系合金材料からなる第2金属膜および第4金属膜を
エレクトロマイグレーション耐性に優れた第1金属膜、
第3金属膜および第5金属膜によって挟み込む構造を採
用している。さらに、第1金属配線層と第2金属配線層
との電気的な接続のための配線層の下端部を第1金属膜
の表面としている。According to one aspect of the semiconductor device and the method of manufacturing the same according to the present invention, the first metal wiring layer is
A second metal film and a fourth metal film made of an Al-based alloy material, a first metal film having excellent electromigration resistance;
A structure sandwiched between the third metal film and the fifth metal film is employed. Further, the lower end of the wiring layer for electrical connection between the first metal wiring layer and the second metal wiring layer is used as the surface of the first metal film.
【0086】これにより、たとえば第4金属膜にボイド
が発生した場合においても、第4金属膜を、エレクトロ
マイグレーション耐性の優れた金属材料つまり、第4金
属膜のAl系合金層よりも易動度の小さい金属材料で形
成した第3金属膜および第5金属膜で挟み込んでいるた
め、ボイドが第3金属膜および第4金属膜に成長するこ
とがない。Thus, for example, even when voids occur in the fourth metal film, the fourth metal film is made to have a higher mobility than a metal material having excellent electromigration resistance, that is, an Al-based alloy layer of the fourth metal film. Since the third metal film and the fifth metal film formed of a metal material having a small size are sandwiched, voids do not grow in the third metal film and the fourth metal film.
【0087】このため、第1金属配線層の致命的な断線
を未然に防止することが可能となる。その結果、第1金
属配線層と第2金属配線層とのコンタクトホールおよび
配線界面において、致命的な断線に至ることがなく、コ
ンタクトホール部における電気的信頼性の向上を図るこ
とが可能となる。その結果、電気的信頼性の高い半導体
装置およびその製造方法を提供することが可能となる。Therefore, it is possible to prevent a fatal disconnection of the first metal wiring layer. As a result, at the contact hole and the wiring interface between the first metal wiring layer and the second metal wiring layer, a critical disconnection does not occur, and it is possible to improve the electrical reliability in the contact hole portion. . As a result, a highly reliable semiconductor device and a method for manufacturing the same can be provided.
【0088】次に、この発明に基づいた半導体装置およ
びその製造方法の他の局面によれば、第2金属膜を下地
層間絶縁膜から遠ざかる方向に向けて徐々に比抵抗の値
率を大きくすることによって、コンタクトホールと第1
金属配線層との界面における電流(電子)を第1金属配
線層の膜厚さ方向に分散させることが可能となる。Next, according to another aspect of the semiconductor device and the method of manufacturing the same according to the present invention, the value ratio of the specific resistance is gradually increased in the direction in which the second metal film moves away from the underlying interlayer insulating film. The contact hole and the first
The current (electrons) at the interface with the metal wiring layer can be dispersed in the thickness direction of the first metal wiring layer.
【0089】その結果、第1金属配線層における膜厚さ
方向において、電流(電子)の密度を均一化することが
可能となる。これにより、電気的信頼性の改善を図るこ
とが可能となる。その結果、電気的信頼性の高い半導体
装置およびその製造方法を提供することが可能となる。As a result, it is possible to make the current (electron) density uniform in the thickness direction of the first metal wiring layer. This makes it possible to improve the electrical reliability. As a result, a highly reliable semiconductor device and a method for manufacturing the same can be provided.
【0090】次に、この発明に基づいた半導体装置およ
びその製造方法のさらに他の局面においては エレクト
ロマイグレーション耐性の強い第2金属膜中において、
第2金属配線層とのコンタクトを設けている。Next, in still another aspect of the semiconductor device and the method of manufacturing the same according to the present invention, in a second metal film having strong electromigration resistance,
A contact with the second metal wiring layer is provided.
【0091】その結果、従来コンタクトホールにおいて
接触していた金属層はAl系合金材料であったため、コ
ンタクト部において、ホールが生じやすかったが、本発
明においては、エレクトロマイグレーションに優れた金
属膜を用いているため、接触部における信頼性の向上を
図ることが可能となる。その結果、電気的信頼性の高い
半導体装置およびその製造方法を提供することが可能と
なる。As a result, since the metal layer which had been in contact with the contact hole in the past was made of an Al-based alloy material, a hole was easily formed in the contact portion. However, in the present invention, a metal film excellent in electromigration was used. Therefore, it is possible to improve the reliability of the contact portion. As a result, a highly reliable semiconductor device and a method for manufacturing the same can be provided.
【図1】 実施の形態1における半導体装置100の構
造を示す断面図である。FIG. 1 is a cross-sectional view illustrating a structure of a semiconductor device 100 according to a first embodiment.
【図2】 実施の形態1における半導体装置100の製
造工程を示す第1断面工程図である。FIG. 2 is a first sectional process view showing a manufacturing process of the semiconductor device 100 according to the first embodiment.
【図3】 実施の形態1における半導体装置100の製
造工程を示す第2断面工程図である。FIG. 3 is a second sectional process view showing a manufacturing step of the semiconductor device 100 in the first embodiment.
【図4】 実施の形態1における半導体装置100の製
造工程を示す第3断面工程図である。FIG. 4 is a third sectional process view showing a manufacturing process of semiconductor device 100 in First Embodiment;
【図5】 実施の形態1における半導体装置100の作
用効果を説明するための模式図である。FIG. 5 is a schematic diagram for explaining an operation and effect of the semiconductor device 100 according to the first embodiment;
【図6】 実施の形態1における半導体装置を他の半導
体装置に適用した場合の構造を示す断面図である。FIG. 6 is a cross-sectional view showing a structure when the semiconductor device in Embodiment 1 is applied to another semiconductor device;
【図7】 実施の形態2における半導体装置200の構
造を示す断面図である。FIG. 7 is a cross-sectional view illustrating a structure of a semiconductor device 200 according to a second embodiment.
【図8】 実施の形態2における半導体装置の製造工程
を示す第1断面工程図である。FIG. 8 is a first sectional process view showing a manufacturing process of the semiconductor device in the second embodiment.
【図9】 実施の形態2における半導体装置の製造工程
を示す第2断面工程図である。FIG. 9 is a second sectional process view showing the manufacturing process of the semiconductor device in the second embodiment.
【図10】 実施の形態2における半導体装置の動作原
理を示す模式図である。FIG. 10 is a schematic diagram illustrating the operation principle of a semiconductor device in Embodiment 2.
【図11】 実施の形態3における半導体装置300の
構造を示す断面図である。FIG. 11 is a cross-sectional view showing a structure of a semiconductor device 300 according to a third embodiment.
【図12】 実施の形態3における半導体装置の製造工
程を示す第1断面工程図である。FIG. 12 is a first cross-sectional process view showing a manufacturing step of the semiconductor device in the third embodiment;
【図13】 実施の形態3における半導体装置の製造工
程を示す第2断面工程図である。FIG. 13 is a second sectional process view showing the manufacturing process of the semiconductor device in the third embodiment.
【図14】 従来技術における半導体装置の構造を示す
断面図である。FIG. 14 is a cross-sectional view illustrating a structure of a semiconductor device according to a conventional technique.
【図15】 従来技術における半導体装置の製造工程を
示す第1断面工程図である。FIG. 15 is a first cross-sectional process view showing a manufacturing step of a semiconductor device in a conventional technique.
【図16】 従来技術における半導体装置の製造工程を
示す第2断面工程図である。FIG. 16 is a second sectional process view showing the manufacturing process of the semiconductor device in the conventional technique.
【図17】 従来技術における半導体装置の製造工程を
示す第3断面工程図である。FIG. 17 is a third sectional process view showing the manufacturing process of the semiconductor device in the conventional technique.
【図18】 従来技術における半導体装置の製造工程を
示す第4断面工程図である。FIG. 18 is a fourth sectional process view showing the manufacturing process of the semiconductor device in the conventional technique.
【図19】 図14に示す半導体装置の問題点を説明す
るための模式図である。19 is a schematic diagram for explaining a problem of the semiconductor device shown in FIG.
【図20】 従来技術における他の実施の形態における
半導体装置の構造を示す断面図である。FIG. 20 is a cross-sectional view showing a structure of a semiconductor device according to another embodiment of the prior art.
【図21】 図20に示す従来の半導体装置の問題点を
説明するための模式図である。21 is a schematic diagram for explaining a problem of the conventional semiconductor device shown in FIG.
1 下地層間絶縁膜、2A,2B,2C 第1金属配線
層、2a 第1金属膜、2b 第2金属膜、2c 第3
金属膜、2d 第4金属膜、2e 第5金属膜、5 層
間絶縁膜、7 下敷き金属膜、8 埋込金属膜、10
第2金属配線層、6 コンタクトホール、3 第1金属
膜、4 第2金属膜。1 base interlayer insulating film, 2A, 2B, 2C first metal wiring layer, 2a first metal film, 2b second metal film, 2c third
Metal film, 2d fourth metal film, 2e fifth metal film, 5 interlayer insulating film, 7 underlying metal film, 8 embedded metal film, 10
2nd metal wiring layer, 6 contact holes, 3rd metal film, 4th metal film.
Claims (12)
縁膜を介在し、接続配線層によって電気的に接続される
第1金属配線層および前記第1金属配線層よりも上方に
形成される第2金属配線層を備え、 前記第1金属配線層は、前記下地層間絶縁膜側に配置さ
れる第1金属膜と、この第1金属膜の上に形成される第
2金属膜と、この第2金属膜の上に形成される前記第1
金属膜と同じ金属材料かならなる第3金属膜とを含み、 前記第1金属膜および前記第3金属膜は、前記第2金属
膜よりもエレクトロマイグレーション耐性に優れた金属
材料であり、 前記接続配線層の下端部は、前記第1金属膜の表面に接
するように設けられる、半導体装置。A first metal wiring layer electrically connected by a connection wiring layer and formed above the first metal wiring layer with an interlayer insulating film interposed therebetween on the underlying interlayer insulating film; A second metal wiring layer, wherein the first metal wiring layer includes a first metal film disposed on the base interlayer insulating film side, a second metal film formed on the first metal film, The first metal film formed on the second metal film;
A third metal film made of the same metal material as the metal film, wherein the first metal film and the third metal film are metal materials having better electromigration resistance than the second metal film; A semiconductor device, wherein a lower end of the wiring layer is provided so as to be in contact with a surface of the first metal film.
の上に第2金属膜と同じ金属材料からなる第4金属膜
と、この第4金属膜の上に前記第1金属膜と同じ金属材
料からなる第5金属膜とをさらに有する、請求項1に記
載の半導体装置。2. The first metal wiring layer includes a fourth metal film made of the same metal material as the second metal film on the third metal film, and the first metal film on the fourth metal film. 2. The semiconductor device according to claim 1, further comprising: a fifth metal film made of the same metal material.
よびTiNからなるグループから選択された少なくとも
1つの金属材料が用いられ、 前記第2金属膜には、Al系合金材料が用いられる、請
求項1または2に記載の半導体装置。3. The first metal film is made of at least one metal material selected from the group consisting of Cu, W, Ti, and TiN, and the second metal film is made of an Al-based alloy material. The semiconductor device according to claim 1, wherein:
縁膜を介在し、接続配線層によって電気的に接続され
る、第1金属配線層および前記第1金属配線層よりも上
方に形成される第2金属配線層を備え、 前記第1金属配線層は、前記下地層間絶縁膜側に形成さ
れる第1金属膜と、この第1金属膜の上に形成され、前
記下地層間絶縁膜から離れるに従って徐々に比抵抗の値
が大きくなる第2金属膜とを含み、 前記接続配線層の下端部は、前記第1金属膜の表面に接
するように設けられる、半導体装置。4. A first metal wiring layer and a metal wiring layer formed above the first metal wiring layer and electrically connected to each other by a connection wiring layer with an interlayer insulating film interposed therebetween on the underlying interlayer insulating film. A first metal wiring layer formed on the side of the underlying interlayer insulating film, and a first metal wiring layer formed on the first metal film; A second metal film whose specific resistance gradually increases as the distance increases, wherein a lower end of the connection wiring layer is provided so as to be in contact with a surface of the first metal film.
用いられ、 前記第2金属膜には、高融点金属材料が用いられる、請
求項4に記載の半導体装置。5. The semiconductor device according to claim 4, wherein an Al-based alloy material is used for said first metal film, and a high melting point metal material is used for said second metal film.
縁膜を介在し、接続配線層によって電気的に接続され
る、第1金属配線層および前記第1金属配線層よりも上
方に形成される第2金属配線層を備え、 前記第1金属配線層は、前記下地層間絶縁膜側に配置さ
れる第1金属膜と、この第1金属膜の上に形成される前
記第1金属膜よりもエレクトロマイグレーション耐性に
優れた第2金属膜とを含み、 前記接続配線層の下端部は、前記第2金属膜の内部に接
するように設けられる、半導体装置。6. A first metal wiring layer and a metal wiring layer formed above the first metal wiring layer and electrically connected by a connection wiring layer with an interlayer insulating film interposed therebetween on the underlying interlayer insulating film. A second metal wiring layer, wherein the first metal wiring layer is formed of a first metal film disposed on the base interlayer insulating film side and the first metal film formed on the first metal film. And a second metal film having excellent electromigration resistance, wherein the lower end of the connection wiring layer is provided so as to be in contact with the inside of the second metal film.
用いられ、 前記第2金属膜にはCu、W、TiおよびTiNからな
るグループから選択された少なくとも1つの金属材料が
用いられる、請求項6に記載の半導体装置。7. An Al-based alloy material is used for the first metal film, and at least one metal material selected from the group consisting of Cu, W, Ti and TiN is used for the second metal film. The semiconductor device according to claim 6.
縁膜を介在し、接続配線層によって電気的に接続される
第1金属配線層および前記第1金属配線層よりも上方に
形成される第2金属配線層を備えた半導体装置の製造方
法であって、 前記第1金属配線層を形成する工程と、 前記第1金属配線層の上に層間絶縁膜を形成する工程
と、 前記層間絶縁膜に、前記第1金属配線層に通ずるコンタ
クトホールを形成する工程と、 前記コンタクトホール内に、前記第1金属配線層の表面
に電気的に接続する前記接続配線層を形成する工程と、 前記層間絶縁膜の上に前記接続配線層に電気的に接続す
る前記第2金属配線層を形成する工程と、を有し、 前記第1金属配線層を形成する工程は、 前記下地層間絶縁膜側に第1金属膜を形成する工程と、 この第1金属膜の上に第2金属膜を形成する工程と、 この第2金属膜の上に前記第1金属膜と同じ金属材料か
らなる第3金属膜を形成する工程とを含み、 前記コンタクトホールを形成する工程は、前記第1金属
膜に通ずるように形成され、 前記第1金属膜および前記第3金属膜は、前記第2金属
膜よりもエレクトロマイグレーション耐性に優れた金属
材料が用いられる、半導体装置の製造方法。8. A first metal wiring layer electrically connected by a connection wiring layer and formed above the first metal wiring layer with an interlayer insulating film interposed therebetween on the underlying interlayer insulating film. A method of manufacturing a semiconductor device including a second metal wiring layer, comprising: forming the first metal wiring layer; forming an interlayer insulating film on the first metal wiring layer; Forming a contact hole communicating with the first metal wiring layer in the film; forming the connection wiring layer electrically connected to a surface of the first metal wiring layer in the contact hole; Forming the second metal wiring layer electrically connected to the connection wiring layer on the interlayer insulating film; and forming the first metal wiring layer on the side of the base interlayer insulating film Forming a first metal film on the substrate; Forming a second metal film on the first metal film; and forming a third metal film made of the same metal material as the first metal film on the second metal film; The step of forming a hole is formed so as to communicate with the first metal film, and the first metal film and the third metal film are made of a metal material having higher electromigration resistance than the second metal film. , A method of manufacturing a semiconductor device.
る第4金属膜を形成する工程と、 前記第4金属膜の上に前記第1金属膜と同じ金属材料か
らなる第5金属膜を形成する工程と、をさらに有する、
請求項8に記載の半導体装置の製造方法。9. The step of forming the first metal wiring layer includes: forming a fourth metal film made of the same metal material as the second metal film on the third metal film; Forming a fifth metal film made of the same metal material as the first metal film on the first metal film.
A method for manufacturing a semiconductor device according to claim 8.
絶縁膜を介在し、接続配線層によって電気的に接続され
る第1金属配線層および前記第1金属配線層よりも上方
に形成される第2金属配線層を備えた半導体装置の製造
方法であって、 前記第1金属配線層を形成する工程と、 前記第1金属配線層の上に層間絶縁膜を形成する工程
と、 前記層間絶縁膜に、前記第1金属配線層に通ずるコンタ
クトホールを形成する工程と、 前記コンタクトホール内に前記第1金属配線層の表面に
電気的に接続する前記接続配線層を形成する工程と、 前記層間絶縁膜の上に前記接続配線層に電気的に接続す
る前記第2金属配線層を形成する工程と、を有し、 前記第1金属配線層を形成する工程は、 前記下地層間絶縁膜側に第1金属膜を形成する工程と、 この第1金属膜の上に、前記下地層間絶縁膜から離れる
に従って徐々に比抵抗の値が大きくなる第2金属膜を形
成する工程と、を含み、 前記コンタクトホールを形成する工程は、前記第1金属
膜に通ずるように形成される、半導体装置の製造方法。10. A first metal wiring layer electrically connected by a connection wiring layer and formed above the first metal wiring layer with an interlayer insulating film interposed therebetween on the underlying interlayer insulating film. A method of manufacturing a semiconductor device including a second metal wiring layer, comprising: forming the first metal wiring layer; forming an interlayer insulating film on the first metal wiring layer; Forming a contact hole communicating with the first metal wiring layer in the film; forming the connection wiring layer electrically connected to a surface of the first metal wiring layer in the contact hole; Forming the second metal wiring layer electrically connected to the connection wiring layer on the insulating film; and forming the first metal wiring layer on the side of the base interlayer insulating film. Forming a first metal film; Forming a second metal film on the first metal film, the resistivity of which gradually increases as the distance from the underlying interlayer insulating film increases, wherein the step of forming the contact hole comprises: A method for manufacturing a semiconductor device formed so as to communicate with a metal film.
請求項10に記載の半導体装置の製造方法。11. The step of forming the second metal film is performed by diffusing metal atoms into the metal film.
A method for manufacturing a semiconductor device according to claim 10.
絶縁膜を介在し、接続配線層によって電気的に接続され
る第1金属配線層および前記第1金属配線層よりも上方
に形成される第2金属配線層を備えた半導体装置の製造
方法であって、 前記第1金属配線層を形成する工程と、 前記第1金属配線層の上に層間絶縁膜を形成する工程
と、 前記第1金属配線層の内部が露出するように前記層間絶
縁膜にコンタクトホールを形成する工程と、 前記コンタクトホール内に、前記第1金属配線層の内部
に電気的に接続する前記接続配線層を形成する工程と、 前記層間絶縁膜の上に前記接続配線層に電気的に接続す
る前記第2金属配線層を形成する工程とを有し、 前記第1金属配線層を形成する工程は、 前記下地層間絶縁膜側に第1金属膜を形成する工程と、 この第1金属膜の上に、この第1金属膜よりもエレクト
ロマイグレーション耐性に優れた第2金属膜を形成する
工程と、を含む、半導体装置の製造方法。12. A first metal wiring layer electrically connected by a connection wiring layer and formed above the first metal wiring layer with an interlayer insulating film interposed therebetween on the underlying interlayer insulating film. A method of manufacturing a semiconductor device having a second metal wiring layer, wherein: forming the first metal wiring layer; forming an interlayer insulating film on the first metal wiring layer; Forming a contact hole in the interlayer insulating film so that the inside of the metal wiring layer is exposed; and forming the connection wiring layer electrically connected to the inside of the first metal wiring layer in the contact hole. A step of forming the second metal wiring layer electrically connected to the connection wiring layer on the interlayer insulating film, wherein the step of forming the first metal wiring layer comprises: Forming a first metal film on the insulating film side Process and, on the first metal layer, forming a second metal film having excellent electromigration resistance than the first metal film includes a method of manufacturing a semiconductor device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13372897A JPH10326780A (en) | 1997-05-23 | 1997-05-23 | Semiconductor device and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13372897A JPH10326780A (en) | 1997-05-23 | 1997-05-23 | Semiconductor device and manufacturing method thereof |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10326780A true JPH10326780A (en) | 1998-12-08 |
Family
ID=15111532
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13372897A Pending JPH10326780A (en) | 1997-05-23 | 1997-05-23 | Semiconductor device and manufacturing method thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10326780A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007019555A (en) * | 2006-10-16 | 2007-01-25 | Renesas Technology Corp | Manufacturing method of semiconductor integrated circuit device |
| JP2019004163A (en) * | 2011-06-17 | 2019-01-10 | 株式会社半導体エネルギー研究所 | Semiconductor device |
-
1997
- 1997-05-23 JP JP13372897A patent/JPH10326780A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007019555A (en) * | 2006-10-16 | 2007-01-25 | Renesas Technology Corp | Manufacturing method of semiconductor integrated circuit device |
| JP2019004163A (en) * | 2011-06-17 | 2019-01-10 | 株式会社半導体エネルギー研究所 | Semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3540302B2 (en) | Semiconductor device and manufacturing method thereof | |
| US6678951B2 (en) | Method of forming electrical interconnects having electromigration-inhibiting plugs | |
| TW200403809A (en) | Semiconductor device and method for fabricating the same | |
| EP0430403B1 (en) | Method for fabricating interlevel contacts | |
| US11069619B2 (en) | Interconnect structure and electronic device employing the same | |
| US7768127B2 (en) | Semiconductor device including multi-layered interconnection and method of manufacturing the device | |
| US7279790B2 (en) | Semiconductor device and a manufacturing method thereof | |
| US4710398A (en) | Semiconductor device and manufacturing method thereof | |
| JPH08306774A (en) | Semiconductor device and manufacturing method thereof | |
| JP3119188B2 (en) | Semiconductor device | |
| JPH1092924A (en) | Semiconductor device and manufacturing method thereof | |
| JPH11186391A (en) | Semiconductor device and manufacturing method thereof | |
| US20050146044A1 (en) | Semiconductor devices and method for fabricating the same | |
| JP3281260B2 (en) | Method for manufacturing semiconductor device | |
| JPH10326780A (en) | Semiconductor device and manufacturing method thereof | |
| US6904675B1 (en) | Method of forming electrical interconnects having electromigration-inhibiting plugs | |
| JP3415387B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP3231487B2 (en) | Active matrix type liquid crystal display | |
| JPH03274732A (en) | Semiconductor integrated circuit device | |
| JP3436672B2 (en) | Semiconductor device and manufacturing method thereof | |
| JPH07183377A (en) | Semiconductor device | |
| JPH06104343A (en) | Semiconductor device and semiconductor manufacturing method | |
| JP2005057063A (en) | Electronic device and manufacturing method thereof | |
| JP3391447B2 (en) | Method for manufacturing semiconductor device | |
| JP2809193B2 (en) | Semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041130 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20060829 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A02 | Decision of refusal |
Effective date: 20070109 Free format text: JAPANESE INTERMEDIATE CODE: A02 |