JPH10326832A - 半導体素子の金属配線形成方法 - Google Patents

半導体素子の金属配線形成方法

Info

Publication number
JPH10326832A
JPH10326832A JP9364123A JP36412397A JPH10326832A JP H10326832 A JPH10326832 A JP H10326832A JP 9364123 A JP9364123 A JP 9364123A JP 36412397 A JP36412397 A JP 36412397A JP H10326832 A JPH10326832 A JP H10326832A
Authority
JP
Japan
Prior art keywords
film
insulating film
metal
forming
contact hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9364123A
Other languages
English (en)
Other versions
JP3225289B2 (ja
Inventor
Cheol-Soo Park
哲 秀 朴
Dae Young Kim
大 永 金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hyundai Electronics Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1019960067438A external-priority patent/KR100224777B1/ko
Priority claimed from KR1019960067437A external-priority patent/KR100245091B1/ko
Priority claimed from KR1019960067436A external-priority patent/KR19980048790A/ko
Application filed by Hyundai Electronics Industries Co Ltd filed Critical Hyundai Electronics Industries Co Ltd
Publication of JPH10326832A publication Critical patent/JPH10326832A/ja
Application granted granted Critical
Publication of JP3225289B2 publication Critical patent/JP3225289B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】 （修正有） 【課題】 隣接した金属配線間の間隔を最小にすること
により、高集積半導体素子を製造し得る半導体素子の金
属配線形成方法を提供する。 【解決手段】 隣接した金属配線間の間隔を最小化させ
るために、半導体基板１１上に第１絶縁膜１２を形成
し、第１絶縁膜内に基板の所定部分を露出させる第１及
び第２コンタクトホール１３，１４を形成する。その
後、第１絶縁膜上に第１及び第２コンタクトホールを埋
め込ませる第１金属膜１５を形成し、これをパターニン
グして第１コンタクトホール及びこれに隣接した第１絶
縁膜上に第１金属配線１６を形成するとともに第２コン
タクトホール内にコンタクトプラグ１７を形成する。次
に、第１金属配線を含んだ第１絶縁膜上に第２絶縁膜１
８を形成し、通常の工程で第２コンタクトプラグ１７を
露出させる第３コンタクトホール１９を形成した後、第
３コンタクトホール及びこれに隣接した第２絶縁膜上に
第２金属配線２０を形成する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体素子の金属配
線形成方法に係り、より詳しくは隣接した金属配線間の
間隔を減少させることのできる半導体素子の金属配線形
成方法に関する。
【０００２】
【従来の技術】図１は従来の技術によって形成された半
導体素子の金属配線を示す平面図である。図１に示すよ
うに、半導体基板上に第１及び第２金属配線５，６が形
成されており、第１及び第２金属配線５，６のそれぞれ
は第１及び第２コンタクトホール３，４を通じて半導体
基板の所定部分に連結されている。コンタクト部分に形
成された各金属配線の一部はコンタクトホール３、４と
のオーバーラップマージンを確保するためにコンタクト
部分から離れた部分より広く形成され、第１及び第２金
属配線５，６は図１に示すようにＡの間隔で離隔して形
成されている。
【０００３】図２は図１のII−II’線に沿って切断した
断面図である。以下、図２を参照して従来の技術による
半導体素子の金属配線形成方法を説明する。図２に示さ
れたように、半導体基板１上に絶縁膜２を形成し、通常
のフォトリソグラフィ工程によって前記絶縁膜２上にそ
の所定部分を露出させる感光膜パターン（図示せず）を
形成する。次に、感光膜パターンをエッチングマスクと
するエッチング工程によって半導体基板１の所定部分を
露出させる第１及び第２コンタクトホール（図示せず）
を形成し、感光膜パターンを除去する。
【０００４】その後、基板１の全面上にコンタクトホー
ルを埋め込ませる金属膜を蒸着し、これをパターニング
して第１及び第２コンタクトホール及びそれに隣接した
絶縁膜２上に第１及び第２金属配線５，６を同時に形成
する。しかし、従来の方法は金属配線の形成に際して、
金属配線とコンタクトホール間のオーバーラップマージ
ンを確保するために、コンタクト部分に形成されるそれ
ぞれの金属配線部分は他の部分に比べて広い幅をもつよ
うに形成すべきである。これにより、金属配線間の電気
的絶縁を目的として金属配線間の間隔を保持するために
はさらに広い面積を必要とし、よって、半導体素子の高
集積化達成が難しいという問題点がある。
【０００５】
【発明が解決しようとする課題】本発明の目的は、隣接
した金属配線間の間隔を最大に減少させることにより、
高集積半導体素子を製造し得る半導体素子の金属配線形
成方法を提供することにある。
【０００６】
【課題を解決するための手段】上記の目的を達成するた
め、本発明の半導体素子の金属配線形式方法は、第１絶
縁膜を備えた半導体基板を提供する段階と、前記第１絶
縁膜に前記半導体基板を露出させる第１及び第２コンタ
クトホールを形成する段階と、前記第１及び第２コンタ
クトホールが埋め込まれるように前記第１絶縁膜上に第
１金属膜を形成する段階と、前記第１金属膜をパターニ
ングして前記第１コンタクトホール及びこれに隣接した
前記第１絶縁膜上に第１金属配線を形成するとともに、
前記第２コンタクトホール内にコンタクトプラグを形成
する段階と、前記第１金属配線を含んだ第１絶縁膜上に
第２絶縁膜を形成する段階と、前記第２絶縁膜の所定部
分をエッチングして前記コンタクトプラグを露出させる
第３コンタクトホールを形成する段階と、前記第３コン
タクトホールが埋め込まれるように前記第２絶縁膜上に
第２金属膜を形成する段階と、前記第２金属膜をパター
ニングして前記第３コンタクトホール及びこれに隣接し
た前記第２絶縁膜の一部分上に第２金属配線を形成する
段階とで形成されることを特徴とする。
【０００７】また本発明は、前記金属膜らのそれぞれは
タングステン膜とアルミニウム膜からなるグループから
選択されるものであることを特徴とする。
【０００８】また本発明は、前記金属膜らのそれぞれは
バリヤ金属膜とタングステン膜の積層膜であることを特
徴とする。
【０００９】また本発明は、第１及び第２絶縁膜の積層
された半導体基板を提供する段階と、前記第２絶縁膜上
にその所定部分を露出させる感光膜パターンを形成する
段階と、前記感光膜パターンをエッチングマスクとする
エッチング工程を施して前記第１絶縁膜が露出されるよ
うに前記第２絶縁膜をエッチングする段階と、前記露出
された第１絶縁膜表面を所定深さだけウェットエッチン
グする段階と、前記上部表面がウェットエッチングされ
た第１絶縁膜をエッチングして前記半導体基板を露出さ
せる第１及び第２コンタクトホールを形成する段階と、
前記感光膜パターンを除去する段階と、前記第１及び第
２コンタクトホールが埋め込まれるように前記第２絶縁
膜上に第１金属膜を形成する段階と、前記第１金属膜を
パターニングして前記第１コンタクトホール及びこれに
隣接した前記第２絶縁膜の一部分上に第１金属配線を形
成するとともに、前記第２コンタクトホール内にコンタ
クトプラグを形成する段階と、前記第１金属配線を含ん
だ前記第２絶縁膜上に第３絶縁膜を形成する段階と、前
記第３絶縁膜の所定部分をエッチングして前記コンタク
トプラグを露出させる第３コンタクトホールを形成する
段階と、前記第３コンタクトホールが埋め込まれるよう
に前記第３絶縁膜上に第２金属膜を形成する段階と、前
記第２金属膜をパターニングして前記第３コンタクトホ
ール及びこれに隣接した前記第３絶縁膜の一部分上に第
２金属配線を形成する段階とで形成されることを特徴と
する。
【００１０】また本発明は、前記第２絶縁膜は前記第１
絶縁膜の厚さより薄いことを特徴とする。
【００１１】また本発明は、前記第１絶縁膜はＢＰＳＧ
膜であることを特徴とする。
【００１２】また本発明は、前記第２絶縁膜はＴＥＯＳ
膜とＰＳＧ膜からなるグループから選択されるものであ
ることを特徴とする。
【００１３】また本発明は、前記第１絶縁膜はＴＥＯＳ
膜であることを特徴とする。
【００１４】また本発明は、前記第２絶縁膜はシリコン
窒化膜であることを特徴とする。
【００１５】また本発明は、前記金属膜らのそれぞれは
タングステン膜とアルミニウム膜からなるグループから
選択されるものであることを特徴とする。
【００１６】また本発明は、前記金属膜らのそれぞれは
バリヤ金属膜とタングステン膜の積層膜であることを特
徴とする。
【００１７】また本発明は、前記第３コンタクトホール
は前記コンタクトプラグの上部幅より狭いことを特徴と
する。
【００１８】また本発明は、第１、第２及び第３絶縁膜
が順次形成された半導体基板を提供する段階と、前記第
３絶縁膜上にその所定部分を露出させる感光膜パターン
を形成する段階と、前記感光膜パターンをエッチングマ
スクとするエッチング工程を施して前記半導体基板を露
出させる第１及び第２コンタクトホールを形成する段階
と、前記感光膜パターンを除去する段階と、前記露出さ
れた第２絶縁膜の側面一部を洗浄でエッチングする段階
と、前記第１及び第２コンタクトホールが埋め込まれる
ように前記第３絶縁膜上に第１金属膜を形成する段階
と、前記第１金属膜をパターニングして前記第１コンタ
クトホール及びこれに隣接した前記第３絶縁膜の一部分
上に第１金属配線を形成するとともに、前記第２コンタ
クトホール内にコンタクトプラグを形成する段階と、前
記第１金属配線を含んだ前記第３絶縁膜上に第４絶縁膜
を形成する段階と、前記第４絶縁膜の所定部分をエッチ
ングして前記コンタクトプラグを露出させる第３コンタ
クトホールを形成する段階と、前記第３コンタクトホー
ルが埋め込まれるように前記第４絶縁膜上に第２金属膜
を形成する段階と、前記第２金属膜をパターニングして
前記第３コンタクトホール及びこれに隣接した前記第４
絶縁膜の一部分上に第２金属配線を形成する段階とで形
成されることを特徴とする。
【００１９】また本発明は、前記第２絶縁膜は前記第１
及び第３絶縁膜に比べてエッチング比の高い絶縁膜であ
ることを特徴とする。
【００２０】また本発明は、前記第１及び第３絶縁膜は
ＢＰＳＧ膜であることを特徴とする。
【００２１】また本発明は、前記第２絶縁膜はＴＥＯＳ
膜とＰＳＧ膜からなるグループから選択されるものであ
ることを特徴とする。
【００２２】また本発明は、前記金属膜らのそれぞれは
タングステン膜とアルミニウム膜からなるグループから
選択されるものであることを特徴とする。
【００２３】また本発明は、前記金属膜らのそれぞれは
バリヤ金属膜とタングステン膜の積層膜であることを特
徴とする。
【００２４】また、本発明は、隣接した金属配線間の間
隔を最小化させるために、半導体基板上に第１絶縁膜を
形成し、絶縁膜内に基板の所定部分を露出させる第１及
び第２コンタクトホールを形成する。その後、絶縁膜上
に第１及び第２コンタクトホールを埋め込ませる第１金
属膜を形成し、これをパターニングして第１コンタクト
ホール及びこれに隣接した第１絶縁膜上に第１金属配線
を形成する。次に、全体の上部に第１金属配線を覆う第
２絶縁膜を形成し、通常の工程で第２コンタクトホール
を露出させる第３コンタクトホールを形成した後、第３
コンタクトホール及びこれに隣接した第２絶縁膜上に第
２金属配線を形成する。
【００２５】また、本発明は、半導体基板上に第１及び
第２絶縁膜を順次形成した状態で、コンタクトホール予
定領域の前記第２絶縁膜の所定部分を除去し、第２絶縁
膜の除去によって露出される第１絶縁膜をウェットエッ
チング工程とドライエッチング工程を順次施して半導体
基板を露出させる第１及び第２コンタクトホールを形成
する。その後、第１コンタクトホール及びこれに隣接し
た第２絶縁膜上に第１金属配線を形成するとともに、第
２コンタクトホール内にはコンタクトプラグを形成す
る。次に、第１金属配線を含んだ第２絶縁膜上に第３絶
縁膜を形成した後、公知の方法で第３絶縁膜の所定部分
にコンタクトプラグを露出させる第３コンタクトホール
を形成し、第３コンタクトホール及びこれに隣接した前
記第３絶縁膜上に第２金属配線を形成する。
【００２６】また、本発明は、半導体基板上に第１、第
２及び第３絶縁膜を形成し、前記第３絶縁膜上にコンタ
クトホール予定領域を露出させる感光膜パターンを形成
する。その後、感光膜パターンをエッチングマスクとす
るエッチング工程を施して半導体基板を露出させる第１
及び第２コンタクトホールを形成した後、洗浄工程を施
してエッチングされた第２絶縁膜の側面一部を除去す
る。次に、第１コンタクトホール及びこれに隣接した第
３絶縁膜上に第１金属配線を形成するとともに、第２コ
ンタクトホール内にコンタクトプラグを形成する。その
後、第１金属配線を含んだ第３絶縁膜上に第４絶縁膜を
形成し、前記第４絶縁膜の所定部分をエッチングしてコ
ンタクトプラグを露出させる第３コンタクトホールを形
成した後、第３コンタクトホール及びこれに隣接した第
４絶縁膜上に第２金属配線を形成する。
【００２７】
【発明の実施の形態】以下、添付図面を参照して本発明
の実施の形態を詳細に説明する。図３（Ａ）〜（Ｅ）は
本発明の第１の実施の形態による半導体素子の金属配線
形成方法を説明するための工程断面図である。先ず、図
３（Ａ）に示すように、半導体基板１１上に第１絶縁膜
１２が形成され、通常の工程によって前記第１絶縁膜１
２内に基板１１の所定部分を露出させる第１及び第２コ
ンタクトホール１３，１４が形成される。次に、図３
（Ｂ）に示すように、第１絶縁膜１２上にタングステン
膜またはアルミニウム膜からなる金属膜１５が形成さ
れ、第１及び第２コンタクトホール１３，１４は前記金
属膜１５によって埋め込まれる。次に、図３（Ｃ）示す
ように、第１絶縁膜１２上に形成された金属膜１５は公
知の方法によってパターニングされ、これにより第１コ
ンタクトホール１３及びこれに隣接した第１絶縁膜１２
の一部分上に第１金属配線１６が形成される。第１金属
配線１６はコンタクトホールと金属配線間のオーバーラ
ップマージンを確保するためにコンタクト部分が他の部
分に比べて広い幅をもつように形成される。また、第１
金属配線１６を形成するためのエッチング工程時に第２
コンタクトホール１４内にはコンタクトプラグ１７が形
成され、その上部表面は部分的に除去される。
【００２８】次に、図３（Ｄ）に示すように、コンタク
トプラグ１７を露出させるとともに図３（Ｃ）の構造の
全面に第２絶縁膜１８が形成される。ここで、第２絶縁
膜１８の露出された部分は図３（Ｄ）に示されたように
第３コンタクトホール１９と称する。第３コンタクトホ
ール１９の幅は第２コンタクトホール１４の幅より広
い。最後に、図３（Ｅ）に示すように、図３（Ｄ）の構
造の表面上に第３コンタクトホール１９を埋め込むタン
グステンまたはアルミニウムからなる金属膜が蒸着さ
れ、金属膜はパターニングされて第３コンタクトホール
１９とこれに隣接した第２絶縁膜１８上に第２金属配線
２０が形成される。ここで、第３コンタクトホール１９
と第２コンタクトホール１４は互いに連結され、第２コ
ンタクトホール１４内に形成されたコンタクトプラグ１
７と第３コンタクトホール１９に埋め込まれた金属膜は
電気的に連結される。
【００２９】図４は本発明によって形成された金属配線
を示す平面図である。図４に示すように、各金属配線は
コンタクトホールと金属配線間のオーバーラップマージ
ンを確保するためにコンタクト部分が他の部分より広い
幅をもつように形成されるが、本発明の場合には第１及
び第２金属配線１６，２０間の間隔Ｂが図１に示した従
来の方法による金属配線間の間隔Ａより狭い。従って、
金属配線間の間隔を従来の方法よりさらに減少させるこ
とができることにより、半導体素子の高集積化を達成す
ることができる。
【００３０】図５（Ａ）〜（Ｆ）は本発明の第２の実施
の形態による半導体素子の金属配線形成方法を示す工程
断面図である。先ず、図５（Ａ）に示すように、半導体
基板２１上に第１及び第２絶縁膜２２，２３が順次形成
され、コンタクトホールを形成するための感光膜パター
ン２４が第２絶縁膜上２３に形成される。第１絶縁膜２
２はＢＰＳＧ(Boron Phosphorus Silicate Glass：以
下、“ＢＰＳＧ”という）で、第２絶縁膜２３はＴＥＯ
Ｓ(Tetra Ethyl OrthoSilicate：以下、“ＴＥＯＳ”と
いう）またはＰＳＧ(Phosphorus SilicateGlass：以
下、“ＰＳＧ”という）で形成されるか、或いは第１絶
縁膜２２はＴＥＯＳで、第２絶縁膜２３はシリコン窒化
膜で形成される。
【００３１】次に、図５（Ｂ）に示すように、露出され
た第２絶縁膜２３は感光膜パターン２４をエッチングマ
スクとするエッチング工程によってエッチングされ、前
記第２絶縁膜 ２３の除去により露出された第１絶縁膜
２２の上部表面は等方性エッチングされる。次に、図５
（Ｃ）に示すように、上部表面が等方性エッチングされ
た第１絶縁膜２２の部分は非等方性エッチング工程によ
って半導体基板が露出されるようにエッチングされ、こ
れにより第１及び第２コンタクトホール２５，２６が形
成される。ここで、図示するように、第１及び第２コン
タクトホール２５，２６の上部幅は下部幅より広い。次
に、図５（Ｄ）に示すように、第１及び第２コンタクト
ホール２５，２６が埋め込まれるように第２絶縁膜２３
上にタングステン膜またはアルミニウム膜からなる金属
膜が公知の工程により形成され、公知の工程によって第
１コンタクトホール２５及び隣接した第２絶縁膜２３上
に第１金属配線２７が形成される。この時、金属膜とし
てタングステン膜を使用する場合には、前記タングステ
ン膜の蒸着前にバリヤ金属膜を蒸着する。また、前述し
た本発明の第１実施例にように、第１金属配線２７を形
成するための金属膜のエッチング工程時に同時に第２コ
ンタクトホール２６内にはコンタクトプラグ２８が形成
される。
【００３２】次に、図５（Ｅ）に示すように、第１金属
配線２７を含んだ第２絶縁膜２３上に第３絶縁膜２９が
形成され、公知の方法によって第２コンタクトホール２
６に埋め込まれたコンタクトプラグ２８を露出させる第
３コンタクトホール３０が形成される。最後に、図５
（Ｆ）に示すように、第３コンタクトホール３０が埋め
込まれるように第３絶縁膜２９上に金属膜が形成され、
このような金属膜はパターニングされて前記第３コンタ
クトホール３０及びこれに隣接した第３絶縁膜２９上に
第２金属配線３１が形成される。ここで、第２金属配線
３１は第２コンタクトホール２６内に形成されたコンタ
クトプラグ２８に連結され、半導体基板２１の所定部分
に電気的に連結される。
【００３３】本発明の第２の実施の形態によれば、金属
配線間の間隔を減らすことができるので、半導体素子の
高集積化に適するように適用することができる。また、
本発明の第２の実施の形態では第２コンタクトホール２
６に埋め込まれたプラグの上部幅が第３コンタクトホー
ル３０の幅より広く形成される。第２金属配線を形成す
るための第３コンタクトホール３０の形成時に前記第３
コンタクトホール３０がプラグの上部表面に正確に形成
されなくて電気的特性が低下するおそれがあるが、図５
（Ｅ）に示すようにここでは第２金属配線３１を形成す
るための第３コンタクトホール３０の形成時にプラグの
上部幅が広いので、第３コンタクトホール３０の整列マ
ージンが大きくなり、これにより半導体素子の電気的特
性低下を防止することができる。
【００３４】図６（Ａ）〜（Ｄ）は本発明の第３の実施
の形態による半導体素子の金属配線形成方法を示す工程
断面図である。先ず、図６（Ａ）に示すように、半導体
基板４１上に第１、第２及び第３絶縁膜４２，４３，４
４が順次形成され、第３絶縁膜４４上に感光膜パターン
４５が形成される。第２絶縁膜４３は第１及び第３絶縁
膜４２，４４に比べてウェットエッチング比の高い絶縁
膜で形成され、ウェットエッチング時に第１及び第３絶
縁膜４２，４４より容易にエッチングされる特性をもつ
絶縁膜が用いられる。好ましくは、第１及び第３絶縁膜
４２，４４はＢＰＳＧ膜、第２絶縁膜４３はＴＥＯＳ膜
またはＰＳＧ膜が用いられる。
【００３５】次に、図６（Ｂ）に示すように、感光膜パ
ターンをエッチングマスクとするエッチング工程によっ
て第３、第２及び第１絶縁膜４４，４３，４２は順次エ
ッチングされ、これにより半導体基板４１を露出させる
第１及び第２コンタクトホール４６，４７が形成され
る。その後、エッチングマスクとして用いられた感光膜
パターン４５が除去され、洗浄工程が施される。洗浄工
程時に第２絶縁膜４３はコンタクトホール４６，４７に
よって露出されたその側面一部がエッチングされる。次
に、図６（Ｃ）に示すように、第３絶縁膜４４上に第１
及び第２コンタクトホール４６、４７を埋め込む金属膜
が形成され、金属膜は通常の工程によってパターニング
される。この結果、第１コンタクトホール４６及びこれ
に隣接した第３絶縁膜４４上に第１金属配線４８が形成
される。ここで、前述した実施例のように、金属膜はタ
ングステン膜またはアルミニウム膜が用いられ、金属膜
としてタングステン膜が用いられる場合には、金属膜を
形成する前にバリヤ金属膜を蒸着した後形成することも
できる。また、第１金属配線４８の形成と同時に第２コ
ンタクトホール４７内にはコンタクトプラグ４９が形成
される。
【００３６】最後に、図６（Ｄ）に示すように、第１金
属配線４８を含んだ第３絶縁膜４４の全面上に第４絶縁
膜５０が形成される。通常の工程によって、プラグ４９
が露出されるように第４絶縁膜５０がエッチングされて
第３コンタクトホールが形成される。次に、全体の上部
に第２金属配線を形成するための金属膜が形成され、パ
ターニング工程によって第３コンタクトホール及びこれ
に隣接した第４絶縁膜５０上に第２金属配線５１が形成
される。図示したように、第３コンタクトホールを形成
するためのエッチング工程時に第３絶縁膜４４の側面一
部が除去されることができる。しかし、第２絶縁膜４３
内に埋め込まれている金属膜の幅が第３コンタクトホー
ル幅より広いため、第３コンタクトホールと第２コンタ
クトホール４７の整列マージンを確保することができ、
本発明の第２実施例と同様に半導体素子の電気的特性低
下を防止することができる。
【００３７】
【発明の効果】以上説明したように、本発明によって形
成される金属配線はそれらの間隔を最小に減少させるこ
とができるため、高集積化半導体素子の製造に容易に適
用することができる。また、整列マージンが確保される
ために、素子の信頼性を向上させることができる。
【００３８】一方、本発明は前記実施の形態に限定され
ない。例えば、前記実施例では基板上にコンタクトホー
ルが形成される場合を説明したが、本発明はワードライ
ンまたはビットライン上にコンタクトホールを形成する
場合にも適用することができる。また、前記実施例では
コンタクトホールを埋め込むための物質として金属膜を
使用したが、ポリシリコンと違う伝導性物質を使用する
こともできる。従って、本発明はその要旨を外れない範
囲内で多様に変更して実施することができる。
【図面の簡単な説明】
【図１】従来の技術によって形成された金属配線を示す
平面図。
【図２】従来の技術による半導体素子の金属配線形成方
法を説明するために図１のII−II’に沿って切断した断
面図。
【図３】（Ａ）〜（Ｅ）は本発明の第１の実施の形態に
よる半導体素子の金属配線形成方法を示す一連の工程断
面図。
【図４】本発明によって形成された金属配線を示す平面
図。
【図５】（Ａ）〜（Ｆ）は本発明の第２の実施の形態に
よる半導体素子の金属配線形成方法を示す一連の工程断
面図。
【図６】（Ａ）〜（Ｄ）は本発明の第３の実施の形態に
よる半導体素子の金属配線形成方法を示す一連の工程断
面図。
【符号の説明】
１１、２１、４１ 半導体基板 １２、２２、４２ 第１絶縁膜 １３、２５、４６ 第１コンタクトホール １４、２６、４７ 第２コンタクトホール １５ 金属膜 １６、２７、４８ 第１金属配線 １７、２８、４９ コンタクトプラグ １８、２３、４３ 第２絶縁膜 ２０、３１、５１ 第２金属配線 ２４、４５ 感光膜パターン ２９、４４ 第３絶縁膜 ３０ 第３コンタクトホール ５０ 第４絶縁膜

Claims (18)

    【特許請求の範囲】
  1. 【請求項１】 第１絶縁膜を備えた半導体基板を提供す
    る段階と、前記第１絶縁膜に前記半導体基板を露出させ
    る第１及び第２コンタクトホールを形成する段階と、前
    記第１及び第２コンタクトホールが埋め込まれるように
    前記第１絶縁膜上に第１金属膜を形成する段階と、前記
    第１金属膜をパターニングして前記第１コンタクトホー
    ル及びこれに隣接した前記第１絶縁膜上に第１金属配線
    を形成するとともに、前記第２コンタクトホール内にコ
    ンタクトプラグを形成する段階と、前記第１金属配線を
    含んだ第１絶縁膜上に第２絶縁膜を形成する段階と、前
    記第２絶縁膜の所定部分をエッチングして前記コンタク
    トプラグを露出させる第３コンタクトホールを形成する
    段階と、前記第３コンタクトホールが埋め込まれるよう
    に前記第２絶縁膜上に第２金属膜を形成する段階と、前
    記第２金属膜をパターニングして前記第３コンタクトホ
    ール及びこれに隣接した前記第２絶縁膜の一部分上に第
    ２金属配線を形成する段階とで形成されることを特徴と
    する半導体素子の金属配線形成方法。
  2. 【請求項２】 前記金属膜らのそれぞれはタングステン
    膜とアルミニウム膜からなるグループから選択されるも
    のであることを特徴とする請求項１記載の半導体素子の
    金属配線形成方法。
  3. 【請求項３】 前記金属膜らのそれぞれはバリヤ金属膜
    とタングステン膜の積層膜であることを特徴とする請求
    項１記載の半導体素子の金属配線形成方法。
  4. 【請求項４】 第１及び第２絶縁膜の積層された半導体
    基板を提供する段階と、前記第２絶縁膜上にその所定部
    分を露出させる感光膜パターンを形成する段階と、前記
    感光膜パターンをエッチングマスクとするエッチング工
    程を施して前記第１絶縁膜が露出されるように前記第２
    絶縁膜をエッチングする段階と、前記露出された第１絶
    縁膜表面を所定深さだけウェットエッチングする段階
    と、前記上部表面がウェットエッチングされた第１絶縁
    膜をエッチングして前記半導体基板を露出させる第１及
    び第２コンタクトホールを形成する段階と、前記感光膜
    パターンを除去する段階と、前記第１及び第２コンタク
    トホールが埋め込まれるように前記第２絶縁膜上に第１
    金属膜を形成する段階と、前記第１金属膜をパターニン
    グして前記第１コンタクトホール及びこれに隣接した前
    記第２絶縁膜の一部分上に第１金属配線を形成するとと
    もに、前記第２コンタクトホール内にコンタクトプラグ
    を形成する段階と、前記第１金属配線を含んだ前記第２
    絶縁膜上に第３絶縁膜を形成する段階と、前記第３絶縁
    膜の所定部分をエッチングして前記コンタクトプラグを
    露出させる第３コンタクトホールを形成する段階と、前
    記第３コンタクトホールが埋め込まれるように前記第３
    絶縁膜上に第２金属膜を形成する段階と、前記第２金属
    膜をパターニングして前記第３コンタクトホール及びこ
    れに隣接した前記第３絶縁膜の一部分上に第２金属配線
    を形成する段階とを含むことを特徴とする半導体素子の
    金属配線形成方法。
  5. 【請求項５】 前記第２絶縁膜は前記第１絶縁膜の厚さ
    より薄いことを特徴とする請求項４記載の半導体素子の
    金属配線形成方法。
  6. 【請求項６】 前記第１絶縁膜はＢＰＳＧ膜であること
    を特徴とする請求項４記載の半導体素子の金属配線形成
    方法。
  7. 【請求項７】 前記第２絶縁膜はＴＥＯＳ膜とＰＳＧ膜
    からなるグループから選択されるものであることを特徴
    とする請求項６記載の半導体素子の金属配線形成方法。
  8. 【請求項８】 前記第１絶縁膜はＴＥＯＳ膜であること
    を特徴とする請求項４記載の半導体素子の金属配線形成
    方法。
  9. 【請求項９】 前記第２絶縁膜はシリコン窒化膜である
    ことを特徴とする請求項８記載の半導体素子の金属配線
    形成方法。
  10. 【請求項１０】 前記金属膜らのそれぞれはタングステ
    ン膜とアルミニウム膜からなるグループから選択される
    ものであることを特徴とする請求項４記載の半導体素子
    の金属配線形成方法。
  11. 【請求項１１】 前記金属膜らのそれぞれはバリヤ金属
    膜とタングステン膜の積層膜であることを特徴とする請
    求項４記載の半導体素子の金属配線形成方法。
  12. 【請求項１２】 前記第３コンタクトホールは前記コン
    タクトプラグの上部幅より狭いことを特徴とする請求項
    ４記載の半導体素子の金属配線形成方法。
  13. 【請求項１３】 第１、第２及び第３絶縁膜が順次形成
    された半導体基板を提供する段階と、前記第３絶縁膜上
    にその所定部分を露出させる感光膜パターンを形成する
    段階と、前記感光膜パターンをエッチングマスクとする
    エッチング工程を施して前記半導体基板を露出させる第
    １及び第２コンタクトホールを形成する段階と、前記感
    光膜パターンを除去する段階と、前記露出された第２絶
    縁膜の側面一部を洗浄でエッチングする段階と、前記第
    １及び第２コンタクトホールが埋め込まれるように前記
    第３絶縁膜上に第１金属膜を形成する段階と、前記第１
    金属膜をパターニングして前記第１コンタクトホール及
    びこれに隣接した前記第３絶縁膜の一部分上に第１金属
    配線を形成するとともに、前記第２コンタクトホール内
    にコンタクトプラグを形成する段階と、前記第１金属配
    線を含んだ前記第３絶縁膜上に第４絶縁膜を形成する段
    階と、前記第４絶縁膜の所定部分をエッチングして前記
    コンタクトプラグを露出させる第３コンタクトホールを
    形成する段階と、前記第３コンタクトホールが埋め込ま
    れるように前記第４絶縁膜上に第２金属膜を形成する段
    階と、前記第２金属膜をパターニングして前記第３コン
    タクトホール及びこれに隣接した前記第４絶縁膜の一部
    分上に第２金属配線を形成する段階とを含むことを特徴
    とする半導体素子の金属配線形成方法。
  14. 【請求項１４】 前記第２絶縁膜は前記第１及び第３絶
    縁膜に比べてエッチング比の高い絶縁膜であることを特
    徴とする請求項１３記載の半導体素子の金属配線形成方
    法。
  15. 【請求項１５】 前記第１及び第３絶縁膜はＢＰＳＧ膜
    であることを特徴とする請求項１３記載の半導体素子の
    金属配線形成方法。
  16. 【請求項１６】 前記第２絶縁膜はＴＥＯＳ膜とＰＳＧ
    膜からなるグループから選択されるものであることを特
    徴とする請求項１５記載の半導体素子の金属配線形成方
    法。
  17. 【請求項１７】 前記金属膜らのそれぞれはタングステ
    ン膜とアルミニウム膜からなるグループから選択される
    ものであることを特徴とする請求項１３記載の半導体素
    子の金属配線形成方法。
  18. 【請求項１８】 前記金属膜らのそれぞれはバリヤ金属
    膜とタングステン膜の積層膜であることを特徴とする請
    求項１３記載の半導体素子の金属配線形成方法。
JP36412397A 1996-12-18 1997-12-17 半導体素子の金属配線形成方法 Expired - Fee Related JP3225289B2 (ja)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
KR1996P67436 1996-12-18
KR1996P67438 1996-12-18
KR1019960067438A KR100224777B1 (ko) 1996-12-18 1996-12-18 반도체 소자의 콘택 및 라인 형성방법
KR1019960067437A KR100245091B1 (ko) 1996-12-18 1996-12-18 반도체 소자의 도전배선 형성방법
KR1019960067436A KR19980048790A (ko) 1996-12-18 1996-12-18 반도체 소자의 메탈콘택 및 라인 형성방법
KR1996P67437 1996-12-18

Publications (2)

Publication Number Publication Date
JPH10326832A true JPH10326832A (ja) 1998-12-08
JP3225289B2 JP3225289B2 (ja) 2001-11-05

Family

ID=27349445

Family Applications (1)

Application Number Title Priority Date Filing Date
JP36412397A Expired - Fee Related JP3225289B2 (ja) 1996-12-18 1997-12-17 半導体素子の金属配線形成方法

Country Status (2)

Country Link
JP (1) JP3225289B2 (ja)
TW (1) TW373309B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6132110A (en) * 1997-04-01 2000-10-17 Olympus Optical Co., Ltd. Pivotally mounted lens cover for a moveable lens barrel capable of being separated from the lens barrel upon the occurrence of an external force to protect the coupling mechanism from breakage

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6132110A (en) * 1997-04-01 2000-10-17 Olympus Optical Co., Ltd. Pivotally mounted lens cover for a moveable lens barrel capable of being separated from the lens barrel upon the occurrence of an external force to protect the coupling mechanism from breakage

Also Published As

Publication number Publication date
JP3225289B2 (ja) 2001-11-05
TW373309B (en) 1999-11-01

Similar Documents

Publication Publication Date Title
JP2000208629A (ja) 半導体装置のパッド及びその製造方法
JPH09237834A (ja) 半導体装置の製造方法
JP3700460B2 (ja) 半導体装置およびその製造方法
KR0185298B1 (ko) 반도체 소자의 콘택홀 매립용 플러그 형성방법
JP4530624B2 (ja) 半導体素子の製造方法
JPH098039A (ja) 埋め込み配線の形成方法及び埋め込み配線
JP3786413B2 (ja) 半導体素子の形成方法
JP2537467B2 (ja) 半導体装置の製造方法
JP3287322B2 (ja) 半導体装置の製造方法
JP2561602B2 (ja) 多層金属配線構造のコンタクトの製造方法
JPH0974134A (ja) 半導体素子の配線形成方法
JP3225289B2 (ja) 半導体素子の金属配線形成方法
JP3504250B2 (ja) 半導体素子の製造方法
JP2737979B2 (ja) 半導体装置
KR100285698B1 (ko) 반도체장치의제조방법
JP3080073B2 (ja) 半導体装置の製造方法
JP3132451B2 (ja) 半導体装置およびその製造方法
KR100470390B1 (ko) 에스램소자 제조시 다마신을 이용한 국부배선 스페이스최소화방법
JP2001298081A (ja) 半導体装置及びその製造方法
KR0120568B1 (ko) 반도체 소자의 접속장치 및 그 제조방법
KR100524928B1 (ko) 다마신 공정을 이용한 금속배선 형성방법
JP2005303140A (ja) 半導体装置の製造方法
KR20050066192A (ko) 반도체소자의 콘택 형성방법
JPH0778817A (ja) 半導体装置及びその製造方法
KR20010005303A (ko) 자기정렬적인 콘택 형성방법

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080831

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080831

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090831

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees