JPH10327065A - レベル変換回路及び電子装置 - Google Patents

Abstract

(57)【要約】 【課題】 受信ＰＫＧがどんな電圧で動作しても、受信
ＰＫＧ用の電圧に容易に変換することのできるレベル変
換回路及び該レベル変換回路を有する電子装置を提供す
ることを目的する。 【解決手段】 レベル変換回路を、出力端子が第１信号
線に共通接続され、電源電圧、入力信号、及び第１制御
信号を入力し、該第１制御信号に基づいて、ハイインピ
ーダンス状態、又は前記入力信号のレベルに応じて電源
電圧に基づく信号を出力するｎ（ｎ≧２）個のトライス
テートバッファと、第２制御信号を入力して、該第２制
御信号のレベル値に応じて、トライステートバッファ中
の（ｎ−１）個又はｎ個のトライステートバッファの出
力がハイインピーダンス状態になるように第１制御信号
を出力する制御回路とを具備して構成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、レベル変換回路及
びレベル変換回路を搭載した通信装置などの電子装置に
関するものである。

【０００２】

【従来の技術】通信装置などの電子装置は、様々なパッ
ケージ（以下、ＰＫＧと記す）を搭載しており、パッケ
ージ間で信号の送受信を行っている。新規に従来よりも
低電圧動作の送信ＰＫＧを開発した場合、繋がり先の受
信ＰＫＧの動作電圧とインタフェースの電圧を合わせる
必要がある。この場合は、送信パッケージでは、受信パ
ッケージ用の電圧に変換するインタフェース回路を設け
ている。

【０００３】また、受信ＰＫＧも新規に低電圧動作とし
た場合でも、受信ＰＫＧ側で送信ＰＫＧの出力レベルを
受信ＰＫＧ用の電圧に変換するインタフェース回路を設
けている。

【０００４】通信装置は、ＩＴＵ勧告に基づいて設計さ
れているが、消費電力の低減、装置の規模の縮小、信頼
性の向上が強く望まれており、これらのニーズに基づい
てコストダウンなどで新規にＰＫＧを開発して内部の動
作につき従来よりも低電圧駆動を実現しても、インタフ
ェースの電圧は既存の電圧に固定しており、インタフェ
ース回路によって既存電圧と低電圧とのインタフェース
を取っている。

【０００５】

【発明が解決しようとする課題】しかし、ＰＫＧの内部
動作につき従来よりも低電圧駆動を実現しても、インタ
フェースの電圧は既存の電圧に固定するので、インタフ
ェースの部分で消費電力が大きくなり、その結果、ＰＫ
Ｇとしての消費電力が大きくなることが無視できない。

【０００６】また、装置としての消費電力が大きくなる
ことにより、通信装置などの電子装置としての信頼度に
も懸念が生じる。さらに、新規開発の低電圧の送信ＰＫ
Ｇでは、受信ＰＫＧの動作電圧に固定的に変換するた
め、受信ＰＫＧの動作電圧が異なれば、その電圧に応じ
たインタフェース回路が送信ＰＫＧにそれぞれ必要であ
り、開発コストがかかるという問題があった。

【０００７】本発明は、以上を鑑みて、受信ＰＫＧがど
んな電圧で動作しても、受信ＰＫＧ用の電圧に容易に変
換することのできるレベル変換回路及び該レベル変換回
路を有する電子装置を提供することを目的としている。

【０００８】

【課題を解決するための手段】図１は、本発明の原理図
である。この図に示すように、本発明のレベル変換回路
２は、出力端子が第１信号線８に共通接続され、電源電
圧Ｖｉ、入力信号ＩＮ、及び第１制御信号Ａｉを入力
し、該第１制御信号Ａｉに基づいて、ハイインピーダン
ス状態、又は入力信号ＩＮのレベルに応じて電源電圧Ｖ
ｉに基づく信号（例えば、入力信号がハイレベルであれ
ば、Ｖｉ）を出力するｎ（ｎ≧２）個のトライステート
バッファ４−ｉ（ｉ＝１〜ｎ）と、第２制御信号Ｃｊ
（ｊ＝１〜ｍ）を入力して、該第２制御信号Ｃｊのレベ
ル値に応じて、複数のトライステートバッファ４−ｉか
ら（ｎ−１）個又はｎ個のトライステートバッファ４−
ｉの出力がハイインピーダンス状態になるように第１制
御信号を出力する制御回路６とを具備している。

【０００９】以上のように発明を構成したので、制御回
路６は、例えば、組合せ回路などにより構成し、第２制
御信号Ｃｊ（ｊ＝１〜ｍ）のレベルに応じて、複数のト
ライステートバッファ４−ｉ中の（ｎ−１）個又はｎ個
のトライステートバッファ４−ｉの出力がハイインピー
ダンス状態になるように第１制御信号Ａｉ（ｉ＝１〜
ｎ）を生成して、トライステートバッファ４−ｉに出力
する。

【００１０】トライステートバッファ４−ｉは、第１制
御信号Ａｉのレベルにより、ハイインピーダンス状態、
入力信号ＩＮのレベルに応じて電源電圧Ｖｉに基づく信
号を第１信号線８に出力する。

【００１１】第１信号線８は、トライステートバッファ
４−ｉが全てハイインピーダンスならば、ハイインピー
ダンス状態、又は（ｎ−１）個のトライステートバッフ
ァ４−ｉがハイインピーダンスならば、ハイインピーダ
ンス状態でない選択された１つのトライステートバッフ
ァに接続された電源電圧に基づく出力信号を出力する。
後者の場合は、入力信号ＩＮのレベルが選択された電源
電圧に基づく信号に変換される。

【００１２】電子装置を、上記レベル変換回路２を搭載
した第１ＰＫＧと、受信側のＰＫＧから制御信号Ｃｊ
（ｊ＝１〜ｍ）を出力する第２ＰＫＧとを具備する構成
にしてもよい。これにより、受信側の第２ＰＫＧの動作
電圧で、第１ＰＫＧから出力信号を出力することが可能
となる。

【００１３】また、第１ＰＫＧは、一方の端子が前記第
２ＰＫＧからの第２制御信号を入力する第２信号線にそ
れぞれ接続され、他方の端子が第２電源電圧に接続され
た第１抵抗を具備する構成にしてもよい。

【００１４】これにより、第２ＰＫＧが未実装であれ
ば、第２制御信号のレベルが第２電源電圧に等しくな
り、トライステートバッファ４−ｉ（ｉ＝１〜ｎ）の出
力を全てハイインピーダンスにすることが可能となる。

【００１５】また、第１ＰＫＧの前段の第３ＰＫＧが実
装／未実装情報を示す第３制御信号を出力する構成にし
て、制御回路６は、この第３制御信号が第３ＰＫＧの未
実装を示すならば、トライステートバッファ４−ｉ（ｉ
＝１〜ｎ）の出力を全てハイインピーダンスにするよう
に制御するようにしてもよい。

【００１６】また、第１ＰＫＧが、一方の端子が第３Ｐ
ＫＧから第３制御信号を入力する第４信号線にそれぞれ
接続され、他方の端子が第３電源電圧に接続された第２
抵抗を具備する構成にしてもよい。

【００１７】これにより、第３ＰＫＧの未実装を示す時
は、第３制御信号のレベルが第３電源電圧に等しくな
り、トライステートバッファ４−ｉ（ｉ＝１〜ｎ）の出
力を全てハイインピーダンスにすることが可能となる。

【００１８】また、受信側のＰＫＧから識別番号（以
下、ＩＤと呼ぶ）を出力する構成にして、このＩＤから
制御信号Ｃｊ（ｊ＝１〜ｍ）を生成する変換回路を有す
る第４ＰＫＧを電子装置に搭載してもよい。これによ
り、第４ＰＫＧにより受信ＰＫＧの動作電圧を全て集中
管理することが可能となる。

【００１９】

【発明の実施の形態】以下、図面を参照して本発明の実
施の形態について説明する。第１実施形態 図２は、本発明の第１実施形態のレベル変換回路の構成
図である。

【００２０】この図に示すように、レベル変換回路１０
は、ｎ（ｎ≧２）個のトライステートバッファ１２−ｉ
（ｉ＝１〜ｎ）、及び組合せ回路１４を具備する。トラ
イステートバッファ１２−ｉ（ｉ＝１〜ｎ）は、制御端
子ｃに入力される制御信号Ａｉがローレベルの時に、ハ
イインピーダンス状態になり、ハイレベルの時は、入力
端子ｉに入力される入力信号ＩＮがハイレベルで、端子
ｖに入力される電源電圧Ｖｉを出力し、入力信号ＩＮが
ローレベル（例えば、グラウンド）で、ローレベル（グ
ラウンド）を出力するものである。

【００２１】各トライステートバッファ１２−ｉは、端
子ｖに、電源電圧Ｖｉ、端子ｃに、組合せ回路１４から
の制御信号Ａｉ、端子ｉに、入力信号ＩＮが入力され、
図示しない端子に、グラウンドが接続される。

【００２２】トライステートバッファ１２−ｉの出力端
子ｏは、出力信号線１６に接続されれており、出力信号
線１６から出力信号ＯＵＴが出力される。電源電圧Ｖｉ
（ｉ＝１〜ｎ）は、それぞれ異なる電圧であり、例え
ば、５Ｖ、３．３Ｖなどであり、電源回路であるオンボ
ードパワーによって、−４８Ｖから生成されたものであ
る。

【００２３】組合せ回路１４は、ディジタルな制御信号
Ｃｊ（ｊ＝１〜ｍ）を入力して、制御信号Ｃｊの値の組
合せにより、端子Ｏｉより制御信号Ａｉの全てをローレ
ベル、すなわち、トライステートバッファ１２−ｉの全
てをハイインピーダンス状態、又は、制御信号Ａioをハ
イレベル、制御信号Ａi0を除く制御信号Ａｋ（ｋ≠i0）
をローレベル、すなわち、トラステートバッファ１２−
ｉの除くトライステートバッファ１２−ｋをハイインピ
ーダンスにする組合せ回路であり、２^m ≧ｎの関係があ
る。

【００２４】この組合せ回路１４の動作電圧は、特に制
限されないが、例えば、低消費電力の観点から低電圧と
する。入力信号ＩＮは、レベル変換回路が搭載されるＰ
ＫＧなどから出力されるディジタル信号であり、そのハ
イレベルの電圧は、そのＰＫＧの動作電圧である。

【００２５】組合せ回路１４の端子ｏｉからは、制御信
号Ａｉがトライステートバッファ１２−ｉの端子ｖに出
力される構成である。図３は、図２中の組合せ回路１４
の一例を示す回路図である。

【００２６】この組合せ回路は、ｍ＝２、ｎ＝３の場合
の一例であり、２個のインバータ２０，２２、及び３個
のＡＮＤゲート２４，２６，２８を有する。インバータ
２０の入力端子には、制御信号Ｃ１が入力されている。
インバータ２２の入力端子には、制御信号Ｃ２が入力さ
れている。ＡＮＤゲート２４の一方の入力端子には、制
御信号Ｃ１が入力され、他方の入力端子には、インバー
タ２２の出力信号が入力されている。

【００２７】ＡＮＤゲート２６の一方の入力端子には、
インバータ２０の出力信号が入力され、他方の入力端子
には、インバータ２２の制御信号Ｃ２が入力されてい
る。ＡＮＤゲート２８の一方の入力端子には、制御信号
Ｃ１が入力され、他方の入力端子には、インバータ２２
の制御信号Ｃ２が入力されている。

【００２８】図４は、図３の組合せ回路の真理値を示す
図である。この図に示すように、Ｃ１＝ローレベル（以
下、０とも記す），Ｃ２＝０の時、ｏ１＝０，ｏ２＝
０，ｏ３＝０、Ｃ１＝ハイレベル（以下、１とも記
す），Ｃ２＝０の時、ｏ１＝１，ｏ２＝０，ｏ３＝０、
Ｃ１＝０，Ｃ２＝１の時、ｏ１＝０，ｏ２＝１，ｏ３＝
０、Ｃ１＝１，Ｃ２＝０の時、ｏ１＝１，ｏ２＝０，ｏ
３＝０となる。

【００２９】以下、これらの図を参照しつつ、第１実施
形態のレベル変換回路の動作説明をする。レベル変換回
路１０中の組合せ回路１４には、外部から出力電圧を指
示する制御信号Ｃｊ（ｊ＝１〜ｍ）が入力される。例え
ば、組合せ回路１４が図３に示す構成の場合、受信側が
電圧Ｖ１で動作する時、入力信号ＩＮのハイレベルを電
圧Ｖ１に変換するべく、制御信号Ｃ１＝１，Ｃ２＝０が
組合せ回路１４の入力端子に入力される。

【００３０】組合せ回路１４は、制御信号Ｃｊの値の組
合せに応じて、全ての出力端子ｏｉから０又は端子ｏi0
からＡi0＝１、端子ｏi0を除く端子ｏｋ（ｋ≠i0）から
Ａｋ＝１を出力する。

【００３１】例えば、組合せ回路１４が図３の構成であ
り、制御信号Ｃ１＝１，Ｃ２＝０であれば、インバータ
２０の出力が０、インバータ２２の出力が１、ＡＮＤゲ
ート２４の出力が１、ＡＮＤゲート２６の出力が０、Ａ
ＮＤゲート２８の出力が０となり、図４の真理値に示す
ように、ｏ１＝１，ｏ２＝０，ｏ３＝０となる。

【００３２】組合せ回路１４の端子ｏｉからの制御信号
Ａｉは、トライステートバッファ１２−ｉの端子ｃに入
力される。一方、トライステートバッファ１２−ｉの端
子ｉには、入力信号ＩＮが入力される。

【００３３】トライステートバッファ１２−ｉの端子ｏ
は、制御信号Ａｉ＝０ならば、電源電圧Ｖｉ及びグラウ
ンドから切り離されてハイインピーダンス状態になり、
制御信号Ａｉ＝１ならば、端子ｏの電圧は、入力信号Ｉ
Ｎがハイレベルで電源電圧ｖｉ、ローレベルでグラウン
ド電圧に等しくなる。

【００３４】制御信号Ａｉが全て０の時は、トライステ
ートバッファ１２−ｉが全てハイインピーダンス状態と
なり、出力信号ＯＵＴはハイインピーダンス状態にな
る。また、制御信号Ａioのみが１の時は、出力信号ＯＵ
Ｔは、入力信号ＩＮがハイレベルであれば、電源電圧Ｖ
i0、ローレベルであれば、グラウンド電圧に等しくな
る。

【００３５】例えば、組合せ回路１４が図３に示す構成
の場合であり、制御信号Ａ１＝１，Ａ０＝０ならば、出
力信号ＯＵＴは、入力信号ＩＮの電圧がハイレベルの時
に、電源電圧Ｖ１、ローレベルの時に、グラウンド電圧
に等しくなり、入力信号ＩＮの電圧が電源電圧Ｖ１に変
換される。

【００３６】以上説明した第１実施形態によれば、トラ
イステートバッファ１２−ｉにそれぞれ電源電圧Ｖｉ
（ｉ＝１〜ｎ）を供給し、制御信号Ｃｊ（ｊ＝１〜ｍ）
を指定することによって、いずれかの電源電圧Ｖioを選
択するので、電源電圧Ｖｉの中から任意の電源電圧Ｖio
を選択することができる。

【００３７】そのため、例えば、受信側が低電圧動作で
あれば、その低電圧で受信側に出力することができて、
受信側でインタフェース回路が不要となり、低消費電力
を維持することができる。

【００３８】さらに、送信側が同じ機能でも異なる電圧
の受信側に送信する場合にも、制御信号Ｃｊを指定する
ことにより任意の電圧に変換できるので、送信側は、受
信側の電圧毎に開発する必要が無くなり開発コストが低
減される。

【００３９】第２実施形態 図５は、本発明の第２実施形態の電子装置の構成図であ
る。この図に示す電子装置は、送信ＰＫＧ３０、バック
ワイヤボード（以下、ＢＷＢと呼ぶ）４０、及び受信Ｐ
ＫＧ５０を具備しており、例えば、通信装置である。

【００４０】送信ＰＫＧ３０は、出力信号ＯＵＴを受信
ＰＫＧ５０に送信する送信側のＰＫＧであり、図２と同
様に構成されたレベル変換回路１０を有する。レベル変
換回路１０は、トライステートバッファ１２−ｉ、及び
組合せ回路１４を有する。

【００４１】ＢＷＢ４０は、送信ＰＫＧ３０と受信ＰＫ
Ｇ５０とを接続するために配線パターンが形成されたＰ
ＫＧであり、送信ＰＫＧ３０及び受信ＰＫＧ５０とは、
それぞれコネクタにより接続されている。

【００４２】受信ＰＫＧ５０は、送信ＰＫＧ３０から出
力信号を入力して処理をするＰＫＧであり、バッファ５
２を有し、自身の動作電圧を指定するべく送信ＰＫＧ３
０にＢＷＢ４０を介して、制御信号Ｃｊ（ｊ＝１〜ｍ）
を出力している。

【００４３】この制御信号Ｃｊは、例えば、受信ＰＫＧ
５０内の電源電圧又はグラウンドのいずれに接続された
配線パターン、及び出力ピンを通して、ＢＷＢ４０に出
力される。

【００４４】以下、図５の第２実施形態の電子装置の動
作説明をする。受信ＰＫＧ５０では、図示しないが配線
パターンが形成されており、動作電圧を指定するべく、
制御信号Ｃｊ（ｊ＝１〜ｍ）を出力する。例えば、受信
ＰＫＧ５０の動作電圧がＶ１であり、組合せ回路１４が
図３と同じ構成であれば、受信ＰＫＧ５０は、制御信号
Ｃ１＝１，Ｃ０＝０をＢＷＢ４０を通して、送信ＰＫＧ
３０中の組合せ回路１４に出力する。

【００４５】組合せ回路１４は、制御信号Ｃｊ（ｊ＝１
〜ｍ）に従って、端子ｏｉより制御信号Ａｉをトライス
テートバッファ１２−ｉの端子ｖに出力する。トライス
テートバッファ１２−ｉは、制御信号Ａｉ＝０ならば、
ハイインピーダンス状態、Ａｉ＝１ならば、入力信号Ｉ
Ｎのレベルに応じて、電源電圧Ｖｉ又はグラウンド電圧
に等しい電圧を出力信号線１６に出力する。これによ
り、例えば、制御信号Ｃ１＝１，Ｃ０＝０ならば、出力
信号ＯＵＴの電圧は、Ｖ１となる。

【００４６】出力信号線１６から出力された出力信号Ｏ
ＵＴは、コネクタ、及びＢＷＢ４０を介して、受信ＰＫ
Ｇ５０のバッファ５２に入力される。バッファ５２は、
入力信号をレベルを端子ｖより供給される動作電圧であ
る電源電圧により確定して、、端子ｏより出力する。

【００４７】レベル変換回路１０により、バッファ５２
の入力信号のハイレベルは、受信ＰＫＧ５０の動作電圧
に等しく変換されているが、ノイズなどにより入力信号
のレベルが不安定となるために、バッファ５２に一旦入
力してから、受信ＰＫＧ５０中の図示しない電子回路に
出力する。

【００４８】以上説明した第２実施形態によれば、受信
ＰＫＧ５０より自身の動作電圧で送信するように制御信
号Ｃｊを設定して、送信ＰＫＧ３０のレベル変換回路１
０によりその電圧に変換するので、受信ＰＫＧ５０で
は、インタフェースが不要となる。

【００４９】第３実施形態 図６は、本発明の第３実施形態の電子装置の構成図であ
る。この図に示す電子装置は、送信ＰＫＧ６０、及びＢ
ＷＢ４０を具備しており、例えば、通信装置である。

【００５０】送信ＰＫＧ６０は、出力信号ＯＵＴを受信
ＰＫＧに送信するＰＫＧである。送信ＰＫＧ６０は、ト
ライステートバッファ１２−ｉ（ｉ＝１〜ｎ）、組合せ
回路１４、及び抵抗６４−ｊ（ｊ＝１〜ｍ）で構成され
たレベル変換回路６２を有する。

【００５１】トライステートバッファ１２−ｉ（ｉ＝１
〜ｎ）、及び組合せ回路１４は、図２中のものと同じ構
成である。抵抗６４−ｊ（ｊ＝１〜ｍ）は、プルダウン
抵抗であり、一方の端子は、制御信号Ｃｊを入力する信
号線に接続され、他方の端子は、グラウンド（０Ｖ）に
接続されている。その抵抗値は、消費電力低減のため
に、例えば、数ＫΩとしてある。

【００５２】ＢＷＢ４０は、図５中のものと同じであ
る。ＢＷＢ４０は、送信ＰＫＧ６０及び受信ＰＫＧと接
続するためのコネクタピンを有するが、本実施形態で
は、受信ＰＫＧが未実装となっている。

【００５３】以下、図６の第３実施形態の電子装置の動
作説明をする。 （ａ） 受信ＰＫＧ未実装の時 受信ＰＫＧが未実装ならば、受信ＰＫＧから制御信号Ｃ
ｊ（ｊ＝１〜ｍ）が出力されず、ＢＷＢ４０内の制御信
号Ｃｊを送信ＰＫＧ６０に送信する信号線は、ハイイン
ピーダンス状態となっている。

【００５４】この制御信号Ｃｊを受信する送信ＰＫＧ６
０のピンは、抵抗６４−ｊにより、グラウンド電圧にプ
ルダウンされて、制御信号Ｃｊ（ｊ＝１〜ｍ）は全て０
となる。組合せ回路１４は、制御信号Ｃｊが全て０なの
で、全ての端子ｏｉより０の制御信号Ａｉをトライステ
ートバッファ１２−ｉの端子ｃに出力する。

【００５５】トラスステートバッファ１２−ｉは、端子
ｃから入力される制御信号Ａｉが０なので、ハイインピ
ーダンス状態となり、出力信号線１６は、ハイインピー
ダンス状態となる。

【００５６】（ｂ） 受信ＰＫＧ実装の時 受信ＰＫＧが実装されると、Ｃｊ＝０又は１が受信ＰＫ
Ｇより出力されるので、送信ＰＫＧ６０の制御信号Ｃｊ
のレベルは、受信ＰＫＧからのレベルに等しくなり、第
２実施形態と同様に動作する。

【００５７】以上説明した第３実施形態によれば、第２
実施形態と同様の効果がある上に、受信ＰＫＧが未実装
ならば、出力信号線１６をハイインピーダンス状態にす
るので、受信ＰＫＧが未実装であるために制御信号Ｃｊ
が不定となって、組合せ回路１４の動作が不安定になる
ことにより、出力信号線１６に発生するノイズを抑制す
ることができる。

【００５８】第４実施形態 図７は、本発明の第４実施形態の電子装置の構成図であ
る。この図に示す電子装置は、送信ＰＫＧ７０、ＢＷＢ
４０、受信ＰＫＧ５０、及びＢＷＢ８０を具備してお
り、例えば、通信装置である。

【００５９】送信ＰＫＧ７０は、出力信号ＯＵＴを受信
ＰＫＧ５０に送信するＰＫＧである。送信ＰＫＧ７０
は、トライステートバッファ１２−ｉ（ｉ＝１〜ｎ）、
組合せ回路７４、及び抵抗７６で構成されたレベル変換
回路７２を有する。

【００６０】トライステートバッファ１２−ｉ（ｉ＝１
〜ｎ）、及び組合せ回路１４は、図２中のものと同じ構
成である。抵抗７６は、プルダウン抵抗であり、一方の
端子は、前段のＰＫＧがＢＷＢ８０を介して制御信号Ｉ
ＮＳを入力する信号線に接続され、他方の端子は、グラ
ウンド（０Ｖ）に接続されている。その抵抗値は、消費
電力低減のために、例えば、数ＫΩとしてある。

【００６１】ＢＷＢ４０及び受信ＰＫＧ５０は、図５中
のものと同じである。ＢＷＢ８０は、前段ＰＫＧと送信
ＰＫＧ８０とを接続するために配線パターンが形成され
たＰＫＧであり、前段ＰＫＧと送信ＰＫＧ６０とは、コ
ネクタにより接続されるようになっているが、本実施形
態では、前段ＰＫＧが未実装となっている。

【００６２】また、前段ＰＫＧは実装されるとＢＷＢ８
０を介して、送信ＰＫＧ７０に制御信号ＩＮＳがハイレ
ベルで出力されるようになっている。図８は、図７中の
組合せ回路の一例を示す回路図である。

【００６３】この組合せ回路は、ｍ＝２、ｎ＝３の場合
の一例であり、２個のインバータ９０，９２、及び３個
の３入力ＡＮＤゲート９４，９６，９８を有する。イン
バータ９０の入力端子には、制御信号Ｃ１が入力されて
いる。インバータ９２の入力端子には、制御信号Ｃ２が
入力されている。ＡＮＤゲート９４の一方の入力端子に
は、制御信号Ｃ１が入力され、他方の入力端子には、イ
ンバータ９２の出力信号が入力され、もう一方の入力端
子には、制御信号ＩＮＳが入力されている。

【００６４】ＡＮＤゲート９６の一方の入力端子には、
インバータ９０の出力信号が入力され、他方の入力端子
には、制御信号Ｃ２が入力され、もう一方の入力端子に
は、制御信号ＩＮＳが入力されている。

【００６５】ＡＮＤゲート９８の一方の入力端子には、
制御信号Ｃ１が入力され、他方の入力端子には、制御信
号Ｃ２が入力され、もう一方の入力端子には、制御信号
ＩＮＳが入力されている。

【００６６】図９は、図８の組合せ回路の真理値を示す
図である。この図に示すように、ＩＮＳ＝０の時、ｏ１
＝０，ｏ２＝０，ｏ３＝０、ＩＮＳ＝１，Ｃ１＝０，Ｃ
２＝０の時、ｏ１＝０，ｏ２＝０，ｏ３＝０、ＩＮＳ＝
１，Ｃ１＝１，Ｃ２＝０の時、ｏ１＝１，ｏ２＝０，ｏ
３＝０、ＩＮＳ＝１，Ｃ１＝０，Ｃ２＝１の時、ｏ１＝
０，ｏ２＝１，ｏ３＝０、ＩＮＳ＝１，Ｃ１＝１，Ｃ２
＝０の時、ｏ１＝１，ｏ２＝０，ｏ３＝０となる。

【００６７】以下、図７の第４実施形態の電子装置の動
作説明をする。 （ａ） 前段ＰＫＧ未実装の時 前段ＰＫＧが未実装ならば、ＢＷＢ８０を介して出力さ
れる制御信号ＩＮＳをを送信ＰＫＧ７０に送信する信号
線は、ハイインピーダンス状態となっている。この制御
信号ＩＮＳを受信する送信ＰＫＧ７０のピンは、抵抗７
６により、グラウンド電圧にプルダウンされて、制御信
号ＩＮＳは０となる。

【００６８】組合せ回路７４は、制御信号ＩＮＳが０な
ので、全ての端子ｏｉよりＡｉ＝０をトライステートバ
ッファ１２−ｉの端子ｃに出力する。トライステートバ
ッファ１２−ｉは、端子ｃから入力される制御信号Ａｉ
＝０なので、ハイインピーダンス状態となり、出力信号
線１６は、ハイインピーダンス状態となる。

【００６９】（ｂ） 前段ＰＫＧ実装の時 前段ＰＫＧが実装されると、制御信号ＩＮＳ＝１とな
り、組合せ回路７４は、図２の中の組合せ回路１４と同
様に動作して、端子ｏｉより制御信号Ａｉをトライステ
ートバッファ１２−ｉの端子ｖに出力する。

【００７０】トライステートバッファ１２−ｉは、端子
ｖに入力される制御信号Ａｉに従って、ハイインピーダ
ンス状態、電源電圧Ｖｉ、又はグラウンド電圧を出力信
号線１６に出力する。

【００７１】出力信号線１６からの出力信号ＯＵＴは、
ＢＷＢ４０を介して、受信ＰＫＧ５０のバッファ５２に
入力され、レベルが確定されて、処理される。以上説明
した第４実施形態によれば、第２実施形態と同様の効果
がある上に、送信ＰＫＧ７０の前段ＰＫＧが未実装なら
ば、出力信号線１６をハイインピーダンス状態にするの
で、入力信号ＩＮのレベルが不安定となることにより、
出力信号線１６に発生するノイズを抑制することができ
る。

【００７２】第５実施形態 図１０は、本発明の第５実施形態の電子装置の構成図で
ある。この図に示す電子装置は、送信ＰＫＧ３０、ＢＷ
Ｂ９０、受信ＰＫＧ１００、及び監視制御ＰＫＧ１１０
を具備しており、例えば、通信装置である。

【００７３】送信ＰＫＧ３０は、図２中のものと同じで
ある。ＢＷＢ９０は、送信ＰＫＧ３０、受信ＰＫＧ１０
０、及び監視制御ＰＫＧ１１０間で信号の送受信をする
ためのものであり、コネクタにより接続されるようにな
っている。

【００７４】受信ＰＫＧ１００は、送信ＰＫＧ３０から
の出力信号ＯＵＴをバッファ５２で受信して処理すると
ともに、自身のＰＫＧに付与された番号であるＩＤ１〜
ＩＤｋをＢＷＢ９０を介して監視制御ＰＫＧ１１０の変
換回路１１２に出力するようになっている。

【００７５】監視制御ＰＫＧ１１０は、通信装置などの
電子装置の警報など装置全体の監視をするものであり、
変換回路１１２を有する。この監視制御ＰＫＧ１１０
は、各ＰＫＧ３０，１１０などにＰＫＧ番号を示すＩＤ
を付与しており、このＩＤを基にＰＫＧの障害などを集
中管理している。

【００７６】変換回路１１２は、受信ＰＫＧ１００のｋ
ビットのＩＤ信号ＩＤ１〜ＩＤｋを入力して、この受信
ＰＫＧ１００の動作電圧を指定するために組合せ回路１
４に入力する制御信号Ｃ１〜Ｃｍを出力する回路であ
り、受信ＰＫＧ１００毎に設けられるものである。

【００７７】図１１は、図１０中の変換回路１１２の一
例を示す回路図である。この変換回路１１２は、ｋ＝
４、ｍ＝３、受信ＰＫＧ１００のＩＤがＩＤ１＝０，Ｉ
Ｄ２＝０，ＩＤ３＝１，ＩＤ４＝０、受信ＰＫＧ１００
の動作電圧がＣ１＝１，Ｃ２＝０，Ｃ３＝０の場合の一
例であり、２個のインバータ９０，９２、及び３個の３
入力ＡＮＤゲート９４，９６，９８を有する。

【００７８】インバータ９０の入力端子には、制御信号
Ｃ１が入力されている。インバータ９２の入力端子に
は、制御信号Ｃ２が入力されている。ＡＮＤゲート９４
の一方の入力端子には、制御信号Ｃ１が入力され、他方
の入力端子には、インバータ９２の出力信号が入力さ
れ、もう一方の入力端子には、制御信号ＩＮＳが入力さ
れている。

【００７９】ＡＮＤゲート９６の一方の入力端子には、
インバータ９０の出力信号が入力され、他方の入力端子
には、制御信号Ｃ２が入力され、もう一方の入力端子に
は、制御信号ＩＮＳが入力されている。

【００８０】ＡＮＤゲート９８の一方の入力端子には、
制御信号Ｃ１が入力され、他方の入力端子には、制御信
号Ｃ２が入力され、もう一方の入力端子には、制御信号
ＩＮＳが入力されている。

【００８１】図１２は、図１１の変換回路の真理値を示
す図である。この図に示すように、ＩＤ１＝０，ＩＤ２
＝０，ＩＤ３＝１，ＩＤ４＝０の時に、Ｃ１＝１，Ｃ２
＝０，Ｃ３＝０となる。

【００８２】以下、図１０の第５実施形態の電子装置の
動作説明をする。受信ＰＫＧ１００は、自身のＰＫＧに
割り当てられたＩＤ１〜ＩＤｋをＢＷＢ９０を介して、
監視制御ＰＫＧ１１０の変換回路１１２に入力する。変
換回路１１２は、ＩＤ１〜ＩＤｋより受信ＰＫＧ１００
中の動作電圧を指定する制御信号Ｃ１〜Ｃｍを生成し
て、ＢＷＢ９０を介して、送信ＰＫＧ３０中の組合せ回
路１４に出力する。

【００８３】例えば、受信ＰＫＧ１００のＩＤが、ＩＤ
１＝０，ＩＤ２＝０，ＩＤ３＝１，ＩＤ４＝０であり、
受信ＰＫＧ１００の動作電圧がＶ１ならば、例えば、図
１０に示す変換回路１１２によって、ＩＤ１〜ＩＤ４か
らＣ１＝１，Ｃ２＝０，Ｃ３＝０に変換される。

【００８４】組合せ回路１４は、制御信号Ｃ１〜Ｃｍを
入力して、図２と同様に動作して、端子ｏｉから制御信
号Ａｉを出力する。トライステートバッファ１２−ｉ
は、端子ｖに入力される制御信号Ａｉからハイインピー
ダンス状態又は電圧Ｖｉを出力信号線１６に出力する。
これにより、出力信号線１６から出力される出力信号Ｏ
ＵＴは、受信ＰＫＧ１００の動作電圧となる。

【００８５】受信ＰＫＧ１００は、出力信号ＯＵＴをバ
ッファ５２に入力して、レベルを確定した後、処理をす
る。以上説明した第５実施形態によれば、第２実施形態
と同様の効果がある上に、受信ＰＫＧ１００のＩＤから
監視制御ＰＫＧ１１０中の変換回路１１２により制御信
号Ｃｊ（ｊ＝１〜ｍ）を生成するので、監視制御ＰＫＧ
１１０で集中的に動作電圧を管理することができる。

【００８６】本発明は、上記実施形態に限定されず種々
の変形例が可能であり、例えば、以下のようなものがあ
る。 （ａ） トライステートバッファ１２−ｉの端子ｖに出
力する制御信号Ａｉを組合せ回路１４，７４により生成
する構成にしたが、受信ＰＫＧ５０，１００の動作電圧
を組合せ回路に相当する制御回路に入力して、制御回路
で、制御信号ＡｉにＡ／Ｄ変換してもよい。

【００８７】（ｂ） 図１０中の変換回路１１２には、
ＩＤ１〜ＩＤｋのみを入力する構成にしたが、受信ＰＫ
Ｇ１００や送信ＰＫＧ３０の前段ＰＫＧが未実装である
かを示す制御信号ＩＮＳを入力して、未実装ならば、出
力信号線１６がハイインピーダンス状態となるようにし
てもよい。

【００８８】

【発明の効果】以上説明したように、請求項１〜請求項
６記載の発明によれば、制御信号によって、トライステ
ートバッファを制御して、出力信号のレベルを所望の値
にするので、出力信号を受信する側の電圧に容易に合わ
せて出力することができる。そのため、受信側で電圧の
インタフェースを取る必要がなくなり、受信側が低消費
電力の場合には、これを維持することができる。

【図面の簡単な説明】

【図１】本発明の原理図である。

【図２】本発明の第１実施形態によるレベル変換回路の
構成図である。

【図３】図２の中の組合せ回路の回路図である。

【図４】図３の組合せ回路の真理値を示す図である。

【図５】本発明の第２実施形態による電子装置の構成図
である。

【図６】本発明の第３実施形態による電子装置の構成図
である。

【図７】本発明の第４実施形態による電子装置の構成図
である。

【図８】図７中の組合せ回路の回路図である。

【図９】図８の組合せ回路の真理値を示す図である。

【図１０】本発明の第５実施形態による電子装置の構成
図である。

【図１１】図１０中の変換回路の回路図である。

【図１２】図１１の変換回路の真理値を示す図である。

【符号の説明】

２ レベル変換回路 ４−ｉ トライステートバッファ ６ 制御回路 ８ 出力信号線 Ｃｊ 制御信号 Ａｉ 制御信号 ＩＮ 入力信号

Claims (6)

【特許請求の範囲】
1. 【請求項１】 出力端子が第１信号線に共通接続され、
   電源電圧、入力信号、及び第１制御信号を入力し、該第
   １制御信号に基づいて、ハイインピーダンス状態、又は
   前記入力信号のレベルに応じて前記電源電圧に基づく信
   号を出力するｎ（ｎ≧２）個のトライステートバッファ
   と、 第２制御信号を入力して、該第２制御信号のレベル値に
   応じて、前記トライステートバッファ中の（ｎ−１）個
   又はｎ個のトライステートバッファの出力がハイインピ
   ーダンス状態になるように前記第１制御信号を出力する
   制御回路と、 を具備したことを特徴とするレベル変換回路。
2. 【請求項２】 出力端子が第１信号線に共通接続され、
   電源電圧、入力信号、及び第１制御信号を入力し、該第
   １制御信号に基づいて、ハイインピーダンス状態、又は
   前記入力信号のレベルに応じて前記電源電圧に基づく信
   号を出力するｎ（ｎ≧２）個のトライステートバッファ
   と、第２制御信号を入力して、該第２制御信号のレベル
   値に応じて、前記トライステートバッファ中の（ｎ−
   １）個又はｎ個のトライステートバッファの出力がハイ
   インピーダンス状態になるように前記第１制御信号を出
   力する制御回路とを有する第１パッケージと、 該第１パッケージの前記第１信号線からの出力信号を受
   信し、該出力信号のレベルを指示する前記第２制御信号
   を出力する第２パッケージと、 を具備したことを特徴とする電子装置。
3. 【請求項３】 前記第１パッケージは、一方の端子が前
   記第２パッケージからの前記第２制御信号を入力する第
   ２信号線にそれぞれ接続され、他方の端子が第２電源電
   圧に接続された抵抗を具備したことを特徴とする請求項
   ２記載の電子装置。
4. 【請求項４】 自身のパッケージの実装／未実装情報を
   示す第１制御信号を出力する第１パッケージと、 出力端子が第１信号線に共通接続され、電源電圧、入力
   信号、及び第２制御信号を入力し、該第２制御信号に基
   づいて、ハイインピーダンス状態、又は前記入力信号の
   レベルに応じて前記電源電圧に基づく信号を出力するｎ
   （ｎ≧２）個のトライステートバッファと、第３制御信
   号及び前記第１制御信号に基づく第４制御信号を入力
   し、該第４制御信号が前記第１パッケージが未実装であ
   ることを示す時、ｎ個のトライステートバッファの出力
   が全てハイインピーダンス状態となるように前記第２制
   御信号を出力し、前記第４制御信号が前記第１パッケー
   ジが実装されていることを示す時、前記第３制御信号の
   レベル値に応じて、前記トライステートバッファ中の
   （ｎ−１）個又はｎ個のトライステートバッファの出力
   がハイインピーダンス状態になるように前記第２制御信
   号を出力する制御回路とを有する第２パッケージと、 を具備したことを特徴とする電子装置。
5. 【請求項５】 前記第２パッケージは、一方の端子が前
   記第１パッケージからの前記第１制御信号を入力する第
   ４信号線にそれぞれ接続され、他方の端子が第２電源電
   圧に接続された抵抗を具備したことを特徴とする請求項
   ４記載の電子装置。
6. 【請求項６】 出力端子が第１信号線に共通接続され、
   電源電圧、入力信号、及び第１制御信号を入力し、該第
   １制御信号に基づいて、ハイインピーダンス状態、又は
   前記入力信号のレベルに応じて前記電源電圧に基づく信
   号を出力するｎ（ｎ≧２）個のトライステートバッファ
   と、第２制御信号を入力して、該第２制御信号のレベル
   値に応じて、前記トライステートバッファ中の（ｎ−
   １）個又はｎ個のトライステートバッファの出力がハイ
   インピーダンス状態になるように前記第１制御信号を出
   力する制御回路とを有する第１パッケージと、 該第１パッケージの前記第１信号線からの出力信号を受
   信し、自身のパッケージを識別するための識別番号を出
   力する第２パッケージと、 前記識別番号を入力して、前記第２パッケージ用の電源
   電圧を指示する前記第２制御信号を出力する変換回路を
   有する第３パッケージと、 を具備したことを特徴とする電子装置。