JPH10327090A - スーパーヘテロダイン方式の送受信機 - Google Patents
スーパーヘテロダイン方式の送受信機Info
- Publication number
- JPH10327090A JPH10327090A JP9152838A JP15283897A JPH10327090A JP H10327090 A JPH10327090 A JP H10327090A JP 9152838 A JP9152838 A JP 9152838A JP 15283897 A JP15283897 A JP 15283897A JP H10327090 A JPH10327090 A JP H10327090A
- Authority
- JP
- Japan
- Prior art keywords
- pll circuit
- frequency
- output
- local oscillation
- mixer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Transceivers (AREA)
Abstract
(57)【要約】
【課題】 分周器を使用し発振器を共用することにより
小型化、低消費電力化したスーパーヘテロダイン方式の
送受信機を提供すること。 【解決手段】 基準発振器、第１のＰＬＬ回路、第２の
ＰＬＬ回路、第３のＰＬＬ回路を具備し、基準発振器の
出力を第１のＰＬＬ回路、第２のＰＬＬ回路及び第３の
ＰＬＬ回路に入力し、第１のＰＬＬ回路の出力を第１局
部発振周波数として使用し、第２のＰＬＬ回路の出力を
第２局部発振周波数として使用し、第３のＰＬＬ回路の
出力を送信変調周波数として変調器に供給するス−パ−
ヘテロダイン方式の送受信機において、第２のＰＬＬ回
路を削除すると共に、所定の分周比を有する分周器４１
を設け、基準発振器４０の出力を第２局部発振周波数と
して使用すると共に分周器４１を介して第１のＰＬＬ回
路５１及び第３のＰＬＬ回路に５３へ入力する。
小型化、低消費電力化したスーパーヘテロダイン方式の
送受信機を提供すること。 【解決手段】 基準発振器、第１のＰＬＬ回路、第２の
ＰＬＬ回路、第３のＰＬＬ回路を具備し、基準発振器の
出力を第１のＰＬＬ回路、第２のＰＬＬ回路及び第３の
ＰＬＬ回路に入力し、第１のＰＬＬ回路の出力を第１局
部発振周波数として使用し、第２のＰＬＬ回路の出力を
第２局部発振周波数として使用し、第３のＰＬＬ回路の
出力を送信変調周波数として変調器に供給するス−パ−
ヘテロダイン方式の送受信機において、第２のＰＬＬ回
路を削除すると共に、所定の分周比を有する分周器４１
を設け、基準発振器４０の出力を第２局部発振周波数と
して使用すると共に分周器４１を介して第１のＰＬＬ回
路５１及び第３のＰＬＬ回路に５３へ入力する。
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は携帯電話機や自動車
電話機等で使用されるス−パ−ヘテロダイン方式の送受
信機に関するものである。
電話機等で使用されるス−パ−ヘテロダイン方式の送受
信機に関するものである。
【０００２】
【従来の技術】図４は携帯電話機や自動車電話機等で使
用される従来のス−パ−ヘテロダイン方式の送受信機の
構成例を示す図である。図示するように、従来のス−パ
−ヘテロダイン方式の送受信機はアンテナ１、アンテナ
共用器２、高周波増幅器３、バンドパスフィルタ４、ミ
キサ５、第１中間周波フィルタ６、第１中間周波増幅器
７、ミキサ８、第２中間周波フィルタ９、第２中間周波
増幅器１０、変調器２１、ロ−パスフィルタ２２、ミキ
サ２３、バンドパスフィルタ２４、電力増幅器２５及
び、後述する第１局部発振回路、第２局部発振回路、送
信信号の変調に使用する発振回路を具備する構成であ
る。
用される従来のス−パ−ヘテロダイン方式の送受信機の
構成例を示す図である。図示するように、従来のス−パ
−ヘテロダイン方式の送受信機はアンテナ１、アンテナ
共用器２、高周波増幅器３、バンドパスフィルタ４、ミ
キサ５、第１中間周波フィルタ６、第１中間周波増幅器
７、ミキサ８、第２中間周波フィルタ９、第２中間周波
増幅器１０、変調器２１、ロ−パスフィルタ２２、ミキ
サ２３、バンドパスフィルタ２４、電力増幅器２５及
び、後述する第１局部発振回路、第２局部発振回路、送
信信号の変調に使用する発振回路を具備する構成であ
る。
【０００３】発振回路は温度補償型水晶発振器等の基準
発振器３０、ＰＬＬ（フェ−ズロックドル−プ）回路５
１、ＰＬＬ回路５２、ＰＬＬ回路５３で構成される。前
記ＰＬＬ回路５１は位相比較器３１、ロ−パスフィルタ
３２及び電圧制御発振器３３からなるル−プ回路で構成
される。また、ＰＬＬ回路５２は位相比較器１６、ロ−
パスフィルタ１５及び電圧制御発振器１４で構成され、
ＰＬＬ回路５３は位相比較器１３、ロ−パスフィルタ１
２及び電圧制御発振器１１で構成される。
発振器３０、ＰＬＬ（フェ−ズロックドル−プ）回路５
１、ＰＬＬ回路５２、ＰＬＬ回路５３で構成される。前
記ＰＬＬ回路５１は位相比較器３１、ロ−パスフィルタ
３２及び電圧制御発振器３３からなるル−プ回路で構成
される。また、ＰＬＬ回路５２は位相比較器１６、ロ−
パスフィルタ１５及び電圧制御発振器１４で構成され、
ＰＬＬ回路５３は位相比較器１３、ロ−パスフィルタ１
２及び電圧制御発振器１１で構成される。
【０００４】ＰＬＬ回路５１、ＰＬＬ回路５２及びＰＬ
Ｌ回路５３は基準発振器３０の出力周波数を入力し、そ
れぞれ所定の周波数を出力する。ＰＬＬ回路５１の出力
は第１局部発振周波数としてミキサ５に供給されると共
に、ミキサ２３へ供給され送信周波数に変換される。Ｐ
ＬＬ回路５２の出力はミキサ８に供給され第２中間周波
数変換に使用される。ＰＬＬ回路５３の出力は変調器２
１へ供給され送信信号を変調し、出力はロ−パスフィル
タ２２で不要波が除かれミキサ２３へ供給される。
Ｌ回路５３は基準発振器３０の出力周波数を入力し、そ
れぞれ所定の周波数を出力する。ＰＬＬ回路５１の出力
は第１局部発振周波数としてミキサ５に供給されると共
に、ミキサ２３へ供給され送信周波数に変換される。Ｐ
ＬＬ回路５２の出力はミキサ８に供給され第２中間周波
数変換に使用される。ＰＬＬ回路５３の出力は変調器２
１へ供給され送信信号を変調し、出力はロ−パスフィル
タ２２で不要波が除かれミキサ２３へ供給される。
【０００５】受信時、アンテナ１で受信された受信信号
はアンテナ共用器２を介して高周波増幅器３に送られ増
幅される。増幅された信号はバンドパスフィルタ４で不
要波が除去された後、ミキサ５において第１局部発振周
波数でダウンコンバ−ジョンされ、第１中間周波フィル
タ６で不要波が除去され、第１中間周波信号となり、第
１中間周波増幅器７で増幅される。更に、該第１中間周
波信号はミキサ８においてＰＬＬ回路５２からの受信用
第２局部発振周波数でダウンコンバ−ジョンされ、第２
中間周波フィルタ９で不要波が除去され第２中間周波信
号となり、第２中間周波増幅器１０で増幅され復調器
（図では省略）で復調される。
はアンテナ共用器２を介して高周波増幅器３に送られ増
幅される。増幅された信号はバンドパスフィルタ４で不
要波が除去された後、ミキサ５において第１局部発振周
波数でダウンコンバ−ジョンされ、第１中間周波フィル
タ６で不要波が除去され、第１中間周波信号となり、第
１中間周波増幅器７で増幅される。更に、該第１中間周
波信号はミキサ８においてＰＬＬ回路５２からの受信用
第２局部発振周波数でダウンコンバ−ジョンされ、第２
中間周波フィルタ９で不要波が除去され第２中間周波信
号となり、第２中間周波増幅器１０で増幅され復調器
（図では省略）で復調される。
【０００６】一方、ベ−スバンドの出力は変調器２１に
おいてＰＬＬ回路５３の出力周波数で変調された後、ロ
−パスフィルタ２２で不要波が除去され、ミキサ２３で
第１局部発振周波数と混合され、バンドパスフィルタ２
４で不要波が除去された後、電力増幅器２５で規定電力
まで増幅され、アンテナ共用器２を介してアンテナ１に
供給される。
おいてＰＬＬ回路５３の出力周波数で変調された後、ロ
−パスフィルタ２２で不要波が除去され、ミキサ２３で
第１局部発振周波数と混合され、バンドパスフィルタ２
４で不要波が除去された後、電力増幅器２５で規定電力
まで増幅され、アンテナ共用器２を介してアンテナ１に
供給される。
【０００７】図５は前記第１局部発振周波数を出力する
ＰＬＬ回路５１の替りにミキサ３４、バンドパスフィル
タ３５及び増幅器３６からなる回路を使用した従来の送
受信機の構成例を示す図で、直接変調方式の送信系を採
用した送受信機の例である。ＰＬＬ回路５２とＰＬＬ回
路５３の出力はミキサ３４で混合され、その出力周波数
はバンドパスフィルタ３５で不要波が除去され、増幅器
３６で増幅された後、第１局部発振周波数としてミキサ
５に供給されると共に、変調器２１に供給される。
ＰＬＬ回路５１の替りにミキサ３４、バンドパスフィル
タ３５及び増幅器３６からなる回路を使用した従来の送
受信機の構成例を示す図で、直接変調方式の送信系を採
用した送受信機の例である。ＰＬＬ回路５２とＰＬＬ回
路５３の出力はミキサ３４で混合され、その出力周波数
はバンドパスフィルタ３５で不要波が除去され、増幅器
３６で増幅された後、第１局部発振周波数としてミキサ
５に供給されると共に、変調器２１に供給される。
【０００８】図６は２バンドの受信周波数帯を切替える
切替スイッチ４３を受信回路に設け、第２局部発振周波
数を出力するＰＬＬ回路５２に周波数帯に対応して発振
周波数を切替える手段を設けた従来の送受信機の構成例
を示す図である。同図も直接変調方式の送信系を採用し
た送受信機の例である。
切替スイッチ４３を受信回路に設け、第２局部発振周波
数を出力するＰＬＬ回路５２に周波数帯に対応して発振
周波数を切替える手段を設けた従来の送受信機の構成例
を示す図である。同図も直接変調方式の送信系を採用し
た送受信機の例である。
【０００９】
【発明が解決しようとする課題】しかしながら、上述し
たように図４に示す従来の送受信機は基準発振器３０、
第１局部発振回路としてＰＬＬ回路５１、第２局部発振
回路としてＰＬＬ回路５２及び送信用の変調器２１に供
給する発振周波数としてＰＬＬ回路５３を使用する構成
のため回路が大規模になり、その駆動のために消費電力
が増大し、また、発振器の基板に占める面積も大きくな
り小型化することが難しいという問題があった。
たように図４に示す従来の送受信機は基準発振器３０、
第１局部発振回路としてＰＬＬ回路５１、第２局部発振
回路としてＰＬＬ回路５２及び送信用の変調器２１に供
給する発振周波数としてＰＬＬ回路５３を使用する構成
のため回路が大規模になり、その駆動のために消費電力
が増大し、また、発振器の基板に占める面積も大きくな
り小型化することが難しいという問題があった。
【００１０】また、図５及び図６に示す直接変調方式の
例でも同様にＰＬＬ回路５２及びＰＬＬ回路５３を使用
するため回路が大規模になり、その駆動のために消費電
力が増大し、また、発振器の基板に占める面積も大きく
なり小型化することが難しいという問題があった。
例でも同様にＰＬＬ回路５２及びＰＬＬ回路５３を使用
するため回路が大規模になり、その駆動のために消費電
力が増大し、また、発振器の基板に占める面積も大きく
なり小型化することが難しいという問題があった。
【００１１】本発明は上述の点に鑑みてなされたもの
で、上記問題を解決するために分周器を使用し発振器を
共用することにより小型化、低消費電力化したスーパー
ヘテロダイン方式の送受信機を提供することを目的とす
る。
で、上記問題を解決するために分周器を使用し発振器を
共用することにより小型化、低消費電力化したスーパー
ヘテロダイン方式の送受信機を提供することを目的とす
る。
【００１２】
【課題を解決するための手段】上記課題を解決するため
請求項１に記載の発明は、基準発振器、第１のＰＬＬ回
路、第２のＰＬＬ回路、第３のＰＬＬ回路を具備し、基
準発振器の出力を第１のＰＬＬ回路、第２のＰＬＬ回路
及び第３のＰＬＬ回路に供給し、第１のＰＬＬ回路の出
力を第１局部発振周波数として使用し、第２のＰＬＬ回
路の出力を第２局部発振周波数として使用し、第３のＰ
ＬＬ回路の出力を送信変調周波数として変調器に供給す
るス−パ−ヘテロダイン方式の送受信機において、第２
のＰＬＬ回路を削除すると共に、所定の分周比を有する
分周器を設け、基準発振器の出力を直接第２局部発振周
波数として使用すると共に、基準発振器の出力を分周器
を介して第１のＰＬＬ回路及び第３のＰＬＬ回路に入力
することを特徴とする。
請求項１に記載の発明は、基準発振器、第１のＰＬＬ回
路、第２のＰＬＬ回路、第３のＰＬＬ回路を具備し、基
準発振器の出力を第１のＰＬＬ回路、第２のＰＬＬ回路
及び第３のＰＬＬ回路に供給し、第１のＰＬＬ回路の出
力を第１局部発振周波数として使用し、第２のＰＬＬ回
路の出力を第２局部発振周波数として使用し、第３のＰ
ＬＬ回路の出力を送信変調周波数として変調器に供給す
るス−パ−ヘテロダイン方式の送受信機において、第２
のＰＬＬ回路を削除すると共に、所定の分周比を有する
分周器を設け、基準発振器の出力を直接第２局部発振周
波数として使用すると共に、基準発振器の出力を分周器
を介して第１のＰＬＬ回路及び第３のＰＬＬ回路に入力
することを特徴とする。
【００１３】また、請求項２に記載の発明は、基準発振
器、第１のＰＬＬ回路、第２のＰＬＬ回路及びミキサを
具備し、基準発振器の出力を第１のＰＬＬ回路及び第２
のＰＬＬ回路に供給し、第２のＰＬＬ回路の出力を第２
局部発振周波数として使用すると共に第１のＰＬＬ回路
の出力とミキサで混合し、該ミキサで混合した出力を第
１局部発振周波数として使用すると共に送信周波数とし
て変調器に供給するス−パ−ヘテロダイン方式の送受信
機において、第２のＰＬＬ回路を削除すると共に、所定
の分周比を有する分周器を設け、基準発振器の出力を直
接第２局部発振周波数として使用すると共にミキサ及び
分周器に供給し、該分周器の出力を第１のＰＬＬ回路に
入力することを特徴とする。
器、第１のＰＬＬ回路、第２のＰＬＬ回路及びミキサを
具備し、基準発振器の出力を第１のＰＬＬ回路及び第２
のＰＬＬ回路に供給し、第２のＰＬＬ回路の出力を第２
局部発振周波数として使用すると共に第１のＰＬＬ回路
の出力とミキサで混合し、該ミキサで混合した出力を第
１局部発振周波数として使用すると共に送信周波数とし
て変調器に供給するス−パ−ヘテロダイン方式の送受信
機において、第２のＰＬＬ回路を削除すると共に、所定
の分周比を有する分周器を設け、基準発振器の出力を直
接第２局部発振周波数として使用すると共にミキサ及び
分周器に供給し、該分周器の出力を第１のＰＬＬ回路に
入力することを特徴とする。
【００１４】また、請求項３に記載の発明は、受信周波
数帯切替器、基準発振器、第１のＰＬＬ回路、周波数帯
により出力周波数を切替える第２のＰＬＬ回路及びミキ
サを具備し、基準発振器の出力を第１のＰＬＬ回路及び
第２のＰＬＬ回路に供給し、第２のＰＬＬ回路の出力を
第２局部発振周波数として使用すると共に第１のＰＬＬ
回路の出力とミキサで混合し、該ミキサで混合した出力
を第１局部発振周波数として使用すると共に送信周波数
として変調器に供給するス−パ−ヘテロダイン方式の送
受信機において、第２のＰＬＬ回路を削除すると共に、
周波数帯により出力周波数を切替える基準発振器及び分
周比を切替える切替分周器を設け、基準発振器の出力を
第２局部発振周波数として使用すると共にミキサ及び切
替分周器に供給し、切替分周器の出力を第１のＰＬＬ回
路に入力することを特徴とする。
数帯切替器、基準発振器、第１のＰＬＬ回路、周波数帯
により出力周波数を切替える第２のＰＬＬ回路及びミキ
サを具備し、基準発振器の出力を第１のＰＬＬ回路及び
第２のＰＬＬ回路に供給し、第２のＰＬＬ回路の出力を
第２局部発振周波数として使用すると共に第１のＰＬＬ
回路の出力とミキサで混合し、該ミキサで混合した出力
を第１局部発振周波数として使用すると共に送信周波数
として変調器に供給するス−パ−ヘテロダイン方式の送
受信機において、第２のＰＬＬ回路を削除すると共に、
周波数帯により出力周波数を切替える基準発振器及び分
周比を切替える切替分周器を設け、基準発振器の出力を
第２局部発振周波数として使用すると共にミキサ及び切
替分周器に供給し、切替分周器の出力を第１のＰＬＬ回
路に入力することを特徴とする。
【００１５】
【発明の実施の形態】以下、本発明の実施の形態例を図
面に基づいて詳細に説明する。図１は本発明のス−パ−
ヘテロダイン方式の送受信機の構成例を示す図である。
同図で従来例と同一符号の部分は従来例で説明したので
ここでの説明は省略する。図示するように、本発明のス
−パ−ヘテロダイン方式の送受信機はＳＡＷ（弾性表面
波）発振器等の基準発振器４０及び所定の分周比を持つ
分周器４１を設け、基準発振器４０の出力を直接第２局
部発振周波数としてミキサ８へ供給すると共に、分周器
４１を介して所定の周波数に低減しＰＬＬ回路５１及び
ＰＬＬ回路５３に供給することを特徴とする。
面に基づいて詳細に説明する。図１は本発明のス−パ−
ヘテロダイン方式の送受信機の構成例を示す図である。
同図で従来例と同一符号の部分は従来例で説明したので
ここでの説明は省略する。図示するように、本発明のス
−パ−ヘテロダイン方式の送受信機はＳＡＷ（弾性表面
波）発振器等の基準発振器４０及び所定の分周比を持つ
分周器４１を設け、基準発振器４０の出力を直接第２局
部発振周波数としてミキサ８へ供給すると共に、分周器
４１を介して所定の周波数に低減しＰＬＬ回路５１及び
ＰＬＬ回路５３に供給することを特徴とする。
【００１６】基準発振器４０の出力は受信用の第２局部
発振周波数としてミキサ８に供給されると共に、分周器
４１でＮ分周されＰＬＬ回路５１及びＰＬＬ回路５３に
供給される。ＰＬＬ回路５１の出力は第１局部発振周波
数としてミキサ５に供給されると共に、ミキサ２３へ供
給され送信周波数に変換される。ＰＬＬ回路５３の出力
は変調器２１へ供給され、送信信号を変調し、その出力
はロ−パスフィルタ２２で不要波が除かれ、ミキサ２３
へ供給される。
発振周波数としてミキサ８に供給されると共に、分周器
４１でＮ分周されＰＬＬ回路５１及びＰＬＬ回路５３に
供給される。ＰＬＬ回路５１の出力は第１局部発振周波
数としてミキサ５に供給されると共に、ミキサ２３へ供
給され送信周波数に変換される。ＰＬＬ回路５３の出力
は変調器２１へ供給され、送信信号を変調し、その出力
はロ−パスフィルタ２２で不要波が除かれ、ミキサ２３
へ供給される。
【００１７】上述したように図１に示す構成の送受信機
によれば基準発振器４０、所定の分周比Ｎに設定された
分周器４１を設け、基準発振器４０の出力を直接第２局
部発振周波数としてミキサ８へ供給し、更に分周器４１
を介してＮ分周しＰＬＬ回路５１及びＰＬＬ回路５３へ
供給するので、図４に示す従来の送受信機で使用してい
たＰＬＬ回路５２（電圧制御発振器１４、ロ−パスフィ
ルタ１５、位相比較器１６）を削除することができ、機
器の小型化、低消費電力化を図ることができる。なお、
分周器４１はＩＣ化が容易で他のＩＣ部品に容易に組み
込むことができるので小型化が可能となる。ここで、分
周比Ｎ＝１の時は分周器４１は不要になる。
によれば基準発振器４０、所定の分周比Ｎに設定された
分周器４１を設け、基準発振器４０の出力を直接第２局
部発振周波数としてミキサ８へ供給し、更に分周器４１
を介してＮ分周しＰＬＬ回路５１及びＰＬＬ回路５３へ
供給するので、図４に示す従来の送受信機で使用してい
たＰＬＬ回路５２（電圧制御発振器１４、ロ−パスフィ
ルタ１５、位相比較器１６）を削除することができ、機
器の小型化、低消費電力化を図ることができる。なお、
分周器４１はＩＣ化が容易で他のＩＣ部品に容易に組み
込むことができるので小型化が可能となる。ここで、分
周比Ｎ＝１の時は分周器４１は不要になる。
【００１８】図２は図５に示す従来の送受信機からＰＬ
Ｌ回路５２を削除したものである。本実施例は基準発振
器４０の出力を第２局部発振周波数としてミキサ８に供
給すると共に、分周器４１を介してＮ分周した周波数を
ＰＬＬ回路５３に供給し、その出力を基準発振器４０の
出力とミキサ３４で混合し、該ミキサ３４の出力をバン
ドパスフィルタ３５で不要波を除去し、増幅器３６で増
幅した後、第１局部発振周波数としてミキサ５に供給す
ると共に、変調器２１に供給する。
Ｌ回路５２を削除したものである。本実施例は基準発振
器４０の出力を第２局部発振周波数としてミキサ８に供
給すると共に、分周器４１を介してＮ分周した周波数を
ＰＬＬ回路５３に供給し、その出力を基準発振器４０の
出力とミキサ３４で混合し、該ミキサ３４の出力をバン
ドパスフィルタ３５で不要波を除去し、増幅器３６で増
幅した後、第１局部発振周波数としてミキサ５に供給す
ると共に、変調器２１に供給する。
【００１９】上述したように図２に示す構成の送受信機
によれば図５に示す従来の送受信機で使用していたＰＬ
Ｌ回路５２（電圧制御発振器１４、ロ−パスフィルタ１
５、位相比較器１６）を削除することができるので、送
受信機の小型化、低消費電力化を図ることができる。な
お、分周器４１はＩＣ化が容易で他の部品に容易に組み
込むことができ小型化、低消費電力化が可能となる。
によれば図５に示す従来の送受信機で使用していたＰＬ
Ｌ回路５２（電圧制御発振器１４、ロ−パスフィルタ１
５、位相比較器１６）を削除することができるので、送
受信機の小型化、低消費電力化を図ることができる。な
お、分周器４１はＩＣ化が容易で他の部品に容易に組み
込むことができ小型化、低消費電力化が可能となる。
【００２０】図３は２バンドの受信周波数帯を切り替え
て受信する送受信機（図６参照）に適用した例である。
周波数帯を切替える切替信号で出力周波数を切替える基
準発振器４０及び分周比Ｎを切替える切替分周器４２を
設け、切替信号でそれぞれの周波数帯に応じた第２局部
発振周波数及び分周比Ｎを設定する。その他の動作は従
来例の図６で説明したので省略する。
て受信する送受信機（図６参照）に適用した例である。
周波数帯を切替える切替信号で出力周波数を切替える基
準発振器４０及び分周比Ｎを切替える切替分周器４２を
設け、切替信号でそれぞれの周波数帯に応じた第２局部
発振周波数及び分周比Ｎを設定する。その他の動作は従
来例の図６で説明したので省略する。
【００２１】上述したように図３に示す受信周波数帯を
切り替える方式の送受信機の場合でも、切替信号で基準
発振器４０の出力周波数及び切替分周器４２の分周比Ｎ
を切替えることにより、ＰＬＬ回路５２を削除すること
ができるので機器の小型化、低消費電力化を図ることが
できる。
切り替える方式の送受信機の場合でも、切替信号で基準
発振器４０の出力周波数及び切替分周器４２の分周比Ｎ
を切替えることにより、ＰＬＬ回路５２を削除すること
ができるので機器の小型化、低消費電力化を図ることが
できる。
【００２２】
【発明の効果】以上説明したように、請求項１に記載の
発明によれば所定の分周比を有する分周器を設け、基準
発振器の出力を第２局部発振周波数として使用すると共
に分周器を介して第１のＰＬＬ回路及び第３のＰＬＬ回
路に入力する手段を設け、第２のＰＬＬ回路を削除する
ので機器の小型化、低消費電力化を図ることができる。
発明によれば所定の分周比を有する分周器を設け、基準
発振器の出力を第２局部発振周波数として使用すると共
に分周器を介して第１のＰＬＬ回路及び第３のＰＬＬ回
路に入力する手段を設け、第２のＰＬＬ回路を削除する
ので機器の小型化、低消費電力化を図ることができる。
【００２３】また、請求項２に記載の発明によれば所定
の分周比を有する分周器を設け、基準発振器の出力を第
２局部発振周波数として使用すると共にミキサ及び前記
分周器に供給し、該分周器の出力を第１のＰＬＬ回路に
入力する手段を設け、第２のＰＬＬ回路を削除するので
直接変調方式の送信系を採用した送受信機でも機器の小
型化、低消費電力化を図ることができる。
の分周比を有する分周器を設け、基準発振器の出力を第
２局部発振周波数として使用すると共にミキサ及び前記
分周器に供給し、該分周器の出力を第１のＰＬＬ回路に
入力する手段を設け、第２のＰＬＬ回路を削除するので
直接変調方式の送信系を採用した送受信機でも機器の小
型化、低消費電力化を図ることができる。
【００２４】また、請求項３に記載の発明によれば受信
周波数帯により出力周波数を切替える基準発振器及び分
周比を切替える切替分周器を設け、基準発振器の出力を
第２局部発振周波数として使用すると共に切替分周器に
供給し、切替分周器の出力を第１のＰＬＬ回路に入力す
る手段を設け第２のＰＬＬ回路を削除するので、受信周
波数帯を切替える方式の送受信機でも機器の小型化、低
消費電力化を図ることができる。なお、前記分周器及び
切替分周器はＩＣ化が容易で他の部品に容易に組み込む
ことができる。
周波数帯により出力周波数を切替える基準発振器及び分
周比を切替える切替分周器を設け、基準発振器の出力を
第２局部発振周波数として使用すると共に切替分周器に
供給し、切替分周器の出力を第１のＰＬＬ回路に入力す
る手段を設け第２のＰＬＬ回路を削除するので、受信周
波数帯を切替える方式の送受信機でも機器の小型化、低
消費電力化を図ることができる。なお、前記分周器及び
切替分周器はＩＣ化が容易で他の部品に容易に組み込む
ことができる。
【図１】本発明のス−パ−ヘテロダイン方式の送受信機
の構成例を示す図である。
の構成例を示す図である。
【図２】本発明のス−パ−ヘテロダイン方式の送受信機
の構成例を示す図である。
の構成例を示す図である。
【図３】本発明のス−パ−ヘテロダイン方式の送受信機
の構成例を示す図である。
の構成例を示す図である。
【図４】従来のス−パ−ヘテロダイン方式の送受信機の
構成例を示す図である。
構成例を示す図である。
【図５】従来のス−パ−ヘテロダイン方式の送受信機の
構成例を示す図である。
構成例を示す図である。
【図６】従来のス−パ−ヘテロダイン方式の送受信機の
構成例を示す図である。
構成例を示す図である。
１ アンテナ ２ アンテナ共用器 ３ 高周波増幅器 ４ バンドパスフィルタ ５ ミキサ ６ 第１中間周波フィルタ ７ 第１中間周波増幅器 ８ ミキサ ９ 第２中間周波フィルタ １０ 第２中間周波増幅器 １１ 電圧制御発振器 １２ ロ−パスフィルタ １３ 位相比較器 １４ 電圧制御発振器 １５ ロ−パスフィルタ １６ 位相比較器 ２１ 変調器 ２２ ロ−パスフィルタ ２３ ミキサ ２４ バンドパスフィルタ ２５ 電力増幅器 ３０ 基準発振器 ３１ 位相比較器 ３２ ロ−パスフィルタ ３３ 電圧制御発振器 ３４ ミキサ ３５ バンドパスフィルタ ３６ 増幅器 ４０ 基準発振器 ４１ 分周器 ４２ 切替分周器 ４３ 切替スイッチ ５１ ＰＬＬ回路 ５２ ＰＬＬ回路 ５３ ＰＬＬ回路
Claims (3)
- 【請求項１】 基準発振器、第１のＰＬＬ回路、第２の
ＰＬＬ回路、第３のＰＬＬ回路を具備し、前記基準発振
器の出力を前記第１のＰＬＬ回路、第２のＰＬＬ回路及
び第３のＰＬＬ回路に供給し、第１のＰＬＬ回路の出力
を第１局部発振周波数として使用し、第２のＰＬＬ回路
の出力を第２局部発振周波数として使用し、第３のＰＬ
Ｌ回路の出力を送信変調周波数として変調器に供給する
ス−パ−ヘテロダイン方式の送受信機において、 前記第２のＰＬＬ回路を削除すると共に、所定の分周比
を有する分周器を設け、 前記基準発振器の出力を直接第２局部発振周波数として
使用すると共に、該基準発振器の出力を前記分周器を介
して前記第１のＰＬＬ回路及び前記第３のＰＬＬ回路に
入力することを特徴とするス−パ−ヘテロダイン方式の
送受信機。 - 【請求項２】 基準発振器、第１のＰＬＬ回路、第２の
ＰＬＬ回路及びミキサを具備し、前記基準発振器の出力
を前記第１のＰＬＬ回路及び前記第２のＰＬＬ回路に供
給し、該第２のＰＬＬ回路の出力を第２局部発振周波数
として使用すると共に前記第１のＰＬＬ回路の出力と前
記ミキサで混合し、該ミキサで混合した出力を第１局部
発振周波数として使用すると共に送信周波数として変調
器に供給するス−パ−ヘテロダイン方式の送受信機にお
いて、 前記第２のＰＬＬ回路を削除すると共に、所定の分周比
を有する分周器を設け、 前記基準発振器の出力を直接前記第２局部発振周波数と
して使用すると共に前記ミキサ及び前記分周器に供給
し、該分周器の出力を前記第１のＰＬＬ回路に入力する
ことを特徴とするス−パ−ヘテロダイン方式の送受信
機。 - 【請求項３】 受信周波数帯切替器、基準発振器、第１
のＰＬＬ回路、周波数帯により出力周波数を切替える第
２のＰＬＬ回路及びミキサを具備し、前記基準発振器の
出力を第１のＰＬＬ回路及び前記第２のＰＬＬ回路に供
給し、第２のＰＬＬ回路の出力を第２局部発振周波数と
して使用すると共に前記第１のＰＬＬ回路の出力と前記
ミキサで混合し、該ミキサで混合した出力を第１局部発
振周波数として使用すると共に送信周波数として変調器
に供給するス−パ−ヘテロダイン方式の送受信機におい
て、 前記第２のＰＬＬ回路を削除すると共に、周波数帯によ
り出力周波数を切替える基準発振器及び分周比を切替え
る切替分周器を設け、 前記基準発振器の出力を第２局部発振周波数として使用
すると共に前記ミキサ及び前記切替分周器に供給し、前
記切替分周器の出力を第１のＰＬＬ回路に入力すること
を特徴とするス−パ−ヘテロダイン方式の送受信機。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9152838A JPH10327090A (ja) | 1997-05-26 | 1997-05-26 | スーパーヘテロダイン方式の送受信機 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9152838A JPH10327090A (ja) | 1997-05-26 | 1997-05-26 | スーパーヘテロダイン方式の送受信機 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10327090A true JPH10327090A (ja) | 1998-12-08 |
Family
ID=15549245
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9152838A Pending JPH10327090A (ja) | 1997-05-26 | 1997-05-26 | スーパーヘテロダイン方式の送受信機 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10327090A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| LU100924B1 (en) * | 2017-09-30 | 2019-05-08 | Univ Tianjin | A novel transceiver structure based on phase frequency detector |
-
1997
- 1997-05-26 JP JP9152838A patent/JPH10327090A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| LU100924B1 (en) * | 2017-09-30 | 2019-05-08 | Univ Tianjin | A novel transceiver structure based on phase frequency detector |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3255843B2 (ja) | デュアルモード無線装置におけるディジタル・アナログ共用回路 | |
| EP1012963B1 (en) | Low noise gilbert multiplier cells and quadrature modulators, and related methods | |
| JPH08223071A (ja) | 送信機及び送受信機 | |
| JPH09275358A (ja) | 複数帯域移動無線装置 | |
| US5603097A (en) | Digital radio system capable of high-speed frequency changing at low power consumption | |
| CA2456658C (en) | A mixer circuit with image frequency rejection, in particular for an rf receiver with zero or low intermediate frequency | |
| US20060068748A1 (en) | Communication semiconductor integrated circuit and radio communication system | |
| EP1172940A2 (en) | Multi-band transmission & reception-signal-generating apparatus | |
| US6021164A (en) | Digital radio communication system having reduced phase-locked loop, and its synchronization | |
| CA1231384A (en) | Signal transmission and reception system | |
| JPH11289273A (ja) | 無線用送受信機 | |
| JP4130384B2 (ja) | 無線機 | |
| JPH05244033A (ja) | デュアルバンド無線通信装置 | |
| JP3252211B2 (ja) | スーパーヘテロダイン方式の送受信機 | |
| JPH10322239A (ja) | スーパーヘテロダイン方式の送受信機 | |
| JPH05300044A (ja) | コマンド受信機 | |
| JPH11154887A (ja) | 無線機 | |
| JPH06284037A (ja) | ディジタル移動体通信装置 | |
| JP2591490Y2 (ja) | 高周波移動無線送受信装置 | |
| JPH06152464A (ja) | デジタル方式自動車電話機 | |
| JP3884923B2 (ja) | 送受信装置 | |
| JP2001044880A (ja) | 送受信機 | |
| JP4385521B2 (ja) | 送受信機 | |
| JP4121903B2 (ja) | ダイレクトコンバージョン方式送受信機 | |
| JPH1041833A (ja) | 送信機及び通信機 |