JPH1032786A - 信号処理装置 - Google Patents

Abstract

(57)【要約】 【課題】 ディジタルＶＴＲにおける信号処理用のメモ
リを効率良く用いて不使用領域を少なくする。 【解決手段】 通常の記録再生時には３つのフレームバ
ンク０、１、２、を用いて信号を符号化して記録し、再
生されたデータを復号化する。サーチ時には、フレーム
１の期間に再生された符号化データを点線で示すように
書き込むと共に、これより１トラック分遅れて書き込ま
れたデータを誤り訂正してライトバックする。これと並
行してバンク２から符号化データを読み出して復号化す
る。次のフレーム２の期間では、バンク１について復号
化を行い、バンク２について書き込み及び誤り訂正を行
う。従って、バンク０が余るので、これを他の処理に有
効に用いることができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、特にＶＴＲ等で記
録再生を行う場合に用いて好適な画像データなどの符号
化、復号化などの処理を行う信号処理装置に関する。

【０００２】

【従来の技術】従来から、膨大なデータ量の各種データ
を符号化することによりデータ量を削減して、比較的低
い伝送レートで伝送し得るようにするための各種装置が
提案されている。例えば、画像データを磁気テープなど
の記録媒体に記録するディジタルＶＴＲにおいても、１
２４Ｍｂｐｓ程度の入力データを５分の１の２５Ｍｂｐ
ｓ程度に圧縮して磁気テープ上に記録し、再生するため
の規格が制定されている。このような規格に基づくディ
ジタルＶＴＲにおいては、入力データをＤＣＴ変換した
後に量子化し、この量子化データを可変長符号化するこ
とによってデータの圧縮を行っており、さらに量子化す
る際の量子化ステップを各種のパラメータによって可変
したり、可変長符号化された後のデータ量が一定となる
ようにレート制御が行われる。

【０００３】また、入力データをフレーム（フィール
ド）間動き補償つき予測符号化を用いて圧縮し、この予
測符号化データを上述のようなＤＣＴ、量子化及び可変
長符号化を用いてさらに圧縮するようにしたＭＰＥＧ規
格が制定されつつあり、この規格に対応したＣＤ−ＲＯ
Ｍなどの各種装置も開発されている。

【０００４】図６はＭＰＥＧ符号化方式を説明するため
の図である。図中、矢印によって符号化における予測の
方向を示す。また図７はＭＰＥＧ（Moving Picture Exp
ertGroup ）符号化方式における符号化（エンコード）
処理、媒体上の配列、及び復号化（デコード）処理によ
る画像データの順序を示す説明図である。

【０００５】図６に示すように、ＭＰＥＧ符号化方式
は、所定枚数のフレーム画像でＧＯＰ（Group of Pictu
re）を構成する。ＧＯＰに画像内符号化画像Ｉが少なく
とも１枚は含まれている。画像内符号化画像ＩはＤＣＴ
（離散コサイン変換）によって１フレームの画像データ
を符号化したものである。この画像内符号化画像Ｉから
所定のａフレーム毎の１フレームの画像データは、前方
予測符号化画像Ｐに変換される。更に、画像内符号化画
像Ｉまたは第１の前方予測符号化画像Ｐ１と、第２の前
方予測符号化画像Ｐ２との間の各フレームの画像データ
は、前方及び後方の画像データを用いた両方向予測符号
化により両方向予測符号化画像Ｂに変換される。

【０００６】図７に示すように、まず画像内符号化画像
Ｉが符号化される。画像内符号化画像Ｉは、フレーム内
の情報のみによって符号化され、時間方向の予測が含ま
れていない。次に、前方予測符号化画像Ｐが作成され、
画像内符号化画像Ｉまたは前方予測符号化画像Ｐの後に
両方向予測符号化画像Ｂの符号化処理が行なわれる。前
方予測符号化画像Ｐ及び両方向予測符号化画像Ｂは他の
画像データとの相関を利用している。上記のように、各
画像データの予測方法に起因して、両方向予測符号化画
像Ｂは画像内符号化画像Ｉまたは前方予測符号化画像Ｐ
の後に記録媒体上に記録され、復号時に元の順序に戻さ
れる。

【０００７】画像内符号化画像Ｉはフレーム内の情報の
みによって符号化されているので、単独の符号化データ
のみによって復号可能である。一方、前方予測符号化画
像Ｐ及び両方向予測符号化画像Ｂは、他の画像データと
の相関を利用して符号化を行っており、単独の符号化デ
ータのみによって復号することができないようになって
いる。

【０００８】上記のようにＭＰＥＧ符号化／復号化装置
においては、前方あるいは両方向の予測を行なうので、
予測される画像と符号化される画像との比較を行なうた
めに記憶手段が必要となる。従来の上記各種装置を用い
た符号化、復号化装置においては、独立した複数のメモ
リが用いられていた。即ち、例えばディジタルＶＴＲの
場合には、入力画像データを一旦記憶するためのビデオ
メモリや、符号化処理が終了した後の符号化データを記
憶するためのトラックメモリなどが必要であり、これら
の各メモリは各々個別に設けられていた。また、上述の
ＭＰＥＧ規格に基づく装置においては、入力バッファや
動き補償用のリファレンスバッファなどの独立した複数
のメモリが設けられる。

【０００９】上述の装置類においては複数のメモリが個
別に設けられ、それぞれ独立に制御されているので、コ
ストアップを余儀なくされる。このため単一の記憶装置
を複数の符号化／復号化処理に対して兼用しようとする
提案があった。

【００１０】

【発明が解決しようとする課題】しかしながら、上述の
単一の記憶装置を複数の符号化／復号化処理に対して兼
用する信号処理装置においては、各処理手段がアクセス
するメモリ上の領域が予め決定されているために、メモ
リ上の記憶セルが常に全て使用されているとは限らな
い。また、信号処理装置のモードによっては、メモリ上
に使用しない部分が広い範囲に渡って出現する可能性が
ある等の問題があった。

【００１１】本発明は、上記問題点を解決するためにな
されたもので、コストアップすることなく、メモリ上の
不使用範囲を縮小するとともに、多機能な信号処理装置
を提供することを目的とする。

【００１２】

【課題を解決するための手段】請求項１の発明において
は、異なる複数の処理を所定のデータ単位で行う複数の
処理手段と、上記各処理手段に共通に設けられ上記所定
単位のデータを入出力する記憶手段と、上記各処理手段
と上記記憶手段との間のアクセス制御を行う制御手段と
を具備し、上記制御手段は上記各処理手段の処理に応じ
て各処理手段がアクセス可能な前記記憶手段の容量を動
的に変化させるようにしている。

【００１３】請求項６の発明においては、符号化画像デ
ータを記録再生する記録再生装置に用いられる信号処理
装置において、記録時に入力信号を符号化すると共に再
生時に再生された符号化画像データを復号化する符号化
／復号化処理手段と、上記記録再生時に上記符号化／復
号化処理に用いられる第１、第２、第３の記憶手段と、
サーチ時に上記符号化／復号化処理手段と上記第１、第
２の記憶手段とを制御する制御手段とを具備し、上記制
御手段は、第１のフレーム期間に上記再生された符号化
画像データを上記第１の記憶手段に書き込むと共に上記
第２の記憶手段に書き込まれた符号化データを復号化処
理し、次の第２の期間には上記第１、第２の記憶手段に
関する上記書き込みと復号化処理とを上記第１のフレー
ム期間とは逆に行うようにしている。

【００１４】

【作用】請求項１の発明によれば、信号の処理に応じて
記憶手段の使用領域が変化し、記憶手段が有効に使用さ
れる。

【００１５】請求項６の発明によれば、通常の記録・再
生時には３つの記憶手段が用いられるが、サーチ時には
２つの記憶手段のみが用いられるので、この間に残りの
１つの記憶手段を他の処理に用いることができ、記憶手
段が有効に使用される。

【００１６】

【発明の実施の形態】図１は、ディジタルＶＴＲに適用
した本発明の実施の形態による基本構成を示すブロック
図である。本実施の形態は、図１に示すように各種処理
ブロックが内／外のＣＰＵによって制御されつつ、各々
が所望のタイミングでメモリにアクセスし、それらのア
クセス要求をメモリ制御部が調停することで、上記処理
ブロックの動作を保証するように構成されている。ま
た、図１における各処理ブロックはＳＤ対応の画像デー
タのリアルタイム処理を行うことができ、本実施の形態
においてはこのような処理ユニットを並列配置して各処
理ブロックに時分割的に画像データを供給して処理させ
るように構成されている。

【００１７】図１において、１はカメラ（図示せず）か
らの入力データ、ＥＶＦへの出力データ、ライン入出力
データの入出力を行なうためのデータ入出力（以下Ｉ／
Ｏと記す）ブロック、３はカメラからの入力データ、Ｅ
ＶＦへの出力データ、ライン入出力データに対してＹ／
Ｃ分離などの処理を行う画像データ入出力ブロック、５
は音声信号の処理を行うオーディオ処理ブロック、７は
画像データに対して離散コサイン変換を用いた可変長符
号化・復号化を行う符号化／復号化ブロック、９は誤り
訂正符号の付加や誤り訂正を行うための誤り訂正ブロッ
ク、１１は符号化／復号化ブロック７が符号化したデー
タを記録時にテープフォーマットに変換、または再生時
にデータフォーマット変換を行うための符号化データ入
出力（Ｉ／Ｏ）ブロック、１３は各処理ブロックの後述
するメモリ１７へのアクセス要求を実際のメモリ上のア
ドレスに変換するためのアドレス変換回路、１５はアド
レス変換回路１３のアクセス要求に従ってメモリ１７に
コマンドを出力するためのメモリインターフェイス、１
７はＳＤＲＡＭなど高速な入出力が可能なメモリであ
る。

【００１８】１９は各処理ブロックを総合して制御する
ためのシステムコントロールＣＰＵ、２１は後述するサ
ーボＣＰＵ２３と上記システムコントロールＣＰＵ１９
との間でコマンドをやり取りするためのインターフェイ
ス、２３は不図示のテープの速度制御などの制御を行う
ためのサーボＣＰＵ、２５は記録／再生時に符号化デー
タＩ／Ｏブロック１１が入出力するデータの電磁変換処
理を行う電磁変換処理ブロック、２７は各処理ブロック
にタイミング信号としてクロック信号を供給するための
周波数発振器、２９は周波数発振器２７が出力するクロ
ック信号を各処理ブロック毎に適切な周波数に逓倍する
と共に各処理ブロックにクロック信号を分配する周波数
逓倍器、３１は画像データＩ／Ｏブロック３が画像信号
を入出力する際に用いる基準クロックを発生させるため
の基準クロック発生器、３３はメモリ１７に記憶される
静止画データを入出力するための静止画入出力（Ｉ／
Ｏ）ブロック、ＣＢＳ１はサーボＣＰＵ２３から各処理
ブロックへコマンドを供給するための第１のＣＰＵバ
ス、ＣＢＳ２はシステムコントロールＣＰＵ１９から各
処理ブロックへコマンドを供給するための第２のＣＰＵ
バスである。

【００１９】次に動作について説明する。上記処理ユニ
ットは、図１に示すようにカメラからの入力データ、Ｅ
ＶＦへの出力データ、ライン入出力データを処理するＩ
／Ｏブロック１、上記データに対してＹ／Ｃ分離などの
処理を行う画像データ入出力ブロック３、オーディオ処
理ブロック５、画像データに対して離散コサイン変換を
用いた可変長符号化・復号化を行なう符号化／復号化ブ
ロック７、誤り訂正ブロック９、記録時に上記符号化デ
ータをテープフォーマットに変換または、再生時にデフ
ォーマット処理をするための符号化データ入出力ブロッ
ク１１、記録／再生時の電磁変換処理を行なう電磁変換
処理ブロック２５から大略構成されており、これら各ブ
ロックはアドレス変換回路１３及びメモリインターフェ
イス１５を介して外部のメモリ１７とデータの授受を行
う。

【００２０】これらの処理ブロックの動作は、内部の電
気系の処理を制御するシステムコントロールＣＰＵ１９
からＣＰＵバスＣＢＳ２を介して供給される所定のコマ
ンド、さらに外部のサーボＣＰＵ２３からＣＰＵバスＣ
ＢＳ１及びインターフェイス２１及び上記ＣＢＳ２を介
して供給される所定のコマンドによって制御され、並列
配置された各処理ブロックを時分割処理させる。

【００２１】上記メモリ１７には、例えばクロックの立
ち上がりに同期してデータのバースト転送を行ない得る
ＳＤＲＡＭ（Synchronous-DRAM）が用いられている。ま
た、ジッタの無い外部の周波数発振器２７から上記ユニ
ット内の周波数逓倍器２９に例えば２７．５ＭＨｚのク
ロックを供給し、そこで逓倍されて発生した６７．５Ｍ
Ｈｚがリファレンスクロックとして供給される。

【００２２】このようなメモリ１７の各メモリ空間は、
１フレーム分の容量を備えたビデオメモリ（ＶＭ）領域
と、同様に１フレーム分の符号化データを記憶するため
の容量を備えたトラックメモリ（ＴＭ）領域とからそれ
ぞれ構成されており、各領域におけるメモリは１フレー
ム毎に書き込みモードと読み出しモードとに設定可能で
あるとともに、上記各処理ブロックは、その処理形態に
応じてＶＭ領域またはＴＭ領域との間でデータの授受を
行う。

【００２３】次に図２を用いて上記各ブロックがアクセ
スするメモリ１７のアドレス空間について説明する。図
２において図１と同一番号は同一の機能を示す。図２に
示すように、上記画像データ入出力ブロック３は専らＶ
Ｍ領域との間でデータの授受を行い、上記符号化／復号
化ブロック７はＶＭ領域またはＴＭ領域との両方とデー
タの授受をセンスアンプを介して行い、上記符号化／復
号化ブロック７は、符号化動作時にはＶＭ領域からデー
タを読み出して符号化処理した後にＴＭ領域に書き込
み、復号化動作時にはＴＭ領域からデータを読み出して
復号化処理した後にＶＭ領域に書き込む。また、オーデ
ィオ処理ブロック５、誤り訂正ブロック９及び符号化デ
ータＩ／Ｏブロック１１は専らＴＭ領域とデータの授受
を行う。

【００２４】上記ＴＭ領域には、符号化される前の画像
データ（Ｙ、Ｃｒ、Ｃｂ）が画素単位で書き込まれ、こ
の画像データ（ＮＴＳＣの場合、１フレーム当り水平７
２０画素×垂直４８０画素）は、水平方向５ブロック×
垂直方向１０ブロック、即ち５０個のスーパーマクロブ
ロック（以下、ＳＭＢと記す）に配分され、各ＳＭＢは
輝度データ４ＤＣＴブロックと色差データ各１ＤＣＴブ
ロックとから成るマクロブロック（以下、ＭＢと記す）
を２７ブロック集めて構成されている。なお、各ＤＣＴ
ブロックは８×８の画素から成る。また、上述のような
画素数からなる１フレームの画像データはＮＴＳＣ方式
の場合、符号化された後に磁気テープ上の１０トラック
（ＰＡＬ方式の場合１２トラック）に渡って記録される
が、符号化前の画像データは、上述のような水平方向に
整列された５ＳＭＢ分のデータが１１トラックにそれぞ
れ記録される。従って、このＶＭ領域に対してアクセス
する際のアドレスとしては、各画素の水平方向及び垂直
方向にそれぞれ対応したｈ、ｖ、トラックナンバＴｒ、
各トラック内のＳＭＢナンバ、各ＳＭＢ内のＭＢナン
バ、各マクロブロック内のＤＣＴナンバを用いることが
望ましい。

【００２５】一方、上記ＴＭ領域には、符号化された後
の画素データ及び誤り訂正符号などが上述の１０トラッ
ク（ＰＡＬの場合１２トラック）に分配されて記録さ
れ、各トラックに対応する領域には１４９のシンクブロ
ック（以下ＳＢと記す）が記録される。また、画像デー
タの各ＳＢは、ＳＢの先頭を示す同期データ（以下ＳＹ
と記す）、信号の各アドレス及び属性などを示すＩＤデ
ータ（以下ＩＤと記す）、有効（画像）データ、及びパ
リティからそれぞれ構成される。従ってＴＭ領域に対し
てアクセスする際のアドレスとしては、トラックナンバ
Ｔｒ、各Ｔｒ内のシンクブロックナンバ（以下ＳＢと記
す）、各ＳＢ内のシンボルナンバ（以下ＳＭＢと記す）
を用いることが望ましい。

【００２６】また上述のようなメモリ１７に対する各処
理ブロックのアクセスはアドレス変換回路１３により調
停制御及びアドレス制御される。即ち、アドレス変換回
路１３は、内部の各ＣＰＵ１９、２３からＣＢＳ２を介
して再生モードあるいは記録モードといった各種モード
の種類等を指定するコマンドが伝送されるか、または直
接各処理ブロックのアドレスの所定ビットによって上記
モードが伝送されて、これらの情報に応じてデータ転送
の優先順位に関するスケジューリングを行うと共に、上
記各処理ブロックからのアクセス要求（以下Ｒｅｑと記
す）に応じて各処理ブロックとメモリ１７との間のデー
タ転送の調停を行う。

【００２７】上記コマンドは、機器本体の各スイッチな
どによって設定される動作モードを上記内外部のＣＰＵ
が検出することによって決定されるものであり、例えば
符号化モード、復号化モード、あるいはＶＴＲにおける
特殊再生モードなどの各種動作モードに対応する。

【００２８】一方、上記各処理ブロックにはそれぞれ必
要なクロックが供給されており、そのクロックに同期し
て動作する。これらのクロックには、 １．入力信号中から抽出される同期信号Ｈｓｙｎｃ、Ｖ
ｓｙｎｃ及び内部基準クロックなどに基づいて、上記画
像データ入出力ブロック３に供給されて入力信号に同期
する第１のクロック（本実施の形態では１３．５ＭＨ
ｚ）

【００２９】２．符号化／復号化ブロック７、誤り訂正
ブロック９、アドレス変換回路１３、メモリインターフ
ェイス１５、及びメモリ１７に供給される第２のクロッ
ク（本実施の形態では６７．５ＭＨｚ）

【００３０】３．符号化データ入出力ブロック１１に電
磁変換処理ブロックから供給されるドラムの回転に同期
したクロックで、記録媒体への記録／再生を行うための
第３のクロック（本実施の形態では４１．８５ＭＨｚ）
がある。各処理ブロックは、供給される上記の各クロッ
クに応じた処理動作を行う。

【００３１】次に図３（ａ）、（ｂ）を用いて、通常の
記録再生時についてメモリへのアクセスについて説明す
る。図３（ａ）、（ｂ）は上記構成における各処理ブロ
ックのメモリ１７へのアクセスタイミングを示す図であ
る。横軸は処理時刻、縦軸はＴＭ領域（３フレーム構
成）のアドレスを示す。図３（ａ）は再生時の、図３
（ｂ）は記録時のタイミングをそれぞれ示す。ａで示さ
れる斜線を施した領域は符号化／復号化ブロック７のア
クセスを示し、破線は符号化データ入出力ブロック１１
のアクセスを示す。また、ｂで示される黒く塗りつぶさ
れた領域は誤り訂正ブロック９のアクセスを示す。

【００３２】まず再生時、すなわち図３（ａ）場合につ
いて説明する。フレーム１の時間は、符号化データ入出
力ブロック１１は、ＴＭ領域のｂａｎｋ０のトラック０
に対応するアドレスから、破線で示すように順次データ
を書き込み、１フレームに相当する時間で１０トラック
分のデータを書き込む。このとき誤り訂正ブロック９
は、ｂで示すように符号化データ入出力ブロック１１よ
り１トラックに相当する時間（１／１０フレーム）遅れ
て、符号化データ入出力ブロック１１が書き込んだ領域
に関し、順次データを読み出し、誤り訂正後に誤り訂正
後のデータを同じアドレスに対して書き戻す。誤り訂正
ブロック９の上記動作をライトバックと称する。

【００３３】一方、符号化／復号化ブロック７は、ＴＭ
領域で符号化データ入出力ブロック１１がアクセスして
いないｂａｎｋ２に関し、まず偶数トラック領域におい
て復号化を行い、すべて復号化した後、奇数領域に関し
て復号化を行う。

【００３４】そして次のフレーム２の時間は、符号化デ
ータ入出力ブロック１１及び誤り訂正ブロック９がｂａ
ｎｋ１をアクセスし、符号化／復号化ブロック７がｂａ
ｎｋ０をアクセスして、上記処理と同様の処理を行う。
またその後のフレーム３の時間に対しては、符号化デー
タ入出力ブロック１１及び誤り訂正ブロック９がｂａｎ
ｋ２をアクセスし、符号化／復号化ブロック７がｂａｎ
ｋ１をアクセスして、上記動作と同様の処理を行う。

【００３５】次に記録時、すなわち図３（ｂ）の場合に
ついて説明する。まずフレーム１の時間は、符号化／復
号化ブロック７はＴＭ領域のｂａｎｋ２の偶数トラック
領域に関し順次復号し、全て完了した後、奇数領域に関
し復号する。符号化データ入出力ブロック１１は、符号
化／復号化ブロック７との処理と並行して、ｂａｎｋ１
のデータをトラック０から順次読みだし、電磁変換処理
ブロック２５に出力する。このとき誤り訂正ブロック９
は、符号化データ入出力ブロック１１がアクセスする領
域に対し、１トラック時間（１／１０フレーム）前に誤
り訂正符号の付加を行う。

【００３６】そして次のフレーム２の時間は、符号化デ
ータ入出力ブロック１１及び誤り訂正ブロック９がｂａ
ｎｋ１をアクセスし、符号化／復号化ブロック７がｂａ
ｎｋ０をアクセスして、上記処理と同様の処理を行う。
またその後のフレーム３の時間に対しては、符号化デー
タ入出力ブロック１１及び誤り訂正ブロック９がｂａｎ
ｋ２をアクセスし、符号化／復号化ブロック７がｂａｎ
ｋ１をアクセスして、上記動作と同様の処理を行う。

【００３７】次に、図４を用いてサーチ時のアクセス動
作について説明する。図４はサーチ時のメモリへのアク
セスタイミングを示す図である。サーチ時には、２フレ
ーム構成となる。図３と同様に、横軸は処理時刻、縦軸
はＴＭ領域（２フレーム構成）のアドレスを示す。図４
において、ａで示される斜線を施した領域は符号化／復
号化ブロック７のアクセスを示し、破線は符号化データ
入出力ブロック１１のアクセスを示す。また、ｂで示さ
れる黒く塗りつぶされた領域は誤り訂正ブロック９のア
クセスを示す。

【００３８】サーチ時において、フレーム１の時間に
は、符号化データ入出力ブロック１１はＴＭ領域のｂａ
ｎｋ１のトラック０に対応するアドレスから、順次デー
タを書き込み、１フレーム相当する時間で１０トラック
分のデータを書き込む。このとき誤り訂正ブロック９
は、符号化データ入出力ブロック１１より相当する時間
（１／１０フレーム）遅れて、符号化データ入出力ブロ
ック１１が書き込んだ領域に関し、順次データを読み出
し、誤り訂正後ライトバックを行う。

【００３９】一方、符号化／復号化ブロック７は、ＴＭ
領域で符号化データ入出力ブロック１１がアクセスして
いないｂａｎｋ２に関し、まず偶数トラック領域におい
て復号化を行い、すべて復号化した後、奇数領域に関し
て復号化を行う。

【００４０】そして次のフレーム２の時間は、符号化デ
ータ入出力ブロック１１及び誤り訂正ブロック９がｂａ
ｎｋ２をアクセスし、符号化／復号化ブロック７がｂａ
ｎｋ１をアクセスして、上記処理と同様の処理を行う。

【００４１】上記動作によれば、ｂａｎｋ０が不要な領
域となる。サーチモードになると、システムコントロー
ルＣＰＵ１９は静止画像Ｉ／Ｏブロック３３にｂａｎｋ
０へのアクセスを許可する。静止画像Ｉ／Ｏブロック３
３は、システムコントロールＣＰＵ１９の調停動作によ
り、記録時に予め録画されている静止画像を、ｂａｎｋ
０に蓄積した後、外部へ出力する。上記動作により、サ
ーチ時に効率良くｂａｎｋ０へ静止画像を蓄積、出力す
ることにより、バックグラウンドでの静止画像出力が実
現できる。

【００４２】次に本発明を、ＭＰＥＧ−２によるＡＴＶ
（Advanced Television ）のデコーダに適用した場合の
第２の実施の形態について図を用いて説明する。図５に
おいて１０１は入力端子、１０３はデータ入力回路、１
０５はシステムデコーダ、１０７はビデオコーダ、１０
９はオーディオデコーダ、１１１はビデオ出力回路、１
１３はオーディオ出力回路、１１５はアドレス変換回
路、１１７はメモリインターフェイス回路、１１９はＳ
ＤＲＡＭなどのメモリ、１２１はシステムコントロー
ラ、１２３はオーディオ出力端子、１２５はビデオ出力
端子、１２７はシステムバスである。

【００４３】ＭＰＥＧ−２方式においては、コード化さ
れた画像信号、音声信号またはその他のビット列をエレ
メンタリ・ストリーム（elementary stream ）と称す
る。また、エレメンタリ・ストリームを運ぶための構造
としてＰＥＳ（Packetized Elementary Stream）パケッ
トが定義されている。これはＰＥＳヘッダの後にＰＥＳ
ペイロードが続く構造を持つ。ＭＰＥＧ−２において共
通のタイムベースを持ったエレメンタリ・ストリームの
集合はプログラムと呼ばれる。ＭＰＥＧ−２方式のコー
ド化には２つの形式が定義されている。１つはトランス
ポート・ストリーム（Transport Stream）、もう１つは
プログラム・ストリームである。

【００４４】上記トランスポート・ストリーム及びプロ
グラム・ストリームの両方の定義には、映像と音声のデ
コード・再生の同期に関する必要十分な文法が含まれて
いる。プログラム・ストリームは共通のタイムベースを
持った一つかそれ以上のＰＥＳパケットを結合して単一
のビット列としたものである。トランスポート・ストリ
ームは一つかそれ以上のタイムベースを持った一つかそ
れ以上のプログラムを結合して単一のビット列としたも
のである。

【００４５】次に動作について説明する。入力端子１０
１からＭＰＥＧ−２のビットストリームが入力される。
入力されたビットストリームはデータ入力回路１０３に
より、アドレス変換回路１１５、メモリインターフェイ
ス１１７を経てメモリ１１９に一旦記憶される。メモリ
１１９に記憶されたビットストリームは、まずシステム
デコーダ１０５によってそのシステムデータがデコーダ
される。

【００４６】このシステムデータにはＰＳＩ（Program
Specific Information）と呼ばれるプログラムをデマル
チプレスクするための情報や、種々のヘッダ情報、映像
と音声の同期をとるためのタイムベース情報などが含ま
れる。前述したように、ＭＰＥＧ−２のトランスポート
・ストリームにおいては、複数のプログラムを単一のビ
ット列にして伝送する。従って、これらの複数のプログ
ラムを分離する必要がある。ＰＳＩにはこれら複数のプ
ログラムを分離するのに必要な情報であるプログラム・
アソシエーション・テーブル（Program Association Ta
ble ）及びプログラム・マップ・テーブル（Program Ma
p Table ）が含まれる。

【００４７】上述のシステムデータによって、システム
コントローラ１２１はメモリ１１９に記憶されたデータ
から、ビデオデータやオーディオデータ及び他のシステ
ムデータなどを識別する。識別されたビデオデータ及び
オーディオデータは、それぞれビデオデコーダ１０７及
びオーディオデコーダ１０９によってデコードされる。
また、識別された他のシステムデータはシステムデコー
ダ１０５によってデコードされ、システムコントローラ
１２１に送られる。

【００４８】上述のシステムデータには、映像と音声と
の同期をとるのに用いられるタイムスタンプ情報が含ま
れている。このタイムスタンプ情報に基づき、システム
コントローラ１２１はビデオ出力回路１１１とオーディ
オ出力回路１１３とに対して音声と映像との同期をとっ
て出力端子１２３及び１２５に出力させる。本実施の形
態における上記メモリ１１９には、例えばクロックの立
ち上がりに同期してデータのバースト転送を行ない得る
ＳＤＲＡＭが用いられている。

【００４９】上述したように、トランスポート・ストリ
ームはエレメンタリ・ストリームを結合してパケット化
したものである。本発明のデコーダにおいては、トラン
スポート・ストリームはＰＥＳパケットに再合成され
る。再合成されたＰＥＳパケットにはＰＥＳヘッダが含
まれている。ＰＥＳヘッダ内には１ビットのＥＳレート
（ｒａｔｅ）フラグが存在する。このフラグが１にセッ
トされている時、ＰＥＳヘッダにはＥＳレートフィール
ドが存在する。ＥＳレートフィールドはマーカビットを
加えて２４ビットのフィールドであって、デコーダがＰ
ＥＳパケットのバイトを受けとるレートを５０バイト／
秒を単位として記述されている。

【００５０】システムデコーダ１０５がＥＳレートをデ
コードすると、この値からシステムデコーダ１０５は仮
想的なレートＲｅｆｆを算出する。またシステムデコー
ダ１０５はデコードのためのバッファサイズＢＳｎを算
出して、メモリ１１９内にバッファ領域を確保する。

【００５１】これらの値は次に示す式に従って算出され
る。 Ｒｅｆｆ＝ＥＳレート×１８８／１８４ ＢＳｎ＝Ｒｅｆｆ×４＋ＢＳｎ（ｄｅｃ） ただし、ＢＳｎはビデオの場合ビデオバッファリングベ
リファイアであり、オーディオの場合オーディオフレー
ムサイズである。

【００５２】ビデオバッファリングベリファイア（以下
ＶＢＶと記す）は、再合成されたビデオＰＥＳパケット
をデコードすることによって、データ中から検出され
る。該ＶＢＶは、例えばＭＰＥＧ−２の場合、ＰＥＳパ
ケットから再合成されるビデオストリーム中に存在す
る、sequence header() 内のvbv buffer size value(10
bits) 及び、sequence extension()内のvbv buffer siz
e extension(8bits)によって、デコードされるデータ列
の中に見い出される。vbv buffer size value はvbv bu
ffer size の下位10bit であり、vbv buffer size exte
nsion はvbv buffersize の上位8bitである。ＶＢＶの
最小値ＢＳmin は上記vbv buffer size により、次のよ
うに表される。 ＢＳmin ＝１６×１０２４×vbv buffer size

【００５３】本発明のデコーダにおいては、上述のＥＳ
rate 、及びvbv buffer size value 、vbv buffer siz
e extension の値から、動的にメモリ１１９内にバッフ
ァ領域を確保する。本発明におけるデコーダでは、上記
のようなメモリ１１９の動的確保によって生ずる余剰領
域を、他のProgram の簡易デコードに割り当てることが
できる。

【００５４】上述したように、ＭＰＥＧ−２のTranspor
t Streamにおいては、複数のProgram を単一のビット列
にして伝送する。したがって、単一のビット列をデコー
ドする場合にも、同じビット列中に複数の異なるProgra
m が存在することがある。この異なるProgram を、現在
デコード中のProgram に割り当てていないメモリ１１９
内の領域を用いて、デコードする。この場合、メモリ１
１９内の空き領域が少ない場合には、異なるProgram の
Ｉピクチャのみをデコードするようにしても良い。ま
た、同一のビット列中に、デコードしていないProgram
が複数存在する場合には、過去のアクセス回数が最も多
いProgram を、上記メモリ１１９の余剰領域にて簡易デ
コードするようにしても良い。

【００５５】上記動作により本発明のデコーダにおいて
は、他のProgarm を表示するまでのアクセス応答時間
や、チャネルホッピング反応時間を、著しく減少させる
ことができる。

【００５６】上述したように、本実施の形態によれば、
動的にメモリの容量を確保することができるので、メモ
リ内に不要な領域が生ずるのを防ぐことができる。

【００５７】

【発明の効果】以上説明したように、本発明によれば、
コストアップすることなく、メモリ上の不使用範囲を処
理の内容に応じて縮小することができ、メモリを有効に
使用できると共に、多機能な信号処理装置を提供できる
効果がある。

【００５８】特に、請求項６のように構成することによ
り、サーチ時には３つの記憶手段のうち２つを用いるの
で、他の１つを他の処理に用いることができ、記憶容量
を有効に用いることができる。

【図面の簡単な説明】

【図１】本発明をディジタルＶＴＲに適用した第１の実
施の形態を示すブロック図である。

【図２】メモリのアドレス空間を示す構成図である。

【図３】記録再生時のメモリへのアクセスタイミングを
示すタイミングチャートである。

【図４】サーチ時のメモリへのアクセスタイミングを示
すタイミングチャートである。

【図５】本発明をＡＴＶに適用した第２の実施の形態を
示すブロック図である。

【図６】ＭＰＥＧ符号化方式を示す構成図である。

【図７】ＭＰＥＧ符号化における符号化処理、記録媒体
上の配列及び復号処理に対する画像データの順序を示す
構成図である。

【符号の説明】

５ オーディオ処理ブロック ７ 符号化／復号化ブロック ９ 誤り訂正ブロック １１ 符号化データ入出力ブロック １３ アドレス変換回路 １７ メモリ １９ システムコントロールＣＰＵ １０５ システムデコーダ １０７ ビデオデコーダ １０９ オーディオデコーダ １１５ アドレス変換回路 １１９ メモリ １２１ システムコントローラ

Claims (8)

【特許請求の範囲】
1. 【請求項１】 異なる複数の処理を所定のデータ単位で
   行う複数の処理手段と、 上記各処理手段に共通に設けられ上記所定単位のデータ
   を入出力する記憶手段と、 上記各処理手段と上記記憶手段との間のアクセス制御を
   行う制御手段とを具備し、 上記制御手段は上記各処理手段の処理に応じて各処理手
   段がアクセス可能な前記記憶手段の容量を動的に変化さ
   せることを特徴とする信号処理装置。
2. 【請求項２】 上記複数の処理手段の一つとして、離散
   コサイン変換を用いた画像の符号化／復号化処理手段を
   具備することを特徴とする請求項１記載の信号処理装
   置。
3. 【請求項３】 上記複数の処理手段の一つとして、画像
   内符号化画像データ及び画像間符号化データが時分割多
   重された符号化データが与えられ、この符号化データか
   ら画像内符号化データを選択して前記画像内符号化デー
   タを再構成するための符号化データ再構成手段を具備す
   ることを特徴とする請求項１記載の信号処理装置。
4. 【請求項４】 上記画像内符号化画像データ及び画像間
   符号化データが時分割多重された符号化データとは、Ｍ
   ＰＥＧ方式符号化データであることを特徴とする請求項
   ３記載の信号処理装置。
5. 【請求項５】 上記画像内符号化画像データ及び画像間
   符号化データが時分割多重された符号化データとは、Ａ
   ＴＶの符号化データであることを特徴とする請求項３記
   載の信号処理装置。
6. 【請求項６】 符号化画像データを記録再生する記録再
   生装置に用いられる信号処理装置において、 記録時に入力信号を符号化すると共に再生時に再生され
   た符号化画像データを復号化する符号化／復号化処理手
   段と、 上記記録再生時に上記符号化／復号化処理に用いられる
   第１、第２、第３の記憶手段と、 サーチ時に上記符号化／復号化処理手段と上記第１、第
   ２の記憶手段とを制御する制御手段とを具備し、 上記制御手段は、第１のフレーム期間に上記再生された
   符号化画像データを上記第１の記憶手段に書き込むと共
   に上記第２の記憶手段に書き込まれた符号化データを復
   号化処理し、次の第２の期間には上記第１、第２の記憶
   手段に関する上記書き込みと復号化処理とを上記第１の
   フレーム期間とは逆に行うことを特徴とする信号処理装
   置。
7. 【請求項７】 上記サーチ時に上記第１、第２の記憶手
   段に書き込まれた符号化画像データの誤り訂正を行い訂
   正された符号化画像データを上記第１、第２の記憶手段
   に書き戻しておく誤り訂正手段を設けたことを特徴とす
   る請求項６記載の信号処理装置。
8. 【請求項８】 上記サーチ時に上記第３の記憶手段を他
   の処理に用いることを特徴とする請求項６記載の信号処
   理装置。