JPH10334043A - 制御及び割り込みラインのマスキングによるｐｃｉ及びｅｉｓａマスタの分離 - Google Patents

Abstract

(57)【要約】 【課題】 従来型のホスト・サーバ・システムを改善す
ること。 【解決手段】 システム管理中央（ＳＭＣ）は、ＰＣＩ
サイクルをモニタしシステム・エラーの場合にはエラー
信号を生じるロジックを含む。ＳＭＣは、また、故障し
た装置に対する要求、付与及び割り込みラインをマスキ
ングすることにより、故障した要素を分離する。更に、
スペア要素が提供される際には、ＳＭＣによりそのスペ
アへの動的なスイッチングが可能になる。エラーを検出
しサバイバル及びメンテナンス動作を実行することに加
えて、ＳＭＣは、マスタ・ターゲット優先順位の決定を
支持することにより通常動作の間のシステム・パフォー
マンスを強化し、ＰＣＩバス（５０）などのシステム・
バスのマスタシップのアービトレーションをより効率的
に行う。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、広くは、分散型計
算システムのためのサーバとして機能するホスト・コン
ピュータに関する。詳しくは、本発明は、システム管理
者が直接的又は遠隔的にアクセスすることができ、シス
テム管理者がコスト・システムへコマンドを入力しホス
ト・システムの動作を見ることを可能にする診断用サブ
システムに関する。更に詳しくは、本発明は、ホスト・
サーバをエラーに関してモニタし、それに応答して、警
告の発生、エラー診断、そしてある場合には、エラー条
件を制限又は最小化してこの分散型計算システムの継続
的な動作を可能にする訂正作用を含む適切な措置を講じ
る、ホスト・サーバのための診断用サブシステムに関す
る。

【０００２】

【従来の技術】分散型計算システム（又は、コンピュー
タ・ネットワーク）は、一般に、広く知られている。こ
のようなシステムによれば、ネットワーク内の多数のコ
ンピュータ・ワークステーションにロードされているア
プリケーション・プログラムの間での通信が可能にな
る。分散型計算システムには多くのタイプがあり、その
通信能力の地理的な範囲によって通常は分類される。分
散型計算システムの地理的広がりを分類するのに用いら
れる用語のいくつかを挙げると、例えば、ローカル・エ
リア・ネットワーク（ＬＡＮ）、メトロポリタン・エリ
ア・ネットワーク（ＭＡＮ）、ワイド・エリア・ネット
ワーク（ＷＡＮ）などがある。

【０００３】ＬＡＮなどのコンピュータ・ネットワーク
・システムは、ビジネスにおいてデータを記憶し共有す
るための最も重要なデバイスの１つになっている。従っ
て、コンピュータ・ネットワークは、ビジネス・オフィ
スにおける最も重要な装備の１つである。コンピュータ
・ネットワーク内での故障は、ビジネスでの業務を停止
させてしまうことがあり得る。コンピュータ・ネットワ
ークは、典型的には、情報交換のために相互に接続され
た複数のパーソナル・コンピュータとそれ以外のデータ
処理装置とから構成される。コンピュータ・ネットワー
クの心臓部には、１つ又は複数のファイル・サーバがあ
る。ほとんどのコンピュータ・ネットワークでは、ファ
イル・サーバが、そのシステム内のそれぞれのパーソナ
ル・コンピュータ（ＰＣ）によって作成される文書（ド
キュメント）を管理し記憶する責任を負っている。ネッ
トワークを管理することに加えて、ファイル・サーバ
は、好ましくは、そのコンピュータ・ネットワーク内の
故障をモニタする能力を有している。故障又はセキュリ
ティ違反が検出されると、ファイル・サーバは、故障の
警告を提供し、ある場合には、診断動作を提供すること
もあり、更には、訂正措置を実現させることもある。

【０００４】ファイル・サーバは、コンピュータ・ネッ
トワーク内で生じるデータの多くを記憶する責任を負っ
ているという事実により、大きな記憶容量を有している
のが典型的である。この大容量記憶装置は、典型的に
は、ディスク・サブシステム又はディスク・アレーにお
いて実現される。ディスク・アレーに記憶されたデータ
の保全性（インテグリティ、integrity）を維持するた
めに、安価なディスクから成る冗長なアレー（redundan
t array of inexpensive disk = RAID）保護を提供し
て、サーバ又はネットワークのシステム・エラーの際の
データの損失を回避するのが通常である。典型的には、
ＳＣＳＩハード・ディスクを用いて、複数のハード・ド
ライブが単一のインターフェース・コネクタに結びつけ
ることを可能にしている。

【０００５】ネットワーク・インターフェース・コント
ローラ（ＮＩＣ）カードが、サーバを１又は複数のコン
ピュータ・ネットワークに結合するのに用いられるのが
通常である。ＳＣＳＩハード・ディスクとネットワーク
・インターフェース・コントローラ（ＮＩＣ）との両方
が、サーバ・システム・ボードにおけるスロット又はコ
ネクタに接続する。サーバ・システム・ボードは、ＮＩ
Ｃカードなどの外部カードを受け取るコネクタを含む。
ＥＩＳＡやＰＣＩなどの他のバス拡張スロットをサーバ
・システム・ボード上に提供して、これらの特定のバス
標準のために設計された周辺装置を受け入れることもで
きる。

【０００６】ファイル又はデータは、サーバ内のホスト
処理システムによって保持される。サーバは、サーバに
よって記憶されているファイルへの高速アクセスをワー
クステーションに提供するように設計されている。従っ
て、ファイル・サーバは、オペレーティング・システム
・プログラム（普及しているオペレーティング・システ
ムは、例えば、WINDOWS NT（登録商標、以下省略）や N
ETWARE（登録商標、以下省略）など）に応答して、ファ
イルを編成（組織化）するだけでなく、更に、ファイル
・セキュリティ、ファイル・バックアップ、それ以外の
ファイル管理の特徴などを維持する。サーバ内のホスト
機能を維持することから生じる重要な側面の１つに、遠
隔のサイトからホストを管理する能力、更には、ネット
ワークから離れたサイトからホストを管理することがで
きる能力がある。最近では、事業所において用いられる
サーバの数が確実に増加してきている。単一の場所にあ
る集中化されたメイン・フレーム・コンピュータを用い
るのではなく、複数のサーバが、ある１つの事業所内の
それぞれの場所に配置されることも増えている。典型的
には、企業が、すべてのファイル・サーバを管理する責
任を有する個人又は部門をおいている。ほとんどではな
いにしても多くの場合において、このような管理者又は
管理部門は、物理的には、例えば、その企業の本部な
ど、１つの場所に存在している。従って、それぞれのサ
ーバは、遠隔的に維持管理されるか、そうでない場合に
は、担当者が遠隔地のオフィスに派遣されてオンサイト
の管理を行わなければならない。

【０００７】一般的なサーバ・ホスト・システムの例
が、図１に図解されている。図１に一般的に示されてい
るように、１つ又は複数のホスト・プロセッサが、シス
テム・バスに結合されている。ホスト・メモリは、メモ
リ制御（コントローラ）ユニットを介してシステムに結
合している。これに対して、システム・バスもまた、シ
ステム・バスをＰＣＩバスにインターフェースするＰＣ
Ｉブリッジに結合している。種々のＰＣＩ周辺機器が、
ＰＣＩバス上に存在し得る。ＰＣＩ・ＥＩＳＡ間バス・
ブリッジは、典型的には、ＰＣＩバスをＥＩＳＡバスに
結合する。種々のＥＩＳＡ周辺機器が、ＥＩＳＡバスに
結合し得る。更に、図１に示されているように、ＡＰＩ
Ｃバスが、ホスト・システム・プロセッサとＰＣＩ・Ｅ
ＩＳＡ間バス・ブリッジとの間を直接に結合し得る。他
の周辺機器をシステム・バスに結合することもできる。
サーバをＰＣに接続するためのネットワーク・インター
フェース・カード（ＮＩＣ）が、ＰＣＩバス又はＥＩＳ
Ａバスに結合し得る。

【０００８】

【発明が解決しようとする課題】多くのオペレーティン
グ・システムが、遠隔のサイトからのホストへのアクセ
スを許容し、「仮想端末」（virtual terminal）と称す
る。仮想端末は、ホストに物理的に接続されていない
が、ホストの動作のあるものの遠隔的な制御を可能にす
る。コンパック・コンピュータ・コーポレーションから
入手可能なコンパック・サーバ・マネジャ（Compaq Ser
ver Manager）及びコンパック・インサイト・マネジャ
（Compaq Insight Manager）（共に登録商標、以下省
略）などの製品は、分散型サーバのネットワークの管理
に関する問題にいくつかを、単一の遠隔的なサイトから
処理することを試みている。これらの製品によれば、管
理者は、遠隔のサーバの故障を告知され遠隔のサイトか
らそのサーバをリセットしそのサーバ・コンソール上に
与えられる情報のあるものにアクセスすることが可能に
なる。コンパックのインサイト・マネジャは、エラーに
関するローカル及び遠隔的な告知だけでなくファイル・
サーバの遠隔的なメンテナンス（保守）を可能にする。
更に、インサイト・マネジャによれば、遠隔の場所か
ら、又は、ネットワーク上の任意のシステムから、ファ
イル・サーバをリブートすることが可能になる。インサ
イト・マネジャは、また、サーバ・システムのコンフィ
ギュレーションの状態を解析しシステム・ファームウェ
アを更新する診断能力を含む制御手段を提供する。イン
サイト・マネジャは、ネットワークにおけるそれぞれの
クライアントからのデータだけでなく、サーバ・データ
を収集しモニタする。更に、インサイト・マネジャは、
サーバがシステム・パラメータをモニタしエラーが生じ
たときにはネットワーク管理者に警告することを可能に
するユーザの定義によるスレショルドを設定する能力を
含む。警告又は故障の場合の告知は、スクリーン・メッ
セージ、ページャ、電子メール、ファックス、ＳＮＭＰ
などを含む多くの可能性のある方法で送られる。

【０００９】特にサーバのネットワーク内の１又は複数
のサーバをリセットするのに必要な機能を含むサーバ機
能のあるものの遠隔的な制御ができることは、明らかに
好ましい。サーバの故障によって生じるダウン時間は、
分散型のコンピュータ・システムを動作させる際に最も
費用のかかる時間である。サーバ・ホストの「クラッシ
ュ」と称されることも多いサーバ故障の原因は、多数あ
る。サーバのクラッシュの原因となるのは、サーバのハ
ードウェア、サーバのオペレーティング・システム、又
はサーバ上で動いているアプリケーション・プログラム
に関連する任意の数の誤動作又は設計上の過ちがあり得
る。サーバがクラッシュすると、ファイル・アクセスが
多くの場合失われ、故障の原因が修理されるまで業務記
録へのアクセスが一次的に不能になる。

【００１０】サーバから離れた位置にいる管理者が故障
したサーバに関して警告を受けリセットするよりも多く
のことをできるとすれば、真の利益が結果的に生じる。
特に、管理者がサーバ故障の原因を判断することにより
将来の故障をそれが生じる前に防止できれば、効果的で
ある。故障の防止は、それ以上に重要ではないとして
も、クラッシュしてしまったサーバをリセットするのと
同じくらい重要である。

【００１１】故障の原因は、サーバがクラッシュしたと
きに、サーバ・コンソール上に表示されるのが一般的で
ある。更には、サーバ・ホスト・ハードウェア又はオペ
レーティング・システム・ソフトウェアの不具合（irre
gularities）は、リセット（又は、「ブート」）の際に
検出することができる。これらの不具合は、管理者が注
意を払わなければ、将来の故障につながりかねない。従
って、サーバ・リセット（又は、故障）の間だけではな
くサーバのリセット／故障に至るまでにも、サーバ・ホ
スト・コンソール上に表示されているものへのアクセス
を得ることは有用である。サーバ故障又はリセットの間
に生じるサーバ・コンソール上に表示されたビデオ・ス
クリーン（更に詳しくは、ビデオ・スクリーンのシーケ
ンス）内の情報は、遠隔地にいる管理者が既存のサーバ
故障又は潜在的な故障を決定する（そして、望ましくは
修理する）のに役立つ。

【００１２】サーバのリセット又は故障から結果的に生
じるビデオ・スクリーンは、オペレーティング・システ
ム、システムの基本入出力システム（ＢＩＯＳ）、サー
バ・アプリケーション・プログラム又はそれ以外のシス
テム・ソフトウェアによって、ホスト・サーバ・コンソ
ール上に表示される一連のビデオ・スクリーンの変化を
含む。特に、２つのスクリーン変化シーケンスのキャプ
チャは、サーバ管理者にとって特に興味のあるものであ
る。既存の故障又は将来の故障を修理するためには、管
理者が、リセット後のスクリーン変化のシーケンスだけ
でなくサーバ故障に先立つスクリーン変化のシーケンス
を与えられることが有効である。サーバ・コンソール上
に表示されるサーバ故障スクリーンの例には、それぞれ
のオペレーティング・システムがクラッシュする際にサ
ーバ・コンソール上に現れる、マイクロソフト社のWIND
OWS NTの「ブルー・スクリーン」（blue screen）や、
ノベル社のNETWARE ABENDメッセージなどがある。これ
らのスクリーンは、プロセッサ故障の徴候、システム・
ソフトウェアのルーチン・アドレス、関連するシステム
・メモリの内容などの情報を与える。サーバのリセット
時には、上述のオペレーティング・システムに関連する
パワー・オン・セルフ・テスト（ＰＯＳＴ）コードが、
典型的には、何らかのシステム診断機能を実行し、検出
された故障に関する情報を、サーバ・コンソール・スク
リーンに表示する。そのようなシーケンスを遠隔の管理
サイトにおいて捕捉し再生することが望ましい。更に、
実行するためにホスト・サーバ・システムに送信し得る
診断問い合わせを遠隔的に生じさせることができる遠隔
的なコンソール・システムを有することが望ましい。従
って、例えば、故障の最も多い原因であるシステム内の
開回路及び短絡回路を検出するテストを実行することが
できる。これらのテストの結果は、遠隔の管理サイトに
中継され得る。

【００１３】ホスト・サーバ・システムを遠隔的にモニ
タすることに加え、システム故障の大多数を生き延びる
ことができるホスト・サーバを設定することが効果的で
ある。その趣旨で、故障した要素を検出できシステム動
作における更なる相互作用から分離できれば、効果的で
ある。また、システムにおける故障した要素をシステム
のシャットダウンを要求しないでスペアの要素と動的に
交換できれば、更に効果的である。

【００１４】複数のバス・マスタを有するシステムで
は、それぞれのマスタに割り当てられた優先値（priori
ty value）に基づいてバスのマスタシップ（mastershi
p）を与えるのが通常である。従って、２つのバス・マ
スタが同時にバス・マスタシップを要求するときには、
より高い優先値を有するマスタがマスタシップを与えら
れる。バス・マスタの予め与えられている優先値に基づ
いてマスタシップを付与することは、システムを非効率
的に動作させる原因となる。更に、このような態様での
マスタシップ付与は、実行されているトランザクション
のタイプを無視し、更に、ターゲットの相対的な重要度
をも無視する。単なるマスタの相対的な優先順位ではな
いバス・マスタシップ付与のための追加的な規準を検討
し、システムのパフォーマンスを強化することが有効で
ある。

【００１５】

【課題を解決するための手段】以上で概要を述べた課題
は、本発明による遠隔通信システムによって、ほとんど
が解決される。この遠隔通信システムは、サーバ・シス
テムに含むことができる（例えば、サーバ・システム・
ボード上の拡張バスへの接続などにより）システム管理
モジュール（ＳＭＭ）を含む。好ましくは、ＳＭＭは、
ＰＣＩバスに接続されているが、ＳＭＭは、望むのであ
れば、別の場所にあってもかまわない。ＳＭＭは、シス
テム管理プロセッサ（ＳＭＰ）とシステム管理中央（Ｓ
ＭＣ）コンソール・ロジックとを含む。ＳＭＰとＳＭＣ
とは、システム管理（ＳＭ）ローカル・バスに接続し、
このバスは、また、ＶＧＡコントローラとキーボード・
インターフェース・コントローラとに接続する。ＳＭロ
ーカル・バス上にＶＧＡコントローラを含ませることに
より、管理者又はそれ以外のユーザが、ＳＭＭの動作を
反映するビデオ・データを遠隔的にモニタすることが可
能になる。同様にして、ＳＭローカル・バス上にキーボ
ード・インターフェースを含ませることにより、システ
ム管理者又はそれ以外のユーザが、これらの要素に対し
てコマンドを遠隔的に発生することにより、（ＳＭＰや
ＳＭＣなどの）ＳＭＭ上の要素に直接的にアクセスする
ことが可能になる。このように、ＶＧＡコントローラと
キーボード・インターフェースとをＳＭＭの一部として
構成することにより、管理者が、ＳＭＭによって記憶さ
れた情報を収集し、ＳＭＭに特定の動作を命じることが
可能になる。更に、これらの要素をＳＭＭに含ませるこ
とにより、ユーザは、遠隔の場所から仮想端末モードで
サーバにアクセスすることが可能になる。

【００１６】本発明によるＳＭＣは、好ましくは、ＰＣ
Ｉバスに対して主なアービトレーション・ユニットとし
て動作するバス・アービトレーション及びモニタ・ユニ
ットを含む。従って、ＰＣＩバスのマスタシップ要求
は、すべてが、ＳＭＭを通過する。このバス・アービト
レーション及びモニタ・ロジックは、システム内の種々
のバス・モニタからバス・マスタシップ要求を受け取
り、何らかの規準に基づいてマスタシップを付与する。
更に、このバス・アービトレーション及びモニタ・ロジ
ックは、バス・マスタの活動をモニタし、バス・マスタ
がマスタシップの付与に対して適切に応答しているかど
うかを判断する。適切な応答がない場合には、バス・ア
ービトレーション及びモニタ・ロジックは、指定された
バス・マスタに対して、バス・マスタシップを再度付与
することを試みる。何回かの再試行でもマスタが成功裏
に実行できない場合には、バス・アービトレーション及
びモニタ・ロジックは、アービトレーション・ユニット
への要求／付与ラインをマスキングし、そのマスタに対
するシステム・プロセッサへの割り込みラインをマスキ
ングすることによって、そのマスタをシステムから分離
する。このように、機能不全のマスタにはバスのマスタ
シップを付与することができず、そのホスト・システム
には割り込みを送信することができない。従って、マス
タは、修理されるまで、又は、システムがリセットされ
るまで、システムから有効に除去される。

【００１７】本発明によるＳＭＣは、また、ＩＥＥＥ１
１４９．１互換のバス・コントローラを含む。このコン
トローラは、ホスト・システムの境界走査（Boundary S
can）テストを実行するのに用いられる。ＳＭＰは、Ｓ
ＭＣバス・コントローラを制御する。

【００１８】本発明によるＳＭＭは、また、メモリ及び
入力／出力空間を再構成してシステムをシャットダウン
させずにスペアの要素に動的に切り換える能力を含む。
システム要素のためのスペアが提供される場合には、最
初のシステム要素が故障しそれによってこのスペアが故
障したシステム要素のアドレスを仮定する場合には、メ
モリ及びＩ／Ｏ空間を動的に再構成する。更に、ＳＭＭ
は、故障した要素からこの空間にデータをコピーするよ
うに機能する。構成とスイッチングとの間に、ＳＭＭ
は、（ＰＣＩバスなどの）適切なバスをロックして、ス
ペアに切り換えられるまでバス上のすべてのトラフィッ
クを防止する。

【００１９】ＳＭＣにおける主なアービトレーション・
ロジックは、好ましくは、マスタとターゲットとの組合
せに基づいて、バス・マスタシップを付与する。従っ
て、バス・マスタシップを付与する際には、どれかのサ
イクルに優先順位が与えられる。アービトレーション及
びモニタ・ロジックが、現在のバス・マスタのＩＤ（ア
イデンティティ）をトラッキングし続ける。更に、アー
ビトレーション及びモニタ・ロジックは、何らかのマス
タ・ターゲットの組合せに基づいて優先順位を付与する
ようにプログラムすることもできる。従って、ＳＭＣア
ービトレーション・ユニットは、バス・マスタシップ要
求を受け取り、更に、意図されたターゲットのアドレス
を求めてモニタする。マスタシップの付与は、そのサイ
クルの要求元と意図されたターゲットとの両方によっ
て、決定される。

【００２０】本発明によるＳＭＭは、好ましくは、ホス
ト・システムの状態をモニタするように機能するシステ
ム管理遠隔（ＳＭＲ）ユニットを含む。ＳＭＲユニット
は、ＩＥＥＥ１１４９．１標準テスト・アクセス・バス
と１又は複数の特別のシリアル割り込みバスとを介し
て、ＳＭＣに結合する。ＳＭＣユニットとＳＭＲユニッ
トとは、シリアル割り込みバス（グラナイト割り込みバ
ス（ＧＩＢＵＳ）及び／又はチップ間割り込みバス（Ｉ
ＣＩＢ））上を、時分割多重化を用いて、送信される。
ＳＭＣが割り込み元を識別できない場合には、ＩＥＥＥ
１１４９．１標準テスト・アクセス・バスを用いて、シ
ステム内のＳＭＲを通信することにより、その割り込み
元を識別する。ＳＭＣは、システム故障の際に、いずれ
かの割り込みをマスキングする割り込みルーティング・
ロジックを含む。

【００２１】本発明のこれらの及びそれ以外の効果は、
本発明に関する以下の詳細な説明を読むことによって、
当業者には明らかになるはずである。

【００２２】

【発明の実施の態様】次に図２を参照すると、例示的な
コンピュータ・システム５のブロック図が示されてい
る。コンピュータ・システム５は、ファイルを記憶し検
索する任意のシステムを包含し、ファイル・サーバやア
プリケーション・サーバなどの分散型コンピュータ・シ
ステムにおいて用いられる任意のこれ以外のサーバを含
む。コンピュータ・システム５は、好ましくは、ＣＰＵ
ローカル・バス（又は、ホスト・バス）３５を介してホ
スト・サブシステム２５における他の要素に結合された
ホスト中央処理装置（ＣＰＵ）１０を備えたホスト・サ
ブシステム２５を含む。ＣＰＵ１０は、所定の命令セッ
トを実現し、実行ユニット、制御／タイミング・ユニッ
ト及びレジスタなどの基本的な計算のための特徴を有す
る任意のデータ処理ユニットを含む。例としてのＣＰＵ
には、インテル社の製造によるペンティアム（登録商
標、以下省略）プロセッサやペンティアム・プロ（登録
商標、以下省略）プロセッサなどを含む。図２に示され
ているように、複数のＣＰＵ１１、１２、１３を設置し
て、システム５の処理能力を高めることもできる。

【００２３】種々の周辺装置が、多数のシステム周辺バ
スの中の１つに接続することによって、ホストＣＰＵや
ホスト・バスに結合する。本発明のある実施例によれ
ば、このコンピュータ・システムのバス・アーキテクチ
ャは、好ましくは、３２ビットのＰＣＩバス５０と、３
２ビットのＥＩＳＡバス６０とを含む。また、バス６０
は、ＩＳＡバスや、コンピュータ・システムにおける要
素を相互接続することができる任意の他のバス・アーキ
テクチャを備えることもできる。更に、バス６０はＰＣ
Ｉバスに結合されているように示されているが、当業者
であれば、これ以外のシステム構成を用いて、システム
内に実現されている種々のバスをインターフェースする
ことができることを理解すべきである。

【００２４】ホスト・サブシステム２５は、好ましく
は、ＰＣＩバス５０に結合する。ホスト・プロセッサ・
サブシステム２５は、ＰＣＩバス５０とホスト・バス３
５との間を接続するプロセッサ・ＰＣＩブリッジ１８を
含み、プロセッサ・サイクルをＰＣＩサイクルに又はそ
の逆に変換し、ホスト・バス３５とＰＣＩバス５０との
間のデータ転送を容易にする。この好適実施例では、プ
ロセッサ・ＰＣＩブリッジ１８は、また、ホスト・メモ
リ１５への動作を制御するメモリ・コントローラを含
む。メモリ・コントローラ１８は、ホスト・バス３５と
ホスト・メモリ１５との間のデータ転送を組織化する。
メモリ・コントローラ１８は、種々のアドレシング技術
に応答して、好ましくは、種々のＤＲＡＭ構成及びＳＲ
ＡＭ構成とを含むシステム・メモリ１５内の種々の記憶
セル・アーキテクチャをサポートするように構成されて
いる。プロセッサ・ＰＣＩブリッジ１８は、好ましく
は、ＡＳＩＣを用いて実現されているが、インテル社に
よる８２４３４ＬＸ ＰＣＩ／キャッシュ／メモリ・コ
ントローラ（ＰＣＭＣ）を用いて実現することもでき
る。ホスト・サブシステム２５におけるそれぞれのＣＰ
Ｕは、好ましくは、外部キャッシュ１７に接続する。外
部キャッシュ１７の制御は、プロセッサ・ＰＣＩブリッ
ジ１８又はキャッシュ１７の中のロジックによって、提
供される。

【００２５】種々の周辺機器をＰＣＩバス５０に接続で
きるのは、当業者が理解するとおりである。例えば、サ
ーバ・システムは、好ましくは、種々のＳＣＳＩ装置の
動作をコネクタ（図示せず）を介して制御するＰＣＩバ
ス５０に接続されたＳＣＳＩハード・ディスク・コント
ローラ４５を含む。この種々の装置には、ハード・ディ
スク・ドライブと、ＣＤ−ＲＯＭドライブとが含まれ
る。他の周辺機器をＰＣＩバス５０に結合するために、
他の拡張バス４７を、提供することもできる。

【００２６】好適実施例においては、システム管理モジ
ュール（ＳＭＭ）１００もまた、好ましくは、ＰＣＩバ
ス５０に接続する。ＳＭＭ１００は、システム・ボード
上にコンピュータ・システム５と一体的に与えられる
か、又は、既知の技術に従ってＰＣＩバス５０に接続す
るプラグイン・ボードとして与えられ得る。ＳＭＭ１０
０は、コンピュータ・システム５における故障を検出
し、好ましくは、これらの故障の中のいくつかを修理す
る能力を有している。修理できない故障に関しては、Ｓ
ＭＭ１００は、好ましくは、故障の元を孤立させ、コン
ピュータ・システムが限定された能力で動作を継続する
ことを可能にすることができる。エラー又は故障に応答
して、ＳＭＭ１００は、好ましくは、エラー信号をシス
テム管理者に送信して、エラー解析を開始させ、更に
は、ある場合には、それに続いてシステム・リセットを
実行する。好適実施例によると、エラー解析及びリセッ
トは、遠隔的に実行される。

【００２７】システム管理モジュール（ＳＭＭ）１００
は、システムにおける種々の電気的及び機械的なパラメ
ータをモニタして、システム・エラーを検出する。従っ
て、例えば、ＳＭＭ１００は、コンピュータ・システム
における他の要素におけるノイズだけでなく、電源回路
におけるノイズをモニタし、コンピュータ・システムに
開いた又は短絡した接続が存在するかどうかを判断し、
種々のメモリ・デバイスにおける故障をチェックし、Ｃ
ＰＵ、バス・ブリッジ、ハード・ディスク・コントロー
ラ、ハード・ディスク・ドライブ、ネットワーク・イン
ターフェース・カード（ＮＩＣ）などにおける故障を検
出する。システム管理モジュール１００は、また、温度
やファン動作などのコンピュータ・システム５の環境的
な状態をモニタする。

【００２８】更に図２を参照すると、ＳＭＭ１００は、
好ましくは、１又は複数のＰＣＭＣＩＡコネクタ９５、
９６に結合して、ＳＭＭ１００がネットワーク上の（Ｎ
ＩＣカードを介して）又は遠隔地の（モデムを介して）
他の要素と通信することを可能とする。ＳＭＭ１００
は、また、好ましくは、システムへの電力故障の際に
は、それ自身の電源９７を含む。従って、電源９７は、
好ましくは、バッテリ・バックアップ、又は、それ以外
の中断しない電源を備えている。ＳＭＭ１００は、シス
テムにおける種々のシステム管理遠隔モニタ・ユニット
（ＳＭＲ）７１、７２、７３に、好ましくは、ＩＥＥＥ
１１４９．１標準テスト・バス及び双方向グラナイト
（Granite）割り込みシリアル・バス（ＧＩバス）７０
を介して、結合する。更に、ＳＭＭ１００は、高速双方
向シリアル・チップ間割り込み（ＩＣＩＢ）バス６５を
介して、ＥＩＳＡシステム管理遠隔（ＥＩＳＡ ＳＭ
Ｒ）ユニット７６に結合する。ＳＭＭ１００は、また、
ＡＰＩＣバス８０やＩＥＥＥ１１４９．１標準バス８１
を含むシステム内の他のバスに接続する。当業者であれ
ば理解するように、これらのバスへのいくつかへの接続
は、省略することもできる。逆に、システムにおいて他
のバスが入手可能な場合には、ＳＭＭ１００は、これら
のバスに接続し、これらのバス上を信号を送信して、シ
ステムの診断やエラー検出を容易にすることができる。

【００２９】ＰＣＩバス５０とＥＩＳＡバス６０との間
に好ましくは接続されているのは、ＰＣＩ・ＥＩＳＡバ
ス・ブリッジ８５である。ＰＣＩ・ＥＩＳＡバス・ブリ
ッジ８５は、好ましくは、ＰＣＩバス５０とＥＩＳＡバ
ス６０との間のデータ及びアドレス信号の転送を制御す
るインテル社による８２４２０／８２４３０ＰＣＩセッ
トＥＩＳＡブリッジを備えている。通常の規約によれ
ば、コンピュータ・システム５は、拡張ボードを受け入
れるＥＩＳＡバス６０上のスロット６２を含む。ある実
施例では、ネットワーク・インターフェース・カード
（ＮＩＣ）６１がＥＩＳＡバス６０に接続して、外部の
ローカル・エリア・ネットワーク（特に図示せず）との
通信を制御する。データ・バッファ６６は、また、ＥＩ
ＳＡバス６０のデータ部分に接続し、種々の要素のため
の追加的なデータ・バス（Ｘばす９０）を提供する。シ
ステム・フラッシュＲＯＭ７９は、ＥＩＳＡバス６０か
らその制御及びアドレス信号を受け取り、データ転送の
ためのＸバス９０のデータ部分に接続する。好ましく
は、システム・フラッシュＲＯＭ７９はコンピュータ・
システム５のためのＢＩＯＳ情報を含む。フロッピ・コ
ントローラ８６はまた、Ｘバス９０のデータ部分に接続
し、フロッピ・ディスク・ドライブ（図示せず）とコン
ピュータ・システム５における他の要素との間でのデー
タ転送を実行する。好適実施例では、システム管理遠隔
（ＳＭＲ）ユニット７６は、ＥＩＳＡバス６０に結合し
て、ＥＩＳＡバス６０上の状態をモニタし、信号をＳＭ
Ｍ１００に送る。後に更に詳細に説明されるように、Ｓ
ＭＲユニット６０は、ＥＩＳＡバス６０の動作をモニタ
し、ＥＩＳＡバス６０上にエラー状態が生じる場合に
は、信号をＳＭＭ１００に送信する。ＳＭＲ７６はま
た、好ましくは、ＥＩＳＡバス６０上に現れる割り込み
信号を、ＳＭＭ１００に中継する。ＳＭＲ７１、７２、
７３は、種々のシステム・ロジック及びバスに接続し、
モニタ機能とデータ中継とをＳＭＣに提供する。好まし
くは、このロジックは、ホスト・ＰＣＩ間のブリッジ
と、ＰＣＩ・ＥＩＳＡブリッジとホスト・バスとを含
む。従って、図２に示されるように、ＳＭＲ７１は、ホ
スト・バス３５に結合して、そのバスの上の動作をモニ
タする。ＳＭＲ７２は、ＰＣＩ・ＥＩＳＡバス・ブリッ
ジ８５に電気的に接続して、そのバス・ブリッジ上の動
作をモニタする。同様に、ＳＭＲ７３は、ホスト・ブリ
ッジ１８に接続して、そのホスト・ブリッジ上の動作を
モニタする。バス又はブリッジ上にエラーがモニタされ
る場合には、ＳＭＲユニットは、信号を、双方向（ＧＩ
又はＩＣＩＢ）バスを介して、ＳＭＭ１００に送信す
る。

【００３０】次に図３を参照すると、ＳＭＭ１００は、
好ましくは、システム管理プロセッサ（ＳＭＰ）１５０
を含むが、このプロセッサは、好ましくは、インテル社
による３８６ＥＸプロセッサを用いて実現されている。
当業者であれば理解するように、ＳＭＰ１５０として他
のプロセッサを用いてもかまわない。ＳＭＰ１５０は、
好ましくは、主にエラー検出とシステム管理とに関して
ホスト・システム５に追加的なインテリジェンスを提供
し、ホストＣＰＵ１０への負荷を軽減する。更に、好適
実施例によると、ＳＭＰ１５０はまた、好ましくは、ホ
ストＣＰＵ１０がハングアップするすなわちシステム・
エラーによって動作不能に陥る場合に、サバイバル（生
き残り）プロセッサとして機能する。ＳＭＰ１５０は、
このように、システム要素にアクセスしてエラー元（ソ
ース）を決定する目的でのホスト・コンピュータ・シス
テム５へのアクセスを可能にする。ＳＭＰ１５０は、ま
た、他のシステム・エラーを検出して、エラー元を孤立
（分離）させ、ホスト・コンピュータ・システム５が継
続的に動作することを可能にする。

【００３１】ＳＭＰ１５０は、好ましくは、５ボルトの
供給電圧の際に少なくとも２５ＭＨｚの周波数で動作す
る。しかし、当業者であれば理解するように、ＳＭＰと
して選択されるプロセッサに応じて、他のクロック周波
数や電源要件を用いることもできる。ＳＭＰ１５０は、
好ましくは、１６ビットのローカルＳＭバス７５に結合
し、このバスは、好ましくは、ＩＳＡバスのプロトコル
に基本的に基づいている。好適実施例によると、複数の
双方向トライステート・バッファ（特に図示せず）が、
プロセッサ・アドレス及びデータ信号とＳＭバス７５の
アドレス及びデータ信号ＳＡ及びＳＤとの間に配置され
る。これらのバッファは、また、ＩＥＥＥ１１４９．１
バス上に配置することもでき、また、ＩＩＣバスやロジ
ック（バッテリ保護されたロジックや他のシステム・ロ
ジックを含む）を接続する任意の他のバスの上に配置す
ることもできる。これらのトライステート・バッファ
は、好ましくは、クオリティ・セミコンダクタ社による
ＱＳＴ３３８４又は３５８４などの高速バスＣＭＯＳス
イッチを用いて実現されるが、他の高速バス・スイッチ
を用いることもできる。好適実施例においては、トライ
ステート・バッファは、ＳＭＰ１５０に埋め込まれ、コ
ストとボード空間との要件を低減させる。埋め込まれた
実施例では、トライステート・バッファは、バッファの
第２段であるか、又は、保持動作の間に用いられる既存
のトライステート・バッファから構成されるかのどちら
かである。ＳＭＰ１５０の制御信号は、システム管理中
央（ＳＭＣ）ＡＳＩＣ２００に直接的に接続する。シリ
アル・ポート１３３とパラレル・ポート１３５とは、好
ましくは、ＳＭＰ１５０に直接に接続するが、ＳＭＰ１
５０は、好ましくは、シリアル及びパラレル・ポートと
の通信を制御する集積化されたコントローラを含む。

【００３２】ＳＭＰ１５０は、好ましくは、ホストＣＰ
Ｕ１０と同じ特権を有する。従って。ＳＭＰ１５０は、
ホストＣＰＵ１０にアクセスせずに、システム５をリブ
ートすることができる。ＳＭＰ１５０がＰＣＩバス５０
から除去される又はＰＣＩバスが故障する場合には、Ｓ
ＭＰ１５０は、依然として動作し、ＶＧＡコントローラ
１７５、キーボード・コントローラ１８５、ＳＭＭ Ｎ
ＩＣ１９２及びＳＭＭモデム１９４と通信する。好適実
施例では、ＳＭＭ１００は、好ましくは、別個の入力、
出力及びメモリマップ及び割り込みを分離し利用する。
ＳＭＣ２００は、種々のバスのルーティング及びインタ
ーフェースを行う割り込みのためのスイッチ・ボックス
として機能する。ＳＭＣ２００は、キーボード及びマウ
ス割り込みを、個別的に、ＳＭＰ１５０とホストＣＰＵ
１０とにルーティングする。

【００３３】更にＳＭバス７５に接続されているのは、
ネットワーク・インターフェース・カード（ＮＩＣ）１
９２又はモデム１９４などのＰＣＭＣＩＡカードへの接
続のための１対のＰＣＭＣＩＡスロット１９５、１９６
である。ＳＭローカル・バス７５上にＮＩＣ１９２を含
ませることによって、コンピュータ・システム５が動作
不能になった場合でも、ＳＭＰ１５０が、分散型ネット
ワーク・システムにアクセスすることが可能になる。結
果的に、ホストＣＰＵ１０、ＮＩＣコントローラ６１、
ＰＣＩバス５０及び／又はＥＩＳＡバス６０に故障が生
じた場合でも、ＳＭＭ１００は、依然として、ＳＭロー
カル・バス７５上のスロット１９６に接続されたＳＭ
ＮＩＣ１９２を介して、ネットワーク・システムにアク
セスすることができる。同様に、ＳＭＰ１５０は、ＳＭ
モデム１９４を介して遠隔地にメッセージを送ることが
できるが、このモデムは、ＳＭローカル・バス７５上の
スロット１９５に接続している。このように、ＳＭＰ１
５０は、コンピュータ・システム５がクラッシュする場
合に、遠隔信号を送ることができる。

【００３４】ＳＭＭ１００はまた、好ましくはＤＲＡＭ
の形態のＲＡＭ１１０を含む。ＳＲＡＭ回路などの他の
タイプのメモリ回路も、所望であれば、用いることがで
きる。ローカル・メモリ１１０は、好ましくは、少なく
とも２メガバイトの記憶容量を有し、少なくとも４メガ
バイトまでの拡張が可能である。ＳＭ ＤＲＡＭ１１０
は、ＳＭＰ１５０が実行するデータ及びコードを記憶す
るのに用いられる。

【００３５】ローカル・システム管理の電気的に消去可
能なプログラマブルなＲＯＭ（ＳＭＲＯＭ）１６０は、
好ましくは、制御ラインＳＣを介してＳＭＰ１５０に接
続し、ＳＭローカル・バス７５に接続して、ＳＭＰ１５
０に促されると、アドレス（ＳＡ）及びデータ（ＳＤ）
信号を送信する。ローカルＲＯＭ１６０は、好ましく
は、コンピュータ・システムの残りの部分に対してだけ
でなく、システム管理モジュール１００のためのパワー
オン・セルフ・テスト（ＰＯＳＴ）コードを記憶する。
ＳＭ ＲＯＭ１６０はまた、好ましくは、ホスト・シス
テム上でＩＥＥＥ１１４９．１境界走査テストを実行す
るためのテスト・ベクトルを記憶する。ＳＭＣは、この
テストを実行するためのＩＥＥＥ１１４９．１互換のバ
ス・コントローラを含む。

【００３６】ＳＭ ＲＯＭ１６０は、好ましくは、４メ
ガバイトの記憶容量を有する。ＳＭＭ１００のためのＢ
ＩＯＳがまた、好ましくは、システム管理ＲＯＭ１６０
に記憶されている。ＳＭ ＢＩＯＳは、４メガバイトの
システム管理ＤＲＡＭ１１０を想定している。ＳＭＭ１
００の初期化の間に、ＳＭ ＲＯＭ１６０は、あるパタ
ーンをＳＭ ＤＲＡＭ１１０に書き込み、読み出しを実
行して、データを比較し、システム管理ＤＲＡＭ１１０
の実際のサイズを判断する。ＳＭＭ１００上のメモリ・
マップされたデバイスには、ビデオ・コントローラ１７
５、システム管理ＤＲＡＭ１１０、フラッシュＲＯＭ１
６０、ＰＣＭＣＩＡデバイス１９２、１９４が含まれ
る。ビデオの空間サイズ及びアドレスは、好ましくは固
定されているが、システム管理ＤＲＡＭ１１０、システ
ム管理ＲＯＭ１６０、及びＰＣＭＣＩＡのサイズ及びア
ドレスは、ＳＭＣ構成（コンフィギュレーション）レジ
スタにおいて、プログラム可能である。更に、プログラ
マブルなページ・レジスタが、好ましくは、ＳＭＣ２０
０に含まれ、ＳＭＰ１５０がホスト・メモリ１５とホス
トＩ／Ｏ空間とにアクセスすることを許容している。あ
る実施例では、それぞれのＰＣＭＣＩＡスロット１９
５、１９６が、任意の４キロの境界から開始して、６４
キロから１６メガバイトの間の５つのメモリ・アドレス
・レンジの中の１つにマップされ得る。ＳＭＣ２００
は、好ましくは、プログラマブルなアドレス領域の外部
のアドレスを有するＳＭＰ１５０のメモリ・サイクル
を、ＰＣＩバス５０に放送する。システム管理パワーオ
ン・セルフ・テスト（ＰＯＳＴ）プログラムが、適切な
ＰＣＩ定義レジスタを設定することによってＳＭ ＤＲ
ＡＭ１１０のサイズを決定した後で、デフォルトの放送
の特徴（broadcast feature）をイネーブルする。次に
掲げる表１は、システム管理メモリ空間内の種々のデバ
イスに対する例としてのデフォルトのアドレスを表して
いる。

【００３７】

【表１】

【００３８】ＳＭバス７５にやはり結合されているもの
に、ビデオ・コントローラ１７５と、キーボード及びマ
ウス・インターフェース・コントローラ１８５とがあ
る。ビデオ・コントローラ１７５とキーボード及びマウ
ス・コントローラ１８５とは、好ましくは、双方向トラ
イステート・バッファ１７３を介して、ＳＭバス７５に
接続する。ビデオ・コントローラ１７５とキーボード及
びマウス・コントローラ１８５とに接続するアドレス、
データ及び制御部分は、図３において、信号ラインＸＳ
Ａ、ＸＳＤ及びＸＳＣとして示されている。ＳＭローカ
ル・バス７５は、アドレス、データ及び制御ラインＳ
Ａ、ＳＤ及びＳＣを介して、バッファ１７３に接続す
る。トライステート・バッファ１７３のイネーブル入力
は、パワー・グッド信号（ＰＧＯＯＤ）の反転状態に接
続し、これは、好ましくは、システム電源（図示せず）
とバッテリ・バックアップ９７（図２）とのどちらかに
よってアサートされ得る。トライステート・バッファ１
７３は、好ましくは、ビデオ・コントローラ１７５とＳ
Ｍバス７５との間に提供されて、ＳＭＰ１５０に埋め込
まれたトライステート・バッファに起因しＳＭＰ１５０
によって駆動されるアドレス及びデータ信号に関連する
伝播遅延を整合させる。

【００３９】キーボード／マウス・インターフェース・
コントローラ１８５は、好ましくは、システム管理ロー
カル・バス７５に結合して、ユーザからの符号化された
入力信号を、ＳＭＭ１００における種々のデバイスに提
供する。同様の態様で、ＶＧＡコントローラ１７５は、
システム管理ローカル・バス７５と、ＳＭＭ及びホスト
・システム動作とがローカル・ユーザに対して表示され
る表示ユニット１７０とに結合する。このキーボード・
コントローラによって、ＳＭＭ１００が、キーボードを
シミュレートし、ホストによるアクセスをモニタし、適
切な状況でのホストからのキーボードの制御を行うこと
が可能になる。キーボードのシミュレーションは、キー
走査コードをＳＭＭ１００によってキーボード・コント
ローラ１８５の中へ入れる（スタッフする）ことによっ
て実行される。好適実施例では、キーボード・コントロ
ーラ１８５は、インテル社による部品番号８０４２から
構成される。キーボードのシミュレーションの間、ホス
ト・システムは、好ましくは、ＳＭＰ１５０によるＳＭ
Ｃ２００へのForceRetry信号のアサートを通じて、キー
ボード・コントローラ１８５へのアクセスが禁止され
る。それに応答して、ＳＭＣ２００は、ＳＭローカル・
バス７５への他のＰＣＩマスタのアクセスを否定する。

【００４０】キーボード・コントローラをＳＭＭ１００
の一部として含ませることにより、ＳＭＰ１５０がホス
ト・システムによって発生された入力信号を見ることが
可能になる。キーボード動作を完全にモニタするため
に、ＳＭＣ２００は、好ましくは、キーボードからの割
り込みを受け取り、キーボード及びマウス・コントロー
ラ１８５に関する読み出し及び書き込みサイクルをモニ
タする。好適実施例においては、ＳＭＰ１５０は、キー
ボード及びマウスのすべての動作に対するキーボード・
コントローラ１８５からの割り込み要求を受け取る。更
に、キーボード・コントローラ１８５への書き込みの間
に、割り込みがＳＭＰ１５０に対して発生される。ＳＭ
Ｐ１５０がホスト・システムに与えられるデータを見る
ことを可能にするために、ＳＭＣ２００は、好ましく
は、キーボード・コントローラ１８５のシャドウ・レジ
スタを維持する。シャドウ・レジスタのステータスは、
ホスト動作の間、維持される。シャドウ・レジスタの例
を、次の表２に掲げておく。

【００４１】

【表２】

【００４２】ホストによる８０４２コントローラのステ
ータス読み出しを伴わずに５００ミリ秒よりも長い間マ
ウス又はキーボードどちらかによって割り込みラインの
中の１つをアサートすることは、ＳＭＣ２００によっ
て、ＳＭＰ１５０がキーボードの制御を獲得することを
要求するホストのロックアップとして解釈される。ＳＭ
Ｃ２００は、好ましくは、割り込みのアサートと８０４
２コントローラのステータス読み出しとの間の時間を測
定するためのカウンタを含む。ＳＭＰがキーボードの動
作を獲得すると、ＳＭＣは、キーボード割り込みがホス
ト・システムに伝達されることを阻止する。いったんキ
ーボード割り込みがホスト・システムに対してブロック
されると、ＳＭＰ１５０は、ホストの介入なしにキーボ
ード・コントローラ１８５にアクセスすることができ
る。

【００４３】ＶＧＡ遠隔コンソール・サポートのため
に、ＳＭＰ１５０は、好ましくは、ビデオ・コントロー
ラの状態を複写する目的で、ビデオ・コントローラ１７
５の状態を通常の間隔で読み出す。ホストＣＰＵ１０が
ビデオ・コントローラ１７５にアクセスしている時にＶ
ＧＡコントローラ１７５の状態を読み出す際には、ある
問題が生じる。ＳＭＰ１５０とホストＣＰＵ１０とによ
るビデオ・コントローラ１７５への同時のアクセスは、
遠隔的なスイッチ・カーソル制御などのために用いる入
力／出力レジスタに対して、問題を呈する。ビデオ・コ
ントローラ１７５の一部を形成するＶＧＡレジスタへの
安全なアクセスを保証するために、ロック信号がＳＭＰ
１５０によってアサートされ、ＳＭＰ１５０によるアク
セスの間にはホストがビデオ・コントローラ１７５にア
クセスできないようにする。この信号は、SMC_SLAVE_LO
CKと称される。ＳＭＣ２００は、ＳＭＰ１５０がロック
・サイクルを実行しなくなるまで、PCILOCK信号をラン
させることにより、ＰＣＩバス上のロック信号を実行す
る。

【００４４】更に図３を参照すると、ビデオ・コントロ
ーラ１７５は、好ましくは、ビデオ・グラフィクス・ア
レー（ＶＧＡ）コントローラなどの通常用いられるビデ
オ・コントローラを表している。ビデオ・コントローラ
１７５には、ディスプレイ１７０上に表示されるピクセ
ル値を記憶するビデオ・メモリが付随している。ビデオ
・コントローラ１７５とキーボード及びマウス・コント
ローラ１８５とをＳＭローカル・バス７５上に含ませる
ことによって、ＳＭＭ１００が、遠隔のユーザがＳＭＭ
１００の動作にアクセス及び／又はその動作を制御でき
る遠隔端末モードで機能することが可能になる。遠隔の
ユーザは、ネットワーク上に存在しており、ＳＭ ＮＩ
Ｃ１９２を介してＳＭＭ１００に接続し、又は、ネット
ワークから離れた位置からＳＭモデム１９４を介してＳ
ＭＭ１００に結合することができる。従って、遠隔ユー
ザは、例えば、ＳＭ ＮＩＣ１９２又はＳＭモデム１９
４を介してＳＭローカル・バス７５にルーティング（経
路決定）されるキーボード及び／又はマウス信号を発生
することができる。キーボード及びマウス・コントロー
ラ１８５は、信号を受け取り、これらの信号をＳＭＰ１
５０による処理のために符号化する。同様にして、ＳＭ
Ｐ１５０（そして、所望であれば、ホストＣＰＵ１０）
によって発生されるビデオ信号は、ＳＭローカル・バス
７５を介して、ＶＧＡコントローラ１７５に与えられ
る。ＶＧＡコントローラ１７５は、ディスプレイ１７０
などの表示ユニット上に表示するために、信号をピクセ
ル・フォーマットに処理する。更に、ピクセル信号は、
この技術分野では既知の記述を用いて遠隔地で見るため
に、ＳＭ ＮＩＣ１９２及び／又はＳＭモデム１９４を
介して遠隔地へ転送される。特に、ＳＭＰ１５０は、ホ
スト・システムがシステム管理ローカル・バス７５への
管理を禁止されている間に、ＳＭ ＮＩＣ１９２かＳＭ
モデム１９４のどちらかを介してビデオ・メモリから遠
隔端末へのピクセル・データの書き込みを生じさせる。
また、この遠隔端末がＳＭローカル・バス７５のマスタ
シップをアサートすると仮定すると、遠隔端末は、ビデ
オ・コントローラ１７５に対する読み出しサイクルを実
行し、ビデオ・メモリに記憶されているピクセル・デー
タを読み出す。

【００４５】このように、好適実施例によると、遠隔的
なコンソーリング・サポートが、ホストＣＰＵのクラッ
シュ、ＰＣＩバスのハングアップ及び／又は電源の損失
などの場合でも、ＶＧＡコントローラ１７５とキーボー
ド・コントローラ１８５とを用いることによって、実行
できる。ＶＧＡコントローラ１７５とキーボード・コン
トローラ１８５とは、好ましくは、ＰＣＩ又はシステム
管理ローカル・バスのどちらかの上に現れる信号に基づ
いて、ＳＭＭ１００とホスト・システムとの両方の遠隔
的なコンソール・サポートを提供する。

【００４６】システム管理ローカル・バス７５は、好ま
しくは、ＳＭＭ１００がＶＧＡタイミングと整合するこ
とを可能にするように修正されたＩＳＡスタイル・バス
から構成される。ＶＧＡコントローラ１７５がＳＭロー
カル・バス７５上に位置しているので、ＳＭＰ１５０も
また、スクリーン・セーブ・プログラムのためにビデオ
・コントローラ１７５への書き込みサイクルを実行して
ＰＣＩトラフィックを削減し、ホストＣＰＵ１０の使用
を最小化することにより、システム・パフォーマンスを
向上させることができる。好適実施例では、ＳＭＭ１０
０は、ＰＣＩバス５０上のバス・マスタシップ能力を有
しており、従って、ＳＭＭ１００がＰＣＩバス５０上
で、そして、システムの残りの部分で、診断動作を実行
することが可能になる。更に、ビデオ・コントローラ１
５０とキーボード及びマウス・コントローラ１８５がＳ
ＭＭ１００の一部として含まれているので、ＳＭＭ診断
動作に対するコマンドは、遠隔端末から生じ得る。

【００４７】当業者には明らかであり図３に示されてい
るように、表示ユニット１７０をＶＧＡコントローラ１
７５に接続して、ＳＭＭ１００の動作とシステム５のそ
れ以外の動作とを局所的に見ることができる。ディスプ
レイ１７０は、ブラウン管（陰極線管、ＣＲＴ）、液晶
ディスプレイ（ＬＣＤ）、薄膜トランジスタ、それ以外
の任意の適切なコンピュータ・ディスプレイなどの、ビ
デオ・データを受け取ることができる任意のコンソール
又はモニタを含むことができる。同様に、キーボード１
８３とマウス１８１とは、キーボード及びマウス・コン
トローラ１８５に結合して、ローカルな管理者からの入
力信号をＳＭＭ１００やコンピュータ・システム５に提
供する。追加的な入力及び出力デバイスを、望むのであ
れば、拡張バス（ＥＩＳＡバス６０などの）拡張バスに
結合することができる。

【００４８】好適実施例では、図３を更に参照すると、
ＳＭＭ１００又は何らかの別のサーバ・システム５の要
素が、サーバ故障の直前とサーバ・リセットの直後との
ビデオ・スクリーンの変化とそれ以外のシステム情報と
のシーケンスを、セーブする。好適実施例では、この情
報は、ＳＭＣレジスタ、システム管理ＤＲＡＭ１１０及
び／又はシステム管理ＲＯＭ１６０などの、ＳＭＭ１０
０において提供されるメモリ・リソースにセーブされ
る。システム故障の際には、システム管理メモリ・デバ
イスに記憶されたデータは、ＳＭＰ１５０によって、遠
隔端末に書き込まれるか、又は、ローカルな管理者によ
ってアクセスされる。好ましくは、モデム１９４又はＮ
ＩＣ１９２のどちらかによってＳＭＭ１００に結合する
遠隔端末（リモート・ターミナル）には、表示装置や入
力装置が含まれる。当業者には理解されるように、ＳＭ
Ｍ１００へのアクセスを行う遠隔端末には、遠隔的なア
クセスを容易にするソフトウェアがロードされている。
適切なソフトウェアには、コンパック・インサイト・マ
ネジャ（ＣＩＭ）などがある。

【００４９】更に図３を参照すると、拡張コネクタ１６
２が、ＳＭローカル・バス７５上に提供され、追加的な
周辺機器がＳＭＭ１００に接続されることが可能にな
る。コネクタ１６２は、また、診断ユニットを直接にＳ
Ｍローカル・バス７５に接続するのに用いられる。

【００５０】次に図３及び図４を参照すると、システム
管理中央（２００）が、ＳＭローカル・バス７５とＰＣ
Ｉバス５０とに結合している。更に、ＳＭＣ２００はま
た、ＩＥＥＥ１１４９．１標準テスト・バス（ＪＴＡ
Ｇ）８１、付与及び割り込みバス（ＧＩバス）７０、Ｉ
ＣＩＢバス６５、ＡＰＩＣバス８０などを含む、コンピ
ュータ・システム５に存在する種々の他のバスにも接続
する。図２に示されているように、ＳＭＣ２００は、こ
れらの種々のバスを介して、ＳＭＲデバイス７１、７
２、７３、７６に結合し、システム動作をモニタし、シ
ステム故障を検出する。ＳＭＣ２００は、好ましくは、
ＡＳＩＣとして構成される。ＳＭＣ２００は、ＳＭＰの
Ｉ／ＯをＰＣＩ構成（コンフィギュレーション）サイク
ルに変換するメカニズムを提供する。第２のＳＭＣは、
二次的なＰＣＩバス上に提供されて、Ｉ／Ｏ ＡＰＩ
Ｃ、ＰＣＩバス終端、ＰＣＩアービタ能力などを提供し
て、ＰＣＩ・ＰＣＩ間のブリッジ及び追加的なＰＣＩマ
スタをサポートする。

【００５１】図４に最良に示されているように、ＳＭＣ
２００は、好ましくは、ＰＣＩインターフェース２０
５、ＰＣＩアービタ及びロジック・モニタ２２５、割り
込みルーティング・ロジック２３５、アドレス変換ロジ
ック２４０、システム管理レジスタ２６０、ローカル・
バス・コントローラ２７０、システム管理プロセッサ・
コントローラ２７５、及びＳＭメモリ・コントローラ２
８０を含む。ＳＭＲデバイスのステータスをモニタする
のに加えて、ＳＭＣ２００は、ＰＣＩバス５０とシステ
ム管理ローカル・バス７５との間のブリッジとして動作
する。ＳＭＣは、（ＳＭローカル・バス・コントローラ
２７０を介して）好ましくは、システム管理ローカル・
バス７５上のアドレス指定された周辺機器に基づいて、
サイクル速度を調整する。

【００５２】更に図４を参照すると、ＰＣＩインターフ
ェース２０５は、好ましくは、ＰＣＩマスタ・ロジック
２８５とＰＣＩスレーブ・ロジック２９０とを含む。Ｐ
ＣＩバス５０上になされたシステム管理モジュール１０
０へのトランザクション・サイクルは、ＰＣＩスレーブ
・ロジック２９０を介して処理される。ＰＣＩバス上の
ターゲット（ＥＩＳＡバス上のターゲットを含む）に対
して意図されているシステム管理モデル１００から生じ
るトランザクション・サイクルは、ＰＣＩマスタ・ロジ
ック２８５を介してなされる。ＰＣＩマスタ２８５及び
ＰＣＩスレーブ２９０は、システム管理アービタ２１０
に結合し、要求を開始してシステム管理ローカル・バス
７５のマスタシップを取得する。マスタシップ付与は、
システム管理アービタ２１０からＰＣＩマスタ２８５及
びＰＣＩスレーブ２９０へ、ルーティングされる。ＰＣ
Ｉインターフェース２０５はまた、好ましくは、アドレ
ス・トランザクション・ロジック２４０とローカル・バ
ス経路ロジック２６５とに結合する。

【００５３】ＰＣＩスレーブ・ロジック２０５には、好
ましくは、システム管理プロセッサの制御の下で動作す
るフォース・リトライ（force retry）ビットが付随し
ている。ＳＭＰ１５０によってフォース・リトライ・ビ
ットをアサートすることによって、システム管理モジュ
ール１００が、ＶＧＡコントローラ又はキーボード・コ
ントローラなどのローカルな周辺機器へのＳＭＰアクセ
スの間に、ＰＣＩバス・サイクルによって割り込みを受
けることがないことが保証される。ＰＣＩインターフェ
ース２０５は、好ましくは、ＰＣＩマスタとして作用し
ているときにホスト・システム全体への完全なアクセス
を有する。更に、ＰＣＩインターフェース・コントロー
ラ２０５は、システム管理プロセッサ１５０に、ホスト
・システムの中の任意のシステム周辺機器への排他的な
アクセスを提供する。

【００５４】好適実施例では、ＰＣＩインターフェース
・コントローラ２０５は、好ましくは、ＰＣＩバス５０
上のデバイスを構成する構成（コンフィギュレーショ
ン）サイクルを実行する能力を有する。当業者が理解す
るように、ＰＣＩバス５０上のデバイスは、アドレス・
レンジと割り込みとをそのデバイスに割り当てることに
よって、構成サイクルの間に構成される。好適実施例に
よると、ＳＭＣ２００は、ＰＣＩバス５０上の活動をモ
ニタし、ＳＭＲ７６はＥＩＳＡバス６０上の活動をモニ
タして、それらのバスの上のデバイスがいつ故障するか
を判断する。本発明は、故障した要素に対するスペアと
して用いられるＰＣＩ又はＥＩＳＡバス上のバックアッ
プ要素を提供する可能性を包含している。従って、シス
テム要素が故障しスペア・デバイスがシステム内で入手
可能である場合には、ＰＣＩインターフェース・コント
ローラ２０５は、構成サイクルを開始し、故障した要素
をスペアと動的に交換する。ＰＣＩインターフェース・
コントローラ２０５は、好ましくは、構成可能なメモリ
・マッピング能力を含み、ＰＣＩメモリ及びＩ／Ｏアド
レスが修正されることを可能にする。システム管理レジ
スタ２６０は、好ましくは、ソフトウェア・アクセスの
ために、ＰＣＩ構成空間とプログラマブルなＥＩＳＡに
特定のスロットとに二重にマップされる。要素がＰＣＩ
バス上で又はＥＩＳＡに特定のスロットにおいて故障し
た場合には、メモリ・マップされた代替的な要素が、Ｓ
ＭＣ２００によって、動的に切り換えられ付勢される。

【００５５】スペア要素の動的なスイッチングを実現す
る実施例の１つが、図６及び図７に示されている。図７
に示されているように、ＳＭＭ１００は、通常の規約に
従って、アドレス、データ及び制御ラインを介して、Ｐ
ＣＩバス５０に接続される。ＳＭＭ１００によって動的
なスイッチング能力の一部として発生された３つの制御
信号が、示されている。当業者であれば理解するよう
に、これらの信号は、既存の制御ライン（又は、ライン
の組合せ）を用いて符号化され、又は、追加的な制御ラ
インを追加することによって、実現される。従って、図
７に示されるように、ＳＭＣにおけるアービタは、ＳＭ
Ｃ以外のどのようなマスタにも付与を与えず、再構成サ
イクルの間、ＰＣＩバス５０を完全にロックする。バス
・ロック状態の間は、ＰＣＩマスタは、ＳＭＰに代わる
ＳＭＣ以外は不在であるＰＣＩバスにアクセスすること
がディセーブルされる。ＳＭＭ１００はまた、ＳＭＲを
介して故障した要素３３０に向けられたリセット信号
（RESET[n:1]）を発生し、そのデバイスを更なる動作か
らディセーブルする。ＳＭＭ１００はまた、バス上のス
ペア要素３４０に向けられた初期化スペア信号（INIT S
PARE）を発生して、スペアの動作を初期化する。図７の
実施例に示されているように、ＳＭＭ１００は、システ
ム・リソースのメモリ・マップ３６０を含む。メモリ・
マップがＳＭＭ１００に存在するように示されている
が、当業者であれば理解するように、メモリ・マップ
は、物理的には、システム内のいずれかの別の場所に存
在してもかまわない。メモリ・マップ３６０は、好まし
くは、それぞれのシステム・リソースに対する現在のア
ドレス・レンジを含み、また、システム内に提供された
スペア要素のそれぞれに対するアドレスと、それに加え
て、スペアによって代替されるシステム内のデバイスの
指示とを含む。メモリ・マップは、好ましくは、スイッ
チング及びそれ以外のシステム動作の間に要求されるよ
うにアドレス・レンジが変化することを可能にするよう
に、構成可能である。従って、スペアが別のデバイスの
代わりとなる場合には、そのスペアのアドレス・レンジ
は、故障したデバイスに対するアドレス・レンジであっ
たものに変更される。故障したデバイスに対するアドレ
ス・レンジは変更され、又は、故障したデバイスは、完
全にディセーブルされてバスの争い（contention）が防
止される。その代わりに、システム要素がそのような能
力をサポートしている場合には、システム要素のそれぞ
れには、スペア要素の新たなアドレスが告知される。

【００５６】次に、図４及び図６を参照すると、動的な
スイッチングを実現する例示的なルーチンが示されてい
る。ステップ３０１では、ＳＭＣ２００（好ましくは、
ＰＣＩアービタ及びモニタ・ロジック２２５）は、故障
した要素に関してシステムをモニタする。故障した要素
がない場合には、ＳＭＣは、本発明の原理に従って、通
常のモニタリング及び警報動作を継続する。ＳＭＣがあ
るデバイスが故障したことをステップ３０３で発見した
場合には、ＳＭＰは、次に、ステップ３０５において、
その構成レジスタをチェックし、故障した要素の責務を
果たすことができるスペア・デバイスがシステム内に存
在するかどうかを判断する。スペアが入手できない場合
には、ＳＭＰは、故障したデバイスを分離して、その故
障したデバイスへの要求（リクエスト）、付与及び割り
込みラインを切断する（ステップ３０７）。故障したデ
バイスがＥＩＳＡバス上に位置する場合には、ＳＭＰ
は、故障した要素をリセットするために、スロットに特
有のリセットを開始する。このリセットは、ＳＭＣを介
し、ＳＭＲを通じて、故障した要素に送られる。デバイ
スが継続して故障しＥＩＳＡバスを故障させる場合に
は、ＳＭＰは、ＰＣＩ・ＥＩＳＡブリッジ８５をディセ
ーブルして、ＰＣＩバスとＥＩＳＡバスとの間のトラン
ザクションを回避する。

【００５７】適切なスペア要素がシステム内に提供され
ている場合には、ＳＭＲは、ステップ３０９において、
ＳＭＣにおいてSMC_Bus_Lockビットを設定することによ
って、バス・ロック状態に入る。それに応答して、アー
ビタは、ＳＭＣ以外の他のＰＣＩマスタへのマスタシッ
プ付与を拒絶する。ＳＭＰはまた、メモリ・マップを再
構成し、必要であれば、スペア要素にアドレス・レンジ
を関連付ける。ステップ３１１において、ＳＭＰは、故
障した要素の内容をスペア・デバイスにコピーする。コ
ピーが完了した後で、ＳＭＰは、次に、好ましくは割り
込みとアドレス・レンジとをスペア要素に割り当てるこ
とによって、スペア要素を初期化する。スペアに故障し
た要素のアドレス・レンジが与えられる場合には、アド
レス・レンジの割り当ては、故障した要素がディセーブ
ルされるまで遅延する。ステップ３１３において、故障
したデバイスがディセーブルされ、ステップ３１５にお
いて、SMC_Bus_Lockビットがデアサートされて、システ
ムが通常の動作に復帰することが可能になる。

【００５８】また、ＰＣＩインターフェース・コントロ
ーラ２０５は、ステップ３０９においてメモリ・マップ
を再構成し、故障した要素に先に割り当てられていたア
ドレス・レンジをディセーブルし、次に、新たなレンジ
をメモリ・マップにおいてスペア要素に割り当てる。当
業者であれば理解するように、ＥＩＳＡバス上のＩ／Ｏ
アドレス・レンジは、スロットに特有である。従って、
ＥＩＳＡバス上でスペア要素を交換するには、故障した
要素のアドレス・レンジが、それ以後のトランザクショ
ンのために、新たなアドレス・レンジに交換されなけれ
ばならない。

【００５９】このように、スペア・デバイスがあるシス
テム要素のバックアップとしてコンピュータ・システム
内に提供される場合には、ＳＭＰは、ＳＭＣを介して
（及び、ＳＭＣを通じて）、故障の場合のシステム要素
をディセーブルし、システムを動的に再構成してそのス
ペアがディセーブルされた要素の機能を果たすことを可
能にすることができる。再構成サイクルの終了時には、
バス・ロック状態が除去され、コンピュータ・システム
は、通常の動作に復帰する。

【００６０】図４を更に参照すると、アドレス・トラン
ザクション・ロジック２４０は、ＰＣＩバス５０とシス
テム管理ローカル・バス７５との上のアドレス信号を変
換して、適切なバス・プロトコルに対応させる。ＰＣＩ
バス５０は、好ましくは、３２ビット幅であり、ＳＭロ
ーカル・バス７５は、１６ビット又は８ビット幅であ
る。アドレス・トランスレータ２４０は、ＳＭアドレス
をとり、これらのアドレスをＰＣＩアドレスに変換し、
同様に、ＰＣＩアドレスを適切なＳＭアドレス値に変換
する。ローカル・バス・データ経路モジュール２６５
は、データをＳＭバス７５から捕捉しＰＣＩバス５０か
らのデータをＳＭバス７５に多重化するのに用いられる
すべてのロジックを含む。

【００６１】図３に示されているように、ＳＭＰ１５０
とＳＭＣ２００との間の他の制御信号は、好ましくは、
READY信号とＳＭＣ２００によって駆動される次のアド
レス信号NAとを含み、ＳＭＰ１５０がいつ次のサイクル
に進むことができるかを示す。信号READYは、プロセッ
サ・コントローラ２７５によってローに駆動され、現在
のトランザクションの終了を示す。パイプライン動作に
おいては、信号NAは、ローにアサートされ、ＳＭＰ１５
０が次のサイクルのアドレスを提供することができるこ
とを示す。３８６ＥＸプロセッサの出力制御信号（図３
において、信号SCとして示されている）もまた、有効な
バス・サイクルを指示するアドレス・ステータス（AD
S）信号と、現在のサイクルがデータ・サイクルである
か制御サイクルであるかを示すデータ／制御（D/C）信
号と、現在のサイクルがメモリ・サイクルであるかＩ／
Ｏサイクルであるかを示すメモリ／ＩＯ（M/IO）信号
と、リフレッシュ・サイクルをREFRESH信号と、プロセ
ッサがシステム管理モードにあることを示すＳＭＭ管理
モード（SMIACT）信号と、プロセッサ書き込み又は読み
出しサイクルを示すPWRとを含む。

【００６２】アドレス・トランザクション・ロジック２
４０は、システムＲＯＭを再方向付けし、それによっ
て、ＳＭＣがホストのＣＰＵにホスト・システムＲＯＭ
１５の代わりにシステム管理ＲＯＭ１６０を使わせるこ
とができるようにすることが可能である。アドレス・ト
ランザクション・ロジック２４０は、好ましくは、ＰＣ
Ｉバス５０からシステム管理ローカル・バス７５への及
びシステム管理ローカル・バス７５からＰＣＩバス５０
へのメモリ・マップされたＩ／Ｏに対するサポートを提
供する。従って、アドレス変換ロジック２４０によっ
て、ＰＣＩメモリ・サイクルの、システム管理モジュー
ル入力／出力及び／又はメモリ空間へのアドレス及び空
間変換が可能になる。これにより、ホスト・システムの
Ｉ／Ｏ空間における他のデバイスによって既に占有され
ているシステム管理モジュール１００上のＩ／Ｏ位置へ
のアクセスが可能になる。同様に、アドレス・トランザ
クション・ロジック２４０は、ＳＭＭメモリ・サイクル
のＰＣＩ Ｉ／Ｏ及び／又はメモリ空間へのアドレス及
び空間変換を提供する。これにより、ＳＭＭのＩ／Ｏ空
間における他のデバイスによって既に占有されているホ
スト・システム上のＩ／Ｏ位置へのアクセスが可能にな
る。アドレス変換ロジック２４０はまた、ＳＭＭサイク
ルを、そのアドレスに応じて、ＳＭバス又はＰＣＩバス
に方向付ける。

【００６３】次に、図３及び図４を参照すると、システ
ム管理アービタ２１０は、システム管理ローカル・バス
７５に対するメイン・アービトレーション・ユニットと
して機能する。従って、ＳＭローカル・バス７５に対す
るすべてのマスタシップ要求は、ＳＭアービタ２１０に
よって受け取られ処理される。好適実施例によると、シ
ステム管理ローカル・バスは、修正されたＩＳＡバス・
タイプのバス・システムから構成されている。ＳＭアー
ビタ２１０は、好ましくは、ローカル・バス制御２７０
と、プロセッサ制御２７５と、メモリ制御２８０と、ロ
ーカル・バス経路ロジック２６５と、ＰＣＩインターフ
ェース・ロジック２０５とに結合する。ＳＭローカル・
バス７５の基本（プライマリ）マスタは、別のＰＣＩ
（ＥＩＳＡ）マスタに代わって、ＳＭＰ１５０とＳＭＣ
２００と（特に、ＰＣＩスレーブ・ロジック２９０）で
ある。

【００６４】ＳＭＰ１５０は、システム・リセットの後
のＳＭバス７５上のデフォルトのマスタである。ＳＭＣ
２００は、ＳＭバス７５の上でサイクルをランさせるこ
とを望む場合には、バス保持HOLDをＳＭＰ１５０にアサ
ートし、ＳＭバス７５の制御を要求する。ＳＭＰ１５０
は、信号HLDAをアサートすることによって、ＳＭバス７
５の制御に従う。信号HOLDがアサートされ、ＳＭＰ１５
０がペンディングのリフレッシュ・サイクルを有する場
合には、ＳＭＰ１５０は、信号HLDAを否定して、ＳＭバ
ス７５の制御を要求する。信号HLDAをサンプリングする
際には、ＳＭＣサイクルの終了の後で、ＳＭＣ２００
は、信号HOLDを否定し、ＳＭＰ１５０にリフレッシュ・
サイクルをランさせる。ＳＭＰ１５０は、ＳＭＰとロー
カル・バス７５へのリフレッシュ・アクセスとの間のア
ービトレーションを実行する。

【００６５】更に図３及び図４を参照すると、ＳＭＰ１
５０のアドレス及びデータ出力をトライステートする信
号ADFLTが、ＳＭアービタ２１０によってＳＭＰ１５０
に提供される。上述のように、ＳＭローカル・バス７
５、ＳＭＰ１５０及びＰＣＩバス・マスタの上には、２
つの可能性のあるマスタが存在する。ＳＭＰ１５０から
の要求は、プロセッサ・コントローラ２７５によってＳ
Ｍアービタ２１０にアサートされたプロセッサ要求（PR
EQ）信号によって、指示される。ＰＣＩバス・マスタか
らの要求は、ＰＣＩインターフェース・コントローラ２
０５におけるＰＣＩスレーブ・ロジック２９０によって
発生されるローカル・バス要求（ISLREQ）信号によっ
て、指示される。ＳＭＣ２００におけるモジュールによ
って実行可能な種々のサイクルは、好ましくは、ＳＭ
ＤＲＡＭ１１０へのリフレッシュ・サイクルと、ビデオ
・コントローラ１７５へのＰＣＩサイクルと、ＳＭＣレ
ジスタ２６０（これは、種々のメモリ及びＩ／Ｏマップ
・レジスタ及び構成レジスタを含む）へのＳＭＰサイク
ルと、ＳＭＣレジスタ２６０へのＰＣＩサイクルと、Ｓ
Ｍメモリ１１０へのＳＭＰサイクル又はＰＣＩマスタ・
サイクルと、ＳＭ ＲＯＭ１６０へのＳＭＰサイクル又
はＰＣＩマスタ・サイクルと、ＳＭローカル・バス７５
へのＳＭＰサイクル又はＰＣＩマスタ・サイクルと、Ｉ
ＥＥＥ１１４９．１標準テスト・バス・コントローラ
（JTAG）ロジック２２０へのＳＭＰサイクル又はＰＣＩ
マスタ・サイクルと、ビデオ・コントローラ１７５への
ＳＭＰサイクルとを含む。ＳＭＰ１５０はまた、プロセ
ッサ読み出し／書き込み（PWR）信号をＳＭアービタ２
１０に提供して、プロセッサ読み出し又は書き込みサイ
クルを指示する。ＰＣＩマスタがＳＭＭ１００における
ターゲットへのサイクルを要求しているときには、ＳＭ
アービタ２１０は、保持（HOLD）信号をＳＭＰ１５０に
アサートし、これを、ＳＭＰ１５０は、保持確認応答
（アクノレッジ）（HLDA）信号をアサートすることによ
って、確認応答する。ＳＭＰ１５０又はＰＣＩバス・マ
スタによって要求されている、ＳＭメモリ１１０以外
の、ＳＭローカル・バス７５上のサイクルは、ローカル
・バス・コントローラ２７０によって発生される。ロー
カル・バス・コントローラ２７０は、ビデオ・コントロ
ーラ１７５とＳＭ ＲＯＭ１６０とへのアクセスを制御
する。

【００６６】ＳＭアービタ２１０は、ＳＭＰ１５０又は
ＰＣＩスレーブ・ロジック２９０のいずれかから、ＳＭ
ローカル・バス７５、ビデオ・コントローラ１７５又は
ＲＯＭ１６０への要求を検出するときには、ローカル・
バス・サイクル動作（RUNLBCYCLE）信号をローカル・バ
ス・コントローラ２７０にアサートする。RUNLBCYCLE信
号のアサートに応答して、ローカル・バス・コントロー
ラ２７０は、適切なサイクルを、ＳＭローカル・バス７
５上に発生する。いったん要求されたローカル・バス・
サイクルが終了すると、ローカル・バス・コントローラ
２７０は、ローカル・バス・サイクル終了（LBCYCLEDON
E）信号をＳＭアービタ２１０に戻してアサートし、ロ
ーカル・バス・サイクルの終了を指示する。ＳＭアービ
タ２１０は、LBCYCLEDONE信号がアサートされているの
を検出すると、RUNLBCYCLE信号を否定する。

【００６７】ＳＭアービタ２１０は、ＳＭＰ１５０又は
ＰＣＩバス・マスタからのＳＭメモリ１１０に対する要
求を検出した場合には、RUNMEMCYCLE信号をメモリ・コ
ントローラ２８０にアサートする。ＳＭＰ１５０からの
メモリ要求は、メモリ・リフレッシュ・サイクルに加え
て、読み出し及び書き込みサイクルを含む。先に述べた
ように、ＳＭＰ１５０は、好ましくは、リフレッシュ及
びそれ以外のメモリ・サイクルの間でのアービトレーシ
ョン（仲裁）を行うロジックを含む。信号RUNMEMCYCLE
のアサートに応答して、メモリ・コントローラ２８０
は、必要な制御信号をＳＭメモリ１１０に提供して、要
求された動作を実行する。メモリ動作が終了したときに
は、メモリ・コントローラ２８０は、メモリ・サイクル
終了（MEMCYCLEDONE）信号をＳＭアービタ２１０に戻し
てアサートする。それに応答して、ＳＭアービタ２１０
は、信号RUNMEMCYCLEを否定する。ＳＭアービタ２１０
は、ＳＭＰからＰＣＩへのサイクルを検出すると、信号
RUNIMSTCYCLEをＰＣＩインターフェース・コントローラ
２０５におけるＰＣＩマスタ・ロジック２８５にアサー
トする。信号RUNIMSTCYCLEのアサートに応答して、ＰＣ
Ｉバス・マスタ２８５は、ＰＣＩバス５０の制御を獲得
して、所望のサイクルをランさせる。いったんＰＣＩサ
イクルが終了すると、ＰＣＩマスタ２８５は、信号IMST
CYCLEDONEをアサートすることによって応答する。数ク
ロック周期後で、ＳＭアービタ２１０は、信号RUNIMSTC
YCLEをデアサートする。ＳＭアービタ２１０がRUNIMSTC
YCLE信号を否定する時には、ＰＣＩマスタ・ロジック２
８５における信号D_IMSTCYCLEDONEが１クロック（PCICL
K）周期後に否定され、これによって、信号IMSTCYCLEDO
NEが否定される。

【００６８】ＰＣＩ又はＳＭローカル・バス・サイクル
が終了すると、ＳＭアービタ２１０は、信号PDONEをプ
ロセッサ・コントローラ２７５に駆動し、ＳＭＰ要求さ
れたサイクルの終了を指示するか、又は、信号ISLDONE
をＰＣＩスレーブ・ロジック２９０にアサートして、Ｐ
ＣＩバス・マスタ要求されたサイクルの終了を示す。

【００６９】ローカル・バス制御２７０は、システム管
理ローカル・バス７５に結合し、ローカル・バス上の動
作を制御するように機能する。更に、ローカル・バス２
７０は、ＳＭアービタ２１０に結合する。プロセッサ・
コントローラ２７５は、ＳＭＰ１５０（図３）へのイン
ターフェースとして機能する。プロセッサ・コントロー
ラ２７５は、ＳＭアービタ２１０とシステム管理ローカ
ル・バスとに結合する。メモリ・コントローラ２８０
は、システム管理ＤＲＡＭ（ＳＭ ＤＲＡＭ）１１０
（図３）へのトランザクションを制御する。既知の技術
に従ったメモリ・コントローラ２８０は、ロー・アドレ
ス・ストローブ（ＲＡＳ）と、コラム・アドレス・スト
ローブ（ＣＡＳ）と、アドレス及び制御信号とをシステ
ム管理ＤＲＡＭ１１０に提供して、メモリ要求を実行す
る。メモリ・コントローラ２８０は、コマンド・ロジッ
ク２５０とＳＭアービタ２１０とに結合する。

【００７０】次に図４を参照すると、ＰＣＩアービタ及
びモニタ・ロジック２２５が、ＰＣＩバス５０に結合
し、ＰＣＩバスに対する主なＰＣＩアービトレーション
・ユニットとして機能する。従って、他のＰＣＩアービ
タがコンピュータ・システムに存在する限りは、これら
のアービタは、好ましくは、ＳＭＣ２００におけるアー
ビタ及びモニタ・ロジック２２５のためにディセーブル
される。ＰＣＩアービタ及びモニタ・ロジック２２５
は、好ましくは、システム管理レジスタ２６０に結合
し、クレメンシ（clemency）カウンタ２２７とイベント
・カウンタ２２９とを含む。カウンタ２２７及び２２９
は、ＰＣＩアービタ及びモニタ・ロジック２２５の一部
として一体化することができるが、これは、当業者であ
れば理解するところである。

【００７１】ＰＣＩアービタ及びモニタ・ロジック２２
５は、ＰＣＩバス５０をモニタし、ＰＣＩバス上に現れ
る信号がＰＣＩプロトコルと矛盾がないかどうかを判断
する。信号がシーケンスの外に現れる場合には、ＰＣＩ
アービタ及びモニタ・ロジック２２５は、エラー信号を
発生し、この信号は、好ましくは、システム管理プロセ
ッサ１５０とホスト・プロセッサ１０とに送られる。好
ましくは、ＰＣＩアービタ及びモニタ・ロジック２２５
はまた、特定のトランザクションの時間の長さをモニタ
するが、これには、（ａ）REQ#とGRANT#とがＰＣＩバス
５０上でアサートされてからFRAME#がアサートされるま
での時間と、（ｂ）FRAME#信号がＰＣＩバス上でアサー
トされてからデータが戻される又は提供されるまでの時
間と、（ｃ）REQ#信号が否定された後でＰＣＩバスが保
持される時間の長さとを含む。応答時間の測定は、好ま
しくは、カウンタ２２９によって実行される。カウンタ
２２９は、異なるタイム・アウト値のそれぞれに対する
複数のカウンタから構成され、又は、単一のカウンタ
が、ＰＣＩアービタ及びモニタ・ロジック２２５によっ
て実行される追加的な処理を伴って、用いられる。ま
た、ＰＣＩアービタ及びモニタ・ロジック２２５は、タ
イムアウト機能を実行する１又は複数の内部カウンタを
含む。

【００７２】ＰＣＩアービタ及びモニタ・ロジック２２
５は、好ましくは、ＰＣＩバス・マスタ・ロック・コマ
ンドを捕捉し、ＰＣＩバス上でのエラーの発生の際にア
ドレシングを行う。ＰＣＩバスをハングアップさせるＰ
ＣＩバス上での故障の際には、ＰＣＩアービタ及びモニ
タ・ロジック２２５は、現在のサイクルがどれだけ遠く
まで進行しているかを判断する。現在のバス・サイクル
に関する情報は、ＰＣＩアービタ及びモニタ・ロジック
２２５又はシステム管理レジスタ２６０のどちらかに記
憶され得る。故障の際には、適切なレジスタ・ビットが
読み出され、現在のバス・トランザクションの間に受け
取られた信号を示す。従って、例えば、ＰＣＩアービタ
及びモニタ・ロジック２２５は、REQ#、GRANT#、FRAME
#、DEVSEL#、IRDY#、TRDY#及び現在のサイクルの間に発
生した種々の他のＰＣＩバス信号の存在に関してＰＣＩ
バスをモニタし、これらのＰＣＩ信号の検出に応答し
て、適切な信号をシステム管理レジスタ２６０に提供し
て、適切なレジスタ・ビットをロードする。故障の際に
は、プロセッサ・コントローラ２７７は、システム管理
レジスタ２６０にアクセスして、現在のサイクルに対す
る適切なレジスタ・ビットを読み出す。更に、ＰＣＩア
ービタ及びモニタ・ロジック２２５は、好ましくは、Ｐ
ＣＩバスのマスタシップを有する要素と、現在のアドレ
スと、ＰＣＩバスが故障した際のサイクルのタイプとを
示す値を記憶する。ＰＣＩアービタ及びモニタ・ロジッ
ク２２５又はそれ以外のＳＭＣ要素によって検出された
パリティ故障に対しては、その故障を生じさせたアドレ
ス又はデータが、好ましくは、ラッチされ、システム管
理レジスタ２６０に記憶される。

【００７３】ＰＣＩアービタ及びモニタ・ロジック２２
５はまた、ＰＣＩバス上に主なＰＣＩアービトレーショ
ン・ユニットとして存在する要素の動作をモニタする。
好適実施例では、ＰＣＩアービタ及びモニタ・ロジック
２２５は、応答なしに１つのＰＣＩ要素への複数のアク
セスがなされた場合にエラー信号を発生する能力を含
む。これに関して、次に図８を参照すると、ＰＣＩアー
ビタ及びモニタ・ロジック２２５が種々のＰＣＩバス・
マスタの活動をトラッキングしている。ステップ２８２
では、ＰＣＩアービタ及びモニタ・ロジック２２５は、
ＰＣＩマスタがＰＣＩバスの所有権を要求したかどうか
を判断する。複数の要求が受け取られた場合には、アー
ビトレーション・ロジック２２５は、要求している側の
マスタの優先順位をチェックして（ステップ２８４）、
ステップ２８６において、最高の優先順位を有するマス
タに付与を与える。ＰＣＩアービタ及びモニタ・ロジッ
ク２２５は、次に、ＰＣＩバスをモニタし（ステップ２
８８）、バスのマスタシップを付与されたマスタがサイ
クルを開始したかどうかを判断する。マスタが特定の時
間周期（例えば、イベント・カウンタ２２９によって決
定される）内にサイクルを開始しない場合には、アービ
タ・ロジック２２５は、そのマスタに対するクレメンシ
・カウンタ２２７におけるカウントをチェックする。ク
レメンシ・カウンタにおけるカウントが所定のスレショ
ルド値ｘを超える場合には（ステップ２９２）、アービ
タ・ロジック２２５は、ステップ２９４で、そのマスタ
に対する付与及び割り込みラインをマスキングすること
によって、マスタをディセーブルする。クレメンシ・カ
ウンタ２２７におけるカウントがｘよりも小さい場合に
は、クレメンシ・カウンタは、そのマスタに対して、イ
ンクリメントする（ステップ２９６）。他のマスタ要求
が対応された後で、故障したマスタは、ステップ２９９
で再試行される。

【００７４】従って、ＰＣＩバス・マスタがＰＣＩアー
ビタ及びモニタ・ロジック２２５によるマスタシップ付
与に応答しない場合には、通常の再アービトレーション
の一部としてペンディングになっている他の要求がなけ
れば、その付与（グラント）は、除去される。第１の付
与の除去の際に、（イベント・カウンタ２２９などの）
カウンタは付勢され、現在のマスタ番号が、システム管
理レジスタ２６０の適切なレジスタ又はＰＣＩアービタ
及びモニタ・ロジック２２５のラッチに記録される。同
じマスタに対する後続の再試行は、カウンタをインクリ
メントさせる。マスタが応答する場合には、クレメンシ
・カウンタ２２７がリセットされる。カウンタのカウン
トが所定の最大値ｘよりも大きくなった場合には、エラ
ー信号が、システム管理プロセッサ１５０に対してアサ
ートされる。更に、ＰＣＩアービタ及びモニタ・ロジッ
ク２２５は、そのバス・マスタがＰＣＩバスのマスタシ
ップを獲得する能力をディセーブルする。好適実施例で
は、レジスタが、ＰＣＩバス上の種々のバス・マスタの
入手可能性の専用とされて、提供される。特定のバス・
マスタに対して故障が検出される場合には、そのバス・
マスタに関連する専用のビットに１ビットが設定され
る。ＰＣＩアービタ及びモニタ・ロジック２２５によっ
てマスタシップ要求が受け取られる場合には、エラー・
レジスタが、ＰＣＩアービタ及びモニタ・ロジック２２
５によってマスタシップが付与される前に、調べられ
る。１つのクレメンシ・カウンタが示されているが、当
業者であれば、望むのであれば、複数のクレメンシ・カ
ウンタを実現できることを理解すべきである。

【００７５】ＰＣＩアービタ及びモニタ・ロジック２２
５はまた、好ましくは、後続の検査のためにＰＣＩバス
・サイクルを選択し記憶することができる。ＰＣＩアー
ビタ及びモニタ・ロジック２２５は、好ましくは、ＦＩ
ＦＯ（先入れ先出し）レジスタとして構成された円状の
バッファを含む。更に、ＰＣＩアービタ及びモニタ・ロ
ジック２２５は、バス捕捉レジスタ、保持レジスタ及び
サイクル進行レジスタを含む、ＳＭＣレジスタ２６０に
おける複数のレジスタに関連して動作する。ＰＣＩアー
ビタ及びモニタ・ロジック２２５は、入力／出力サイク
ル、メモリ・サイクル、構成（コンフィギュレーショ
ン）サイクル及び特別サイクルを含むサイクルを、レジ
スタに記憶させる。レジスタにおける値は、ＰＣＩバス
上のバス故障の場合には、システム管理プロセッサによ
って読み出すことができる。更に、バス捕捉レジスタと
円状バッファとは、好ましくは、ＳＭＣリセットの間に
クリアされない。バス保持レジスタは、好ましくは、バ
ス捕捉レジスタと円状バッファとの間に位置する中間レ
ジスタを含む。

【００７６】バス捕捉レジスタとＦＩＦＯステータス・
レジスタとは、次の表３に図解されている。

【００７７】

【表３】

【００７８】サイクル進行レジスタは、ＰＣＩバス上の
現在のトランザクションの進行を示すのに用いられる。
トラッカ（tracker）レジスタの例を、次の表４に示し
た。

【００７９】

【表４】

【００８０】システム管理レジスタ２６０は、好ましく
は、ＰＣＩアクセス・サイクルのアドレス・レンジを用
いてプログラムできる９つのアドレス・レンジ・レジス
タ・セットを含む。このレンジ・レジスタはまた、好ま
しくは、ターゲットのアドレスを特定しＰＣＩアービタ
及びモニタ・ロジック２２５によってモニタするのに用
いられる。好適実施例では、４つのレンジ・レジスタが
メモリ・サイクルから提供され、４つのレンジ・レジス
タが入力／出力サイクルに提供され、１つのレンジ・レ
ジスタが構成サイクルに提供される。また、好ましく
は、特別のイネーブル・ビットが特別のサイクルに提供
される。

【００８１】好適実施例では、ＰＣＩアービタ及びモニ
タ・ロジック２２５は、バス・マスタの用法、全体のバ
ス・マスタ・アクセス・レイテンシ、全体のターゲット
・レイテンシ、バス・マスタ・アクセス・レイテンシ、
特定のＰＣＩバスへの再試行の数、特定のサイクルにお
いて転送されたＰＣＩバイト数、REQ信号のネゴシエー
ションの後でＰＣＩマスタがバスを保持する時間の長
さ、及びそれ以外の種々のパフォーマンス規準を決定す
ることができる。

【００８２】システム管理レジスタ２６０は、好ましく
は、ＰＣＩバス５０からのＩ／Ｏ又はＰＣＩ構成サイク
ルか、又は、システム管理ローカル・バス７５からのＩ
／Ｏサイクルかのどちらかによって、アクセス可能であ
る。ＳＭＣ２００は、好ましくは、ＰＣＩ側又はシステ
ム管理側のどちらかから、任意の入力／出力又はメモリ
領域を個別的にディセーブルすることができ、更に、任
意の検出されたエラー元をディセーブルすることもでき
る。システム管理プロセッサのアドレス・ベースを６４
メガバイトから４ギガバイトに拡張するために、ＳＭＣ
２００は、ＳＭＰアドレスを、セグメント・レジスタを
用いて変換する。ＳＭＣ２００は、電源（システム・パ
ワー又はバッテリ・バックアップ９７）が受け入れ可能
である（バッテリｏｋがアサートされる）ことがいった
ん確認されると、初期化される。パワーアップの後で、
ＳＭＣ２００は、クロック位相を決定し、ＳＭＰ１５０
とシステムにおけるＳＭＲへの同期リセットをアサート
する。

【００８３】ＰＣＩアービタ及びモニタ・ロジック２２
５は、好ましくは、バス・マスタシップ要求を受け取
り、ＰＣＩバス５０のマスタシップを割り当てる又は付
与する。バス・マスタが故障する場合には、ＰＣＩアー
ビタ及びモニタ・ロジック２２５は、故障したデバイス
を消勢する。マスタが故障したかどうかは、種々の方法
を用いて決定できる。従って、ソフトウェア診断ユーテ
ィリティをシステム上に周期的に走らせて、バス上のそ
れぞれのデバイスの応答をモニタできる。ＰＣＩアービ
タ及びモニタ・ロジック２２５は、デバイスが故障した
と判断する場合には、そのデバイスからのすべてのマス
タシップ要求を無視し、故障したデバイスへのマスタシ
ップの付与を拒絶する。更に、ＳＭＣ２００は、図５に
詳細に示されている割り込みルーティング構成を介し
て、故障したマスタからの割り込み要求をマスキングす
ることができる。ＳＭＣ２００は、種々のバスを通じて
このシステムのすべての割り込みを受け取り、受け取っ
た割り込みをＳＭＰ１５０に送る。

【００８４】多数のＳＭＲユニットがシステムの中に散
乱しており、ＳＭＭ１００に対して追加的なモニタリン
グの能力を与えている。ＳＭＲは、高速双方向シリアル
・バス（ＧＩバス又はＩＣＩＢバスのどちらか）とＩＥ
ＥＥ１１４９．１標準テスト・バスとを介して、ＳＭＣ
２００と通信する。時分割多重化がＧＩバス又はＩＣＩ
Ｂバス上で用いられ、ＳＭＣはハイに駆動し、ＳＭＲは
ローに駆動している。シリアル・バス上のデバイスは、
特定のカウンタに同期されている。

【００８５】好適実施例では、ＳＭＲデバイスはそれぞ
れが、共通のアーキテクチャを共有している。従って、
図１０には、例示的なＳＭＲユニット７００が示されて
いるが、ＳＭＲデバイス（例えば、ＳＭＲユニット７
１、７２、７３、７６）の構成は、好ましくは、ＳＭＲ
７００と同じ構成を実現していると理解する。ＳＭＲ７
００は、好ましくは、ＪＴＡＧスレーブ・ロジック７０
５、ＩＩＣロジック７１０、汎用入力／出力ロジック７
１５、割り込みバス・ロジック７２０及びバス・モニタ
・ロジック７２５を含む。ＳＭＲ７００は、好ましく
は、ＪＴＡＧロジック７０５及びＩＩＣロジック７１０
を介して、ＳＭＣ２００（図３）と通信する。ＳＭＲ７
００は、ＩＩＣロジック７１０を介して、他の周辺機器
とも通信する。

【００８６】ＩＩＣロジック７１０は、好ましくは、不
揮発性ＲＡＭ、温度センサ、アナログ・デジタル変換器
を含む種々のスレーブ周辺機器に接続する２ピンのイン
ターフェースを有する。ＩＩＣロジック７１０によって
制御される２つのピンは、シリアル・クロック・インタ
ーフェース（ＳＣＬ）とシリアル・データ・インターフ
ェース（ＳＤＡ）とである。これらの２つのピンは、Ｉ
ＩＣバスを構成し、このバスが、フィリップス・セミコ
ンダクタ社によって開発されたプロトコルを実現する。
ＳＣＬ及びＳＤＡピンは、双方向性であり、ＳＭＲは、
これらのピンを同時に駆動しサンプリングする。ＳＭＲ
７００は、ＩＩＣバス上でマスタ又はスレーブ・デバイ
スのどちらかとして動作することができる。ＩＩＣバス
の上では、マスタは、ＳＣＬがハイの間にＳＤＡの状態
をハイからローに変更することによって、開始条件を始
動刺せるデバイスである。マスタは、トランザクション
の間を通じて、ＳＣＬラインを制御する責任を負ってい
る。スレーブは、マスタにデータを送るか、マスタから
データを受け取るかのどちらかである。１サイクルが開
始された後で、マスタは、７ビットのアドレスと書き込
み／読み出しビットを送信する。次に、受信側が、確認
応答パルスを送信する。それ以降のすべてのトランザク
ションは、８ビットのデータ・パルスであり、確認応答
パルスがそれに続く。トランザクションは、ＳＣＬがハ
イである間にマスタによってＳＤＡ上でローからハイへ
の変換の発生によって、終了する。

【００８７】それぞれのバイトがＩＩＣバス上を転送さ
れた後で、ＩＩＣロジック７１０は、ＩＢＵＳロジック
７２０を通じて、ＳＭＣ２００に割り込みを生じる。図
２及び図３の好適実施例によると、ＩＢＵＳは、ＧＩバ
ス７５又はＩＣＩＢバス６０のどちらかを含む。ＧＩバ
ス７５又はＩＣＩＢバス６０の上の割り込みは、ＳＭＲ
が送信側である場合にはより多くのデータの要求であ
り、又は、ＳＭＲが受信側である場合にはデータ・バッ
ファをクリアする要求である。ＩＩＣロジック７１０は
また、トランザクションを開始する別のマスタによって
アドレシングされるときに割り込みを発生する。好適実
施例では、ＩＩＣロジック７１０は、アドレス・レジス
タ７１２、ＩＩＣクロック・レジスタ７１４、データ・
シフト・レジスタ７１６及び制御／ステータス・レジス
タ７１８の４つのレジスタを含む。アドレス・レジスタ
７１２は、スレーブとしてアドレシングされるときにＳ
ＭＲが送信する７ビット・アドレスを含む。クロック・
レジスタ７１４は、ＩＩＣバス上に実現されたクロック
周波数を記憶する。この周波数は、初期化の間に、クロ
ック・レジスタの中にプログラムされる。データ・シフ
ト・レジスタ７１６は、ＩＩＣバスとのすべてのシリア
ル・パラレル・インターフェースを実行する。制御／ス
テータス・レジスタ７１８は、バス・アクセス及びモニ
タリングに要求されるＩＩＣバスのステータス情報を含
む。

【００８８】次に、図２、図３及び図１０を参照する
と、バス・モニタ・ロジック７２５は、好ましくは、用
法とエラーとに関して、周辺又はシステム・バスをモニ
タする。好適実施例では、３１の入力／出力ピンが周辺
バスをモニタするために用いられる。ピンは、バス・モ
ニタ・ロジック７２５が、ホスト・バス３５やＥＩＳＡ
バス６０などの種々のバスをモニタすることを可能にす
るように構成できる。従って、バス・モニタ・ロジック
７２５は、初期化の間に、特定の動作モードに構成され
る。好適実施例では、ＳＭＲ構成レジスタ７２７（アド
レス１２ｈ）のビット４及び５が、バス・モニタ・ロジ
ック７２５の動作モードを定義する専用となっている。
入手可能なモードには、第１及び第２のホスト・モード
（ホスト・モード１及びホスト・モード２）とＥＩＳＡ
モードとが含まれる。従って、ＥＩＳＡモード用に構成
される場合には、バス・モニタ・ロジック７２５は、種
々のタイプのエラーに関してＥＩＳＡバスをチェック
し、また、ＥＩＳＡバスの使用を示す統計を収集する。
バス・モニタ・ロジック７２５は、好ましくは、ＥＩＳ
ＡコントローラのRESDRVに接続するRESDRV入力ピンを含
む。ＳＭＲバス・マスタ・ロジックは、好ましくは、RE
SDRVをＥＩＳＡバスのそれぞれのスロットにアサートす
るのに用いられる複数の出力ピンを含む。バス・モニタ
・ロジック７２５は、好ましくは、EISA MAK#信号を受
け取る。

【００８９】当業者には理解されるように、ＥＩＳＡコ
ントローラは、RESDRVをＥＩＳＡバス・エラーへの応答
としてアサートする。バス・モニタ・ロジック７２５
は、この信号をインターセプトし、ＩＢＵＳ（ＥＩＳＡ
ＳＭＲ７６に対しては、ＩＣＩＢバスである）を介し
て、ＳＭＰ１５０（図３）への割り込みを発生する。Ｓ
ＭＲは、この割り込みを、ＩＣＩＢバスのスロット２上
で割り込みをアサートすることによって、ＳＭＣ２００
（図３）に知らせる。次に、ＳＭＣ２００は、この割り
込みをＳＭＰに送る。RESDRV割り込みを受け取った後
で、ＳＭＰ１５０は、バス・モニタ・ロジック７２５に
おけるMAK#ラッチ・レジスタのステータスを読み出すこ
とによって、ＥＩＳＡバス上のMAK#信号を判断する。RE
SDRVがアサートされたときにどちらのマスタがバスの制
御を有していたかを判断した後で、ＳＭＰ１５０は、ス
ロットに特有のRESDRVを、付与側のマスタに送らせる。

【００９０】再び図１０を参照すると、ＳＭＲバス・モ
ニタ・ロジック７２５は、好ましくは、カウンタ（特に
図示せず）を含み、ＥＩＳＡバスの全体のバス使用と、
それぞれのスロットに対するＥＩＳＡバス・マスタの活
動に起因するバス使用とをトラッキングする。好適実施
例では、バス・モニタ・ロジック７２５は、次のＥＩＳ
Ａ信号ラインに結合する入力ラインを含む。すなわち、
CMD#、REFRESH、NMFLUSH、EISAHLDA、START#、EMAK1、E
MAK2、EMAK3、MRQ#[0:5]及びBCLKである。全体的なバス
使用は、それぞれの信号がBCLKによってアサートされ伸
長するBCLKの効果を透過的にするそれぞれの時間を乗算
した後に、START#、CMD#及びEISAHLDA信号を加算するこ
とによって展開する。従って、全体のバス使用は、BCLK
（START#アサート）＋BCLK（CMD#アサート）＋BCLK（EI
SAHLDAアサート）である。ＥＩＳＡバス・マスタの活動
に起因するバス使用は、次の通りのMRQ#及びMAK#入力に
基づく。すなわち、バスマスタ使用＝!REFRESH&[BCLK(M
AK#ロー)+BCLK(MAK#ハイの後でMRQ#ロー)]それぞれのバ
ス・マスタ・スロットは、別個のカウンタを有する。そ
れぞれのスロットに対する使用は、そのスロットに対す
るカウントをフリー・カウンタのカウントで除算するこ
とによって得られる。

【００９１】バス・モニタ・ロジック７２５は、好まし
くは、２つのタイプのＥＩＳＡバス違反であるCMD＊タ
イムアウトとリフレッシュ・ホールドオフとを判断す
る。タイムアウトの違反は、バス・モニタ・ロジック７
２５がバス上の任意のデバイスが２５６より多くのBCLK
に対してCMD#をアサートしたと判断する場合に生じる。
タイムアウトが生じると、ＳＭＲは、割り込みをＩＣＩ
Ｂバス上にアサートすることによって、ＳＭＣに知らせ
る。同様に、ＳＭＲは、REFRESH信号が２５６のBCLKの
間にアサートされない場合に、リフレッシュ・ホールド
オフ違反を発生する。ほぼ類似する態様で、バス・モニ
タ・ロジック７２５はまた、ホスト・バスをモニタして
バス使用を検出することができる。

【００９２】ＥＩＳＡモードのときには、ＳＭＲ７００
は、ＳＭＣによって要求されるように、ＥＩＳＡバス上
で割り込み要求をアサートする。ＳＭＣは、割り込み要
求を識別して、これらの割り込み要求を、ＩＢＵＳを介
してＳＭＲに送信する。ＳＭＲは、ＳＭＣが停止信号を
ＳＭＲに送信するまで、割り込み要求をアサートする。
従って、ＳＭＣが特定のスロットでＩＢＵＳ上でＳＭＲ
に駆動するものはすべてが、その割り込み要求レベルに
対するＥＩＳＡバス上でＳＭＲが駆動するものに対応す
る。

【００９３】再び図１０を参照すると、汎用入力／出力
ロジック７１５が、ビットの値をアサートし、デアサー
トし、トライステートし、又はチェックするのに用いら
れる。汎用のＩ／Ｏロジック７１５は、種々の出力ピン
のレベルを制御又はチェックするレジスタ（特には図示
せず）を含む。ＥＩＳＡモードがＳＭＲ構成レジスタ７
２７において選択されるときには、汎用Ｉ／Ｏロジック
７１５は、その機能を変更し、すべての入力は、好まし
くは、ＥＩＳＡバス上の割り込み要求のための入力とな
る。これらの入力は、次に、割り込み要求をＩＢＵＳを
介してＳＭＣに送るのに用いられる。それぞれの入力に
対して、ＩＢＵＳにおいて、スロットが予約される。Ｅ
ＩＳＡモードのときには、入力は、ＥＩＳＡ割り込みラ
イン上でグリッチ（glitches）をフィルタリングする一
連のラッチを介して、ルーティングされる。入力は、BC
LKの立ち上がりエッジでサンプリングされ、ラッチされ
る。グリッチ・フィルタの周期よりも長い間アサートさ
れるが次に消滅する割り込みは、ＳＭＲの内部でラッチ
され、ＳＭＣに送信される。グリッチ・フィルタの周期
よりも短い割り込みは、無視される。ＩＢＵＳ上のスロ
ットに対するサイクル時間よりも長い周期の間アサート
される割り込みは、ＳＭＣに再び送信されることはな
い。

【００９４】割り込みバス・インターフェース・ロジッ
ク７２０は、ＳＭＲ７００を、１つのピン特定されたバ
スに接続するが、このバスは、好ましくは、ＧＩバス又
はＩＣＩＢバスのどちらかである（図１０では、総称的
にＩＢＵＳと称されている）。このバスは、ＳＭＲ７０
０によって、非同期信号をＳＭＣ２００（図３）に送る
のに用いられる。信号を受け取ると、ＳＭＣ２００は、
ＳＭＲ７００に対応する。割り込みバスは、１６状態の
カウンタとして機能し、それぞれのＳＭＲは、１６の状
態の中の１つの間だけに割り込むことが許容される。

【００９５】ＥＩＳＡモードで動作しているときには、
ＩＢＵＳインターフェース７２０は、双方向になる。Ｓ
ＭＲは、次に、駆動していないときのＩＢＵＳの状態を
感知する。ＩＢＵＳがローに駆動されるときには、対応
するＥＩＳＡ割り込み要求がアサートされる。割り込み
要求は、好ましくは、汎用のブロック・ロジック７１５
を介してアサートされる。ＩＢＵＳロジックは、割り込
み元を識別する８ビットのレジスタ７２２を含む。別の
８ビットのレジスタ７２４が、割り込みアドレスを、最
初の４ビットに記憶する。割り込みアドレスは、割り込
みを、レジスタ７２４の最初の４ビットにおける１６進
数の値に対応するスロットにおいてアサートさせる。

【００９６】ＪＴＡＧスレーブ・ロジック７０５は、コ
ンパック社にＪＴＡＧスレーブ標準セル設計に基づいて
いるが、この標準的なセル設計は、ＪＴＡＧラインをＳ
ＭＲの内部のすべてのレジスタへの通信に用いることが
できるように、修正されている。ＳＭＲは、ＳＭＣと他
のＳＭＲとに、リング構成に設定されたＩＥＥＥ１１４
９．１互換の標準テスト・バス（ＪＴＡＧバス［４：
０］）を介して、接続されている。スレーブ・ロジック
７０５は、ＪＴＡＧチェーンを拡大するＪＴＡＧマルチ
プレクサ（特に図示せず）を含み、ＪＴＡＧスレーブが
ＳＲＡＭがインターフェースする６つのＪＴＡＧチェー
ンの任意のものを選択できるようにしている。

【００９７】パワーアップされる際には、ＩＩＣアドレ
ス・レジスタ７１２とクロック・レジスタ７１４とが、
初期化されなければならない。ＳＭＲ初期化ステート・
マシンは、ＩＩＣ制御ロジック７１０を制御し、これら
のレジスタに対する初期値を読み込む。ＳＭＲは、好ま
しくは、初期値を記憶している不揮発性ＥＥＰＲＯＭ
に、ＩＩＣバスを介して、付属している。いったん初期
化されると、ＳＭＲは、アナログ・デジタル・コンバー
タを介して、種々のセンサに接続し、温度、電圧レベ
ル、種々の要素におけるノイズ、システム・バスの使用
及びそれ以外の機能をモニタする。ＳＭＲはまた、ファ
ン速度のモニタリング、コンピュータ・システムのフロ
ント・パネルに対するエラー表示制御、エネルギ保存の
ための電力管理、タンパ報告、及びシリアル番号管理な
どの雑多な機能を実行する。ＥＥＰＲＯＭの中の情報
が、ＳＭＲのレジスタ、カウンタ及びタイマを構成し、
更に、好ましくは、ＳＭＲに関する履歴情報とＳＭＲに
よってモニタされたパラメータとを記憶する。

【００９８】従って、まとめると、ＥＩＳＡバス上で故
障が生じると、ＳＭＲをモニタするＥＩＳＡが、ＥＩＳ
Ａバスをリセットすることができ、又は、ＥＩＳＡバス
上のスロットをリセットすることができる。ＥＩＳＡバ
ス上に問題が継続する場合には、ＰＣＩ・ＥＩＳＡ間の
ブリッジを、ＰＣＩアービタ及びモニタ・ロジック２２
５によってディセーブルすることができる。そして、エ
ラーが、ＳＭモデム又はＳＭ ＮＩＣを介して、遠隔サ
イトに報告される。

【００９９】再び図４を参照すると、ＰＣＩアービトレ
ーション・ユニット２２５は、好ましくは、マスタ・タ
ーゲットの組合せに基づいて優先順位を割り当てること
ができる。ほとんどのアービトレーション方式は、優先
順位をもたないラウンド・ロビン・アプローチに基づく
か、又は、それぞれのマスタに割り当てられた優先順位
を有するかのどちらかである。本発明の好適実施例で
は、マスタ・ターゲットの組合せを用いて、優先順位を
決定する。好適実施例によると、ＳＭＣレジスタ２６０
は、好ましくは、優先順位の高いマスタ・ターゲットの
対を識別する優先順位レジスタ・ファイルを含む。従っ
て、４つのレジスタが提供されて、優先順位の高いマス
タ・ターゲット組合せを、次の表５に示すように識別す
る。

【０１００】

【表５】

【０１０１】従って、図９の流れ図に示されるように、
アービトレーション及びモニタ・ロジック２２５が、ス
テップ４０１において、マスタシップ要求がＰＣＩバス
上に現れるかどうかを判断する。マスタシップ要求が実
際に現れる場合には、アービトレーション・ロジック２
２５は、ステップ４０３において、従来型の技術に従
い、ラウンド・ロビン・アプローチか、特定のマスタに
割り当てられた優先順位かのどちらかに基づいて、マス
タシップを与える。マスタシップが付与された後で、ア
ービトレーション及びモニタ・ロジック２２５は、ステ
ップ４０５において、現在のサイクルのターゲットを決
定する。ステップ４０７においては、アービトレーショ
ン及びモニタ・ロジック２２５は、現在のマスタ・ター
ゲットの組合せをチェックし、この組合せが、高い優先
順位のレジスタにおいて特定されるように、高い優先順
位の組合せであると判断されるかどうかをチェックする
（例えば、表５を参照のこと）。

【０１０２】アービトレーション・ロジックがステップ
４０９において現在のマスタ・ターゲットの組合せは優
先順位の高い組合せではないと判断するときには、アー
ビトレーション・ロジックは、通常の胴ｓだモードに戻
る。逆に、現在のマスタ・ターゲットが優先順位の高い
組合せである場合には、アービトレーション及びモニタ
・ロジック２２５は、ステップ４１１において、現在の
マスタが別のマスタシップ・サイクルを求めているかど
うかを判断する。そうであれば、アービトレーション・
ロジック２２５は、ステップ４１３において、現在のマ
スタにマスタシップを与える。アービトレーション・ロ
ジック２２５は、次に、ステップ４０５にループして、
現在のサイクルのターゲットを再び判断する。

【０１０３】従って、ＰＣＩバスのマスタシップを与え
た後で、アービトレーション及びモニタ・ロジック２２
５は、好ましくは、ターゲット・アドレスをモニタす
る。現在のトランザクションに対してターゲット・アド
レスがいったん決定されると、アービトレーション・ロ
ジック２２５は、マスタ及びターゲットのアドレスと優
先順位レジスタ（表５）に掲げられた組合せとを比較す
る。マッチが見つけられる場合には、そのマスタは、バ
スのマスタシップを要求し続ける限り、最も高い優先順
位まで上昇される。当業者であれば理解するように、多
かれ少なかれ４つのレジスタを提供して、４よりも多い
又は少ない優先順位の高いマスタ・ターゲットの組合せ
を特定できる。更に、１つのレジスタを用いて、レジス
タのサイズとそのマスタ及びターゲットのアドレスを特
定するのに要求されるビット数とに基づいて、複数のマ
スタ・ターゲット対を符号化することができる。更に、
本発明は、ＰＣＩバスを規準にして説明しているが、当
業者であれば理解するように、本発明は、バス・マスタ
シップ能力を有する他のバス・システム上でも同様に用
いることができる。

【０１０４】従来のラウンド・ロビン型のアービトレー
ション方式を、図１１のＡに示してある。図解の目的
で、６つのマスタ（Ｍ１、Ｍ２、Ｍ３、Ｍ４、Ｍ５、Ｍ
６）が示されている。従来のラウンド・ロビン・ロジッ
クでは、アービトレーション・ユニットは、シーケンシ
ャルに、付与要求を求めて、それぞれのマスタに向かっ
て回転する。付与要求がない場合には、次のマスタが付
与要求に関してチェックされる。

【０１０５】図１１のＢに示してあるホット・マスタ／
ターゲット方式では、Ｍ２のマスタが、優先順位の高い
マスタ／ターゲット対（例えば、ＣＰＵマスタ及びビデ
オ・コントローラ・スレーなど）であると予め決められ
ているターゲットをアドレシングしていると判断され
る。従って、アービトレーション・ユニットは、別のマ
スタ・サイクルを用いてマスタシップ・サイクルを終了
した後で、優先順位の高いＭ２マスタに戻る。図１１の
Ｂに示すように、Ｍ１マスタ・サイクルの後に、Ｍ２が
マスタシップを付与される。次のマスタ・サイクルはＭ
３に付与され、Ｍ２には次のマスタ・サイクルにおいて
再び付与が与えられる。このようにして、優先順位の高
いマスタには、高い優先順位のターゲットをアドレシン
グする１つおきのマスタシップ・サイクルが与えられ
る。

【０１０６】更に図４を参照すると、割り込みルーティ
ング・ロジック２３５は、システム内の種々の要素から
割り込み要求を受け取る。従って、割り込みルーティン
グ・ロジック２３５は、ＰＣＩバス５０上に生じる割り
込み要求、ＥＩＳＡバス上に生じる割り込み要求、ＰＣ
ＭＣＩＡ割り込み要求、マウス及びキーボード割り込み
要求、及びＡＰＩＣバス上の又はそのバスを介して送信
されるそれ以外の要求を受け取る。更に、割り込みルー
ティング・ロジック２３５は、好ましくは、ＧＩバス７
０を介して、ＳＭＲ７１、７２、７３（図２）から信号
を受け取る。割り込みロジック２３５はまた、ＩＣＩＢ
バス６５を介して、ＳＭＲ７６から信号を受け取る。Ｇ
Ｉバス７０とＩＣＩＢバス６５との両方が、好ましく
は、送信のスケジュールを決定するのに時分割多重化を
用いる双方向シリアル・バスである。割り込み元を決定
することができない場合には、ＩＥＥＥ１１４９．１標
準テスト・バスを用いて割り込み元を見つけるのに役立
てる。図４に示されているように、ＡＰＩＣバス上の信
号は、ＡＰＩＣ Ｉ／Ｏ２１５を介してルーティングさ
れる。ＩＥＥＥ１１４９．１互換バス・コントローラ２
２０は、コマンド・ロジックに結合する。好適実施例に
よると、コマンド・ロジック２５０は、ＩＥＥＥ１１４
９．１標準テスト・バス８１上でサイクルを開始して、
割り込み元を見つけるのに役立てる。更に、他の制御信
号も、ＩＥＥＥ１１４９．１標準テスト・バスを介して
転送される。従って、例えば、ＰＣＩバスが動作不能で
ある場合でも、ＳＭＣ２００は、依然として、ＩＥＥＥ
１１４９．１標準テスト・バスを介して、他のシステム
要素へのサイクルを実行する。従って、故障したシステ
ムでは、ＳＭＣ２００は、ＥＥＰＲＯＭに記憶されたテ
スト・ベクトルを介して、他のシステム要素に質問する
が、このベクトルは、テキサス・インスツルメント社の
アセット・ツールとビクトリ・ソフトウェアとを用いて
発生される。ＩＥＥＥ１１４９．１互換のバス・コント
ローラ２２０は、好ましくは、マスタ・ブロックとスレ
ーブ・ブロックとの両方を含み、複数のＳＭＣユニット
がシステム内に与えられている場合に、２つのＳＭＣユ
ニットが通信できるようにしている。それぞれのブロッ
クは、ＪＴＡＧピンのそれ自身の組を有することによ
り、ＩＥＥＥ１１４９．１標準テスト・バス８１が、Ｓ
ＭＲを構成及び制御し、ＳＭＲにおけるＪＴＡＧ・ＩＩ
Ｃ間のブリッジを介して、ＩＩＣバス（又は、それ以外
のバス）上の他のデバイスへの書き込みを行う。ＳＭＣ
ＩＥＥＥ１１４９．１標準テスト・コントローラ２２０
は、ＳＭＰ１５０とホストＣＰＵ１０との両方によっ
て、アクセス可能である。

【０１０７】次に図４及び図５を参照すると、ＳＭＣ２
００は、ＳＭＰ１５０及びホストＣＰＵ１０が読むべき
遠隔の割り込み要求を収集する。複数のＳＭＰステート
・マシンが、エラー・ビットを設定することにより、異
常な状態を検出し報告する。ＳＭＣは、いったんＳＲＡ
Ｍ状態を検出すると、ＳＭＰに割り込みを行う。破滅的
な故障が検出された場合には、ＳＭＣは、ＥＩＳＡコン
トローラＥＳＣに接続されてＮＭＩ信号を生じるシステ
ム・エラー（SERR）信号をアサートする。ＳＭＣは、第
１のエラー・レジスタに検出された第１のエラーを、そ
して、すべての検出されたエラーをエラー・レジスタに
記憶して、よりインテリジェントな故障解析を可能にす
る。

【０１０８】好適実施例に従った割り込みルーティング
方式が、図５に示されている。ＳＭＭ要素（ＰＣＭＣＩ
Ａアダプタ１９４、１９５、ＳＭＰ１５０、キーボード
及びマウス・コントローラ１８５、ＳＭＲ３２５など）
からのすべての割り込みは、ＳＭＣ２００を介してルー
ティングされる。ＳＭＣ２００はまた、ＧＩバス７０上
のＳＭＲ７１、７２、７３から、そして、ＩＣＩＢバス
６５上のＳＭＲ７６から、割り込みを受け取る。ＳＭＣ
２００はまた、ＡＰＩＣバス８０上のＥＩＳＡ割り込み
信号を受け取る。割り込みは、ＡＰＩＣバス８０上を、
ＳＭＣ２００からＳＭＰ１５０にルーティングされる。
本発明のある実施例では、第２のＳＭＣ３００が二次的
なＰＣＩバス３５０上に提供される。第２のＳＭＣ３０
０は、ＡＰＩＣバス８０とＩＣＩＢバス６５とに結合し
て、二次的なＰＣＩバスからの割り込み要求の処理に役
立てる。

【０１０９】ＳＭＣを介してすべての割り込み要求をル
ーティングすることによって、ＳＭＣ２００は、ディセ
ーブルされたＰＣＩ及びＥＩＳＡ要素からの割り込み信
号をマスキングすることができる。システムのための割
り込み制御デバイスとして、ＳＭＣ２００は、本発明の
１つの実施例におけるホット・スペア要素を含む割り込
みをシステム内のデバイスに、再び割り当てることがで
きる。更に、ＳＭＣは、すべての割り込みはＳＭＭを通
過するので、仮想端末モードにあるＳＭＭ１００の動作
を容易にする。

【０１１０】ＧＩバスとＩＣＩＢバスとは、好ましく
は、ＳＭＲとＳＭＣとを接続するバスである。好ましく
は、ＳＭＲは、ＧＩ及びＩＣＩＢバスに対して共通のピ
ンを有している。従って、ＳＭＲは、いずれのモードで
も動作するように構成されている。ＧＩ及びＩＣＩＢバ
スは、４つのラインを要求するだけであり、そのうちの
３つは、既にシステム内に存在している（Ｖｃｃ、グラ
ンド、ＪＴＡＧクロック）。４番目のラインは、双方向
のデータ・ラインである。次に、図２及び図５を参照す
ると、ＧＩバス７０は、ＳＭＲ７１、ＳＭＲ７２及びＳ
ＭＲ７３を、システム管理モジュール１００に結合させ
る。ＩＣＩＢバス６５は、ＥＩＳＡバス上に位置するＳ
ＭＲ７６を、システム管理モジュール１００に結合す
る。ＧＩバス７０及びＩＣＩＢバス６５は、異なるソー
スからの割り込みの双方向の送信を可能にするが、ＳＭ
Ｍ１００は、割り込みがアサートされていた時間を知る
ことによって、割り込みに関する情報を推定することが
できる。ＧＩ及びＩＣＩＢバスは、時分割多重化方式を
用いて、複数のデバイスが、ＳＭＣがサンプリングする
のと同じライン上で割り込みを安全にアサートすること
を可能にする。ＳＭＣはまた、同じラインを駆動するこ
とができる。従って、ＧＩバス及びＩＣＩＢバスは、割
り込み信号を遠隔のデバイスからＳＭＭ１００に送るの
に用いられる。ＥＩＳＡバス上の割り込みはまた、ＩＣ
ＩＢバス６５を介して、ＳＭＭに送信される。種々の割
り込み送信ルートは、それぞれが、ＳＭＭによって個別
的にプログラム可能及びマスキング可能である。

【０１１１】図４の好適実施例では、ＣＭＰ１５０は、
システム初期化の一部として、ＪＴＡＧの幾何学的配置
（トポロジ）を動的に確証する。ＩＥＥＥ１１４９．１
標準テスト・アクセス・ポートの記述に記載されている
既知の技術によると、ＳＭＰ１５０上で動いているソフ
トウェアは、ＩＤ走査を実行して、どのチップとどのＪ
ＴＡＧトポロジとがシステムに存在しているかを判断す
る。システムがＪＴＡＧブリッジとして機能する１又は
複数のＳＭＲを含むと判断した後で、このソフトウェア
は、ＳＭＲを用いて他のＪＴＡＧチェーンに接続しＩＤ
走査を実行してこのチェーンのトポロジを決定する。図
４に示されているように、ＳＭＣ２００は、好ましく
は、ＩＥＥＥ１１４９．１標準テスト・コントローラ２
２０を含む。このＳＭＣ２００によって、ＳＭＰ１５０
は、コンピュータ・システム内のすべての走査可能な要
素の境界走査を実行できる。ＩＥＥＥ１１４９．１標準
テスト・コントローラ２２０は、ＳＭＰ１５０が複数の
コマンドをＪＴＡＧポートにパイプラインすることを可
能にする応答ＦＩＦＯセットを含む。ＩＥＥＥ１１４
９．１互換バス・コントローラ２２０は、コンピュータ
・システムの様々な状態を、コンピュータのスクリーン
・ディスプレイを介して、又は、モデム若しくはＰＣＭ
ＣＩＡスロット１９５、１９６を介して接続されたロー
カル・エリア・ネットワークを通じて、オペレータに報
告することができる。

【０１１２】ＩＥＥＥ１１４９．１互換バス・コントロ
ーラ２２０は、ＳＭＣ２００をＩＥＥＥ１１４９．１標
準テスト・バス８１にインターフェースする。ＳＭＲ７
１、７２、７３、７６のそれぞれは、好ましくは、ＳＭ
Ｒにおける多重化を制御するレジスタを含む。このレジ
スタは、好ましくは、ＪＴＡＧデータ・チェーンに含ま
れ、マルチプレクサの状態の修正を可能にする。ＪＴＡ
Ｇマスタ・デバイスは、ＩＥＥＥ１１４９．１標準テス
ト・バスが、好適実施例によるテスト及び管理通信に用
いられることを可能にする。このように、ＩＥＥＥ１１
４９．１標準テスト・バスは、通常の技術に従ったテス
トとして機能することに加えて、ＳＭＲとＳＭＣとの間
のシリアル通信を実行するのに用いられる。好適実施例
では、ＰＣＩマスタは、ＳＭＣを、従って、ＩＥＥＥ１
１４９．１標準テスト・バスを介してＳＭＰを走査する
ことができる。従って、例えば、ホストＣＰＵは、望む
のであれば、ＩＥＥＥ１１４９．１標準テスト・バスを
介して、システム管理モジュールを走査することができ
る。

【０１１３】ＳＭＲデバイス７１、７２、７３は、ＳＭ
Ｃ２００に接続して、種々のプロセッサ、メモリ及びＩ
／Ｏカードなどの遠隔ソースからの割り込み情報を収集
する。ＳＭＲは、比較的少数のＡＳＩＣを用いて実現す
ることにより、コストを最小化することができる。従っ
て、１つのＳＭＣを多くのＳＭＲと共に用いることによ
り、ＳＭＭ１００がコンピュータ・システムの残りの部
分をモニタすることが可能になるようにすることができ
る。一方のＳＭＲが、好ましくは、ＳＭＭ１００の中に
物理的に配置され、他方のＳＭＲを種々の遠隔モジュー
ルに配置する。ＳＭＲによって提供される割り込みは、
バスＧＩＢＵＳ７０上のＳＭＣ２００における割り込み
コントローラ２３５による時分割多重化を用いることに
よって収集することができる。ＳＭＲ７６は、拡張サブ
システムに配置される。ＳＭＲ７６は、ＥＩＳＡ ＩＲ
Ｑ信号を受け取り、割り込みを、双方向のシリアル・リ
ンク・バスＩＣＩＢ６５を介して、割り込みコントロー
ラ２３５に送る。ＳＭＲの機能には、割り込みをフィル
タリングして正のグリッチと伸張する負のパルス化割り
込みとを除去することが含まれ得る。ＳＭＣ２００は、
ＳＭＲの１つから割り込みをいったん受け取ると、その
割り込み元の判断を実行する。割り込み元がスロットの
共有のためにわからない場合には、ＳＭＰ１５０はＩＥ
ＥＥ１１４９．１互換バス・コントローラ２２０を介し
てＳＭＲレジスタを走査して、割り込み元を判断する。

【０１１４】更に図４を参照すると、ＡＰＩＣ Ｉ／Ｏ
２１５は、ＳＭＣ２００をＡＰＩＣバス８０にインター
フェースするように機能する。好適実施例では、ＳＭＣ
２００は、ホスト・プロセッサの内部状態を診断特徴の
一部としてＳＭＣ２００が読み出すことを可能にするＩ
／Ｏ ＡＰＩＣにおいて用いられる遠隔的な読み出し動
作を実現する。Ｉ／Ｏ ＡＰＩＣ２１５はまた、好まし
くは、ホストＣＰＵがＡＰＩＣプロトコルをサポートし
ない場合には、ＡＰＩＣバス８０上でＳＭＣからホスト
への割り込みルーティングをサポートする。

【０１１５】好適実施例では、ＳＭＣは、システムのパ
ワーダウンを生き延び、また、ＰＣＩクロック故障を生
き延びることができる。ＳＭＣ２００は、好ましくは、
ＡＰＩＣクロック故障などの他のクロック故障を報告す
る。ＳＭＰは、温度とファン速度とをモニタし、ブロッ
クされた又は故障したファンを識別することができ、更
には、重大な過剰温度又は重大なファン故障を予告する
ことができる。温度は、好ましくは、フィリップス社の
ＩＩＣバスを介してＳＭＲに付属している温度センサか
ら読み出される。ＳＭＲ７６は、好ましくは、ＩＥＥＥ
バスを介して、ＳＭＭに結合する。従って、ＳＭＲ７６
は、ＳＭＭ１００に、アセット管理、故障モード、ラン
タイム・ログ、あらゆる故障をフラグしている診断又は
オペレーティング・システムなどに関する情報を送信す
ることができる。

【０１１６】好適実施例では、ＳＭＣ２００は、エラー
値を記憶する２つの個別的なレジスタを含む。一方のレ
ジスタは、エラーの第１の発生をラッチし、第２のレジ
スタは、エラーのすべての発生をラッチする。ＳＭＣ
は、検出された第１のエラーを第１のエラー・レジスタ
に、検出されたすべてのエラーを第２のエラー・レジス
タに記憶して、よりインテリジェントな故障解析を可能
にする。ＳＭＣ２００はまた、ＰＣＩアドレス、データ
・パリティ・エラー、SERR#、クロック故障をラッチし
て報告するが、すべての故障をマスキングすることが可
能である。ＳＭＣはまた、割り込み又はそれ以外の信号
ラインを介してホスト又はシステム管理モジュールへの
報告をサポートする。ＳＭＣはまた、ＥＩＳＡ及びシス
テム・ハング・ロジックに加えて、セルフ・エラー・レ
ジスタを含む。

【０１１７】以上で行った本発明の開示及び説明は例示
的及び説明的であり、図解した回路及び構成、更には動
作方法の詳細だけでなく、サイズ、形状、材料、要素、
回路素子、配線接続及び接触などにおける様々な変更
が、本発明の技術的思想から逸脱せずに可能である。

【０１１８】上述の開示がいったん理解されれば、当業
者にとっては、多数の変更及び修正が明らかであろう。
従って、冒頭の請求項は、このよう変更及び修正のすべ
てを含むように解釈されるものとする。

【図面の簡単な説明】

本発明の好適実施例に関する以上の詳細な説明の際を添
付の図面を考慮することにより、本発明に関するよりよ
い理解を得ることができる。

【図１】従来技術によるホスト・サーバ・システムの単
純化したブロック図である。

【図２】本発明の好適実施例に従って構成されたホスト
・サーバ・システムを図解しているブロック図である。

【図３】図２のシステム管理モジュール（ＳＭＭ）の構
成を示すブロック図である。

【図４】図３のシステム管理中央（ＳＭＣ）の構成を示
すブロック図である。

【図５】本発明によるホスト・サーバ・システムにおけ
る割り込み信号のルーティングを示す機能ブロック図で
ある。

【図６】要素故障の際にスペア要素に動的に切り換える
ときのＳＭＣの動作を図解する流れ図である。

【図７】ＳＭＭが動的なスイッチングを実行する態様を
より詳細に示すブロック図である。

【図８】図４のアービトレーション及びモニタ・ロジッ
クが故障したバス・マスタをディセーブルする動作を示
す流れ図である。

【図９】図４のアービトレーション及びモニタ・ロジッ
クによって実行されるマスタ・ターゲットに基づくアー
ビトレーションを図解する流れ図である。

【図１０】図２のシステム管理遠隔（ＳＭＲ）ユニット
の好適な構成を示すブロック図である。

【図１１】Ａは、ラウンド・ロビン・ロジックを用いる
従来技術によるアービトレーション方式を示し、Ｂは、
例示的なマスタ／ターゲット優先ロジックを実現するア
ービトレーション方式を示す。

フロントページの続き (71)出願人 591030868 20555 Ｓｔａｔｅ Ｈｉｇｈｗａｙ 249，Ｈｏｕｓｔｏｎ，Ｔｅｘａｓ 77070，Ｕｎｉｔｅｄ Ｓｔａｔｅｓ ｏ ｆ Ａｍｅｒｉｃａ (72)発明者 ダニエル・エス・ハル アメリカ合衆国テキサス州77084，ヒュー ストン，ウイロー・ハース 14939

Claims (45)

【特許請求の範囲】
1. 【請求項１】 ホスト・バスに接続されたホスト・プロ
   セッサと、 前記ホスト・バスをシステム拡張バスに接続するバス・
   ブリッジと、 前記システム拡張バスに接続されたシステム管理モジュ
   ールであって、 システム管理ローカル・バスに接続されたシステム管理
   プロセッサと、 前記システム管理ローカル・バスと前記システム拡張バ
   スとに接続されており、前記システム拡張バスに対して
   バス・アービタとして動作するアービタ及びモニタ・ロ
   ジックと、前記システム拡張バス上の要素からの割り込
   み要求を前記ホスト・プロセッサに選択的にルーティン
   グする割り込みルーティング・ロジックとを含むシステ
   ム管理中央制御ユニットと、 を含むシステム管理モジュールと、 を備えていることを特徴とするコンピュータ・システ
   ム。
2. 【請求項２】 請求項１記載のシステムにおいて、前記
   システム拡張バスは、ＰＣＩバスを含み、前記システム
   管理中央制御ユニットは、前記ＰＣＩバスに対するバス
   ・アービタとして動作することを特徴とするシステム。
3. 【請求項３】 請求項２記載のシステムにおいて、第２
   のバス・ブリッジによって前記ＰＣＩバスに結合された
   第２のシステム拡張バスを更に備えていることを特徴と
   するシステム。
4. 【請求項４】 請求項３記載のシステムにおいて、前記
   第２のシステム拡張バスは、ＥＩＳＡバスを含むことを
   特徴とするシステム。
5. 【請求項５】 請求項３記載のシステムにおいて、前記
   第２のバス・ブリッジは、前記システム管理中央制御ユ
   ニットと前記ホスト・プロセッサとに、割り込みバスを
   介して結合していることを特徴とするシステム。
6. 【請求項６】 請求項５記載のシステムにおいて、前記
   割り込みバスは、ＡＰＩＣバスを含むことを特徴とする
   システム。
7. 【請求項７】 請求項５記載のシステムにおいて、前記
   第２のバス・ブリッジは、前記第２のシステム拡張バス
   に接続されたデバイスからの割り込み要求を中継（リレ
   ー）するように機能することを特徴とするシステム。
8. 【請求項８】 請求項７記載のシステムにおいて、前記
   第２のシステム拡張バスに接続されたシステム管理遠隔
   ユニットを更に備えており、このシステム管理遠隔ユニ
   ットは、シリアル・バスによって前記システム管理中央
   制御ユニットに接続していることを特徴とするシステ
   ム。
9. 【請求項９】 請求項８記載のシステムにおいて、前記
   システム管理遠隔ユニットは、前記第２のシステム拡張
   バスに接続されているデバイスが故障する場合には、前
   記システム管理中央制御ユニットに信号を提供すること
   を特徴とするシステム。
10. 【請求項１０】 請求項９記載のシステムにおいて、前
    記割り込みルーティング・ロジックは、割り込みを要求
    しているデバイスが故障した場合には、前記第２のバス
    ・ブリッジによって中継された割り込み要求をマスキン
    グすることができることを特徴とするシステム。
11. 【請求項１１】 請求項２記載のシステムにおいて、前
    記システム管理中央制御ユニットは、前記ＰＣＩバスに
    接続されたＰＣＩマスタ・デバイスから、前記ＰＣＩバ
    スのマスタシップ要求を受け取ることを特徴とするシス
    テム。
12. 【請求項１２】 請求項１１記載のシステムにおいて、
    前記アービタ及びモニタ・ロジックは、前記マスタシッ
    プ要求を受け取り、前記ＰＣＩバスのマスタシップを要
    求しているマスタに付与することを特徴とするシステ
    ム。
13. 【請求項１３】 請求項１２記載のシステムにおいて、
    前記割り込みルーティング・ロジックは、前記ＰＣＩバ
    スに接続されたデバイスから割り込み要求を受け取るこ
    とを特徴とするシステム。
14. 【請求項１４】 請求項１３記載のシステムにおいて、
    前記アービタ及びモニタ・ロジックは、前記ＰＣＩバス
    をモニタして、前記ＰＣＩバスに接続された要素がどれ
    か故障したかどうかを判断することを特徴とするシステ
    ム。
15. 【請求項１５】 請求項１４記載のシステムにおいて、
    前記システム管理中央制御ユニットは、前記ＰＣＩバス
    上の故障したデバイスからの割り込みをマスキングする
    ことを特徴とするシステム。
16. 【請求項１６】 請求項１４記載のシステムにおいて、
    前記アービタ及びモニタ・ロジックは、前記ＰＣＩバス
    上の故障したデバイスからのマスタシップ要求を無視す
    ることを特徴とするシステム。
17. 【請求項１７】 請求項４記載のシステムにおいて、前
    記システム管理中央制御バスに結合された複数のシステ
    ム管理遠隔ユニットを更に備えていることを特徴とする
    システム。
18. 【請求項１８】 請求項１７記載のシステムにおいて、
    前記複数のシステム管理遠隔ユニットは、標準テスト・
    バスによって前記システム管理中央制御ユニットに結合
    することを特徴とするシステム。
19. 【請求項１９】 請求項１８記載のシステムにおいて、
    前記複数のシステム管理遠隔ユニットは、また、双方向
    バスによって前記システム管理中央制御ユニットに結合
    することを特徴とするシステム。
20. 【請求項２０】 請求項１８記載のシステムにおいて、
    前記複数のシステム管理遠隔ユニットの中の少なくとも
    １つは、また、ＩＣＩＢバスによって前記システム管理
    中央制御ユニットに結合することを特徴とするシステ
    ム。
21. 【請求項２１】 請求項２０記載のシステムにおいて、
    前記複数のシステム管理遠隔ユニットの中の少なくとも
    １つは、また、ＧＩバスによって前記システム管理中央
    制御ユニットに結合することを特徴とするシステム。
22. 【請求項２２】 請求項２１記載のシステムにおいて、
    前記システム管理中央制御ユニットは、前記ＩＣＩＢバ
    スとＧＩバスとの両方に接続する共通の端子を含むこと
    を特徴とするシステム。
23. 【請求項２３】 請求項１７記載のシステムにおいて、
    前記複数のシステム管理遠隔ユニットの中の少なくとも
    １つは、ＩＩＣバスに結合することを特徴とするシステ
    ム。
24. 【請求項２４】 請求項１７記載のシステムにおいて、
    前記複数のシステム管理遠隔ユニットの中の１つは、ま
    た、前記ＥＩＳＡバスに結合することを特徴とするシス
    テム。
25. 【請求項２５】 請求項１７記載のシステムにおいて、
    前記複数のシステム管理遠隔ユニットの中の１つは、ま
    た、前記バス・ブリッジに結合することを特徴とするシ
    ステム。
26. 【請求項２６】 請求項１７記載のシステムにおいて、
    前記複数のシステム管理遠隔ユニットの中の１つは、ま
    た、前記第２のバス・ブリッジに結合することを特徴と
    するシステム。
27. 【請求項２７】 請求項１７記載のシステムにおいて、
    前記複数のシステム管理遠隔ユニットの中の１つは、ま
    た、前記ホスト・バスに結合することを特徴とするシス
    テム。
28. 【請求項２８】 ホスト・バスに接続されたホスト・プ
    ロセッサと、 前記ホスト・バスをＰＣＩバスに接続するバス・ブリッ
    ジと、 前記ＰＣＩバスに接続されており、前記ＰＣＩバスに接
    続されたシステム管理中央制御ユニットを含むシステム
    管理モジュールと、 を備えており、前記システム管理中央制御ユニットは、
    ＰＣＩバス・アービトレーション・ユニットとして動作
    するアービタ及びモニタ・ロジックを含み、このアービ
    タ及びモニタ・ロジックは、前記ＰＣＩバスに接続され
    たＰＣＩマスタ・デバイスから前記ＰＣＩバスのマスタ
    シップ要求を受け取り、更に、前記ＰＣＩバスをモニタ
    して前記ＰＣＩバスに接続された要素のどれかが故障し
    たかどうかを判断することを特徴とするコンピュータ・
    システム。
29. 【請求項２９】 請求項２８記載のシステムにおいて、
    前記アービタ及びモニタ・ロジックは、前記ＰＣＩバス
    上の故障したデバイスからのマスタシップ要求を無視す
    ることを特徴とするシステム。
30. 【請求項３０】 請求項２９記載のシステムにおいて、
    前記システム管理中央制御ユニットは、また、前記ＰＣ
    Ｉバスに接続されたデバイスから割り込み要求を受け取
    る割り込みルーティング・ロジックを含むことを特徴と
    するシステム。
31. 【請求項３１】 請求項３０記載のシステムにおいて、
    前記システム管理中央制御ユニットは、前記ＰＣＩバス
    上の故障したデバイスからの割り込みをマスキングする
    ことを特徴とするシステム。
32. 【請求項３２】 請求項３１記載のシステムにおいて、
    前記ＰＣＩバスのマスタシップを要求しているデバイス
    の中の１つは、ＰＣＩからＥＩＳＡへのバス・ブリッジ
    であり、前記ＰＣＩからＥＩＳＡへのバス・ブリッジ
    は、前記ＰＣＩバスをＥＩＳＡバスにインターフェース
    することを特徴とするシステム。
33. 【請求項３３】 請求項３２記載のシステムにおいて、
    前記ＰＣＩからＥＩＳＡへのバス・ブリッジは、割り込
    みバスを介して前記割り込みルーティング・ロジックに
    接続して、前記ＥＩＳＡバスからのすべての割り込みを
    前記システム管理中央制御ユニットにルーティングする
    ことを特徴とするシステム。
34. 【請求項３４】 請求項３３記載のシステムにおいて、
    前記ＥＩＳＡバスに接続されたシステム管理遠隔ユニッ
    トを更に備えており、このシステム管理遠隔ユニット
    は、シリアル・バスによって前記システム管理中央制御
    ユニットに接続することを特徴とするシステム。
35. 【請求項３５】 請求項３４記載のシステムにおいて、
    前記シリアル・バスは、高速双方向チップ相互間割り込
    みバスを含むことを特徴とするシステム。
36. 【請求項３６】 請求項３５記載のシステムにおいて、
    前記システム管理遠隔ユニットは、前記ＥＩＳＡバスに
    接続されているデバイスが故障する場合には、前記シス
    テム管理中央制御ユニットに信号を提供することを特徴
    とするシステム。
37. 【請求項３７】 請求項３６記載のシステムにおいて、
    前記割り込みルーティング・ロジックは、割り込みを要
    求しているデバイスが故障した場合には、前記バス・ブ
    リッジによって中継された割り込み要求をマスキングす
    ることができることを特徴とするシステム。
38. 【請求項３８】 請求項２８記載のシステムにおいて、
    システム管理ローカル・バスを介して前記システム管理
    中央制御ユニットに結合されたシステム管理プロセッサ
    を更に備えていることを特徴とするシステム。
39. 【請求項３９】 ホスト・バスに接続されたホスト・プ
    ロセッサと、 前記ホスト・バスをＰＣＩバスに接続するバス・ブリッ
    ジと、 前記ＰＣＩバスに接続されており、前記ＰＣＩバスに接
    続されたシステム管理中央制御ユニットを含むシステム
    管理モジュールと、 を備えており、前記システム管理中央制御ユニットは、
    前記ＰＣＩバスをモニタして前記ＰＣＩバスに接続され
    た要素のどれかが故障したかどうかを判断するモニタ・
    ロジックと、前記ＰＣＩバス上の要素からの割り込み要
    求を前記ホスト・プロセッサに選択的にルーティングす
    る割り込みルーティング・ロジックとを含むことを特徴
    とするコンピュータ・システム。
40. 【請求項４０】 請求項３９記載のシステムにおいて、
    前記システム管理中央制御ユニットは、前記ＰＣＩバス
    上の故障したデバイスからの割り込みをマスキングし、
    前記故障したデバイスからの割り込み要求が前記ホスト
    ・プロセッサにルーティングされることを防止すること
    を特徴とするシステム。
41. 【請求項４１】 請求項４０記載のシステムにおいて、
    システム管理ローカル・バスを介して前記システム管理
    中央制御ユニットに結合されたシステム管理プロセッサ
    を更に備えていることを特徴とするシステム。
42. 【請求項４２】 ホスト・バスに接続されたホスト・プ
    ロセッサと、 前記ホスト・バスをＰＣＩバスに接続するバス・ブリッ
    ジと、 前記ＰＣＩバスとシステム拡張バスとに接続された第２
    のバス・ブリッジと、 前記ＰＣＩバスに接続され、前記ＰＣＩバスに接続され
    たシステム管理中央制御ユニットを含むシステム管理モ
    ジュールであって、前記システム管理中央制御ユニット
    は、割り込み要求を前記ホスト・プロセッサに選択的に
    ルーティングする割り込みルーティング・ロジックを含
    む、システム管理モジュールと、 前記システム拡張バスに接続され、シリアル・バスによ
    って前記割り込みルーティング・ロジックに接続するシ
    ステム管理遠隔ユニットと、 を備えており、前記第２のバス・ブリッジは、割り込み
    バスによって前記割り込みロジックに接続し、更に、前
    記システム拡張バスに接続されたデバイスからの割り込
    み要求を中継することを特徴とするコンピュータ・シス
    テム。
43. 【請求項４３】 請求項４２記載のシステムにおいて、
    前記システム拡張バスは、ＥＩＳＡバスを含み、前記第
    ２のバス・ブリッジは、ＰＣＩからＥＩＳＡへのブリッ
    ジを含むことを特徴とするシステム。
44. 【請求項４４】 請求項４２記載のシステムにおいて、
    前記システム管理遠隔ユニットは、前記システム拡張バ
    スに接続されているデバイスが故障する場合には、前記
    システム管理中央制御ユニットに信号を提供することを
    特徴とするシステム。
45. 【請求項４５】 請求項４４記載のシステムにおいて、
    前記割り込みルーティング・ロジックは、割り込みを要
    求しているデバイスが故障した場合には、前記第２のバ
    ス・ブリッジによって中継された割り込み要求をマスキ
    ングすることができることを特徴とするシステム。