JPH10335142A - チップインダクタとその製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 チップインダクタにおいて、従来、平面の渦
巻状コイルのものは巻き数を多くできず、また、立体コ
イルのものは、設備と加工時間の負担が大きいとか、巻
き線ピッチを一定以下にできないとかいう問題があっ
た。 【解決手段】 ２枚の基板の互いに向き合う面に、基板
に平行なコイルの巻き線部分をパターン形成し、望むな
ら中間に磁芯を配置して、両基板を異方性導電接着剤で
接合することにより、両基板のコイル・パターンの両端
同士を導電接続して、パターンと異方性導電接着剤でコ
イルを構成する。コイル端子と基板外面の端子電極はス
ルーホール内面の導電部で接続する。基板表面にシール
ド膜を設けて遮蔽構造にすることもできる。製造は、多
数のチップインダクタ領域をマトリクス配置した２枚の
集合基板を異方性導電接着剤で接合し、境界線に沿って
切断して多くの小片に分離することにより、多数個取り
でチップインダクタを得る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は極めて小型のインダ
クタンス部品、特に表面実装技術により製作する電子機
器に用いるのに適するチップインダクタに関する。

【０００２】

【従来の技術】近年、電子機器の小型化に伴い表面実装
方式の回路構造が普及しつつあり、これに用いるインダ
クタンス部品すなわちチップインダクタとして、例えば
特開平５−８２３４９号には、絶縁体の基板の表面に銅
等の導電材料により渦巻状コイルを形成したものが開示
されている。また、図１３（Ａ）に示すものは、柱状絶
縁体の巻き芯１０１の表面に銅等の導電材料をメッキし
て被覆し、導電膜の一部をレーザー光線等で１０２のよ
うに螺旋状に除去することにより、残った導電膜でコイ
ル１０３を形成している。

【０００３】一方、図１３（Ｂ）は本件発明者が先に特
願平９−１７６６７号により出願したものであって、方
形断面の絶縁体の巻き芯１０４に巻き線部分１０５、１
０６を巻きつけた形でコイルを形成し、端子電極１０
７、１０８を設けてある。この製作には、完成させて切
り離せば多数のチップインダクタとなる集合基板を用い
て、その面上に個々の巻き芯１０４となる領域をマトリ
クス状に多数配置し、巻き芯１０４の上面または下面の
巻き線部分１０５を集合基板の上下面に導電材でパター
ン形成し、巻き芯１０４の側面の巻き線部分１０６とな
る箇所に、複数のスルーホールを設けて内面を導電材で
被覆し、これらのスルーホールを通る線に沿って集合基
板を切断することにより、個々のチップインダクタを得
るもので、側面の巻き線部分１０６はスルーホール内面
に形成された導電体の一部である。

【０００４】

【発明が解決しようとする課題】上記のような従来のチ
ップインダクタは、それぞれ有用である一方、次のよう
な問題を持っている。すなわち、基板上に渦巻状のパタ
ーンを設けたものは、本来立体的であるべきコイルを平
面形状にしたため、コイルの巻き数を多くすることがで
きず、あまりインダクタンスの大きいものが得られな
い。あるいは図１３（Ａ）のものは、製作にレーザー加
工機のような高価な設備を要し、また、コイル巻き数を
多くしようとすれば導電膜の除去長さが増えて、それに
比例して加工時間が増え製作費が上がる。

【０００５】本件発明者が提案した図１３（Ｂ）のもの
は、立体のコイルを、通常のプリント回路製造の設備と
技術によって多数個取りで能率的に製作でき、加工時間
がコイル巻き数に左右されないという利点を持つが、製
造工程で集合基板に設けることのできるスルーホールの
間隔に下限があるから、コイルの最小ピッチをそれ以下
にできないという点で限界がある。本発明はこれらの問
題を解決し、小型で性能がよく、製作の容易なチップイ
ンダクタとその製造方法を提供するものである。

【０００６】

【課題を解決するための手段】本発明によるチップイン
ダクタは、２枚の絶縁基板を張り合わせた構成であっ
て、２枚の基板の間に断面がほぼ偏平な長方形のコイル
が内蔵されたものである。そしてコイル巻き線のうち基
板に平行な、コイルの長方形断面の長辺に相当する部分
は基板内面に形成した導電パターンであり、基板に垂直
な、コイル断面の短辺に相当する部分は２枚の基板を接
合する異方性導電接着剤で形成される。すなわち、それ
ぞれの基板の片面に、コイル断面の長辺に当たる平行な
線分であるコイル・パターンを導電材で形成し、２枚の
基板のパターン形成面同士を、コイルに断面積を持たせ
るため一定の間隔をおいて、異方性導電接着剤により接
合する。

【０００７】２枚の基板の平行なコイル・パターンは、
平面的に見ると互いにジグザグに配置してあって両端だ
けが重なる。このため基板上の各コイル・パターンは、
異方性導電接着剤によって相手基板のコイル・パターン
と両端の重なり部で電気的に接続され、コイル・パター
ンと異方性導電接着剤がそれぞれ巻き線の一部となって
コイルが形成される。異方性導電接着剤は基板に平行な
方向には導電性を生じない。

【０００８】２枚の基板の間には必要に応じて磁性材で
作った磁芯を配置することができ、これによって磁芯入
りのコイルが得られる。発明者らの知る限り、チップイ
ンダクタで磁芯入りのものはほとんど例がない。

【０００９】各基板のコイル・パターン形成面の反対側
の面がチップインダクタの外面になり、外面には端子電
極を設けて内部のコイル端子に接続する。端子電極部以
外の基板外面についても、導電体、磁性体等で被覆して
おけば電気的、磁気的な遮蔽作用が得られ、チップイン
ダクタの性能をさらに高めることができる。

【００１０】このようなチップインダクタの製作は、集
合基板を用いた多数個取りの方式で行う。すなわち、素
材である集合基板上に個々のチップインダクタの基板と
なる領域を多数個分、マトリクス状に配置し、それぞれ
の領域に所要のコイル・パターンや端子電極を形成す
る。同じ基板の裏表にあるコイル・パターンと端子電極
を接続する導電部を基板の端面に形成するが、そのため
の好ましい方法は、集合基板にスルーホールを設け、内
面に被覆した導電層が完成チップの端面に残って導電部
となるようにすることである。そして磁芯入り仕様のも
のについては２枚の集合基板の間に磁性材の磁芯を配置
し、両基板を異方性導電接着剤で接合してこれを各領域
の境界線に沿って切断することにより、１枚の集合基板
から多数のチップインダクタを能率よく製造するのであ
る。

【００１１】

【発明の実施の形態】以下、図面に基づいて本発明の実
施形態を説明する。図１は、本発明によるチップインダ
クタの第１の実施形態の構成を示す概念図である。１、
２はそれぞれ絶縁材で作られた第１の基板と第２の基板
で、異方性導電接着剤３で接合してあり、第２の基板２
の両端に回路基板への接続用の端子電極４を設けてあ
る。そして、これら２枚の基板の間にコイル５を形成し
てあり、コイル５の端部は基板２の端面に設けた導電部
６により端子電極４に接続してある。煩雑を避けるため
図１には描いてないが、コイルの内側に磁性材で作った
磁芯を配置してインダクタンスを増すことができる。

【００１２】図２は、図１のチップインダクタの分解図
である。第１、第２の基板１、２の材質は紙、ガラス、
ＰＥＴ、複合材料、セラミックス等の絶縁材料であり、
プリント回路基板や液晶セル等に用いるのと同様のもの
を用いることができる。そして、これらの基板の互いに
向き合っている面に、導電材でそれぞれコイル・パター
ン７、８を形成する。パターンの形成はプリント回路基
板のように印刷や素材基板に貼った銅箔にフォトリソグ
ラフィを施すなり、あるいは液晶セルなどのように真空
蒸着、スパッタリング、プラズマＣＶＤ等でＩＴＯ膜を
形成するなり、基板の材質と寸法に応じて適宜の方法を
用いることができる。３は異方性導電接着剤、９は例え
ば材質がフェライトの磁芯である。

【００１３】図３はコイルの軸線に垂直な断面図で、図
３（Ａ）は図２に相当する分解状態、図３（Ｂ）は図１
に相当する完成状態である。周知のように、導電接着剤
は導電粒子１０を含む接着剤であって、導電粒子は微小
プラスチック粒子の表面に金属薄層を形成した金属めっ
きプラスチック粒子、あるいは金属粒子等である。な
お、磁芯９には導電性のない通常の接着剤１１を塗布し
ておくのがよく、これは磁芯を基板に固定するためであ
る。

【００１４】図３（Ａ）のように構成部品を重ねて加熱
・加圧し、図３（Ｂ）のように接合すればチップインダ
クタになる。図２に見るように両基板１、２のコイル・
パターン７、８は平面的にジグザグ配置であり、両端の
一部のみが重なる。図３（Ｂ）のように、コイル・パタ
ーン両端の重なり部分で導電粒子１０が介在して、基板
に垂直な方向に電気的な導通を生じる。基板に平行な方
向には導通は生じない。このように方向によって導通と
不導通の区別を生じるので異方性と呼ばれるのである。

【００１５】コイル・パターン７、８が基板に平行なコ
イル巻き線部となり、異方性導電接着剤３に含まれる導
電粒子１０が基板に垂直なコイル巻き線部となることに
よって、両基板１、２の間に図１で示したようにコイル
５が形成される。図３（Ｂ）ではコイル・パターン７、
８の両端の厚さを増して描いたが、これは導電接着剤に
よる導通を示すために誇張したもので、実際にコイル・
パターンの厚さがこのように変化しているのではない。

【００１６】以上が本発明のチップインダクタの基本構
成であるが、このようなチップインダクタを大量生産す
るには、集合基板を用いて多数個取りで行うのが便利で
あり、次にそれについて説明する。図４にて、２１は第
１の集合基板、２２は第２の集合基板である。これらの
基板を境界線２３、２４によって個々のチップインダク
タとなる多くの領域に区分し、互いに向き合う基板面の
各領域にそれぞれコイル・パターン７、８を形成する。
第２の集合基板２には、また、端子電極パターン４ａが
設けてあり、コイル・パターン８の端子につながってい
る。図４では見えないが、第２の集合基板２２の下面で
端子電極パターン４ａの裏側に当たる部分には、図１の
チップインダクタの端子電極４のパターンが形成され、
上面の端子電極パターン４ａと下面の端子電極４は、内
面に導電体を被覆したスルーホール２５により電気的に
接続されている。

【００１７】２６は異方性導電接着剤で、ここでは格子
状に打ち抜かれたフィルム材である。この種のものとし
ては異方導電フィルム（Anisotoropic Conductive Fil
m：ＡＣＦ）などと呼ばれるものがあって厚さ数１０μ
ｍで、図４のような形を含め任意の形状のものが入手可
能であり、図４では省略したがセパレータなどと呼ばれ
るシート状の担体に保持されているのが普通である。そ
のような異方性導電接着剤２６を第２の集合基板２２に
仮圧着してセパレータを剥離し、短冊型の磁芯２８を異
方性導電接着剤２６の溝２７内にそれぞれ置く。磁芯２
８はいわゆるパリレン処理等によって樹脂被覆を施した
ものが好ましい。前述のように、磁芯２８には非電導の
通常の接着剤を塗布しておく。

【００１８】その上に第１の集合基板２１を置くが、こ
れらの作業は基準穴２９により各部品を位置合わせして
行う。このように部品を配置して２枚の基板２１、２２
を治具を用いて加熱・加圧して接合し、境界線２３、２
４に沿って内部の磁芯２８とともにダイシングすれば、
切り離された各部分がそれぞれチップインダクタにな
る。接合された集合基板のコイル軸線に垂直な断面を図
５に示す。これを境界３１で分割して得られる各部分
が、図３（Ｂ）のような断面のチップインダクタにな
る。

【００１９】図４の第２の集合基板２２のスルーホール
群２５は境界線２３の上に並んでいるから、基板を切断
すれば図１のように切断面に窪みが残り、窪みの表面の
導電体が基板両面の導電パターンを接続する導電部６と
なる。

【００２０】図４のような棒材の磁芯２８を用いずに、
図示は省略するが、第１、第２の集合基板２１、２２の
コイル・パターン７、８上に絶縁膜を被覆し、その一方
または両方の上に磁性材料でストライプ状のパターンを
設けて、これを磁芯にすることもできる。また、部品の
仕様によっては、磁芯２８を省いて空芯のコイルにする
ことがある。図２や図４の磁芯９、２８等は２枚の集合
基板の間に一定の距離を設けるスペーサの役割を果たす
が、これらの磁芯を用いない場合には、スペーサとして
基板間に樹脂の棒状部品や樹脂粒子、ガラス・ビーズ等
を配置することがある。

【００２１】集合基板による製造法は、図４に示したほ
かにも種々の方式が可能である。例えば図６に第２の集
合基板３１の別の形態を示すが、これは図４の丸穴スル
ーホール群２５に替えて、境界線２３に沿ってほぼ基板
の全幅にわたる長穴スルーホール３２を設けたものであ
る。長穴スルーホール３２は打ち抜き、エンドミル加工
等で開けた長穴の内面に無電解メッキや蒸着、スパッタ
リング等により導電体を被覆したものである。このよう
な集合基板を用いれば、基板の接合後にダイシングして
得られるチップインダクタは図７のように基板の端面が
導電面３３になって、内側にあるコイル端部と端子電極
４を接続する。

【００２２】図２では、第１の基板１（従って図４の第
１の集合基板２１）は下面にコイル・パターン７がある
だけで上面にはパターンがない。コイルの基本構成とし
てはこれで足りるが、第１の基板も両面に導電層を設け
るならば、チップインダクタの性能をさらに高めること
ができる。図８に示すチップインダクタの分解図では、
第１の基板１の上面の全面に導電材を被覆してシールド
膜４１としてある。このような被覆を設けるには、両面
プリント基板のように両面に銅箔を貼った基板材料を用
いてもよいし、後工程でメッキ等により形成することも
できる。そしてスルーホールによる導電部４２により、
上面のシールド膜４１と第１の基板下面の導体のランド
部４３を接続してある。一方、第２の基板２の下面につ
いても、先の端子電極４以外の部分を被覆してシールド
膜４４とし、スルーホールの導電部４５によって上面の
導体ランド部４６と接続する。

【００２３】このような構成の部品によるチップインダ
クタのコイル軸線に垂直な断面を図９に示す。先に述べ
たのと同様に、コイル・パターン７、８と異方性導電接
着剤３でコイルが形成されるとともに、両基板内面のラ
ンド部４３、４６もまた異方性導電接着剤３で接続さ
れ、基板外面のシールド膜４１、４４は導電部４２、４
５と異方性導電接着剤３を経て導通する。従って回路基
板への実装の際にシールド膜の一部を回路の接地線に接
続すれば、接地されたシールド構造となり、静電遮蔽、
電磁遮蔽等の機能を発揮してコイルの漏洩磁束が他の回
路部分の動作に干渉したり、逆にコイル自身が周囲から
影響されたりすることを防ぐ。シールド膜４１、４４を
磁性材料で作るならば磁気遮蔽が行われる。

【００２４】図８のものは、第１の基板１の上面、すな
わちチップインダクタの上面の全面をシールド膜４１に
してあるが、図１０のチップインダクタは、第２の基板
２と同様、第１の基板１にもシールド膜４１と端子電極
５１と導電部５２を設けてあり、チップインダクタの上
下面の端子電極５１、４は、導電部５２、６を介して基
板の接合面で異方性導電接着剤３により接続される。こ
うすれば上下対称のチップインダクタとなり、実装の際
に上下の判別が不要である。

【００２５】図１１のチップインダクタは、第１の基板
１、第２の基板２をいずれも図６のような長穴スルーホ
ールを設けた集合基板により製造したもので、端子電極
４、５１は、それぞれ端面全体に形成された導電面３３
と５３で内側のパターンに接続されるとともに、異方性
導電接着剤３によって相互接続される。上下面のシール
ド膜４１、４４は導電部４２、４５と異方性導電接着剤
３によって相互接続される。

【００２６】集合基板における長穴スルーホールとして
は、図６のような境界線２３方向のものでなく、直交す
る境界線２４方向のものとすることもできる（図示は省
く）。そのようにして多数個取りしたチップインダクタ
における長穴スルーホール内面の導電層は、コイル軸線
に平行な基板端面を覆う導電面となる。そのようなチッ
プインダクタの外観を図１２に示す。ここでは第１の基
板１の長手に平行な端面の導電面５５、５７や第２の基
板２の長手に平行な導電面５６、５８は長穴スルーホー
ル内面に形成された導電層である。上下面の端子電極
４、５１は導電面５５、５６によって内部のパターンに
接続されるとともに、異方性導電接着剤３によって導通
し、シールド膜４１、４４は導電面５７、５８によって
基板内面の縁部に沿って設けたランド部に接続され、ラ
ンド部同士は異方性導電接着剤３によって導通する。

【００２７】その様子は、図９の断面図において、導電
部４２、４５を図１２の導電面５７、５８とみなし、４
３、４６が基板内面のランド部であって基板の縁部に沿
って紙面に垂直な方向に伸びているものと考えればよ
い。図１２のチップインダクタは上下面に端子電極４、
５１があるとともに、側面の導電面５５、５６もまた端
子電極になるから、上面または下面で平型に回路基板に
接合するだけでなく、側面を回路基板に当てて立型で接
合することもでき、実装における部品配置の自由度が増
加する。

【００２８】図１２にて、チップインダクタ側面の５９
の箇所は端子電極とシールド膜の境界で、導電面５５と
５７（または５６と５８）は切り離されている。それに
は導電面５５と５７（または５６と５８）を形成する長
穴スルーホールを分離するか、あるいは共通の長穴スル
ーホールで導電層を形成し、長穴内面のフォトリソグラ
フィにより５９の箇所の導電体を除去して導電面５５と
５７（あるいは５６と５８）を切り離すなどの方法を取
ればよい。

【００２９】長穴スルーホールを集合基板の一方向だけ
に設けるのでなく、直交する両方向に配置して利用する
ことができる。もちろんこのような配置では長穴スルー
ホール全部を基板一杯に連続した形状にはできず、適宜
断続した形にする。以上、本発明のチップインダクタと
その製造方法についていくつかの実施形態を示したが、
このほかにも本発明の範囲内でさまざまな構成が可能で
あることが、上記の説明から理解されよう。

【００３０】

【発明の効果】以上述べたごとく、本発明は基板上のパ
ターンと異方性導電接着剤によりコイル巻き線を形成し
たチップインダクタであって、加工時間がコイル巻き数
に左右されるなどのことがなく、コイル巻き線のピッチ
を小さくして単位長さ当たりの巻き数を多くすることが
可能である。この結果、厚さ１ｍｍ前後の薄型で小型の
チップインダクタを実現できる。磁芯入りにするのも容
易であってインダクタンスの大きいものが得られ、外面
にシールド膜を設ければ遮蔽構造になって、周囲回路と
の電気的、磁気的干渉が防がれる。製造方法としては、
集合基板を用いて多数個取りするから大量生産に適し、
特殊な加工設備や加工方法は必要でなく、製品を廉価に
提供できる。これにより電子機器の小型化、高性能化、
低価格化に寄与するところが大きい。

【図面の簡単な説明】

【図１】本発明によるチップインダクタの第１の実施形
態の概念図である。

【図２】図１のチップインダクタの分解図である。

【図３】コイル軸線に垂直なチップインダクタの断面図
で、（Ａ）は図２、（Ｂ）は図１に相当する。

【図４】図１のチップインダクタを集合基板を用いて製
造する状況の斜視図である。

【図５】図４の集合基板を接合した状態のコイル軸線に
垂直な断面図である。

【図６】長穴スルーホールを有する第２の集合基板の斜
視図である。

【図７】チップインダクタの別の実施形態の外観図であ
る。

【図８】チップインダクタのさらに別の実施形態の分解
図である。

【図９】図８のチップインダクタの完成状態におけるコ
イル軸線に垂直な断面図である。

【図１０】チップインダクタのさらに別の実施形態の外
観図である。

【図１１】チップインダクタのさらに別の実施形態の外
観図である。

【図１２】チップインダクタのさらに別の実施形態の外
観図である。

【図１３】従来のチップインダクタの外観図である。

【符号の説明】

１ 第１の基板 ２ 第２の基板 ３、２６ 異方性導電接着剤 ４、５１ 端子電極 ５ コイル ６、４２、４５、５２ 導電部 ７、８ コイル・パターン ９、２８ 磁芯 １０ 導電粒子 １１ 接着剤 ２１ 第１の集合基板 ２２、３１ 第２の集合基板 ２３、２４ 境界線 ２５ スルーホール ３２ 長穴スルーホール ３３、５３、５５、５６、５７、５８ 導電面 ４１、４４ シールド膜 １０１、１０４ 巻き芯

Claims (7)

【特許請求の範囲】
1. 【請求項１】 ２枚の絶縁基板にそれぞれコイル巻き線
   の一部を導電パターンで形成し、該パターン形成面を向
   き合わせて両基板を異方性導電接着剤で接合することに
   より、前記導電パターンの両端同士を接続する異方性導
   電接着剤がコイル巻き線の他の部分となって、導電パタ
   ーンと異方性導電接着剤で両基板間にコイルが形成され
   たチップインダクタ。
2. 【請求項２】 請求項１に記載のチップインダクタにお
   いて、前記コイルの端子とチップインダクタ表面に設け
   た端子電極を基板の端面に形成した導電部で接続したチ
   ップインダクタ。
3. 【請求項３】 請求項１に記載のチップインダクタにお
   いて、２枚の基板間に磁芯を配置して磁芯入りとしたチ
   ップインダクタ。
4. 【請求項４】 請求項１に記載のチップインダクタにお
   いて、２枚の基板間にスペーサを配置して接合したチッ
   プインダクタ。
5. 【請求項５】 請求項１に記載のチップインダクタにお
   いて、外面にシールド膜を形成したチップインダクタ。
6. 【請求項６】 チップインダクタの製造方法であって、 おのおのがチップインダクタとなる領域をマトリクス状
   に配置した２枚の集合基板の各領域に、コイルの巻き線
   の一部を導電パターンで形成し、 該パターン形成面を向き合わせて両集合基板を異方性導
   電接着剤で接合し、 前記の各領域を切り離すことにより基板間に導電パター
   ンと異方性導電接着剤でコイルが形成されたチップイン
   ダクタを多数個取りで得るチップインダクタの製造方
   法。
7. 【請求項７】 請求項６に記載のチップインダクタの製
   造方法において、以下の各方法のいずれかを任意に選択
   して併用するものであり、 それらの方法は、 ２枚の集合基板の一方または両方に丸穴または長穴のス
   ルーホール群を設けて内面に導電膜を被覆したものを用
   い、該２枚の集合基板を異方性導電接着剤で接合して前
   記の各領域を切り離すことにより、前記スルーホール内
   面の導電膜を基板端面に残して基板の両面をつなぐ導電
   部とする方法、または２枚の集合基板間に磁芯を配置し
   て接合する方法、または２枚の集合基板間にスペーサを
   配置して接合する方法、または２枚の集合基板の一方ま
   たは両方にシールド膜を形成したものを用いる方法、で
   あることを特徴とするチップインダクタの製造方法。