JPH10335741A - 半導体レ−ザ素子及びその製造方法 - Google Patents

Abstract

(57)【要約】 【課題】半導体レ−ザ素子の発光領域に結晶欠陥や転位
を発生させることなく、量産性の高い、アセンブリが可
能な半導体レ−ザ素子を提供する。 【解決手段】 少なくとも、半導体基板２の一面に、第
１クラッド層３、活性層４、第２クラッド層５、電流狭
窄層６、コンタクト層７を順次積層し、かつ他面にｎオ
−ミック電極１１を形成した半導体レ−ザ素子１であっ
て、この半導体レ−ザ素子１において、前記コンタクト
層７より、少なくとも、第１クラッド層３を分離するよ
う形成された分離部８によって、発光領域Ｂと電気接続
領域Ｃとに分離され、かつ前記発光領域にはレ−ザ出射
部Ａを設けた。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、アッセンブリを行
う際の信頼性を向上させるための有効な構造の半導体レ
−ザ素子及びその製造方法に関する。

【０００２】

【従来の技術】半導体レ−ザ素子は、光ピックアップや
レ−ザプリンタ等の民生機器用の光源として広く用いら
れ、高い信頼性が求められている。この半導体レ−ザ素
子をアッセンブリする際には、信頼性を低下させる原因
となる結晶欠陥や転位を半導体レ−ザ素子に、特に活性
層に発生させないようにすることが重要である。このた
めの半導体レ−ザ素子の構造やアッセンブリ方法につい
ては、様々な形態のものが考えられている。

【０００３】図９は、従来の半導体レ−ザ素子の断面図
である。半導体レ−ザ素子１００は、ｎ−ＧａＡｓ基板
１０１上に、ｎ−ＧａＡｌＡｓクラッド層１０２、ノン
ド−プＧａＡｓ活性層１０３、ｐ−ＧａＡｌＡｓクラッ
ド層１０４を順次積層し、このｐ−ＧａＡｌＡｓクラッ
ド層１０４上には、ｐオ−ミック電極１０５を形成す
る。なお、積層方向と反対側のｎ−ＧａＡｓ基板１０１
には、ｎオ−ミック電極１０６を形成した構造である。

【０００４】この半導体レ−ザ素子１００のサブマウン
ト基板１０８へのアッセンブリは以下のようにして行
う。図１０は、半導体レ−ザ素子１００の第１のアッセ
ンブリ方法を示す断面図であり、図９の構成と同一構成
部分には同一符号を付し、その詳細な説明を省略する。
まず、ｎオ−ミック電極１０６側をサブマウント基板１
０８と対向配置させて、ろう材１０７を介してサブマウ
ント基板１０８に半導体レ−ザ素子１００を接着する。
ｐオ−ミック電極１０５上には、Ａｕワイヤ１０９の一
端を超音波ワイヤボンデングし、他端を図示しない外部
装置に超音波ワイヤボンデングし、電気的接続を行う構
成としている。超音波ワイヤボンデングはｐオ−ミック
電極１０５上にＡｕワイヤ１０９を接触させた後、Ａｕ
ワイヤ１０９を圧着すると同時に超音波振動させながら
行うので、ｐオ−ミック電極１０５上のＡｕワイヤ１０
９の先端は、押しつぶされ、横に広がった形状となる。
一般的にワイヤボンデング方法として、超音波ワイヤボ
ンデングは、半導体レ−ザ素子１００に圧着し、超音波
振動を発生するだけで、容易にワイヤボンデングでき、
量産効果が期待できることから、広く、一般的に行われ
ている。

【０００５】しかしながら、このような半導体レ−ザ素
子１００への超音波ワイヤボンデングでは、ノンド−プ
ＧａＡｓ活性層１０３はｐオ−ミック電極１０５から数
十μｍ以内の位置に形成されているので、超音波ワイヤ
ボンデングの際の荷重や衝撃が直接的に、ノンド−プＧ
ａＡｓ活性層１０３に加わり、結晶欠陥や転位を発生さ
せる原因となってしまう。このため、半導体レ−ザ素子
１００はしきい値電流の増加や熱劣化を生じ、信頼性が
著しく損なわれる。そこで、半導体レ−ザ素子１００の
上下を逆にし、超音波ワイヤボンデングの際の荷重や衝
撃を緩和するアッセンブリ方法が考案された。

【０００６】図１１は、半導体レ−ザ素子１００の第２
のアッセンブリ方法を示す断面図であり、図９、図１０
の構成と同一構成部分には同一の符号を付し、その詳細
な説明を省略する。図１１は、図１０において、半導体
レ−ザ素子１００の上下を逆にし、ｐオ−ミック電極１
０５側を下方にであるサブマント基板１０８側に向け
て、このサブマウント基板１０８にろう材１０７を介し
て半導体レ−ザ素子１００を接着したものである。この
場合には、ｎオ−ミック電極１０６側に超音波ワイヤボ
ンデングすることになるため、ノンド−プＧａＡｓ活性
層１０３とワイヤボンデング位置との距離が遠くなるの
で、超音波ワイヤボンデングの際のノンド−プＧａＡｓ
活性層１０３への衝撃は緩和される。しかしながら、半
導体レ−ザ素子１００は、ｐオ−ミック電極１０５とろ
う材１０７及びサブマウント基板１０８との間の合金化
反応によりサブマウント基板１０８に接着されるが、ｐ
オ−ミック電極１０５、ろう材１０７及びサブマウント
基板１０８との間の熱膨張係数の違いにより、ｐオ−ミ
ック電極１０５に熱歪みや応力が生じ、その影響がノン
ド−プＧａＡｓ活性層１０３にも及び、ノンド−プＧａ
Ａｓ活性層１０３に結晶欠陥や転位を発生させる原因と
なってしまう。このように、ｎオ−ミック電極１０６側
に超音波ワイヤボンデングするようにしてみても、第１
のアッセンブリ方法と同様に、半導体レ−ザ素子１００
は、しきい値電流の増加や熱劣化を生じることになり信
頼性が損なわれる。そこで、更に、超音波ワイヤボンデ
ングの衝撃を緩和し、かつ、ｐオ−ミック電極１０５、
ろう材１０７及びサブマウント基板１０８との合金化反
応の影響を和らげるために、図１０と同様にして、半導
体レ−ザ素子１００をサブマウント基板１０８に載置
し、ｐオ−ミック電極１０５上にワイヤボンデングの際
の衝撃が加わらないように超音波を用いないで行うソフ
トボンデングするアッセンブリ方法が考案された。

【０００７】図１２は半導体レ−ザ素子１００の第３の
アッセンブリ方法を示す断面図であり、図９乃至図１１
の構成と同一構成部分には同一の符号を付し、説明を省
略する。図１２は、図１０において、Ａｕワイヤ１０９
をｐオ−ミック電極１０５上にワイヤボンデングする代
わりに、ｐオ−ミック電極１０５上の所定の位置にはん
だ材１１０を載せ、Ａｕワイヤ１０９をはんだ材１１０
に接触させた後、はんだ材１１０を加熱融着し、その
後、硬化させてワイヤボンデングしたものである。この
ようにした場合は、ワイヤボンデングがソフトボンデン
グになるので、ノンド−プＧａＡｓ活性層１０３への衝
撃が緩和される。また、ｎオ−ミック電極１０６側を下
方にした状態で半導体レ−ザ素子１００をサブマウント
基板１０８に接着し、ノンド−プＧａＡｓ活性層１０３
とサブマウント基板１０８との距離を遠くしているの
で、ろう材１０７との合金化の際に及ぼされる熱歪みや
応力の影響がノンド−プＧａＡｓ活性層１０３へ伝搬し
にくくなる。このため、熱歪みや応力等によるノンド−
プＧａＡｓ活性層１０３に発生する結晶欠陥や転位の発
生がなく、信頼性の高い半導体レ−ザ素子１００が得ら
れる。

【０００８】

【発明が解決しようとする課題】しかしながら、半導体
レ−ザ素子１００の寸法は数百μｍ程度と非常に微小な
大きさであり、はんだ材１１０が広がり易いため、この
半導体レ−ザ素子１００のｐオ−ミック電極１０５上の
所定の位置にはんだ材１１０を精度良く形成することは
難しく、このため精度の良いソフトボンデングができな
かった。また、Ａｕワイヤ１０９をはんだ材１１０に接
触させた後、加熱融着し、その後、硬化させる工程が必
要なため生産性を低下させていた。そこで、本発明は、
上記のような問題点を解消するためになされたもので、
半導体レ−ザ素子の発光領域に結晶欠陥や転位を発生さ
せることなく、量産性の高いアッセンブリを行うことが
可能な構造の半導体レ−ザ素子を提供することを目的と
する。

【０００９】

【課題を解決するための手段】本発明になる半導体レ−
ザ素子は、第１の発明として、少なくとも、半導体基板
の一面に、第１クラッド層、活性層、第２クラッド層、
電流狭窄層、コンタクト層を順次積層し、かつ他面にｎ
オ−ミック電極を形成した半導体レ−ザ素子であって、
この半導体レ−ザ素子は、前記コンタクト層より少なく
とも第１クラッド層を分離するよう形成された分離部に
よって、発光領域と電気接続領域とに分離され、かつ前
記発光領域にはレ−ザ出射部を設けたことを特徴とす
る。

【００１０】第２の発明として、請求項１記載の半導体
レ−ザ素子において、前記分離部は、少なくとも、前記
第１クラッド層の途中までエッチングして形成された溝
であることを特徴とする。

【００１１】本発明になる半導体レ−ザ素子の製造方法
は、半導体基板上に、レ−ザ光を出射する発光領域と、
この発光領域に電気的に接続する電気接続領域とを分離
形成する第１の工程と、前記発光領域と前記電気接続領
域とを電気的に接続するための金属層を、前記発光領域
上、前記電気接続領域上、前記発光領域と前記電気接続
領域との間の前記半導体基板上に、一体形成する第２の
工程とを備えたことを特徴とする。

【００１２】本発明の半導体レ−ザ素子及びその製造方
法によれば、以下の作用がある。前記レ−ザ光出射部を
設けた前記発光領域とこの発光領域と電気的接続を行う
ための前記電気接続領域が分離部によって分離され、前
記電気接続領域へのワイボンデングの際の前記発光領域
への物理的衝撃が緩和されるので、前記レ−ザ光出射部
への結晶欠陥や転位の発生が大幅に減少し、信頼性の高
い半導体レ−ザ素子が得られる。

【００１３】

【発明の実施の形態】本発明による半導体レ−ザ素子の
一実施例について図を参照しながら以下に説明する。図
１は、本発明の半導体レ−ザ素子１の断面図である。図
２は、本発明の半導体レ−ザ素子１のアッセンブリ方法
を示す断面図である。

【００１４】本発明の半導体レ−ザ素子１は、以下に示
す構造である。ｎ−ＧａＡｓ基板２上に厚さ０．８μｍ
のｎ−ＧａＡｌＡｓクラッド層３、厚さ０．０６μｍの
ノンド−プＧａＡｓ活性層４、厚さ０．８μｍのｐ−Ｇ
ａＡｌＡｓクラッド層５、厚さ０．８μｍのｎ一ＧａＡ
ｓ電流狭窄層６を順次積層し、このｎ一ＧａＡｓ電流狭
窄層６の一部には、ｐ−ＧａＡｌＡｓクラッド層５まで
エッチング除去された溝６ａを形成する。このため、ｎ
一ＧａＡｓ電流狭窄層６は溝６ａを挟んで２つの領域６
₁、６₂が形成される。更に、これらｎ一ＧａＡｓ電流狭
窄層領域６₁、６₂及びｐ−ＧａＡｌＡｓクラッド層５上
には厚さ１μｍのｐ−ＧａＡｌＡｓコンタクト層７を形
成する。このｐ−ＧａＡｌＡｓコンタクト層７は、ｎ一
ＧａＡｓ電流狭窄層領域６₁、６₂の形状に沿って積層さ
れているので溝６ａ上に凹部７ａが形成される。

【００１５】更に、ｐ−ＧａＡｌＡｓコンタクト層７を
略２分するよう、このｐ−ＧａＡｌＡｓコンタクト層７
からｎ−ＧａＡｓ基板２の途中までをエッチング除去し
て溝８を形成する。従って、このｐ−ＧａＡｌＡｓコン
タクト層７にも２つの領域７₁、７₂が形成される。ここ
で、ノンド−プＧａＡｓ活性層４で発光した光について
考察してみる。ノンド−プＧａＡｓ活性層４で発光した
光は、積層方向或いは積層方向と逆方向に広がるが、ｎ
−ＧａＡｓ電流狭窄層領域６₁、６₂の屈折率はｐ−Ｇａ
ＡｌＡｓクラッド層５よりも高く設計されているため、
ｎ−ＧａＡｓ電流狭窄層６が吸収層として働き、そこ
に、ノンド−プＧａＡｓ活性層４で発光した光は、吸収
されてしまう。その結果、ｐ−ＧａＡｌＡｓクラッド層
５を介して、ｎ−ＧａＡｓ電流狭窄層領域６₁、６₂で挟
持されたｐ−ＧａＡｌＡｓコンタクト層７下部のノンド
−プＧａＡｓ活性層４の領域Ａで発光した光だけがレ−
ザ発振に寄与する。このため、ノンド−プＧａＡｓ活性
層４の領域Ａはレ−ザ出射部となる。このように、溝８
は、レ−ザ光を出射するレ−ザ出射部Ａを有する発光領
域Ｂと、発光に寄与しないがワイヤボンデング等を行っ
て電気接続を行うことに利用できる電気接続領域Ｃとに
分離する。

【００１６】更に、発光領域Ｂのｐ−ＧａＡｌＡｓコン
タクト層７₁の一部、及び溝８、電気接続領域７₂の全て
を覆うようにして絶縁層９を形成する。次に、ｐ−Ｇａ
ＡｌＡｓコンタクト層７及び絶縁層９の上にｐオ−ミッ
ク電極１０を形成する。また、積層方向と反対側のｎ−
ＧａＡｓ基板２には、ｎオ−ミック電極１１を形成す
る。

【００１７】ｐオ−ミック電極１０から電流が注入され
ると、電流は、ｐオ−ミック電極１０、ｎ−ＧａＡｓ電
流狭窄層領域６₁、６₂で挟まれたｐ−ＧａＡｌＡｓコン
タクト層７、ｐ−ＧａＡｌＡｓクラッド層５、ノンド−
プＧａＡｓ活性層４、ｎ−ＧａＡｌＡｓクラッド層３、
ｎ−ＧａＡｓ基板２、ｎオ−ミック電極１１を流れ、発
振しきい値以上になると、ノンド−プＧａＡｓ活性層４
のレ−ザ出射部Ａからレ−ザ光が出射する。

【００１８】この半導体レ−ザ素子１のサブマウント基
板１３へのアッセンブリは以下のようにして行う。図２
に示すように、ｎオ−ミック電極１１側をサブマウント
基板１３と対向配置させて、Ｉｎ、Ａｇペ−スト等のろ
う材１２を介して半導体レ−ザ素子１をサブマウント基
板１３に接着する。次に、電気接続領域Ｃのｐオ−ミッ
ク電極１０上にＡｕワイヤ１４の一端部を超音波ワイヤ
ボンデングし、他端部も図示しない外部接続装置に超音
波ワイヤボンデングして半導体レ−ザ素子１との電気接
続を行う。

【００１９】ここで、発光領域Ｂと電気接続領域Ｃは、
溝８によって分離されているので、Ａｕワイヤ１４を電
気接続領域Ｃのｐオ−ミック電極１０へ超音波ワイヤボ
ンデングする際、発光領域Ｂにその衝撃が伝搬すること
が緩和される。このため、発光領域Ｂ、特にノンド−プ
ＧａＡｓ活性層４での結晶欠陥や転位の発生がなくな
る。また、半導体レ−ザ素子１をｎオ−ミック電極１１
側を下方にした状態でろう材１２を介してサブマウント
基板１３に接着しているので、ノンド−プＧａＡｓ活性
層４とサブマウント基板１３との距離が遠くなり、半導
体レ−ザ素子１、ろう材１２及びサブマウント基板１３
との合金化の際の熱歪みや応力の影響がノンド−プＧａ
Ａｓ活性層４へ伝搬しにくくなり、ノンド−プＧａＡｓ
活性層４に発生する結晶欠陥や転位を防止できる。その
結果、半導体レ−ザ素子１は、しきい値電流の増加や熱
劣化がないので、高い信頼性が得られる。なお、溝８
は、電気接続領域Ｃでの超音波ボンデング時の衝撃がノ
ンド−プＧａＡｓ活性層４に伝搬しないように、発光領
域Ｂ側と分離されていればよいので、この溝８の深さ
は、少なくとも、ｎ−ＧａＡｌＡｓクラッド層３まで達
していればよい。

【００２０】次に、本発明の実施例の半導体レ−ザ素子
１の製造方法について説明する。図３乃至図８は本発明
の半導体レ−ザ素子１の製造工程図である。

【００２１】（第１工程）図示しないＭＯＣＶＤ（Ｍｅ
ｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏ
ｒ Ｄｅｐｏｓｉｔｉｏｎ）法によりｎ−ＧａＡｓ基板
２上に厚さ０．８μｍのｎ−ＧａＡｌＡｓクラッド層
３、厚さ０．０６μｍのノンド−プＧａＡｓ活性層４、
厚さ０．８μｍのｐ−ＧａＡｌＡｓクラッド層５、厚さ
０．８μｍのｎ一ＧａＡｓ電流狭窄層６を順次積層する
（図３）。

【００２２】（第２工程）次に、このｎ一ＧａＡｓ電流
狭窄層６上に図示しないフォトレジストを塗布し、フォ
トリソ法によりフォトレジストパタ−ンを形成後、硫
酸：過酸化水素水：水＝３：１：１からなる硫酸混合液
を用いて、ｎ一ＧａＡｓ電流狭窄層６をｐ−ＧａＡｌＡ
ｓクラッド層５までエッチングして、溝６ａを挟んで２
つのｎ一ＧａＡｓ電流狭窄層領域６₁、６₂を形成する。
この後、図示しないフォトレジストパタ−ンを有機溶剤
を用いて除去する（図４）。

【００２３】（第３工程）次に、図示しないＭＯＣＶＤ
法により第２回目の成長により、ｎ一ＧａＡｓ電流狭窄
層領域６₁、６₂の上に厚さ１μｍのｐ−ＧａＡｌＡｓコ
ンタクト層７を積層する。ｐ−ＧａＡｌＡｓコンタクト
層７は電流狭窄層領域６₁、６₂の形状に沿って積層され
るので溝６ａ上に凹部７ａを有した形状となる（図
５）。ここで、ｐ−ＧａＡｌＡｓクラッド層５を介して
ｎ−ＧａＡｓ電流狭窄層領域６₁、６₂に挟持されたｐ−
ＧａＡｌＡｓコンタクト層７下部のノンド−プＧａＡｓ
活性層４はレ−ザ出射部Ａとなる。

【００２４】（第４工程）次に、このｐ−ＧａＡｌＡｓ
コンタクト層７上に図示しないフォトレジストを塗布
し、フォトレジストパタ−ンを形成し、ｎ−ＧａＡｓ基
板２の途中まで、燐酸：過酸化水素水：水＝８：１：１
からなる燐酸混合液を用いて、エッチング除去して、溝
８を形成する。従って、このｐ−ＧａＡｌＡｓコンタク
ト層７にも２つの領域７₁、７₂が形成される。この後、
図示しないフォトレジストパタ−ンを有機溶剤を用いて
除去する（図６）。こうして、溝８によって、分離され
たレ−ザ出射部Ａを有する発光領域Ｂとワイヤボンデン
グ等を行うことに利用できる電気接続領域Ｃとが形成さ
れる。燐酸混合液は、ＧａＡｓ及びＧａＡｌＡｓに対し
てエッチングレ−トをほぼ等しく、速く、かつ、ｐ−Ｇ
ａＡｌＡｓコンタクト層７、電流狭窄層６、ｐ−ＧａＡ
ｌＡｓ第２クラッド層５、ノンド−プＧａＡｓ活性層４
及びｎ−ＧａＡｌＡｓ第１クラッド層３の厚さ合計が４
μｍ程度と薄いので、短時間のエッチングで溝８を形成
できる。このため、各層のエッチング面と同一面内のサ
イドエッチング量は非常に少なく、設計通りの溝８が形
成できる。

【００２５】（第５工程）更に、このｐ−ＧａＡｌＡｓ
コンタクト層７上及び溝８の全てを覆うよう図示しない
スパッタ法によりＡｌ₂ Ｏ₃ からなる絶縁層９を形成す
る。次に、この絶縁層９の上に図示しないフォトレジス
トを塗布し、フォトレジストパタ−ンを形成し、発光領
域Ｂ上のｐ−ＧａＡｌＡｓコンタクト層７の凹部７ａの
周辺部のみエッチング除去する。この後、図示しないフ
ォトレジストパタ−ンを有機溶剤を用いて除去する（図
７）。

【００２６】（第６工程）この後、図示しないスパッタ
法により、このｐ−ＧａＡｌＡｓコンタクト層７及び絶
縁層９上にＡｕ系のｐオ−ミック電極１０を形成する
（図８）。更に、積層方向と反対側のｎ−ＧａＡｓ基板
２にＡｕ系のｎオ−ミック電極１１を形成して図１に示
す半導体レ−ザ素子１を得る。

【００２７】このように、燐酸混合液は、ＧａＡｓ及び
ＧａＡｌＡｓに対してのエッチングレ−トがほぼ等し
く、かつ速いので、エッチング面と同一面内のサイドエ
ッチング量が少なくてすみ、安定した形状の溝８が得ら
れる。しかも、この溝８によりレ−ザ光を出射するレ−
ザ出射部Ａを有した発光領域Ｂと発光に寄与しないがワ
イヤボンデング等を行って電気接続を行うことに利用で
きる電気接続領域Ｃとが形成できる。この結果、電気接
続領域Ｃに超音波ワイヤボンデングを行った際の超音波
ワイヤボンデングの衝撃が発光領域Ｂに伝搬しないの
で、ノンド−プＧａＡｓ活性層４への結晶欠陥や転位の
発生が防止でき、信頼性の高い半導体レ−ザ素子１を得
ることができる。

【００２８】

【発明の効果】本発明の半導体レ−ザ素子及びその製造
方法によれば、レ−ザ光出射部を設けた発光領域とこの
発光領域と同一の積層構成を有する電気接続領域が分離
部によって分離され、前記電気接続領域へのワイボンデ
ングの際の前記発光領域への物理的衝撃が緩和されるの
で、前記活性層への結晶欠陥や転位の発生が大幅に減少
し、信頼性の高い半導体レ−ザ素子が得られる。また、
第１クラッド層、前記活性層及び第２クラッド層に対し
てのエッチングレ−トが等しくかつ、速い燐酸混合液を
用いて、溝を形成するので、エッチング面と同一面内の
サイドエッチング量が非常に少なくできるので安定した
形状の溝が得られる。

【図面の簡単な説明】

【図１】本発明における半導体レ−ザ素子を示す断面図
である。

【図２】本発明における半導体レ−ザ素子をサブマウン
ト基板に接着し、ワイヤボンデングを行った構造を示す
断面図である。

【図３】本発明における半導体レ−ザ素子の製造工程の
第１工程を示す図である。

【図４】本発明における半導体レ−ザ素子の製造工程の
第２工程を示す図である。

【図５】本発明における半導体レ−ザ素子の製造工程の
第３工程を示す図である。

【図６】本発明における半導体レ−ザ素子の製造工程の
第４工程を示す図である。

【図７】本発明における半導体レ−ザ素子の製造工程の
第５工程を示す図である。

【図８】本発明における半導体レ−ザ素子の製造工程の
第６工程を示す図である。

【図９】従来における半導体レ−ザ素子を示す断面図で
ある。

【図１０】従来における半導体レ−ザ素子の第１のアッ
センブリ方法を示す断面図である。

【図１１】従来における半導体レ−ザ素子の第２のアッ
センブリ方法を示す断面図である。

【図１２】従来における半導体レ−ザ素子の第３のアッ
センブリ方法を示す断面図である。

【符号の説明】

１…半導体レ−ザ素子、２…ｎ−ＧａＡｓ基板、３…ｎ
−ＧａＡｌＡｓクラッド層、４…ノンド−プＧａＡｓ活
性層、５…ｐ−ＧａＡｌＡｓクラッド層、６…ｎ−Ｇａ
Ａｓ電流狭窄層、７…ｐ−ＧａＡｌＡｓコンタクト層、
８…溝、９…絶縁層、１０…ｐオ−ミック電極、１１…
ｎオ−ミック電極、１２…ろう材、１３…マウント基
板、１４…Ａｕワイヤ、Ａ…レ−ザ出射部、Ｂ…発光領
域、Ｃ…電気接続領域

Claims (3)

【特許請求の範囲】
1. 【請求項１】少なくとも、半導体基板の一面に、第１ク
   ラッド層、活性層、第２クラッド層、電流狭窄層、コン
   タクト層を順次積層し、かつ他面にｎオ−ミック電極を
   形成した半導体レ−ザ素子であって、この半導体レ−ザ
   素子は、前記コンタクト層より少なくとも第１クラッド
   層を分離するよう形成された分離部によって、発光領域
   と電気接続領域とに分離され、かつ前記発光領域にはレ
   −ザ出射部を設けたことを特徴とする半導体レ−ザ素
   子。
2. 【請求項２】前記分離部は、少なくとも、前記第１クラ
   ッド層の途中までエッチングして形成された溝であるこ
   とを特徴とする請求項１記載の半導体レ−ザ素子。
3. 【請求項３】半導体基板上に、レ−ザ光を出射する発光
   領域と、この発光領域に電気的に接続する電気接続領域
   とを分離形成する第１の工程と、 前記発光領域と前記電気接続領域とを電気的に接続する
   ための金属層を、前記発光領域上、前記電気接続領域
   上、前記発光領域と前記電気接続領域との間の前記半導
   体基板上に、一体形成する第２の工程とを備えたことを
   特徴とする半導体レ−ザ素子の製造方法。