JPH10335748A - 化合物半導体の製造方法及び化合物半導体装置 - Google Patents

化合物半導体の製造方法及び化合物半導体装置

Info

Publication number
JPH10335748A
JPH10335748A JP14144697A JP14144697A JPH10335748A JP H10335748 A JPH10335748 A JP H10335748A JP 14144697 A JP14144697 A JP 14144697A JP 14144697 A JP14144697 A JP 14144697A JP H10335748 A JPH10335748 A JP H10335748A
Authority
JP
Japan
Prior art keywords
compound semiconductor
crystal
substrate
group
plane
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP14144697A
Other languages
English (en)
Other versions
JP4006055B2 (ja
Inventor
Koji Takahashi
幸司 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP14144697A priority Critical patent/JP4006055B2/ja
Publication of JPH10335748A publication Critical patent/JPH10335748A/ja
Application granted granted Critical
Publication of JP4006055B2 publication Critical patent/JP4006055B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Semiconductor Lasers (AREA)
  • Led Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

(57)【要約】 【課題】 組成分布が均一で良好な結晶性を有する、V
族元素としてAsとNとを両方含んだ化合物半導体結晶
を製造することは困難であった。特に、波長1.3μ
m,1.55μmに相当するバンドギャップを有し、半
導体レーザ素子の活性層として用いるのに十分な結晶性
を有するGaInNAs結晶を製造することが困難であ
った。 【解決手段】 閃亜鉛鉱型の半導体結晶の基板の上への
結晶成長方法であり、その基板が{001}面から{1
11}B面方向へ傾斜された表面を有している基板を用
いた化合物半導体の製造方法を提供する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、V族元素としてN
とAsとを共に含むIII−V族化合物半導体を有する
化合物半導体装置と化合物半導体の製造方法に関する。
【0002】
【従来の技術】近年、オプトエレクトロニクス用材料と
してのIII−V族化合物半導体の利用分野を大きく広
げる新しい材料系として、V族元素としてN(窒素)と
As(砒素)とを共に含むIII−V族化合物混晶半導
体材料が提案され、注目されている。N組成の大きなA
lGaNxAs1-x(x=0.2)系混晶はSi基板に格
子整合する直接遷移型半導体材料となる可能性があるこ
とから光−電子集積回路用の光源材料として、また、N
組成の小さなGaInNyAs1-y(y=0.015〜
0.035)系混晶は光ファイバー通信に重要な波長
1.3μm,1.55μmに相当するバンドギャップを
もつ直接遷移型半導体材料をGaAs基板に格子整合し
て得られる可能性があり、これらは応用物理誌第65巻
1996年第2号148頁(参考文献1)に詳しい。
【0003】特に後者においては、活性層に上記のGa
InNAs混晶を用い、かつクラッド層にAlGaAs
系あるいはGaInP系化合物半導体を用いることによ
り活性層とクラッド層との間に大きなバンドオフセット
がとれ、従来の同波長域の半導体レーザに比べて格段に
温度特性が向上した通信用半導体レーザが実現される材
料系であることが実証され、特に実用上注目に値する。
【0004】より具体的には、Electronics
Letters,1996年,第32巻,1585頁
(参考文献2)において、Ga0.75In0.250.005
0.995を単一量子井戸活性層の井戸層に用いた半導体
レーザが示され、77Kにおいて波長1.113μmで
のレーザ発振が報告されている。この従来例におけるG
aInNAsからなる層を含む活性層は、分子線エピタ
キシャル成長(Moleculer Beam Epi
taxy:MBE)法によって作製されており、N原料
としてラジカル励起されたN分子線が用いられている。
基板には、GaAs(001)面が用いられており、5
00℃の基板温度で結晶成長されている。
【0005】
【発明が解決しようとする課題】上記の従来例は波長
1.113μmでのレーザ発振であり、光ファイバー通
信に重要な波長1.3μm,1.55μmでのレーザ発
振には至っていない。波長1.3μm,1.55μmに
相当するバンドギャップを有するGaInNAs混晶を
GaAsに格子整合して得るためには、その組成を、波
長1.3μmに対してはGa0.928In0.0720.025
0.975、1.55μmに対してはGa0.904In0.096
0.034As0.966とすればよい。すなわち、参考文献2
に示された従来例よりも、Nの組成比を大きく(0.0
25以上)する必要がある。
【0006】本願発明者らが鋭意実験を行った結果、従
来の方法で作製されるGaInNAs混晶においては、
Nの組成を増すに連れてその結晶品質が大きく悪化し、
波長1.3μmや1.55μmに相当するバンドギャッ
プをもつGaInNAs結晶は半導体レーザの活性層と
して用いるのに十分な結晶性、発光特性をもたないこと
がわかってきた。Journal of Electr
onic Materials,1995年,第24
巻,263頁(参考文献3)においては、GaAs0.8
0.2の組成を有する結晶を作ろうとしてもGaAsと
GaNとに相分離してしまうことが報告されていること
から推測されるように、As化合物とN化合物とは本質
的に安定な混晶系を作らないことがその原因であると考
えられる。つまり、上記の如く波長1.3μm,1.5
5μmでのレーザ発振に要求されるGaInNAs混晶
結晶は、参考文献3の報告例に比べてN組成が一桁程度
小さいながらもGa−In−As−N四元混晶系におけ
る非混和領域(miscibility gap)内に
相当する組成であると見られ、微視的にはN化合物の領
域とAs化合物の領域とに局在した不均一な組成分布を
もちやすい傾向があり、多くの結晶欠陥が誘発される。
その為に半導体レーザの活性層として用いるのに十分な
結晶性,発光特性が得られない。
【0007】本発明は上記の問題を解決することを目的
としたものである。つまり、V族元素としてAsとNと
を共に含むIII−V族化合物半導体混晶において、非
混和領域内に相当する組成でも良好な結晶性を保ったま
ま均一な組成分布をもつ混晶結晶を作製することができ
る結晶成長の方法を提供するものである。特に、波長
1.3μm,1.55μmに相当するバンドギャップを
有するAsとNとを共に含むIII−V族化合物半導体
混晶(特にGaInNAs混晶)を得る製造方法を提供
するものである。また、十分な結晶性、発光特性が得ら
れる化合物半導体装置を提供するものである。
【0008】
【課題を解決するための手段】また、この発明の請求項
1に係る化合物半導体の製造方法は、V族元素としてN
(窒素)とAs(砒素)とを共に含むIII−V族化合
物半導体結晶を少なくとも1層含む積層構造を半導体基
板上に作製する化合物半導体の製造方法であって、基板
が閃亜鉛鉱型の半導体結晶から成り、その基板が{00
1}面から{111}B面方向へ傾斜された表面を有し
てことによって上記の目的を達成する。
【0009】発明者らは、上記に示した従来の結晶成長
の検討手法から観点を変えて、用いる基板の表面の状態
に注目して検討を行った。その結果、基板表面のステッ
プ密度とステップ端を終端している原子の種類が、V族
元素としてAsとNとを共に含むIII−V族化合物半
導体混晶を結晶成長する際に大きな影響を与えているこ
とを見い出した。請求項1による本発明では、基板表面
にV族元素で終端されたステップを有する為に、組成が
均一で良好な結晶性を有するAsとNとを共に含むII
I−V族化合物半導体混晶を作製することができる。
【0010】この発明の請求項2に係る化合物半導体の
製造方法は、その基板が{001}面から{111}B
面方向へ3度以上30度以下の角度で傾斜された表面を
有していることによって上記の目的を達成する。
【0011】この発明の請求項3に係る化合物半導体の
製造方法は、前記積層構造は、600℃以上750℃以
下の温度で結晶成長されることによって上記の目的を達
成する。
【0012】結晶成長の温度を適切に選ぶことにより、
特に効果的に前記の作用・効果を得ることができる。
【0013】この発明の請求項4に係る化合物半導体の
製造方法は、前記V族元素としてNとAsとを共に含む
III−V族化合物半導体結晶は、V族元素として結晶
中に含まれているNの組成比 [N原子密度]/([N原子密度]+[As原子密
度]) が0.025以上であることによって上記の目的を達成
する。
【0014】一定値以上のNを含んだAsとNとを共に
含むIII−V族化合物半導体混晶に対してこの発明を
適用することで、格段の効果を得ることができる。
【0015】この発明の請求項5に係る化合物半導体の
製造方法は、基板として用いる閃亜鉛鉱型の半導体結晶
がGaAsからなることによって上記の目的を達成す
る。
【0016】基板としてGaAsを用いることにより、
光ファイバー通信に重要な波長1.3μm,1.55μ
mに対応するV族元素としてAsとNとを共に含むII
I−V族化合物半導体混晶を概ね格子整合させて得るこ
とができる。
【0017】この発明の請求項6に係る化合物半導体の
製造方法は、V族元素としてP(燐)を含む化合物半導
体を積層し、その上にV族元素としてAsだけを有する
化合物半導体を少なくとも1分子層以上10分子層以下
だけ積層し、その上にV族元素としてNとAsとを共に
含むIII−V族化合物半導体結晶を結晶成長する工程
を含んでいることによって上記の目的を達成する。
【0018】この工程を行うことにより、P化合物と、
V族元素としてNとAsとを共に含むIII−V族化合
物半導体混晶との界面が急峻になる。
【0019】この発明の請求項7に係る化合物半導体の
製造方法は、V族元素としてNとAsとを共に含むII
I−V族化合物半導体結晶を結晶成長する直前に、N原
料だけを供給する工程を含むことによって上記の目的を
達成する。
【0020】この工程を行うことにより、V族元素とし
てNとAsとを共に含むIII−V族化合物半導体混晶
を結晶成長する直前に下地の表面が窒化される為、その
上のAsとNとを共に含むIII−V族化合物半導体混
晶が結晶成長の初期からスムースなステップフロー成長
が起こるようになる。
【0021】この発明の請求項8に係る化合物半導体装
置は、半導体基板上に、V族元素としてN(窒素)とA
s(砒素)とを共に含むIII−V族化合物半導体結晶
を一層以上含む積層構造を有する化合物半導体装置であ
って、前記半導体基板が閃亜鉛鉱型の半導体結晶から成
り、かつIII−V族半導体を積層する面方位が{00
1}面から{111}B面方向へ傾斜されていることを
特徴とする。
【0022】
【発明の実施の形態】
(実施の形態1)本発明の実施形態1として、(00
1)面から(111)B面方向へ傾斜したGaAs基板
の上に、MBE法を用いてAlGaAs/GaInNA
s/AlGaAsからなるダブルヘテロ構造を作製した
場合について示す。
【0023】(001)面から(111)B面方向へ傾
斜した表面を有するGaAs基板を準備し、その上に、
Al分子線,Ga分子線,In分子線,As2分子線,
ラジカル励起されたN分子線を原料とするMBE法によ
り化合物半導体の多層膜を結晶成長した。
【0024】ここで「(001)面から(111)B面
方向へ傾斜した表面」とは、(001)面の傾斜基板で
あり、As原子で終端するステップ端を表面に有するよ
うに傾斜して切り出された基板である。(001)面か
ら(111)B面方向へ55°傾斜した基板は、(11
1)B面となる。なお、{111}B面は{111}A
s面、{111}A面は{111}Ga面とも呼ぶ。
【0025】作製した多層膜の構造は、まずGaAs基
板の上に層厚0.5μmのGaAsからなるバッファ層
を、その上に層厚0.5μmのAl0.2Ga0.8Asから
なる第一障壁層を、その上に層厚0.1μmのGa
0.928In0.0720.025As0.975からなる発光層を、そ
の上に層厚0.5μmのAl0.2Ga0.8Asからなる第
二障壁層を、その上に保護層として層厚0.5μmのG
aAsが形成されている。この時のGa0.928In0.072
0.025As0.975結晶は、GaAsに格子整合し、波長
1.3μmに相当するバンドギャップを有するGaIn
NAs結晶である。結晶成長温度は、多層膜を作製する
間中650℃に保持し、結晶成長速度は0.5μm/時
間とした。
【0026】また、MBE法による結晶成長は、図1に
示すシーケンスで行った。図1(a)は基板温度、また
図1(b)から(f)はそれぞれの分子線のシャッター
シーケンスを示す。つまり、GaAs基板をMBE結晶
成長装置内に導入した後、(工程A)As2分子線を照
射しながら650℃にまで昇温し、GaAsの清浄表面
を得る。その後、(工程B)Ga分子線,As2分子線
により層厚0.5μmのGaAsを結晶成長し、続いて
(工程C)Al分子線,Ga分子線,As2分子線によ
り層厚0.5μmのAl0.2Ga0.8Asを得る。次に
(工程D)Nラジカル分子線だけを供給して成長層最表
面のステップ端を形成するAs原子の一部を窒化により
N原子で置き換えた後、(工程E)Ga分子線,In分
子線,As2分子線,Nラジカル分子線により層厚0.
1μmのGaInNAs層を得る。再び(工程F)Al
分子線,Ga分子線,As2分子線により層厚0.5μ
mのAl0.2Ga0.8Asを、最後に(工程G)Al分子
線を止めて0.5μmのGaAsを得る。各層を結晶成
長する際の各分子線の強度は、それぞれの層に対して最
適となるように調節した。
【0027】5°の傾斜角を有する基板の上に作製した
試料のGaInNAs層だけを室温でYAGレーザを用
いて励起し、そのホトルミネッセンスのスペクトルを測
定した結果を図2に示す。図2(a)は、5°傾斜した
(001)基板を用いた場合であり、図2(b)は傾斜
していない(001)基板を用いた場合である。同時に
示した傾斜していない(001)面上に作製された試料
のPL強度と比較して、半値幅の減少、発光強度の増大
が確認され、結晶欠陥が少ない高品質のGaInNAs
混晶を得ることができた。また、得られた膜には組成の
不均一はなく、表面状態も極めてスムースで良好であっ
た。
【0028】傾斜基板上に作製したGaInNAs層の
PL強度の傾斜角度依存性を図3に示している。比較の
為に、(001)面から(111)A面方向へ傾斜した
表面を有するGaAs基板にも同じ構造を作製して図3
に同時に示している。{001}面から{111}B面
方向へ傾斜した表面をもつ基板上へ結晶成長した試料で
はその傾斜角度とともに発光強度が増加し、最大値をと
る。一方、{111}A面方向へ傾斜した表面をもつ基
板上へ結晶成長した場合には、傾斜角度が小さい領域で
はステップフロー成長が起こる効果で若干の結晶性の改
善が見られるものの、その傾斜角度が大きくなると傾斜
がない場合よりもむしろPL発光強度が減少する。本発
明の如く、{001}面から{111}B面方向へ傾斜
した表面を有するGaAs基板の上へGaInNAs結
晶を結晶成長することでその結晶性が格段に向上するこ
とが見い出される。
【0029】従来のように{001}面から傾斜してい
ない面方位を有する基板の上に、非混和領域内に相当す
る不安定な組成のAsとNとを共に含むIII−V族化
合物半導体混晶を結晶成長させた場合、微視的に島状成
長が起こり、個々の微小な結晶の島で独立にAs化合物
またはN化合物の安定な組成が結晶成長し始めて局所的
に相分離を起こす傾向にある。その結果、巨視的に見た
結晶の質としては良好なものとはならない。一方でステ
ップ端がV族元素で終端した表面を持つ基板、つまり
{100}面から{111}B面方向へ傾斜した表面を
もつ基板を用いた場合、ステップ端はV族元素で安定に
なろうとするので、結晶成長中に基板に付着したAs源
とN源は原子種によらずステップ端に到達したものはそ
のままV族サイトに取り込まれる。その結果、ステップ
端に取り込まれるAsとNの比は、結晶の安定性によら
ずAs源とN源との供給量により決まるので、均一な組
成をもつAsとNとを共に含むIII−V族化合物半導
体混晶混晶を良好な結晶性で得ることができるようにな
る。このように、V族サイトで終端している表面ステッ
プを有する基板を用いることにより、非混和領域内に相
当する組成でも相分離を起こすことなく、均一で良好な
結晶性を有するAsとNとを共に含むIII−V族化合
物半導体混晶を作製することが可能になる新たな効果が
見い出された。
【0030】傾斜基板の角度に関しては、図3に見られ
るように3〜30°で十分な効果が現われ、5〜15°
とするのがより好ましい。傾斜角度が小さい場合にはス
テップの密度が低い為にその効果が顕著には現われず、
傾斜角度が大きすぎる場合にも結晶性の悪化が生じる。
【0031】図4に、(001)面から(111)B面
方向へ10°傾斜した表面を有するGaAs基板の上へ
多層構造を作製した時のPL強度の、結晶成長時の基板
温度の依存性を示す。いずれもGaAsに格子整合する
組成で、波長1.3μmに相当するバンドギャップを有
するGaInNAs結晶のPL強度である。PL強度は
基板温度700℃の試料の値で規格化している。基板温
度600℃から750℃の間で発光強度の強い試料が得
られ、図4中で示されたΔTの範囲が最適な結晶成長温
度範囲であることがわかる。結晶成長の温度が低い場合
にはステップ端から結晶成長が生じるステップフロー成
長が起こりにくく、また結晶成長温度が高い場合には一
旦結晶中に取り込まれたV族元素が再蒸発する為に良好
な結晶成長が生じない。
【0032】なお、図1に示したように、GaInNA
s層を結晶成長する直前にNラジカル分子線だけを供給
し、下地のAl0.2Ga0.8As層最表面のステップ端を
形成するAs原子の一部をN原子で置き換え(工程
D)、その後にGaInNAs層の結晶成長を開始した
(工程E)。最初に基板表面のAs原子の一部をN原子
で置換しておくと、その後のAsとNとを共に含むII
I−V族化合物半導体混晶の成長がホモエピタキシャル
成長となるのでステップフロー成長が生じやすく、初期
の結晶成長がスムースに開始され、その上に作製された
結晶の質が向上する。
【0033】特に電子のド・ブロイ波長よりも薄いGa
InNAs層を量子井戸層として結晶成長させた場合、
その時に生じる量子効果は、ステップの窒化工程(工程
D)の採用により著しく増大することがわかった。窒化
工程を含まない場合には、As化合物(Al0.2Ga0.8
As)とAsとNとを共に含むIII−V族化合物半導
体混晶(GaInNAs)との界面とが急俊に切り替わ
らない為に量子効果が低減していると考えられる。界面
に窒化工程を入れることで、その組成の切り替えが急俊
に生じるようになり、良好な界面が得られるようにな
る。
【0034】以上のように、本発明により、高品質のG
aInNAs混晶を得ることができた。さらに、上記の
方法を、1.3μmの波長域に対応する活性層の作製に
適用して半導体レーザ素子を作製したところ、高性能の
レーザが得られた。
【0035】(実施の形態2)本発明の実施形態2とし
て、(001)面から(111)B面方向へ傾斜したG
aAs基板の上に、有機金属気相成長(Metal O
rganic Chemical Vapor Dep
osition:MO−CVD)法を用いてGaInP
/GaInNAs/GaInPからなる単一量子井戸構
造を作製した場合について示す。
【0036】(001)面から(111)B面方向へ傾
斜した表面を有するGaAs基板を準備し、その上に、
トリメチルガリウム(TMG),トリメチルインジウム
(TMI),アルシン(AsH3),フォスフィン(P
3),ジメチルヒドラジン(DMeHy)を原料ガス
とし、水素(H2)をキャリアガスとするMO−CVD
法により化合物半導体の多層膜を結晶成長した。
【0037】作製した多層膜の構造は、まずGaAs基
板の上に層厚0.5μmのGaAsからなるバッファ層
を、その上にGa0.51In0.49Pからなる第一障壁層
を、その上に層厚8nmのGa0.89In0.110.04As
0.96からなる単一量子井戸発光層を、その上に層厚0.
5μmのGa0.51In0.49Pからなる第二障壁層を、そ
の上に保護層として層厚0.5μmのGaAsが形成さ
れている。この時のGa0.89In0.110.04As0.96
晶は、GaAsに格子整合するGaInNAs結晶であ
る。結晶成長は常圧で行い、結晶成長温度は多層膜を作
製する間中700℃に保持し、結晶成長速度は1μm/
時間とした。
【0038】また、MO−CVD法による結晶成長は、
図5に示すシーケンスで行った。図5(a)は基板温
度、図5(b)から(f)はそれぞれの原料ガスのシー
ケンスを示す。つまり、GaAs基板をMO−CVD結
晶成長装置内に導入した後、(工程I)AsH3とH2
雰囲気により700℃にまで昇温し、その後、(工程
J)TMG,AsH3により層厚0.5μmのGaAs
を結晶成長させ、(工程K)TMG,TMI,PH3
より層厚0.5μmのGa0.51In0.49Pを得る。次に
(工程L)TMGとAsH3とを供給して1から3分子
層分のGaAsを結晶成長した後、(工程M)DMeH
yだけを供給して成長層最表面のステップ端を形成する
As原子の一部を窒化によりN原子で置き換えた後、
(工程N)TMG,TMI,AsH3,DMeHyによ
り層厚8nmのGaInNAs層を得る。再び(工程
O)TMGとAsH3とを供給して1から3分子層分の
GaAsを結晶成長した後、(工程P)TMG,TM
I,PH3より層厚0.5μmのGa0.51In0.49
を、最後に(工程Q)TMG,AsH3で0.5μmの
GaAsを得た。各層を結晶成長する際の各ガスの流量
は、それぞれの層に対して最適となるように調節した。
【0039】比較の為に、(001)面から(111)
A面方向へ傾斜した表面を有するGaAs基板にも同じ
構造を作製し、各試料のGaInNAs層だけを室温で
YAGレーザを用いて励起してそのホトルミネッセンス
の強度(PL強度)を測定したところ、図3に示した第
一実施形態のものと同様の結果が得られ、{001}面
から{111}B面方向へ3〜30°、望ましくは5〜
15°だけ傾斜した表面を有するGaAs基板の上へG
aInNAs結晶を結晶成長することでその結晶性が格
段に向上することが見い出された。結晶成長時の基板温
度に対するPL強度の依存性も図4と同様の結果であっ
た。
【0040】なお、図5に示したように、下地のGaI
nP層の上にGaInNAs層を結晶成長する前に、数
分子層程度のAs化合物を成長させ(工程L)、かつそ
の最表面のステップ端を形成するAs原子の一部をN原
子で置き換え(工程M)、その後にGaInNAs層の
結晶成長を開始した(工程N)。P化合物の上にGaI
nNAs層を直接的に結晶成長させると、結晶成長の初
期においてGaInNAsのステップフロー成長が生じ
にくく、傾斜基板を用いた効果が十分に発揮されない傾
向があった。これに対し、P化合物の上に、As化合物
の薄層を界してから結晶成長を開始することで解決され
ることが見い出された。As化合物の薄層の厚さは、少
なくとも1分子層以上は必要であるが、P化合物とGa
InNAs層とのヘテロ接合のバンドラインナップに影
響を与えないように10分子層以下であるのが望まし
い。
【0041】また、中間層のAs化合物の上にGaIn
NAs層を結晶成長する時には、界面に窒化工程を入れ
て表面のAs原子の一部をN原子で置換しておくと、そ
の後のV族元素としてAsとNとを共に含むIII−V
族化合物半導体混晶の成長がホモエピタキシャル成長と
なるのでステップフロー成長が生じやすく、初期の結晶
成長がスムースに開始され、その上の成長層の結晶性が
向上する。また、As化合物とAsとNとを共に含むI
II−V族化合物半導体混晶の組成との切り替えが急峻
に生じるようになる。
【0042】以上のように、本発明により、高品質のG
aInNAs混晶を得ることができた。さらに、上記の
方法を、1.55μmの波長域に対応する活性層の作製
に適用して半導体レーザ素子を作製したところ、高性能
のレーザ素子が得られた。
【0043】(実施の形態3)本発明の実施形態3とし
て、(001)面から(111)B面方向へ傾斜したG
aAs基板の上に、有機金属MBE(MO−MBE)法
を用いてGaInAs/GaNAs/GaInAsから
なる歪補償型量子井戸構造を作製した場合について示
す。
【0044】(001)面から(111)B面方向へ1
5°傾斜した表面を有するGaAs基板を準備し、その
上に、トリメチルガリウム(TMG)分子線,トリメチ
ルインジウム(TMI)分子線,As2分子線,ジエル
チルアミン(NH(C252)分子線を原料とするM
O−MBE法により化合物半導体の多層膜を結晶成長し
た。
【0045】作製した多層膜の構造は、まずGaAs基
板の上に層厚1.0μmのGaAsからなるバッファ層
を、その上に層厚10nmのGa0.7In0.3Asからな
る+2%の圧縮歪をもつ第一障壁層と層厚8nmのGa
0.03As0.97からなる−0.5%の引っ張り歪をもつ
量子井戸発光層からなる三重量子井戸構造を、その上に
保護層として層厚0.5μmのGaAsが形成されてい
る。結晶成長温度は多層膜を作製する間中600℃に保
持し、結晶成長速度は0.4μm/時間とした。得られ
た膜は組成の不均一が見られず、発光特性に優れた単結
晶膜であった。
【0046】さらに、上記の方法で作製されたGaNA
sを活性層とする半導体レーザ素子を作製したところ、
波長1.3μmで発光する高性能のレーザが得られた。
【0047】(実施の形態4)本発明の実施形態4とし
て、(001)面から(111)B面方向へ傾斜したG
aP基板の上に、有機金属気相成長MO−CVD法を用
いてAlGaNAs/GaNAs/AlGaNAsから
なる単一量子井戸構造を作製した場合について示す。
【0048】(001)面から(111)B面方向へ1
0°傾斜した表面を有するGaP基板を準備し、その上
に、トリメチルアルミニウム(TMA),トリメチルガ
リウム(TMG),アルシン(AsH3),アンモニア
(NH3)を原料ガスとし、H2をキャリアガスとするM
O−CVD法により化合物半導体の多層膜を結晶成長し
た。
【0049】作製した多層膜の構造は、まずGaP基板
の上に層厚0.5μmのAl0.2Ga0.80.2As0.8
らなる第一障壁層を、その上に層厚10nmのGaN
0.2As0.8からなる単一量子井戸発光層を、その上に層
厚0.5μmのAl0.2Ga0.80.2As0.8からなる第
二障壁層を、その上に保護層として層厚0.5μmのG
aAsが形成されている。この時の各層は、GaPに概
ね格子整合する混晶組成である。結晶成長は100To
rrで行い、結晶成長温度は多層膜を作製する間中75
0℃に保持し、結晶成長速度は0.3μm/時間とし
た。
【0050】得られた膜をX線回折により評価した結
果、(400)回折スペクトルの半値幅は15秒と極め
て良好な値を示した。組成の不均一も見られず結晶性に
優れた単結晶膜が得られた。さらに、上記の方法で作製
されたGaNAsを活性層とする半導体レーザ素子を作
製したところ、高性能のレーザが得られた。
【0051】ところで、これまでに示した全ての実施形
態において、{001}基板の傾斜方向は、{111}
B面の方向から{001}面内で±10°程度ずれてい
ても表面ステップはV族元素で終端するので同様の効果
が得られた。
【0052】また、基板は閃亜鉛鉱型の半導体結晶であ
ればGaAsやGaPに限定されるものではなく、その
他のIII−V族半導体やII−VI族半導体結晶でも
同様の効果が得られた。
【0053】また、上記の実施形態ではMBE法,MO
−MBE法およびMO−CVD法について述べたが、I
II族原料として固体原料,V族原料としてAsH3
用いたガスソースMBE(GS−MBE)法、あるいは
III族原料に有機金属化合物,V族原料にガス原料に
用いた化学分子線エピタキシャル成長(CBE)法など
を用いても同様の効果が得られた。
【0054】また、上記の実施形態ではIII族元素と
してGa,In,Al、V族元素としてAs,Nを適宜
含んだ化合物について示したが、その他のIII族元素
(B等)やV族元素(P,Sb等)や不純物元素(Z
n,Be,Mg,Te,S,Se,Si等)が適宜含ま
れていても同様の効果が得られる。
【0055】なお、これまでの記述の中で「上」と示さ
れた方向は基板から離れる方向を示しており、「下」は
基板へ近づく方向を示している。「下」から「上」の方
向へ向かって結晶成長は進行する。
【0056】本発明は上記の実施形態に示した結晶組
成,バンドギャップ波長,ヘテロ接合の組み合わせに限
定されることなく、他の組成,バンドギャップをもつA
sとNとを共に含むIII−V族化合物半導体混晶の作
製に対して適用することが可能であることは言うまでも
ない。また、本発明は成長層が基板結晶に格子整合する
場合に限定されるものではなく、例えば半導体レーザの
歪量子井戸構造など、結晶欠陥を誘発するものでなけれ
ば格子不整を有する混晶比であっても良い。
【0057】また、結晶成長の方法、原料に関しても上
記の具体例に示されたもの以外のものを用いることが可
能である。特にMBE法,CVD法共に、ラジカル励起
されたN2,NH3または有機窒素化合物がN源として望
ましい。
【0058】また、本実施の形態では基板を残存させて
いるが、基板をエッチング除去しても本発明は効果があ
るのは言うまでもない。
【0059】
【発明の効果】以上のように、この発明の請求項1に係
る化合物半導体の製造方法によれば、非混和領域内に相
当する組成でも相分離することなく極めて均一で良好な
結晶性を有するAsとNとを共に含むIII−V族化合
物半導体混晶を作製することができる。特に、波長1.
3μm,1.55μmに相当するバンドギャップを有
し、半導体レーザの活性層として用いるのに十分な結晶
性を有するAsとNとを共に含むIII−V族化合物半
導体混晶を作製することができるようになる。
【0060】この発明の請求項2、3に係る化合物半導
体の製造方法によれば、請求項2の効果をより好適に得
ることができる。
【0061】この発明の請求項4に係る化合物半導体の
製造方法によれば、従来の結晶成長方法では良好な結晶
を得ることができない大きなN組成をもつ結晶が得られ
るようになる。
【0062】この発明の請求項5に係る化合物半導体の
製造方法によれば、波長1.3μm,1.55μmに対
応するバンドギャップを有する均一で良好な組成分布を
もつAsとNとを共に含むIII−V族化合物半導体混
晶を格子整合させて得ることができるようになり、請求
項1から4の方法で作製されるAsとNとを共に含むI
II−V族化合物半導体混晶を用いて光ファイバー通信
に重要な高品質の発光素子を創出することが可能にな
る。
【0063】この発明の請求項6に係る化合物半導体の
製造方法によれば、P化合物の上のAsとNとを共に含
むIII−V族化合物半導体混晶が結晶成長の初期から
スムースなステップフロー成長が起こるようになり、結
晶性が向上する。
【0064】この発明の請求項7に係る化合物半導体の
製造方法によれば、その上のAsとNとを共に含むII
I−V族化合物半導体混晶が結晶成長の初期からスムー
スなステップフロー成長が起こるようになり、結晶性が
向上する。また、下地のAs化合物とV族元素としてA
sとNとを共に含むIII−V族化合物半導体混晶との
界面が、量子井戸構造を作製するのに十分に急峻にな
る。
【0065】この発明の請求項8に係る化合物半導体装
置は、非混和領域内に相当する組成でも相分離すること
なく極めて均一で良好な結晶性を有するAsとNとを共
に含むIII−V族化合物半導体混晶を有するので、高
性能の化合物半導体装置が提供でき、特に、化合物半導
体装置として発光素子に適用した場合には、高効率の化
合物半導体発光素子を提供することができる。
【図面の簡単な説明】
【図1】本発明の実施の形態1における結晶成長のタイ
ムチャートを示す図である。
【図2】本発明の実施の形態1において作製されるGa
InNAs結晶のPLスペクトルを示す図である。
【図3】本発明の実施の形態1において作製されるGa
InNAs結晶の基板の傾斜角度、傾斜方向に対するP
L強度の依存性を示す図である。
【図4】本発明の実施の形態1において作製されるGa
InNAs結晶の基板温度に対するPL強度の依存性を
示す図である。
【図5】本発明の実施の形態2における結晶成長のタイ
ムチャートを示す図である。

Claims (8)

    【特許請求の範囲】
  1. 【請求項1】 V族元素としてN(窒素)とAs(砒
    素)とを共に含むIII−V族化合物半導体結晶を一層
    以上含む積層構造を半導体基板上に作製する化合物半導
    体の製造方法であって、 前記半導体基板が閃亜鉛鉱型の半導体結晶から成り、か
    つ{001}面から{111}B面方向へ傾斜された表
    面を有していることを特徴とする化合物半導体の製造方
    法。
  2. 【請求項2】 前記基板が{001}面から{111}
    B面方向へ3度以上30度以下の角度で傾斜された表面
    を有していることを特徴とする請求項1に記載の化合物
    半導体の製造方法。
  3. 【請求項3】 前記積層構造は、600℃以上750℃
    以下の温度で結晶成長されることを特徴とする請求項1
    乃至2のいずれかに記載の化合物半導体の製造方法。
  4. 【請求項4】 前記V族元素としてNとAsとを共に含
    むIII−V族化合物半導体結晶は、V族元素として結
    晶中に含まれているNの組成比[N原子密度]/([N
    原子密度]+[As原子密度])が0.025以上であ
    ることを特徴とする請求項1乃至3のいずれかに記載の
    化合物半導体の製造方法。
  5. 【請求項5】 基板として用いる閃亜鉛鉱型の半導体結
    晶がGaAsからなることを特徴とする請求項1乃至4
    のいずれかに記載の化合物半導体の製造方法。
  6. 【請求項6】 V族元素としてP(燐)を含む化合物半
    導体を積層し、その上にV族元素としてAsだけを有す
    る化合物半導体を少なくとも1分子層以上10分子層以
    下積層し、その上にV族元素としてNとAsとを共に含
    むIII−V族化合物半導体結晶を結晶成長する工程を
    含むことを特徴とする請求項1乃至5のいずれかに記載
    の化合物半導体の製造方法。
  7. 【請求項7】 V族元素としてNとAsとを共に含むI
    II−V族化合物半導体結晶を結晶成長する直前に、N
    原料だけを供給する工程を含むことを特徴とする請求項
    1乃至6のいずれかに記載の化合物半導体の製造方法。
  8. 【請求項8】 半導体基板上に、V族元素としてN(窒
    素)とAs(砒素)とを共に含むIII−V族化合物半
    導体結晶を一層以上含む積層構造を有する化合物半導体
    装置であって、 前記半導体基板が閃亜鉛鉱型の半導体結晶から成り、か
    つIII−V族半導体を積層する面方位が{001}面
    から{111}B面方向へ傾斜されていることを特徴と
    する化合物半導体装置。
JP14144697A 1997-05-30 1997-05-30 化合物半導体の製造方法及び化合物半導体装置 Expired - Fee Related JP4006055B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14144697A JP4006055B2 (ja) 1997-05-30 1997-05-30 化合物半導体の製造方法及び化合物半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14144697A JP4006055B2 (ja) 1997-05-30 1997-05-30 化合物半導体の製造方法及び化合物半導体装置

Publications (2)

Publication Number Publication Date
JPH10335748A true JPH10335748A (ja) 1998-12-18
JP4006055B2 JP4006055B2 (ja) 2007-11-14

Family

ID=15292124

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14144697A Expired - Fee Related JP4006055B2 (ja) 1997-05-30 1997-05-30 化合物半導体の製造方法及び化合物半導体装置

Country Status (1)

Country Link
JP (1) JP4006055B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001320134A (ja) * 2000-05-01 2001-11-16 Ricoh Co Ltd 半導体発光素子およびその製造方法並びに光送信モジュールおよび光送受信モジュールおよび光通信システムおよびコンピュータシステムおよびネットワークシステム
WO2001093388A1 (en) * 2000-05-29 2001-12-06 Sharp Kabushiki Kaisha Nitride semiconductor light-emitting device and optical apparatus including the same
JP2002280667A (ja) * 2001-03-15 2002-09-27 Ricoh Co Ltd 半導体レーザおよびその製造方法および面発光型半導体レーザおよびその製造方法
JP2003519930A (ja) * 1999-12-31 2003-06-24 松下電器産業株式会社 相分離が抑制されたiii族窒化物半導体構造
JP2008022040A (ja) * 2007-10-05 2008-01-31 Ricoh Co Ltd 半導体発光素子および光送信モジュールおよび光送受信モジュールおよび光通信システムおよびコンピュータシステムおよびネットワークシステム

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003519930A (ja) * 1999-12-31 2003-06-24 松下電器産業株式会社 相分離が抑制されたiii族窒化物半導体構造
JP2001320134A (ja) * 2000-05-01 2001-11-16 Ricoh Co Ltd 半導体発光素子およびその製造方法並びに光送信モジュールおよび光送受信モジュールおよび光通信システムおよびコンピュータシステムおよびネットワークシステム
WO2001093388A1 (en) * 2000-05-29 2001-12-06 Sharp Kabushiki Kaisha Nitride semiconductor light-emitting device and optical apparatus including the same
US6924512B2 (en) 2000-05-29 2005-08-02 Sharp Kabushiki Kaisha Nitride semiconductor light-emitting device and optical apparatus including the same
JP2002280667A (ja) * 2001-03-15 2002-09-27 Ricoh Co Ltd 半導体レーザおよびその製造方法および面発光型半導体レーザおよびその製造方法
JP2008022040A (ja) * 2007-10-05 2008-01-31 Ricoh Co Ltd 半導体発光素子および光送信モジュールおよび光送受信モジュールおよび光通信システムおよびコンピュータシステムおよびネットワークシステム

Also Published As

Publication number Publication date
JP4006055B2 (ja) 2007-11-14

Similar Documents

Publication Publication Date Title
US8207054B2 (en) Group III nitride semiconductor substrate, substrate for group III nitride semiconductor device, and methods of making same
US8882910B2 (en) AlGaN substrate and production method thereof
US20090148982A1 (en) Method of Manufacturing Compound Semiconductor Devices
JPH10312971A (ja) III−V族化合物半導体膜とその成長方法、GaN系半導体膜とその形成方法、GaN系半導体積層構造とその形成方法、GaN系半導体素子とその製造方法
US7271404B2 (en) Group III-V nitride-based semiconductor substrate and method of making same
WO2008029915A1 (en) Semiconductor light emitting device and process for producing the same
US20190326730A1 (en) Semiconductor device and fabrication method
US7550368B2 (en) Group-III nitride semiconductor stack, method of manufacturing the same, and group-III nitride semiconductor device
JP2905667B2 (ja) Ii−vi族化合物半導体薄膜の製造方法およびii−vi族化合物半導体装置
JPH1079501A (ja) 量子ドット形成方法及び量子ドット構造体
JPH11135889A (ja) 結晶成長用基板及びそれを用いた発光装置
US9755111B2 (en) Active region containing nanodots (also referred to as “quantum dots”) in mother crystal formed of zinc blende-type (also referred to as “cubic crystal-type”) AlyInxGal-y-xN Crystal (y[[□]][≧] 0, x > 0) grown on Si substrate, and light emitting device using the same (LED and LD)
JPH0832113A (ja) p型GaN系半導体の製造方法
JP4006055B2 (ja) 化合物半導体の製造方法及び化合物半導体装置
JP2001024221A (ja) 窒化ガリウム系化合物半導体とその製造方法
JP4002323B2 (ja) 化合物半導体の製造方法
JP2001308464A (ja) 窒化物半導体素子、窒化物半導体結晶の作製方法および窒化物半導体基板
JPH0745909A (ja) 歪量子井戸半導体レーザの気相成長方法
Scholz et al. GaN‐Based Materials: Substrates, Metalorganic Vapor‐Phase Epitaxy, and Quantum Well Properties
JP2737748B2 (ja) 化合物半導体の接合方法
JP4440876B2 (ja) 半導体量子ドット構造の製造方法
JP3903182B2 (ja) 低格子不整合系における量子ドットの形成方法および量子ドット半導体素子
JP3859990B2 (ja) 化合物半導体の製造方法
EP1115145A1 (en) Method for forming compound semiconductor layer and compound semiconductor device
JP3432444B2 (ja) 半導体発光素子

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20040408

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040408

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20040408

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070529

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070730

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070821

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070827

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100831

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110831

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110831

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120831

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120831

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130831

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees