JPH10336163A - アドレスカウンタ装置 - Google Patents

Abstract

(57)【要約】 【課題】 送・受信装置間の通信信号線を少なくして同
一アドレス信号を得る。 【解決手段】 ゲート回路１４はクロック信号発生手段
１１１のクロック信号を入力端子３からのリセット信号
でオンオフしたクロック信号を出力し、アドレスカウン
タ１がカウントしてアドレス信号を出力する。カウンタ
１６もカウントするが分周器１３とエッジ検出回路１５
からのリセット信号でリセットされ、カウンタ１６がリ
セットされるまでにクロック信号をカウントしておれば
ラッチ１８はアドレスカウンタ用リセット信号を発生し
ない。入力端子３にリセット信号が入ると、カウンタ１
６はリセットされるまでのカウントが零となり、ラッチ
１８はアドレスカウンタ用リセット信号を送出し、アド
レスカウンタ１はリセットされる。受信装置２０１でも
送信側と同様の動作をしてアドレスカウンタ４からアド
レス信号を得る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、送信装置と受信
装置の両方に配置されたアナログカウンタが実質上同一
のアドレス信号を生成するようにすると共に、送・受信
装置間の信号線の数を少なくするアドレスカウンタ装置
に関するものである。

【０００２】

【従来の技術】図１１は、一般に広く知られる従来の送
・受信装置におけるアドレスカウンタ装置を示すブロッ
ク図であり、図において、１は送信側のアドレスを確定
させるアドレスカウンタ、２はクロック信号を発生させ
る発振器、３はリセット信号が入力される入力端子、４
は受信側のアドレスを確定させるアドレスカウンタであ
る。

【０００３】次に動作について説明する。発振器２は例
えば２５．６ｋＨｚの周波数を有する信号を出力し、送
信側のアドレスカウンタ１と受信側のアドレスカウンタ
４へそれぞれクロック信号を供給する。

【０００４】一方、入力端子３には、リセット信号が入
力され、送信側のアドレスカウンタ１と受信側のアドレ
スカウンタ４へリセット信号を供給する。アドレスカウ
ンタ１とアドレスカウンタ４は、ほぼ同じタイミングで
リセットされるとともに、ほぼ同じタイミングでカウン
タ動作を実行する。その結果、送信側と受信側でほぼ同
一のアドレス信号を作成することができる。

【０００５】

【発明が解決しようとする課題】従来のアドレスカウン
タ装置は、以上のように構成されているので、送信側か
らの信号により送・受信装置をほぼ同じタイミングでリ
セットすることが可能であったが、送・受信間におい
て、リセット用の通信信号線とクロック信号用の通信信
号線とが個別に必要であった。

【０００６】そのため、特に原子力プラントにおける原
子炉格納容器内外の通信のように、通信信号線の数に厳
しい制約がある場合、その有効利用化が求められてい
た。

【０００７】この発明は上記のような課題を解決するた
めになされたものであり、送信側からの信号により送・
受信装置をほぼ同じタイミングでリセットし、送信側と
受信側で実質上同一のアドレス信号を作成することがで
きるとともに、送・受信間において、その通信信号線を
少なくできるアドレスカウンタ装置を得ることを目的と
する。

【０００８】

【課題を解決するための手段】

（１）この発明に係るアドレスカウンタ装置は、第１の
アドレスカウンタと第１のクロック信号発生手段と第１
のリセット信号発生手段と第１のゲート手段とを具備す
ると共に、上記第１のゲート手段の出力を送信する送信
装置と、第２のアドレスカウンタと第２のリセット信号
発生手段とを具備すると共に、上記第１のゲート手段か
らの出力を受信する受信装置で構成し、上記第１のクロ
ック信号発生手段はクロック信号を発生し、上記第１の
ゲート手段は外部からのリセット信号の有無に応じて上
記クロック信号の出力をオンオフ制御し、上記第１のア
ドレスカウンタは上記第１のゲート手段から出力された
クロック信号をカウントし、上記第１のリセット信号発
生手段は上記第１のゲート手段から出力されたクロック
信号の数を上記クロック信号周期の整数倍の周期毎にチ
ェックし、チェックしたクロック信号の数に応じて上記
第１のアドレスカウンタをリセットし、上記第２のアド
レスカウンタは上記第１のゲート手段から送信されたク
ロック信号をカウントし、上記第２のリセット信号発生
手段は上記第１のゲート手段から送信されたクロック信
号の数を上記クロック信号周期の整数倍の周期毎にチェ
ックし、チェックしたクロック信号の数に応じて上記第
２のアドレスカウンタをリセットするようにしたもので
ある。

【０００９】（２）また、第１のアドレスカウンタと第
１のクロック信号発生手段と第１のリセット信号発生手
段と第１のゲート手段とを具備すると共に、外部からの
リセット信号を送信する送信装置と、第２のアドレスカ
ウンタと第２のクロック信号発生手段と第２のリセット
信号発生手段と第２のゲート手段とを具備すると共に、
上記送信されたリセット信号を受信する受信装置で構成
し、上記第１のクロック信号発生手段はクロック信号を
発生し、上記第１のゲート手段は外部からのリセット信
号の有無に応じて上記クロック信号の出力をオンオフ制
御し、上記第１のアドレスカウンタは上記第１のゲート
手段から出力されたクロック信号をカウントし、上記第
１のリセット信号発生手段は上記第１のゲート手段から
出力されたクロック信号の数を上記クロック信号周期の
整数倍の周期毎にチェックし、チェックしたクロック信
号の数に応じて上記第１のアドレスカウンタをリセット
し、上記第２のクロック信号発生手段は上記第１のクロ
ック信号発生手段と同一周期の第２のクロック信号を発
生し、上記第２のゲート手段は上記送信されたリセット
信号の有無に応じて上記第２のクロック信号の出力をオ
ンオフ制御し、上記第２のアドレスカウンタは上記第２
のゲート手段から出力された第２のクロック信号をカウ
ントし、上記第２のリセット信号発生手段は上記第２の
ゲート手段から出力された第２のクロック信号の数を上
記第２のクロック信号周期の整数倍の周期毎にチェック
し、チェックした第２のクロック信号の数に応じて上記
第２のアドレスカウンタをリセットするようにしたもの
である。

【００１０】（３）また、第１のアドレスカウンタと第
１のクロック信号発生手段と第１のリセット信号発生手
段と第１のゲート手段とを具備すると共に、上記第１の
ゲート手段の出力を送信する送信装置と、第２のアドレ
スカウンタと第２のクロック信号発生手段と第２のリセ
ット信号発生手段とを具備すると共に、上記第１のゲー
ト手段からの出力を受信する受信装置で構成し、上記第
１のクロック信号発生手段はクロック信号を発生し、上
記第１のゲート手段は外部からのリセット信号の有無に
応じて上記クロック信号の出力をオンオフ制御し、上記
第１のアドレスカウンタは上記第１のクロック信号発生
手段から出力されたクロック信号をカウントし、上記第
１のリセット信号発生手段は上記第１のゲート手段から
出力されたクロック信号の数を上記クロック信号周期の
整数倍の周期毎にチェックし、チェックしたクロック信
号の数に応じて上記第１のアドレスカウンタをリセット
し、上記第２のクロック信号発生手段は上記第１のクロ
ック信号発生手段と同一周期の第２のクロック信号を発
生し、上記第２のアドレスカウンタは上記第２のクロッ
ク信号発生手段から出力された第２のクロック信号をカ
ウントし、上記第２のリセット信号発生手段は上記第１
のゲート手段から送信されたクロック信号の数を上記第
２のクロック信号周期の整数倍の周期毎にチェックし、
チェックしたクロック信号の数に応じて上記第２のアド
レスカウンタをリセットするようにしたものである。

【００１１】（４）また、第１のアドレスカウンタと第
１のクロック信号発生手段と第１のリセット信号発生手
段と第１のゲート手段とを具備すると共に、上記第１の
ゲート手段の出力を送信する送信装置と、第２のアドレ
スカウンタと第２のリセット信号発生手段とを具備する
と共に、上記第１のゲート手段からの出力を受信する受
信装置で構成し、上記第１のクロック信号発生手段はク
ロック信号を発生し、上記第１のゲート手段は外部から
のリセット信号の有無に応じて上記クロック信号の出力
をオンオフ制御し、上記第１のアドレスカウンタは上記
第１のクロック信号発生手段から出力されたクロック信
号をカウントし、上記第１のリセット信号発生手段は上
記第１のゲート手段から出力されたクロック信号の数を
上記クロック信号周期の整数倍の周期毎にチェックし、
チェックしたクロック信号の数に応じて上記第１のアド
レスカウンタをリセットし、上記第２のアドレスカウン
タは上記第１のゲート手段から送信されたクロック信号
をカウントし、上記第２のリセット信号発生手段は上記
第１のゲート手段から送信されたクロック信号の数を上
記クロック信号周期の整数倍の周期毎にチェックし、チ
ェックしたクロック信号の数に応じて上記第２のアドレ
スカウンタをリセットするようにしたものである。

【００１２】（５）また、第１のアドレスカウンタと第
１のクロック信号発生手段と第１のリセット信号発生手
段と第１のゲート手段とを具備すると共に、上記第１の
ゲート手段の出力を送信する送信装置と、第２のアドレ
スカウンタと第２のクロック信号発生手段と第２のリセ
ット信号発生手段とを具備すると共に、上記第１のゲー
ト手段からの出力を受信する受信装置で構成し、上記第
１のクロック信号発生手段はクロック信号を発生し、上
記第１のゲート手段は外部からのリセット信号の有無に
応じて上記クロック信号の出力をオンオフ制御し、上記
第１のアドレスカウンタは上記第１のゲート手段から出
力されたクロック信号をカウントし、上記第１のリセッ
ト信号発生手段は上記第１のゲート手段から出力された
クロック信号の数を上記クロック信号周期の整数倍の周
期毎にチェックし、チェックしたクロック信号の数に応
じて上記第１のアドレスカウンタをリセットし、上記第
２のクロック信号発生手段は上記第１のクロック信号発
生手段と同一周期の第２のクロック信号を発生し、上記
第２のアドレスカウンタは上記第２のクロック信号発生
手段から出力された第２のクロック信号をカウントし、
上記第２のリセット信号発生手段は上記第１のゲート手
段から送信されたクロック信号の数を上記第２のクロッ
ク信号周期の整数倍の周期毎にチェックし、チェックし
たクロック信号の数に応じて上記第２のアドレスカウン
タをリセットするようにしたものである。

【００１３】（６）また、第１のアドレスカウンタと第
１のクロック信号発生手段と第１のリセット信号発生手
段と第１のゲート手段とを具備すると共に、外部からの
リセット信号を送信する送信装置と、第２のアドレスカ
ウンタと第２のクロック信号発生手段と第２のリセット
信号発生手段と第２のゲート手段とを具備すると共に、
上記送信されたリセット信号を受信する受信装置で構成
し、上記第１のクロック信号発生手段はクロック信号を
発生し、上記第１のゲート手段は上記外部からのリセッ
ト信号の有無に応じて上記クロック信号の出力をオンオ
フ制御し、上記第１のアドレスカウンタは上記第１のク
ロック信号発生手段から出力されたクロック信号をカウ
ントし、上記第１のリセット信号発生手段は上記第１の
ゲート手段から出力されたクロック信号の数を上記クロ
ック信号周期の整数倍の周期毎にチェックし、チェック
したクロック信号の数に応じて上記第１のアドレスカウ
ンタをリセットし、上記第２のクロック信号発生手段は
上記第１のクロック信号発生手段と同一周期の第２のク
ロック信号を発生し、上記第２のアドレスカウンタは上
記第２のクロック信号発生手段から出力された第２のク
ロック信号をカウントし、上記第２のゲート手段は上記
送信されたリセット信号の有無に応じて上記第２のクロ
ック信号の出力をオンオフ制御し、上記第２のリセット
信号発生手段は上記第２のゲート手段から出力された第
２のクロック信号の数を上記第２のクロック信号周期の
整数倍の周期毎にチェックし、チェックした第２のクロ
ック信号の数に応じて上記第２のアドレスカウンタをリ
セットするようにしたものである。

【００１４】（７）また、第１のアドレスカウンタと第
１のクロック信号発生手段と第１のリセット信号発生手
段と第１のゲート手段とを具備すると共に、外部からの
リセット信号を送信する送信装置と、第２のアドレスカ
ウンタと第２のクロック信号発生手段と第２のリセット
信号発生手段と第２のゲート手段とを具備すると共に、
上記送信されたリセット信号を受信する受信装置で構成
し、上記第１のクロック信号発生手段はクロック信号を
発生し、上記第１のゲート手段は上記外部からのリセッ
ト信号の有無に応じて上記クロック信号の出力をオンオ
フ制御し、上記第１のアドレスカウンタは上記第１のク
ロック信号発生手段から出力されたクロック信号をカウ
ントし、上記第１のリセット信号発生手段は上記第１の
ゲート手段から出力されたクロック信号の数を上記クロ
ック信号周期の整数倍の周期毎にチェックし、チェック
したクロック信号の数に応じて上記第１のアドレスカウ
ンタをリセットし、上記第２のクロック信号発生手段は
上記第１のクロック信号発生手段と同一周期の第２のク
ロック信号を発生し、上記第２のゲート手段は上記送信
されたリセット信号の有無に応じて上記第２のクロック
信号の出力をオンオフ制御し、上記第２のアドレスカウ
ンタは上記第２のゲート手段から出力された第２のクロ
ック信号をカウントし、上記第２のリセット信号発生手
段は上記第２のゲート手段から出力された第２のクロッ
ク信号の数を上記第２のクロック信号周期の整数倍の周
期毎にチェックし、チェックした第２のクロック信号の
数に応じて上記第２のアドレスカウンタをリセットする
ようにしたものである。

【００１５】（８）また、第１のアドレスカウンタと第
１のクロック信号発生手段と第１のリセット信号発生手
段と第１のゲート手段とを具備すると共に、外部からの
リセット信号を送信する送信装置と、第２のアドレスカ
ウンタと第２のクロック信号発生手段と第２のリセット
信号発生手段と第２のゲート手段とを具備すると共に、
上記送信されたリセット信号を受信する受信装置で構成
し、上記第１のクロック信号発生手段はクロック信号を
発生し、上記第１のゲート手段は外部からのリセット信
号の有無に応じて上記クロック信号の出力をオンオフ制
御し、上記第１のアドレスカウンタは上記第１のゲート
手段から出力されたクロック信号をカウントし、上記第
１のリセット信号発生手段は上記第１のゲート手段から
出力されたクロック信号の数を上記クロック信号周期の
整数倍の周期毎にチェックし、チェックしたクロック信
号の数に応じて上記第１のアドレスカウンタをリセット
し、上記第２のクロック信号発生手段は上記第１のクロ
ック信号発生手段と同一周期の第２のクロック信号を発
生し、上記第２のアドレスカウンタは上記第２のクロッ
ク信号発生手段から出力された第２のクロック信号をカ
ウントし、上記第２のゲート手段は上記送信されたリセ
ット信号の有無に応じて上記第２のクロック信号の出力
をオンオフ制御し、上記第２のリセット信号発生手段は
上記第２のゲート手段から出力された第２のクロック信
号の数を上記第２のクロック信号周期の整数倍の周期毎
にチェックし、チェックした第２のクロック信号の数に
応じて上記第２のアドレスカウンタをリセットするよう
にしたものである。

【００１６】（９）上記（１）または上記（４）におい
て、第１のクロック信号発生手段は、出力されるクロッ
ク信号周波数よりも高い周波数の発振器と、この発振器
の周波数を分周して上記クロック信号を出力する分周器
とを具備する手段とし、第２のリセット信号発生手段
は、上記クロック信号周波数よりも高い周波数の発振器
と、この発振器の周波数を分周して上記クロック信号周
期の整数倍の周期のチェック用信号を出力する分周器と
を具備し、このチェック用信号の周期毎に第１のゲート
手段から送信されたクロック信号の数をチェックし、チ
ェックしたクロック信号の数に応じて第２のアドレスカ
ウンタをリセットする手段としたものである。

【００１７】（１０）また、上記（２）、（３）、
（５）〜（８）のいずれか１項において、第１と第２の
クロック信号発生手段は出力されるクロック信号周波数
よりも高い周波数の発振器と、この発振器の周波数を分
周して上記クロック信号を出力する分周器とを具備する
手段としたものである。

【００１８】

【発明の実施の形態】

実施の形態１．以下、この発明の実施の形態１を図に基
づいて説明する。図１において、１０１は送信装置で、
２０１は受信装置である。送信装置１０１は下記で構成
されている。

【００１９】１１は特定の信号周波数を発する発振器、
１２は発振器１１の出力信号周波数を分周する分周器、
１３は分周期１２の出力信号周波数を分周する分周器、
１４は入力端子３からの制御信号により分周器１２の出
力信号を通過又は、阻止させるゲート回路である。

【００２０】１５は分周器１３の出力信号のエッジを検
出するエッジ検出回路、１６はエッジ検出回路１５より
得られる時間毎にゲート回路１４の出力信号をカウント
するカウンタ、１７はカウンタ１６のカウント数が予め
決められた回数以上か以下かを判別できる判別器、１８
は判別器１７の出力信号状態を特定時間保持するラッチ
である。

【００２１】１１１はクロック信号発生手段で、発振器
１１、分周器１２から構成される。１１２はリセット信
号発生手段で、分周器１３、エッジ検出回路１５、カウ
ンタ１６、判別器１７、ラッチ１８で構成される。

【００２２】受信装置２０１は下記で構成されている。
１９は発振器１１と同等の発振器、２０は発振器１９の
出力信号周波数を分周する分周器、２１は分周器２０の
出力信号のエッジを検出するエッジ検出回路、２２はエ
ッジ検出回路２１より得られる時間毎にゲート回路１４
の出力信号をカウントするカウンタ、２３はカウンタ２
２のカウント数が予め決められた回数以上か以下かを判
別できる判別器、２４は判別器２３の出力信号状態を特
定時間保持するラッチである。

【００２３】２１１はリセット発生手段で、発振器１
９、分周器２０、エッジ検出回路、カウンタ２２、判別
器２３、ラッチ２４で構成される。

【００２４】次に動作について図３の波形図と共に説明
する。まず、クロック信号送信側の動作について説明す
る。 （１）発振器１１は例えば２．４５７６ＭＨｚの周波数
を有する信号を出力して、分周器１２へ供給する。 （２）分周器１２は入力信号周波数を例えば１／９６の
周波数に分周するもので、その結果２．４５７６ＭＨｚ
／９６＝２５．６ｋＨｚの周波数信号（以下、クロック
信号とする）を分周器１３、ゲート回路１４へ供給す
る。

【００２５】（３）ゲート回路１４は、例えばＡＮＤゲ
ートで構成され、入力端子３に入力されるリセット信号
が無意時のみクロック信号を出力する（図３（Ｄ）及び
（Ｅ））。 （４）一方、分周器１３は分周器１２の出力信号周波数
を例えば１／４の周波数に分周するもので、その結果、
２５．６ＭＨｚ／４＝６．４ｋＨｚの周波数信号をエッ
ジ検出回路１５へ供給する（図３（Ａ））。

【００２６】エッジ検出回路１５は例えば図２のように
構成される。図２において、３１は入力端子、３２，３
３，３６はインバートゲート、３４は抵抗、３５はコン
デンサ、３７はＡＮＤゲート、３８は出力端子である。

【００２７】（１）入力端子３１に入力される６．４ｋ
Ｈｚの周波数信号（以下、信号Ａとする。図３（Ａ））
は、ＡＮＤゲート３７へ供給される。 （２）又、同時に信号Ａはインバートゲート３２，３３
を介して、抵抗３４、コンデンサ３５から構成される積
分器へ供給される。

【００２８】（３）積分器は、抵抗３４とコンデンサ３
５の時定数により、入力信号に対して過渡応答を遅らせ
た信号をインバートゲート３６へ供給する。 （４）インバートゲート３６は、入力信号をインバート
させて、出力信号（以下、信号Ｂとする）をＡＮＤゲー
ト３７へ供給する。 （５）その結果、信号Ｂ（図３（Ｂ））は信号Ａに対し
て、位相が反転し、時間遅延を伴った信号となる。

【００２９】（６）ＡＮＤゲート３７は、上記信号Ａと
信号Ｂを理論積し、信号Ａの立上りエッジ部分を検出し
た信号（以下、信号Ｃとする。図３（Ｃ））を出力端子
３８へ供給する。

【００３０】（７）カウンタ１６は、例えば２進カウン
タで構成され、上記信号Ｃにより得られる信号Ａの立上
りエッジ部分でリセットされ、立上りエッジ部分終了後
から、次の立上りエッジ部分の開始までの期間、ゲート
回路１４により供給されるクロック信号をカウントす
る。図３では、パルス信号Ｅを計数し、４パルス目にリ
セットされる。即ち、図３（Ｆ）のようなパルス（カウ
ンタ１６の１桁目（２⁰ 桁目）入力）となる。この２進
カウンタ１６の出力はｎ桁のカウンタの場合、２⁰ ，２
¹ ，・・・，２ⁿ で出力される。

【００３１】（８）判別器１７は、例えばＯＲゲートで
構成され、上記２⁰ ，２¹ ，・・・・，２ⁿ の各桁の出
力をＯＲしたものである（図３（Ｇ））。即ち、リセッ
トされるまでのカウンタ１６のカウント値が０の時と０
以外の時とを区別できる信号をラッチ１８へ供給する。 （９）ラッチ１８は、例えばカウンタ１６のカウント動
作期間の中間点で判別器１７から得られる信号情報を取
り入れ、次のカウント動作期間の中間点まで、その情報
を保持する（図３（Ｈ））。

【００３２】（１０）その結果、入力端子３に入力され
るリセット信号とほぼ同期した信号をアドレスカウンタ
１へ供給する。 （１１）アドレスカウンタ１は、例えば２進カウンタで
構成され、ラッチ１８により得られる信号に基づいてリ
セットされ、ゲート回路１４の出力信号内のクロック信
号によりアドレス信号を発生させる。

【００３３】次に、クロック信号受信側の動作について
説明する。 （１）発振器１９は、発振器１１と同一で、例えば２．
４５７６ＭＨｚの周波数を有する信号を出力して、分周
器２０へ供給する。 （２）分周器２０は、入力信号周波数を例えば１／９６
×１／４＝１／３８４の周波数に分周するもので、その
結果、２．４５７６ＭＨｚ／３８４＝６．４ｋＨｚの周
波数信号をエッジ検出回路２１へ供給する。

【００３４】（３）エッジ検出回路２１は、上記で説明
したエッジ検出回路１５と同一であり、分周器２０の出
力信号のエッジ部分を検出した信号をカウンタ２２へ供
給する。 （４）カウンタ２２は、上記で説明したカウンタ１６と
同一であり、分周器２０の出力信号のエッジ部分でリセ
ットされ、エッジ部分終了後から次のエッジ部分開始ま
での期間、上記で説明したゲート回路１４により供給さ
れるクロック信号をカウントする。

【００３５】（５）判別器２３は、上記で説明した判別
器１７と同一であり、例えばカウンタ２２のカウント値
が０の時と０以外の時とを区別できる信号をラッチ２４
へ供給する。 （６）ラッチ２４は、例えばカウンタ２２のカウント動
作期間の中間点で、判別器２３から得られる信号情報を
取り入れ、次のカウント動作期間の中間点までその情報
を保持する。

【００３６】（７）その結果、上記で説明した入力端子
３に入力されるリセット信号とほぼ同期した信号をアド
レスカウンタ４へ供給する （８）アドレスカウンタ４は、上記で説明したアドレス
カウンタ１と同様に、ラッチ２４により得られる信号に
基づいてリセットされ、上記で説明したゲート回路１４
の出力信号内のクロック信号によりアドレス信号を発生
させる。

【００３７】以上のように、この実施の形態では、送信
装置と受信装置間の伝送信号はクロック信号をリセット
信号に重畳した信号のみを伝送するようにしたので、送
・受信間における通信信号線を少なくすることができ
る。

【００３８】なお、以上の説明の中で示した発振器出力
周波数、分周比等の数値やラッチの信号を取り入れる箇
所等は一例であって、他の場合でも実施できる。又、ゲ
ート回路１４をスイッチ回路に置き換えても同様に実施
できる。

【００３９】実施の形態２．実施の形態１では、送信側
のゲート回路１４の出力信号を受信側へ送信する場合に
ついて述べたが、この実施の形態は、入力端子３からの
リセット信号をそのまま伝送するようにしたものであ
る。

【００４０】図４に示すように、受信装置２０１にもゲ
ート回路２５を設けて、送信装置１０１の入力端子３に
入力されるリセット信号のみにより、受信装置２０１内
の発振器１９より作られる疑似クロック信号（分周器２
６の出力信号）を通過又は阻止させ、受信装置２０１の
アドレスカウンタ４をリセット制御し、カウント動作さ
せるように構成する。

【００４１】ここで発振器１９と分周器２６でクロック
信号発生手段２１２を構成し、これは送信側のクロック
信号発生手段１１１と同一構成で、同一周波数を発振し
ている。なお、送信装置１０１の構成は、実施の形態１
（図１）と同一であるが、異なる点は、入力端子３から
のリセット信号が直接受信装置２０１に伝送される点で
ある。

【００４２】このようにすると、送・受信間の信号線を
狭帯域化することができる。また、この実施の形態で
は、送信側と受信側にそれぞれのカウンタ１６，２２を
カウントするための発振器１１と、発振器１９とを設け
ているが、クロック信号周波数に対して、比較的高い周
波数信号を発生して分周することにより、送信側と受信
側のアドレスカウンタをほぼ同時にリセットし、ほぼ同
一のアドレス信号を発生させることができる。

【００４３】上記のほぼ同一のアドレス信号が発生する
理由を説明する。例えば、発振器１１と発振器１９とは
同じ発振周波数「２．４５７６ＭＨｚ」であるが、両方
の位相差は必ずしも同一ではなく、最大、 １／（２．４５７６ＭＨｚ）＝０．４０６９μｓｅｃ のずれが生じる。

【００４４】送信側のカウンタ１６、受信側のカウンタ
２２共、入力信号の周波数は、各々発振器１１、発振器
１９の発振周波数の１／９６で、 ２．４５７６ＭＨｚ／９６＝２５．６ｋＨｚ になる。このときの受信側と送信側との時間のずれは、
発振器１１，発振器１９との位相差のずれとほぼ同一で
あり、０．４０６９μｓｅｃとなる。

【００４５】従って、パルス入力信号の時間のずれは、
１周期に対して１／９６（＝分周比）となり、ここで
は、４周期毎にリセットしてるので、送信側と受信側と
の時間のずれは無視することができ、送信側と受信側の
パルスカウント入力信号は、時間的にほぼ同一の信号と
なる。その結果、送信側のアドレスリセット信号と受信
側のアドレスリセット信号も時間的にほぼ同一となる。

【００４６】以上のことから、クロック信号周波数に対
して、比較的高い周波数信号を発生させる程、分周比は
大きくなって、送信側と受信側とのアドレスリセット信
号の時間のずれは、より小さくなる。

【００４７】また、実施の形態１では、図１のように送
信側はアドレスカウンタ１のカウントとリセットはこの
実施の形態２と同様に行われており、また、受信側はア
ドレスカウンタ４のクロック信号は、ゲート回路１４か
らのクロック信号であるので、送信側と同一信号であ
り、クロック信号間の時間のずれは生じない。また、ア
ドレスカウンタ４のリセット信号は、発振器１９と分周
器２０とを用いてクロック信号周期の整数倍の信号とし
ているので、上記に説明したと同様の理由で、受信側の
リセット信号と送信側のリセット信号との時間のずれは
少なくなる。

【００４８】以上のように、この実施の形態は、 （１）送信装置と受信装置間の伝送信号は、リセット信
号のみを伝送するようにしたので、送・受信間における
通信信号線を少なくすることができる。 （２）送・受信間の信号線はリセット信号のみ伝送する
ので狭帯域化することができる。 （３）アドレスカウンタのクロック信号は送信側、受信
側共に高い周波数の信号を分周するようにしたので、送
信側と受信側のアドレスカウンタをほぼ同時にカウント
しリセットすることができ、ほぼ同一のアドレス信号を
発生させることができる。また、送信側と受信側のアド
レスカウンタをほぼ同時にカウントしリセットすること
ができることから、リセット終了後、次のリセット開始
するまでの時間間隔が短い場合にも適応することができ
る。

【００４９】実施の形態３．実施の形態１では、送信側
のアドレスカウンタ１も受信側のアドレスカウンタ４も
同一のクロック信号（ゲート回路１４の出力信号）を用
いて、カウント動作させる場合についてのべたが、この
実施の形態は、送信側と受信側と別々のアドレスカウン
タ用のクロック信号を発生させこのクロック信号を直接
アドレスカウンタに入力するようにしたものである。

【００５０】図５に示すように、送信側のアドレスカウ
ンタ１は送信側にある発振器１１により作られるクロッ
ク信号（分周器１２の出力信号）で、受信側のアドレス
カウンタ４は受信側にある発振器１９により作られる疑
似クロック信号（分周器２６の出力信号）でそれぞれカ
ウント動作させるように構成する。

【００５１】このような構成により、送・受信間の信号
線からノイズを受けても、送信側、受信側ともにアドレ
スカウンタは影響を受けない。また、実施の形態２と同
様に、アドレスカウンタのクロック信号は送信側、受信
側共に高い周波数の信号を分周するようにしたので、送
信側と受信側のアドレスカウンタをほぼ同時にカウント
しリセットすることができ、ほぼ同一のアドレス信号を
発生させることができる。また、送信側と受信側のアド
レスカウンタをほぼ同時にカウントしリセットすること
ができることから、リセット終了後、次のリセット開始
するまでの時間間隔が短い場合にも適応することができ
る。

【００５２】実施の形態４．実施の形態１では、送信側
のアドレスカウンタ１も受信側のアドレスカウンタ４も
同一のクロック信号（ゲート回路１４の出力信号）を用
いて、カウント動作させる場合についてのべたが、図６
に示すように、送信側のアドレスカウンタ１を送信側に
ある発振器１１により作られるクロック信号（分周器１
２の出力信号）でカウント動作させるように構成したの
で、送・受信間の信号線からノイズを受けても送信側ア
ドレスカウンタは影響を受けない。

【００５３】ノイズにより受信側アドレスカウンタが影
響を受けた場合は、送信側と受信側のアドレスが異なる
ので、その際、送信側アドレスを基準アドレスとして採
用することができる。

【００５４】なお、この実施の形態の構成は、送信装置
１０１は実施の形態３（図５）と同一構成であり、受信
装置２０１は実施の形態１（図１）と同一構成である。

【００５５】実施の形態５．実施の形態１では、送信側
のアドレスカウンタ１も受信側のアドレスカウンタ４も
同一のクロック信号（ゲート回路１４の出力信号）を用
いて、カウント動作させる場合について述べたが、図７
に示すように、受信側のアドレスカウンタ４を受信側に
ある発振器１９により作られるクロック信号（分周器２
６の出力信号）で、カウント動作させるように構成した
ので、送・受信間の信号線からノイズを受けても、受信
側のアドレスカウンタは影響を受けない。

【００５６】ノイズにより送信側アドレスカウンタが影
響を受けた場合は、送信側と受信側のアドレスが異なる
ので、その際、受信側アドレスを基準アドレスとして採
用することができる。

【００５７】また、アドレスカウンタのクロック信号は
送信側、受信側共に高い周波数の信号を分周するように
したので、送信側と受信側のアドレスカウンタをほぼ同
時にカウントしリセットすることができ、ほぼ同一のア
ドレス信号を発生させることができる。また、送信側と
受信側のアドレスカウンタをほぼ同時にカウントしリセ
ットすることができることから、リセット終了後、次の
リセット開始するまでの時間間隔が短い場合にも適応す
ることができる。

【００５８】なお、この実施の形態の構成は、送信装置
１０１は実施の形態１（図１）と同一構成であり、受信
装置２０１は実施の形態３（図５）と同一構成である。

【００５９】実施の形態６．実施の形態２では、送信側
のアドレスカウンタ１は送信側の発振器１１により作ら
れ、ゲート回路１４を介したクロック信号で、受信側の
アドレスカウンタ４は、受信側の発振器１９により作ら
れ、ゲート回路２５を介したクロック信号で、それぞれ
カウント動作させる場合についてのべたが、図８に示す
ように送信側のアドレスカウンタ１は、送信側の発振器
１１により作られるクロック信号（分周器１２の出力信
号）で、受信側のアドレスカウンタ４は受信側の発振器
１９により作られるクロック信号（分周器２６の出力信
号）で、それぞれカウント動作させるように構成したの
で、送・受信間の信号線からノイズを受けても、送信側
・受信側共にアドレスカウンタは影響を受けない。

【００６０】また、アドレスカウンタのクロック信号は
送信側、受信側共に高い周波数の信号を分周するように
したので、送信側と受信側のアドレスカウンタをほぼ同
時にカウントしリセットすることができ、ほぼ同一のア
ドレス信号を発生させることができる。また、送信側と
受信側のアドレスカウンタをほぼ同時にカウントしリセ
ットすることができることから、リセット終了後、次の
リセット開始するまでの時間間隔が短い場合にも適応す
ることができる。

【００６１】実施の形態７．実施の形態２では、送信側
のアドレスカウンタ１は送信側の発振器１１により作ら
れ、ゲート回路１４を介したクロック信号で、受信側の
アドレスカウンタ４は、受信側の発振器１９により作ら
れ、ゲート回路２５を介したクロック信号で、それぞれ
カウント動作させる場合についてのべたが、図９に示す
ように送信側のアドレスカウンタ１を送信側の発振器１
１により作られるクロック信号（分周器１２の出力信
号）で、カウント動作させるように構成したので、送・
受信間の信号線からノイズを受けても、送信側アドレス
カウンタは影響を受けない。

【００６２】なお、この実施の形態の構成は、送信装置
１０１は実施の形態６（図８）と同一構成であり、受信
装置２０１は実施の形態２（図４）と同一構成である。

【００６３】また、アドレスカウンタのクロック信号は
送信側、受信側共に高い周波数の信号を分周するように
したので、送信側と受信側のアドレスカウンタをほぼ同
時にカウントしリセットすることができ、ほぼ同一のア
ドレス信号を発生させることができる。また、送信側と
受信側のアドレスカウンタをほぼ同時にカウントしリセ
ットすることができることから、リセット終了後、次の
リセット開始するまでの時間間隔が短い場合にも適応す
ることができる。

【００６４】実施の形態８．実施の形態２では、送信側
のアドレスカウンタ１は送信側の発振器１１により作ら
れ、ゲート回路１４を介したクロック信号で、受信側の
アドレスカウンタ４は、受信側の発振器１９により作ら
れ、ゲート回路２５を介したクロック信号で、それぞれ
カウント動作させる場合についてのべたが、図１０に示
すように受信側のアドレスカウンタ４を受信側の発振器
１９により作られるクロック信号（分周器２６の出力信
号）で、カウント動作させるように構成したので、送・
受信間の信号線からノイズを受けても受信側アドレスカ
ウンタは影響を受けない。

【００６５】また、アドレスカウンタのクロック信号は
送信側、受信側共に高い周波数の信号を分周するように
したので、送信側と受信側のアドレスカウンタをほぼ同
時にカウントしリセットすることができ、ほぼ同一のア
ドレス信号を発生させることができる。また、送信側と
受信側のアドレスカウンタをほぼ同時にカウントしリセ
ットすることができることから、リセット終了後、次の
リセット開始するまでの時間間隔が短い場合にも適応す
ることができる。

【００６６】なお、この実施の形態の構成は、送信装置
１０１は実施の形態２（図４）と同一構成であり、受信
装置２０１は実施の形態６（図８）と同一構成である。

【００６７】

【発明の効果】以上のように、この発明によれば送信装
置と受信装置間の伝送信号は、クロック信号をリセット
信号に重畳した信号、又は、リセット信号のみを伝送す
るようにしたので、送・受信間における通信信号線を少
なくすることができる。

【００６８】また、送・受信装置のクロック信号周波数
は、このクロック信号に対して比較的高い周波数信号を
発生させて分周するようにしたので、クロック信号間の
時間ずれの小さい実質上同一のクロック信号を生成する
ことができ、送・受信装置のアドレスカウンタをほぼ同
時にリセットし、実質上同一のアドレス信号を発生させ
ることができる。

【図面の簡単な説明】

【図１】 この発明の実施の形態１によるアドレスカウ
ンタ装置のブロック図である。

【図２】 この発明の実施の形態１によるエッジ検出回
路のブロック図である。

【図３】 この発明の実施の形態１によるエッジ検出回
路の動作波形図である。

【図４】 この発明の実施の形態２によるアドレスカウ
ンタ装置のブロック図である。

【図５】 この発明の実施の形態３によるアドレスカウ
ンタ装置のブロック図である。

【図６】 この発明の実施の形態４によるアドレスカウ
ンタ装置のブロック図である。

【図７】 この発明の実施の形態５によるアドレスカウ
ンタ装置のブロック図である。

【図８】 この発明の実施の形態６によるアドレスカウ
ンタ装置のブロック図である。

【図９】 この発明の実施の形態７によるアドレスカウ
ンタ装置のブロック図である。

【図１０】 この発明の実施の形態８によるアドレスカ
ウンタ装置のブロック図である。

【図１１】 従来のアドレスカウンタ装置のブロック図
である。

【符号の説明】

１，４ アドレスカウンタ ３ 入力端子 １１，１９ 発振器 １２，１３，２
０，２６，２７ 分周器 １４，２５ ゲート回路（ゲート手段） １５，２１ エッジ検出回路 １６，２２ カウ
ンタ １７，２３ 判別器 １８，２４ ラッ
チ １０１ 送信装置 １１１，２１２
クロック発生手段 １１２，２１１，２１３ リセット信号発生手段 ２０１ 受信装置

Claims (10)

【特許請求の範囲】
1. 【請求項１】 第１のアドレスカウンタと第１のクロッ
   ク信号発生手段と第１のリセット信号発生手段と第１の
   ゲート手段とを具備すると共に、上記第１のゲート手段
   の出力を送信する送信装置と、第２のアドレスカウンタ
   と第２のリセット信号発生手段とを具備すると共に、上
   記第１のゲート手段からの出力を受信する受信装置で構
   成し、上記第１のクロック信号発生手段はクロック信号
   を発生し、上記第１のゲート手段は外部からのリセット
   信号の有無に応じて上記クロック信号の出力をオンオフ
   制御し、上記第１のアドレスカウンタは上記第１のゲー
   ト手段から出力されたクロック信号をカウントし、上記
   第１のリセット信号発生手段は上記第１のゲート手段か
   ら出力されたクロック信号の数を上記クロック信号周期
   の整数倍の周期毎にチェックし、チェックしたクロック
   信号の数に応じて上記第１のアドレスカウンタをリセッ
   トし、上記第２のアドレスカウンタは上記第１のゲート
   手段から送信されたクロック信号をカウントし、上記第
   ２のリセット信号発生手段は上記第１のゲート手段から
   送信されたクロック信号の数を上記クロック信号周期の
   整数倍の周期毎にチェックし、チェックしたクロック信
   号の数に応じて上記第２のアドレスカウンタをリセット
   するようにしたことを特徴とするアドレスカウンタ装
   置。
2. 【請求項２】 第１のアドレスカウンタと第１のクロッ
   ク信号発生手段と第１のリセット信号発生手段と第１の
   ゲート手段とを具備すると共に、外部からのリセット信
   号を送信する送信装置と、第２のアドレスカウンタと第
   ２のクロック信号発生手段と第２のリセット信号発生手
   段と第２のゲート手段とを具備すると共に、上記送信さ
   れたリセット信号を受信する受信装置で構成し、上記第
   １のクロック信号発生手段はクロック信号を発生し、上
   記第１のゲート手段は外部からのリセット信号の有無に
   応じて上記クロック信号の出力をオンオフ制御し、上記
   第１のアドレスカウンタは上記第１のゲート手段から出
   力されたクロック信号をカウントし、上記第１のリセッ
   ト信号発生手段は上記第１のゲート手段から出力された
   クロック信号の数を上記クロック信号周期の整数倍の周
   期毎にチェックし、チェックしたクロック信号の数に応
   じて上記第１のアドレスカウンタをリセットし、上記第
   ２のクロック信号発生手段は上記第１のクロック信号発
   生手段と同一周期の第２のクロック信号を発生し、上記
   第２のゲート手段は上記送信されたリセット信号の有無
   に応じて上記第２のクロック信号の出力をオンオフ制御
   し、上記第２のアドレスカウンタは上記第２のゲート手
   段から出力された第２のクロック信号をカウントし、上
   記第２のリセット信号発生手段は上記第２のゲート手段
   から出力された第２のクロック信号の数を上記第２のク
   ロック信号周期の整数倍の周期毎にチェックし、チェッ
   クした第２のクロック信号の数に応じて上記第２のアド
   レスカウンタをリセットするようにしたことを特徴とす
   るアドレスカウンタ装置。
3. 【請求項３】 第１のアドレスカウンタと第１のクロッ
   ク信号発生手段と第１のリセット信号発生手段と第１の
   ゲート手段とを具備すると共に、上記第１のゲート手段
   の出力を送信する送信装置と、第２のアドレスカウンタ
   と第２のクロック信号発生手段と第２のリセット信号発
   生手段とを具備すると共に、上記第１のゲート手段から
   の出力を受信する受信装置で構成し、上記第１のクロッ
   ク信号発生手段はクロック信号を発生し、上記第１のゲ
   ート手段は外部からのリセット信号の有無に応じて上記
   クロック信号の出力をオンオフ制御し、上記第１のアド
   レスカウンタは上記第１のクロック信号発生手段から出
   力されたクロック信号をカウントし、上記第１のリセッ
   ト信号発生手段は上記第１のゲート手段から出力された
   クロック信号の数を上記クロック信号周期の整数倍の周
   期毎にチェックし、チェックしたクロック信号の数に応
   じて上記第１のアドレスカウンタをリセットし、上記第
   ２のクロック信号発生手段は上記第１のクロック信号発
   生手段と同一周期の第２のクロック信号を発生し、上記
   第２のアドレスカウンタは上記第２のクロック信号発生
   手段から出力された第２のクロック信号をカウントし、
   上記第２のリセット信号発生手段は上記第１のゲート手
   段から送信されたクロック信号の数を上記第２のクロッ
   ク信号周期の整数倍の周期毎にチェックし、チェックし
   たクロック信号の数に応じて上記第２のアドレスカウン
   タをリセットするようにしたことを特徴とするアドレス
   カウンタ装置。
4. 【請求項４】 第１のアドレスカウンタと第１のクロッ
   ク信号発生手段と第１のリセット信号発生手段と第１の
   ゲート手段とを具備すると共に、上記第１のゲート手段
   の出力を送信する送信装置と、第２のアドレスカウンタ
   と第２のリセット信号発生手段とを具備すると共に、上
   記第１のゲート手段からの出力を受信する受信装置で構
   成し、上記第１のクロック信号発生手段はクロック信号
   を発生し、上記第１のゲート手段は外部からのリセット
   信号の有無に応じて上記クロック信号の出力をオンオフ
   制御し、上記第１のアドレスカウンタは上記第１のクロ
   ック信号発生手段から出力されたクロック信号をカウン
   トし、上記第１のリセット信号発生手段は上記第１のゲ
   ート手段から出力されたクロック信号の数を上記クロッ
   ク信号周期の整数倍の周期毎にチェックし、チェックし
   たクロック信号の数に応じて上記第１のアドレスカウン
   タをリセットし、上記第２のアドレスカウンタは上記第
   １のゲート手段から送信されたクロック信号をカウント
   し、上記第２のリセット信号発生手段は上記第１のゲー
   ト手段から送信されたクロック信号の数を上記クロック
   信号周期の整数倍の周期毎にチェックし、チェックした
   クロック信号の数に応じて上記第２のアドレスカウンタ
   をリセットするようにしたことを特徴とするアドレスカ
   ウンタ装置。
5. 【請求項５】 第１のアドレスカウンタと第１のクロッ
   ク信号発生手段と第１のリセット信号発生手段と第１の
   ゲート手段とを具備すると共に、上記第１のゲート手段
   の出力を送信する送信装置と、第２のアドレスカウンタ
   と第２のクロック信号発生手段と第２のリセット信号発
   生手段とを具備すると共に、上記第１のゲート手段から
   の出力を受信する受信装置で構成し、上記第１のクロッ
   ク信号発生手段はクロック信号を発生し、上記第１のゲ
   ート手段は外部からのリセット信号の有無に応じて上記
   クロック信号の出力をオンオフ制御し、上記第１のアド
   レスカウンタは上記第１のゲート手段から出力されたク
   ロック信号をカウントし、上記第１のリセット信号発生
   手段は上記第１のゲート手段から出力されたクロック信
   号の数を上記クロック信号周期の整数倍の周期毎にチェ
   ックし、チェックしたクロック信号の数に応じて上記第
   １のアドレスカウンタをリセットし、上記第２のクロッ
   ク信号発生手段は上記第１のクロック信号発生手段と同
   一周期の第２のクロック信号を発生し、上記第２のアド
   レスカウンタは上記第２のクロック信号発生手段から出
   力された第２のクロック信号をカウントし、上記第２の
   リセット信号発生手段は上記第１のゲート手段から送信
   されたクロック信号の数を上記第２のクロック信号周期
   の整数倍の周期毎にチェックし、チェックしたクロック
   信号の数に応じて上記第２のアドレスカウンタをリセッ
   トするようにしたことを特徴とするアドレスカウンタ装
   置。
6. 【請求項６】 第１のアドレスカウンタと第１のクロッ
   ク信号発生手段と第１のリセット信号発生手段と第１の
   ゲート手段とを具備すると共に、外部からのリセット信
   号を送信する送信装置と、第２のアドレスカウンタと第
   ２のクロック信号発生手段と第２のリセット信号発生手
   段と第２のゲート手段とを具備すると共に、上記送信さ
   れたリセット信号を受信する受信装置で構成し、上記第
   １のクロック信号発生手段はクロック信号を発生し、上
   記第１のゲート手段は上記外部からのリセット信号の有
   無に応じて上記クロック信号の出力をオンオフ制御し、
   上記第１のアドレスカウンタは上記第１のクロック信号
   発生手段から出力されたクロック信号をカウントし、上
   記第１のリセット信号発生手段は上記第１のゲート手段
   から出力されたクロック信号の数を上記クロック信号周
   期の整数倍の周期毎にチェックし、チェックしたクロッ
   ク信号の数に応じて上記第１のアドレスカウンタをリセ
   ットし、上記第２のクロック信号発生手段は上記第１の
   クロック信号発生手段と同一周期の第２のクロック信号
   を発生し、上記第２のアドレスカウンタは上記第２のク
   ロック信号発生手段から出力された第２のクロック信号
   をカウントし、第１と第２のクロック信号発生手段は出
   力されるクロック信号周波数よりも高い周波数の発振器
   と、この発振器の周波数を分周して上記クロック信号を
   出力する分周器とを具備する手段としたことを特徴とす
   るアドレスカウンタ装置。上記第２のゲート手段は上記
   送信されたリセット信号の有無に応じて上記第２のクロ
   ック信号の出力をオンオフ制御し、上記第２のリセット
   信号発生手段は上記第２のゲート手段から出力された第
   ２のクロック信号の数を上記第２のクロック信号周期の
   整数倍の周期毎にチェックし、チェックした第２のクロ
   ック信号の数に応じて上記第２のアドレスカウンタをリ
   セットするようにしたことを特徴とするアドレスカウン
   タ装置。
7. 【請求項７】 第１のアドレスカウンタと第１のクロッ
   ク信号発生手段と第１のリセット信号発生手段と第１の
   ゲート手段とを具備すると共に、外部からのリセット信
   号を送信する送信装置と、第２のアドレスカウンタと第
   ２のクロック信号発生手段と第２のリセット信号発生手
   段と第２のゲート手段とを具備すると共に、上記送信さ
   れたリセット信号を受信する受信装置で構成し、上記第
   １のクロック信号発生手段はクロック信号を発生し、上
   記第１のゲート手段は上記外部からのリセット信号の有
   無に応じて上記クロック信号の出力をオンオフ制御し、
   上記第１のアドレスカウンタは上記第１のクロック信号
   発生手段から出力されたクロック信号をカウントし、上
   記第１のリセット信号発生手段は上記第１のゲート手段
   から出力されたクロック信号の数を上記クロック信号周
   期の整数倍の周期毎にチェックし、チェックしたクロッ
   ク信号の数に応じて上記第１のアドレスカウンタをリセ
   ットし、上記第２のクロック信号発生手段は上記第１の
   クロック信号発生手段と同一周期の第２のクロック信号
   を発生し、上記第２のゲート手段は上記送信されたリセ
   ット信号の有無に応じて上記第２のクロック信号の出力
   をオンオフ制御し、上記第２のアドレスカウンタは上記
   第２のゲート手段から出力された第２のクロック信号を
   カウントし、上記第２のリセット信号発生手段は上記第
   ２のゲート手段から出力された第２のクロック信号の数
   を上記第２のクロック信号周期の整数倍の周期毎にチェ
   ックし、チェックした第２のクロック信号の数に応じて
   上記第２のアドレスカウンタをリセットするようにした
   ことを特徴とするアドレスカウンタ装置。
8. 【請求項８】 第１のアドレスカウンタと第１のクロッ
   ク信号発生手段と第１のリセット信号発生手段と第１の
   ゲート手段とを具備すると共に、外部からのリセット信
   号を送信する送信装置と、第２のアドレスカウンタと第
   ２のクロック信号発生手段と第２のリセット信号発生手
   段と第２のゲート手段とを具備すると共に、上記送信さ
   れたリセット信号を受信する受信装置で構成し、上記第
   １のクロック信号発生手段はクロック信号を発生し、上
   記第１のゲート手段は外部からのリセット信号の有無に
   応じて上記クロック信号の出力をオンオフ制御し、上記
   第１のアドレスカウンタは上記第１のゲート手段から出
   力されたクロック信号をカウントし、上記第１のリセッ
   ト信号発生手段は上記第１のゲート手段から出力された
   クロック信号の数を上記クロック信号周期の整数倍の周
   期毎にチェックし、チェックしたクロック信号の数に応
   じて上記第１のアドレスカウンタをリセットし、上記第
   ２のクロック信号発生手段は上記第１のクロック信号発
   生手段と同一周期の第２のクロック信号を発生し、上記
   第２のアドレスカウンタは上記第２のクロック信号発生
   手段から出力された第２のクロック信号をカウントし、
   上記第２のゲート手段は上記送信されたリセット信号の
   有無に応じて上記第２のクロック信号の出力をオンオフ
   制御し、上記第２のリセット信号発生手段は上記第２の
   ゲート手段から出力された第２のクロック信号の数を上
   記第２のクロック信号周期の整数倍の周期毎にチェック
   し、チェックした第２のクロック信号の数に応じて上記
   第２のアドレスカウンタをリセットするようにしたこと
   を特徴とするアドレスカウンタ装置。
9. 【請求項９】 請求項１または請求項４のアドレスカウ
   ンタ装置において、第１のクロック信号発生手段は、出
   力されるクロック信号周波数よりも高い周波数の発振器
   と、この発振器の周波数を分周して上記クロック信号を
   出力する分周器とを具備する手段とし、第２のリセット
   信号発生手段は、上記クロック信号周波数よりも高い周
   波数の発振器と、この発振器の周波数を分周して上記ク
   ロック信号周期の整数倍の周期のチェック用信号を出力
   する分周器とを具備し、このチェック用信号の周期毎に
   第１のゲート手段から送信されたクロック信号の数をチ
   ェックし、チェックしたクロック信号の数に応じて第２
   のアドレスカウンタをリセットする手段としたことを特
   徴とするアドレスカウンタ装置。
10. 【請求項１０】 請求項２，３，５〜８のいずれか１項
    のアドレスカウンタ装置において、第１と第２のクロッ
    ク信号発生手段は出力されるクロック信号周波数よりも
    高い周波数の発振器と、この発振器の周波数を分周して
    上記クロック信号を出力する分周器とを具備する手段と
    したことを特徴とするアドレスカウンタ装置。