JPH10336246A - 光パケット同期回路 - Google Patents
光パケット同期回路Info
- Publication number
- JPH10336246A JPH10336246A JP9147818A JP14781897A JPH10336246A JP H10336246 A JPH10336246 A JP H10336246A JP 9147818 A JP9147818 A JP 9147818A JP 14781897 A JP14781897 A JP 14781897A JP H10336246 A JPH10336246 A JP H10336246A
- Authority
- JP
- Japan
- Prior art keywords
- optical
- signal
- optical packet
- synchronization
- clock signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Optical Communication System (AREA)
Abstract
(57)【要約】 （修正有）
【課題】 同期用のビット数が一定であっても同期を確
立でき、同期確立の時間が短縮された光パケット同期回
路を提供。 【解決手段】 光分岐部15は、光パケット11の光信号を
分岐して光・電気変換部16と光パターン検出回路17に出
力する。光パターン検出回路17は、特定の光パターンの
同期用ビットを認識して、検出信号18を出力する。光・
電気変換部19は、検出信号18を処理して検出信号21を
得、これはクロック信号２４とともに位相比較器22に入
力される。両者の位相差情報は位相シフタ25に出力され
る。クロック信号24と位相差情報が入力される位相シフ
タ25は、例えばフィードバック制御を用い、クロック信
号24を光パケット11と同期させたクロック信号27に変換
してフリップフロップ26に出力する。フリップフロップ
26は、光・電気変換部16よりの光パケット11の信号29を
クロック信号27により再生して光パケットの信号処理回
路30に出力する。
立でき、同期確立の時間が短縮された光パケット同期回
路を提供。 【解決手段】 光分岐部15は、光パケット11の光信号を
分岐して光・電気変換部16と光パターン検出回路17に出
力する。光パターン検出回路17は、特定の光パターンの
同期用ビットを認識して、検出信号18を出力する。光・
電気変換部19は、検出信号18を処理して検出信号21を
得、これはクロック信号２４とともに位相比較器22に入
力される。両者の位相差情報は位相シフタ25に出力され
る。クロック信号24と位相差情報が入力される位相シフ
タ25は、例えばフィードバック制御を用い、クロック信
号24を光パケット11と同期させたクロック信号27に変換
してフリップフロップ26に出力する。フリップフロップ
26は、光・電気変換部16よりの光パケット11の信号29を
クロック信号27により再生して光パケットの信号処理回
路30に出力する。
Description
【０００１】
【発明の属する技術分野】本発明は、バースト状に発生
する光パケットをビット同期をとって受信する光パケッ
ト同期回路に関するものである。
する光パケットをビット同期をとって受信する光パケッ
ト同期回路に関するものである。
【０００２】
【従来の技術】近年、光技術が通信分野に適用され、高
速度の大容量通信が可能となった。デジタル通信では送
信側と受信側のビット同期は必須のものであり、バース
ト状に発生する光パケットの受信側は、パケットを受信
する度に同期をとる必要がある。従来、光ファイバ配信
データインタフェース(FDDI)、Ethernetなどでは、パケ
ットの先頭部にプリアンブルと称する同期用ビット、例
えば、「1010」の繰返しを付与し、これを受信側で検出
することにより、同期を確立していた。
速度の大容量通信が可能となった。デジタル通信では送
信側と受信側のビット同期は必須のものであり、バース
ト状に発生する光パケットの受信側は、パケットを受信
する度に同期をとる必要がある。従来、光ファイバ配信
データインタフェース(FDDI)、Ethernetなどでは、パケ
ットの先頭部にプリアンブルと称する同期用ビット、例
えば、「1010」の繰返しを付与し、これを受信側で検出
することにより、同期を確立していた。
【０００３】
【発明が解決しようとする課題】しかし、この方法は、
位相ロックループ(PLL) などで同期をとる場合、伝送速
度が低い場合は同期用ビットが少なくてすむ。しかし、
伝送速度が高くなると、PLL の同期確立までに多少の時
間を要するので、同期用ビットを長く必要とし、したが
って伝送効率を低下させる欠点があった。
位相ロックループ(PLL) などで同期をとる場合、伝送速
度が低い場合は同期用ビットが少なくてすむ。しかし、
伝送速度が高くなると、PLL の同期確立までに多少の時
間を要するので、同期用ビットを長く必要とし、したが
って伝送効率を低下させる欠点があった。
【０００４】本発明はこのような従来技術の欠点を解消
し、伝送速度の如何に拘らず同期用ビットのビット長が
一定であり、同期確立の期間が短縮された光パケット同
期回路を提供することを目的とする。
し、伝送速度の如何に拘らず同期用ビットのビット長が
一定であり、同期確立の期間が短縮された光パケット同
期回路を提供することを目的とする。
【０００５】
【課題を解決するための手段】本発明によれば、データ
およびこのデータに先行する所定のパターンの同期用ビ
ットを含む光パケットを受信する光パケット同期回路
は、同期用ビットの所定のパターンを識別する光パター
ン検出手段と、光パターン検出手段の出力する光信号を
電気信号に変換する第１の光・電気変換手段と、第１の
クロック信号を発生するクロック発生手段と、第１の光
・電気変換手段の出力信号および第１のクロック信号が
入力され、両者の位相差情報を出力する位相比較手段
と、第１のクロック信号を位相差情報により光パケット
の信号と同期する第２のクロック信号に変換する位相シ
フト手段と、光パケットの信号を光パターン検出手段お
よび第２の光・電気変換手段にそれぞれ出力する光分岐
手段とを含み、これによって、第２の光・電気変換手段
よりの光パケットの信号および第２のクロック信号を出
力することを特徴とす。
およびこのデータに先行する所定のパターンの同期用ビ
ットを含む光パケットを受信する光パケット同期回路
は、同期用ビットの所定のパターンを識別する光パター
ン検出手段と、光パターン検出手段の出力する光信号を
電気信号に変換する第１の光・電気変換手段と、第１の
クロック信号を発生するクロック発生手段と、第１の光
・電気変換手段の出力信号および第１のクロック信号が
入力され、両者の位相差情報を出力する位相比較手段
と、第１のクロック信号を位相差情報により光パケット
の信号と同期する第２のクロック信号に変換する位相シ
フト手段と、光パケットの信号を光パターン検出手段お
よび第２の光・電気変換手段にそれぞれ出力する光分岐
手段とを含み、これによって、第２の光・電気変換手段
よりの光パケットの信号および第２のクロック信号を出
力することを特徴とす。
【０００６】本発明によれば、光パケットの同期用ビッ
トを電気信号に変換しないで識別する光パターン検出手
段を設けたことにより、クロックレートに拘らず、同期
用ビット数を一定とすることができ、受信側の同期確立
が早くなる。
トを電気信号に変換しないで識別する光パターン検出手
段を設けたことにより、クロックレートに拘らず、同期
用ビット数を一定とすることができ、受信側の同期確立
が早くなる。
【０００７】
【発明の実施の形態】次に添付図面を参照して本発明に
よる光パケット同期回路の実施例を詳細に説明する。図
１は本発明の実施例による光パケット同期回路10を示
す。光パケット同期回路10は、図３に示すフォーマット
の光パケット11を受信する。図３(a) に示す光パケット
11は、先頭の同期用ビット12を構成する所定のビットパ
ターンの２進値、例えば「101010」と、送信情報を含む
データ13よりなる。送信すべきデータ13が長い場合、デ
ータ13内に再同期をとるための同期用ビット14を含むこ
とがある。図３(b) はデータ13のフォーマットの一構成
例であり、先頭にデータ開始信号Ｓが、また末尾にデー
タ終了信号Ｅが配置される。
よる光パケット同期回路の実施例を詳細に説明する。図
１は本発明の実施例による光パケット同期回路10を示
す。光パケット同期回路10は、図３に示すフォーマット
の光パケット11を受信する。図３(a) に示す光パケット
11は、先頭の同期用ビット12を構成する所定のビットパ
ターンの２進値、例えば「101010」と、送信情報を含む
データ13よりなる。送信すべきデータ13が長い場合、デ
ータ13内に再同期をとるための同期用ビット14を含むこ
とがある。図３(b) はデータ13のフォーマットの一構成
例であり、先頭にデータ開始信号Ｓが、また末尾にデー
タ終了信号Ｅが配置される。
【０００８】図１に戻って、光パケット11は光分岐部15
に到来する。光分岐部15は、入力される光パケット11の
光信号を分岐して、光・電気変換部16と光パターン検出
回路17に出力する回路である。光パターン検出回路17
は、本出願人による特許出願、特願平7ー20519 号に記載
の光パターン検出回路が適用可能であり、これは、同期
用ビット12および14の特定の光パターン、本実施例では
「101010」が入射されると、これを電気信号に変換する
ことなく認識して、検出信号18を出力する回路である。
この光パターン検出は、クロックレートに依存しないの
で、伝送レートが高い場合でも、同期用ビット12および
14のビット数を増やす必要がない。
に到来する。光分岐部15は、入力される光パケット11の
光信号を分岐して、光・電気変換部16と光パターン検出
回路17に出力する回路である。光パターン検出回路17
は、本出願人による特許出願、特願平7ー20519 号に記載
の光パターン検出回路が適用可能であり、これは、同期
用ビット12および14の特定の光パターン、本実施例では
「101010」が入射されると、これを電気信号に変換する
ことなく認識して、検出信号18を出力する回路である。
この光パターン検出は、クロックレートに依存しないの
で、伝送レートが高い場合でも、同期用ビット12および
14のビット数を増やす必要がない。
【０００９】検出信号18は他の光・電気変換部19に入力
される。光・電気変換部19は、検出信号18を電気信号に
変換し、これを検出信号21として位相比較器22に出力す
る。位相比較器22は、検出信号21とクロック発生装置23
が発生する光パケット11のクロック信号24とが入力さ
れ、両者の位相を比較して位相差情報td（図２）を低域
フィルタ（図示せず）を通して高周波成分を除去し、結
果の信号28を位相シフタ25に出力する回路である。位相
シフタ25は、クロック発生装置23から入力されるクロッ
ク信号24に応動し、例えばフィードバック制御を用い
て、位相差信号28をシフトして、光パケット11の信号と
同期させたクロック信号27に変換して、フリップフロッ
プ(FF) 26 に出力する回路である。フリップフロップ26
は、光・電気変換部16が出力する光パケット11の信号29
が入力されて、これと同期したクロック信号27により入
力信号を再生して、光パケットの信号処理回路50に出力
30から出力する回路である。
される。光・電気変換部19は、検出信号18を電気信号に
変換し、これを検出信号21として位相比較器22に出力す
る。位相比較器22は、検出信号21とクロック発生装置23
が発生する光パケット11のクロック信号24とが入力さ
れ、両者の位相を比較して位相差情報td（図２）を低域
フィルタ（図示せず）を通して高周波成分を除去し、結
果の信号28を位相シフタ25に出力する回路である。位相
シフタ25は、クロック発生装置23から入力されるクロッ
ク信号24に応動し、例えばフィードバック制御を用い
て、位相差信号28をシフトして、光パケット11の信号と
同期させたクロック信号27に変換して、フリップフロッ
プ(FF) 26 に出力する回路である。フリップフロップ26
は、光・電気変換部16が出力する光パケット11の信号29
が入力されて、これと同期したクロック信号27により入
力信号を再生して、光パケットの信号処理回路50に出力
30から出力する回路である。
【００１０】図２は図１に示す実施例の動作を示すタイ
ムチャートである。光パケット同期回路10は、光パケッ
ト11の信号を受信する。光パターン検出回路17は、光パ
ケット11の先頭の同期用ビット12のビットパターン「10
1010」を検出すると、検出信号18を出力する。位相比較
器22は、クロック発生装置23よりのクロック信号24と検
出信号22の位相差tdを検出して、位相シフタ25に出力す
る。位相シフタ25は、パケット受信前は、クロック発生
装置23よりのクロック信号24を出力している。検出信号
22が入力されると、位相シフタ25は、これとクロック信
号24との位相差tdを検出し、クロック信号24を位相差td
だけシフトし、受信信号に同期したクロック信号27をフ
リップフロップ26へ出力する。フリップフロップ26は、
入力される光パケット11のデータ13をクロック信号27に
より再生して、信号処理回路50へ出力30から出力する。
信号処理回路50は、同期確立過程にあるクロック信号27
より同期用ビット12（図２）を受信するが、これ以後
は、同期がとれたデータ13を受信する。同期用ビット12
は、データ開始信号Ｓにより識別可能であり、データ13
よりこれを除去することができる。
ムチャートである。光パケット同期回路10は、光パケッ
ト11の信号を受信する。光パターン検出回路17は、光パ
ケット11の先頭の同期用ビット12のビットパターン「10
1010」を検出すると、検出信号18を出力する。位相比較
器22は、クロック発生装置23よりのクロック信号24と検
出信号22の位相差tdを検出して、位相シフタ25に出力す
る。位相シフタ25は、パケット受信前は、クロック発生
装置23よりのクロック信号24を出力している。検出信号
22が入力されると、位相シフタ25は、これとクロック信
号24との位相差tdを検出し、クロック信号24を位相差td
だけシフトし、受信信号に同期したクロック信号27をフ
リップフロップ26へ出力する。フリップフロップ26は、
入力される光パケット11のデータ13をクロック信号27に
より再生して、信号処理回路50へ出力30から出力する。
信号処理回路50は、同期確立過程にあるクロック信号27
より同期用ビット12（図２）を受信するが、これ以後
は、同期がとれたデータ13を受信する。同期用ビット12
は、データ開始信号Ｓにより識別可能であり、データ13
よりこれを除去することができる。
【００１１】図４は第２の実施例の光パケット同期回路
31の構成を示す。図１と同様の要素は同じ番号で示す。
光・電気変換部16は、光パケット11（図２）の信号を信
号処理回路50に出力30から出力する。位相シフタ25は、
光パケット11を受信する前は、クロック信号24（図２）
をクロック信号27として出力しているが、光パケット11
が入力されると、光パケット11のデータ13の時点（図
２）よりこれと同期したクロック信号27を信号処理回路
50へ出力30から出力する。信号処理回路50は、データ開
始ビットＳよりデータ13を受信し、クロック信号27に応
動して信号処理を行なう。
31の構成を示す。図１と同様の要素は同じ番号で示す。
光・電気変換部16は、光パケット11（図２）の信号を信
号処理回路50に出力30から出力する。位相シフタ25は、
光パケット11を受信する前は、クロック信号24（図２）
をクロック信号27として出力しているが、光パケット11
が入力されると、光パケット11のデータ13の時点（図
２）よりこれと同期したクロック信号27を信号処理回路
50へ出力30から出力する。信号処理回路50は、データ開
始ビットＳよりデータ13を受信し、クロック信号27に応
動して信号処理を行なう。
【００１２】図５は第３の実施例の光パケット同期回路
32の機能構成を示す。図１および図４と同様の要素は同
じ番号で示す。光パケット11が入力され、同期用ビット
12の検出信号18が光パターン検出回路17から出力される
と、この信号18はフリップフロップ33の端子Ｄに入力さ
れる。フリップフロップ33は、検出信号18を、端子CKに
入力されるクロック信号27に応動してラッチし、端子Ｑ
よりアンド回路34への出力36をハイレベルとする。光・
電気変換部16の出力29が他方の入力へ入力されるアンド
回路34は、これによってイネーブルとなり、光パケット
11の同期用ビット12を除いたデータ13のみをその出力30
から出力する。信号処理回路50は、データ13とクロック
信号27により信号処理を行ない、データ13のデータ終了
信号Ｅ（図２(b) ）を検出すると、リセット信号35をフ
リップフロップ33の端子Ｒに出力する。フリップフロッ
プ33は、リセット信号35によりリセットされ、端子Ｑの
出力をローレベルとする。アンド回路34は、これに応動
してその出力30をオフするから、データ13内の同期用ビ
ット14が出力されることはない。次に、同期用ビット14
が光パターン検出回路17で検出されると、検出信号18が
出力され、再同期がとられる。アンド回路34はフリップ
フロップ33より再び付勢され、後半のデータ13を出力す
る。
32の機能構成を示す。図１および図４と同様の要素は同
じ番号で示す。光パケット11が入力され、同期用ビット
12の検出信号18が光パターン検出回路17から出力される
と、この信号18はフリップフロップ33の端子Ｄに入力さ
れる。フリップフロップ33は、検出信号18を、端子CKに
入力されるクロック信号27に応動してラッチし、端子Ｑ
よりアンド回路34への出力36をハイレベルとする。光・
電気変換部16の出力29が他方の入力へ入力されるアンド
回路34は、これによってイネーブルとなり、光パケット
11の同期用ビット12を除いたデータ13のみをその出力30
から出力する。信号処理回路50は、データ13とクロック
信号27により信号処理を行ない、データ13のデータ終了
信号Ｅ（図２(b) ）を検出すると、リセット信号35をフ
リップフロップ33の端子Ｒに出力する。フリップフロッ
プ33は、リセット信号35によりリセットされ、端子Ｑの
出力をローレベルとする。アンド回路34は、これに応動
してその出力30をオフするから、データ13内の同期用ビ
ット14が出力されることはない。次に、同期用ビット14
が光パターン検出回路17で検出されると、検出信号18が
出力され、再同期がとられる。アンド回路34はフリップ
フロップ33より再び付勢され、後半のデータ13を出力す
る。
【００１３】本発明の理解を助けるため、図６を参照し
て従来の光パケット同期回路40を説明する。光・電気変
換部16は光パケット11の光信号を電気信号に変換してフ
リップフロップ26と位相ロックループ(PLL) 41に出力す
る。位相ロックループ41の位相比較器42は、入力信号の
光パケット11の同期用ビット12と電圧制御発信器(VCO)
43の発振するクロック信号とが入力され、位相差に対応
する電圧を低域フィルタ44に出力する。低域フィルタ44
は、位相差情報より高周波成分を除いて電圧制御発信器
43に出力する。電圧制御発信器43は、位相差情報の電圧
に対応して位相差を減少した信号を出力し、これを入力
側にフィードバックすることを繰り返す。これにより、
位相ロックループ41の出力信号は入力信号に同期する。
フリップフロップ26は、位相ロックループ41よりクロッ
ク信号が入力され、光・電気変換16より入力するデータ
13を再生して出力する。これは、本発明の上述した実施
例の光パケット同期回路10、31、32に比べ、同期確立に
時間がかかる。とくに、データ内に挿入した同期用ビッ
ト14およびクロックレートが速い場合は、さらに同期確
立期間が長くなるので、同期用ビット数をクロックレー
トとデータ構成のフォーマットにより多くする必要があ
った。
て従来の光パケット同期回路40を説明する。光・電気変
換部16は光パケット11の光信号を電気信号に変換してフ
リップフロップ26と位相ロックループ(PLL) 41に出力す
る。位相ロックループ41の位相比較器42は、入力信号の
光パケット11の同期用ビット12と電圧制御発信器(VCO)
43の発振するクロック信号とが入力され、位相差に対応
する電圧を低域フィルタ44に出力する。低域フィルタ44
は、位相差情報より高周波成分を除いて電圧制御発信器
43に出力する。電圧制御発信器43は、位相差情報の電圧
に対応して位相差を減少した信号を出力し、これを入力
側にフィードバックすることを繰り返す。これにより、
位相ロックループ41の出力信号は入力信号に同期する。
フリップフロップ26は、位相ロックループ41よりクロッ
ク信号が入力され、光・電気変換16より入力するデータ
13を再生して出力する。これは、本発明の上述した実施
例の光パケット同期回路10、31、32に比べ、同期確立に
時間がかかる。とくに、データ内に挿入した同期用ビッ
ト14およびクロックレートが速い場合は、さらに同期確
立期間が長くなるので、同期用ビット数をクロックレー
トとデータ構成のフォーマットにより多くする必要があ
った。
【００１４】
【発明の効果】このように本発明によれば、光パケット
の同期用ビットを電気信号に変換しないで識別する光パ
ターン検出手段を設けたことにより、クロックレートに
拘らず、同期用ビット数を一定とすることができる。し
たがって、受信側の同期確立が早まり、PLL などを用い
た従来の回路に比べて光パケットの伝送効率が高くな
る。また、光パケットのデータのみを出力することによ
り、次段の信号処理の負担が軽減し、受信側の信号処理
が速くなる。
の同期用ビットを電気信号に変換しないで識別する光パ
ターン検出手段を設けたことにより、クロックレートに
拘らず、同期用ビット数を一定とすることができる。し
たがって、受信側の同期確立が早まり、PLL などを用い
た従来の回路に比べて光パケットの伝送効率が高くな
る。また、光パケットのデータのみを出力することによ
り、次段の信号処理の負担が軽減し、受信側の信号処理
が速くなる。
【図１】本発明による光パケット同期回路の第１の実施
例の構成を示す機能ブロック図である。
例の構成を示す機能ブロック図である。
【図２】図１、４および５に示す実施例の動作を示すタ
イムチャートである。
イムチャートである。
【図３】図１、４および５に示す実施例に適用される光
パケットのフォーマットの例を示す信号構成図である。
パケットのフォーマットの例を示す信号構成図である。
【図４】本発明の第２の実施例を示す、図１と同様の機
能ブロック図である。
能ブロック図である。
【図５】本発明の第３の実施例を示す、図１と同様の機
能ブロック図である。
能ブロック図である。
【図６】従来の光パケット同期回路の機能ブロック図で
ある。
ある。
10、31、32 光パケット同期回路 15 光分岐部 16、19 光・電気変換部 17 光パターン検出回路 22 位相比較器 23 クロック発生装置 25 位相シフタ 26、33 フリップフロップ 34 アンド回路
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０４Ｂ 10/04 10/06 Ｈ０４Ｌ 7/04 (72)発明者 鍛冶 満喜子 東京都港区虎ノ門１丁目７番12号 沖電気 工業株式会社内
Claims (4)
- 【請求項１】 データおよび該データに先行する所定の
パターンの同期用ビットを含む光パケットを受信する光
パケット同期回路であって、 前記同期用ビットの所定のパターンを識別する光パター
ン検出手段と、 該光パターン検出手段の出力する光信号を電気信号に変
換する第１の光・電気変換手段と、 第１のクロック信号を発生するクロック発生手段と、 第１の光・電気変換手段の出力信号および第１のクロッ
ク信号が入力され、両者の位相差情報を出力する位相比
較手段と、 第１のクロック信号を前記位相差情報により前記光パケ
ットの信号と同期する第２のクロック信号に変換する位
相シフト手段と、 前記光パケットの信号を前記光パターン検出手段および
第２の光・電気変換手段にそれぞれ出力する光分岐手段
とを含み、 これによって、第２の光・電気変換手段よりの光パケッ
トの信号および第２のクロック信号を出力することを特
徴とする光パケット同期回路。 - 【請求項２】 請求項１に記載の光パケット同期回路に
おいて、該回路はさらに、第２の光・電気変換手段より
の光パケットの信号を第２のクロック信号により再生し
て出力する信号再生手段を含むことを特徴とする光パケ
ット同期回路。 - 【請求項３】 請求項１に記載の光パケット同期回路に
おいて、前記光パケットのデータは、その内部に前記同
期用ビットを含むことを特徴とする光パケット同期回
路。 - 【請求項４】 請求項１または３に記載の光パケット同
期回路において、該回路はさらに、前記位相差情報およ
び第２のクロック信号により前記光パケットの信号より
前記同期用ビットを除いて、前記データのみを出力する
データ出力手段を含むことを特徴とする光パケット同期
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9147818A JPH10336246A (ja) | 1997-06-05 | 1997-06-05 | 光パケット同期回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9147818A JPH10336246A (ja) | 1997-06-05 | 1997-06-05 | 光パケット同期回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10336246A true JPH10336246A (ja) | 1998-12-18 |
Family
ID=15438927
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9147818A Withdrawn JPH10336246A (ja) | 1997-06-05 | 1997-06-05 | 光パケット同期回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10336246A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006196787A (ja) * | 2005-01-14 | 2006-07-27 | Furukawa Electric Co Ltd:The | 光パルスパターン生成器 |
| JPWO2017090207A1 (ja) * | 2015-11-27 | 2018-03-22 | 三菱電機株式会社 | 光受信器、光通信装置および制御方法 |
| US10135380B2 (en) | 2016-04-22 | 2018-11-20 | Mitsubishi Electric Corporation | AC rotary machine control apparatus |
| US10462268B2 (en) | 2016-09-14 | 2019-10-29 | Mitsubishi Electric Corporation | Data transmitting/receiving apparatus and data transmitting/receiving method |
-
1997
- 1997-06-05 JP JP9147818A patent/JPH10336246A/ja not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006196787A (ja) * | 2005-01-14 | 2006-07-27 | Furukawa Electric Co Ltd:The | 光パルスパターン生成器 |
| JPWO2017090207A1 (ja) * | 2015-11-27 | 2018-03-22 | 三菱電機株式会社 | 光受信器、光通信装置および制御方法 |
| US10135380B2 (en) | 2016-04-22 | 2018-11-20 | Mitsubishi Electric Corporation | AC rotary machine control apparatus |
| US10462268B2 (en) | 2016-09-14 | 2019-10-29 | Mitsubishi Electric Corporation | Data transmitting/receiving apparatus and data transmitting/receiving method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH10313277A (ja) | ビットレート自動識別器、ビットレート選択型タイミング抽出器、ビットレート選択型識別再生器、ビットレート選択型光再生中継器およびビットレート自動識別方法 | |
| US7142787B2 (en) | Optical data transmission method and its system, optical transmitter and its method, and optical switcher | |
| JP3351407B2 (ja) | 光受信器用ｃｄｒ回路 | |
| US7643601B2 (en) | Timing extraction circuit for use in optical receiver that uses clock of frequency equal to one half of data transmission rate, and duty cycle deviation handling circuit for use in optical transmitter and receiver | |
| CA1215120A (en) | Optical heterodyne detection pulse receiving system and method | |
| EP1119119B1 (en) | Local generator with PLL for phase synchronization of clock signal with bits in optical pulse stream | |
| KR100297156B1 (ko) | 오버샘플링형 클록 복구회로 및 그 클록신호 위상 조절방법 | |
| JP4680702B2 (ja) | 光信号受信装置 | |
| US4752942A (en) | Method and circuitry for extracting clock signal from received biphase modulated signal | |
| US20100135666A1 (en) | Clock phase aligning apparatus for burst-mode data | |
| US6271777B1 (en) | Data transmission system employing clock-enriched data coding and sub-harmonic de-multiplexing | |
| US6178022B1 (en) | Optical transmitter and optical receiver for optical time division multiplexing transmission | |
| JP2001242501A (ja) | 光受信器 | |
| US20030063698A1 (en) | Optical synchronous coding system | |
| US4498167A (en) | TDM Communication system | |
| JP4214224B2 (ja) | 光クロック抽出装置および光クロック抽出方法 | |
| JP3219063B2 (ja) | 位相同期制御装置及び位相同期制御方法 | |
| JPS63204837A (ja) | 同期装置 | |
| JP3876646B2 (ja) | 光受信器 | |
| JPS60235549A (ja) | ｎＢ１Ｃ符号信号のＣビツト同期方式 | |
| JP3171983B2 (ja) | 光受信装置 | |
| JP2001094199A (ja) | 光クロック抽出回路及び光通信システム | |
| US6775275B2 (en) | Matrix switch method and device | |
| SU544172A1 (ru) | Устройство дл демодул ции многоосновных кодоимпульсных сигналоы | |
| JPH10257037A (ja) | 位相差吸収回路、送信装置、受信装置および波長多重伝送装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20040907 |