JPH10339860A - 液晶表示装置およびその駆動方法 - Google Patents

Abstract

(57)【要約】 【課題】 ディスクリネーションの発生を抑制して表示
品位の優れた液晶表示装置を提供する。 【解決手段】 画素領域の周囲に沿って形成された略コ
字形状の補助容量電極２６を画素電極２９で覆ってしま
うことにより、補助容量電極２６と画素電極２９との間
に横方向の電界が発生するのを抑制する。このような構
造にすることで、画素領域に存在する液晶分子の配向状
態を横方向電界で変更することがないため、ディスクリ
ネーションの発生を抑制することができる。これによ
り、表示品位の高い液晶表示装置を実現することが可能
になる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は液晶表示装置およ
びその駆動方法に関し、さらに詳しくはディスクリネー
ションの発生を抑える液晶表示装置およびその駆動方法
に関する。

【０００２】

【従来の技術】従来、例えば図１２に示すようなアクテ
ィブマトリクス駆動の液晶表示装置が知られている。ま
た、図１２のＥ−Ｅ断面およびＦ−Ｆ断面は、図１５お
よび図１６のような構造になっている。図１２は、その
液晶表示装置の後透明基板７側の１画素部分の平面構造
を示したものであり、薄膜トランジスタ（以下、ＴＦＴ
と称する）１、画素電極２、ゲートライン３、ドレイン
ライン４、補助容量電極５などの配置を表している。後
透明基板７側と前透明基板８側との対向面には、それぞ
れ配向膜９、１０が形成されている。これら配向膜９、
１０には、図１３に示すような方向にラビング処理が施
されている。図１３において実線の矢印は前透明基板８
側の配向膜１０に施されたラビングの方向であり、破線
の矢印は後透明基板７の配向膜９に施されたラビングの
方向を示している。なお、図１４は、無電界時でのプレ
チルト角αで基板７，８間に液晶１４が配向している状
態を示す断面図である。図１５および図１６において符
号１１は前透明基板８側に形成された共通電極、１２は
カラーフィルタ層、１３はブラックマトリクスを示して
いる。

【０００３】

【発明が解決しようとする課題】しかしながら、このよ
うな液晶表示装置において、画素電極２と共通電極１１
との間に電界を印加し、画素を観察すると画素の一部か
ら光が漏れる不良が見られることがある。これを拡大し
て観察すると、図１２に示すようなディスクリネーショ
ンラインＤＬが発生していることがわかる。このディス
クリネーションラインＤＬが発生した場合、特に高精細
化に画素サイズが小さくなったり、高開口率化によりブ
ラックマトリクス幅が細くなったことにより際立って目
立つようになるという表示上の問題が生じる。

【０００４】ここで、ディスクリネーションの発生のメ
カニズムについて説明する。図１４に示すように、液晶
分子は後透明基板側との界面に対し、２、３度のプレチ
ルト角αをもっている。ここに、画素電極２と共通電極
１１との間に電界が生じると、液晶分子はプレチルト角
を持っている方から立ち上がり、液晶駆動される。とこ
ろが、ＴＦＴ１が形成された後透明基板７側では、画素
電極２の他、補助容量電極５、ゲートライン３、ドレイ
ンライン４といった信号電極などの配線が形成されてい
るため、複雑な横方向電界（図中破線で示す）が生じて
いる。特に、ディスクリネーションの発生の原因となる
横方向電界としては、画素電極２と補助容量電極５との
間に発生するものがある。ここで、液晶分子と横方向電
界の方向に注目すると、図１５に示す横方向電界の左側
では液晶分子のプレチルト角と逆向きになっている。横
方向電界の生じている場所では、液晶分子は電界に沿っ
て配向するので、ラビング方向に従う液晶分子とは配向
状態が逆になり、そこに境界が生じる。これがディスク
リネーションラインＤＬであり、画素電極２の周囲に各
ラインが接近して配置されていたり、配向規制力（アン
カリング）が弱かったり、プレチルト角が小さすぎると
発生し易く、表示画素内部に進入して表示不良となる。
図１６についても同様のことがいえる。一方、図１５お
よび図１６に示すように、横方向電界の右側（ドレイン
側）では、後透明基板７側の配向膜９の界面でラビング
による配向と横方向電界方向が一致しているため、ディ
スクリネーションは全く発生しない。

【０００５】この発明が解決しようとする課題は、ディ
スクリネーションの発生を抑制した液晶表示装置を得る
にはどのような手段を講じればよいかという点にある。

【０００６】

【課題を解決するための手段】請求項１記載の発明は、
画素領域の周囲に沿って形成される補助容量電極を、絶
縁膜を介して画素電極で覆い尽くしたことを特徴として
いる。請求項１記載の発明においては、画素電極が補助
容量電極を覆い尽くした構造であるため、画素電極の上
側に補助容量電極との間に形成される電界が回り込むこ
を防止することができる。このため、液晶にディスクリ
ネーションが発生するのを抑制することができる。

【０００７】請求項２記載の発明は、画素領域の周囲に
沿って形成される補助容量電極および信号線を、絶縁膜
を介して画素電極で覆い尽くしたことを特徴としてい
る。請求項２記載の発明においては、画素電極と、補助
容量電極および信号線と、の間に発生する電界が画素電
極の上側に発生することを抑制することができる。

【０００８】請求項３記載の発明は、前記信号線は、ゲ
ートラインならびにドレインラインであることを特徴と
している。

【０００９】請求項４記載の発明は、画素電極と補助容
量電極との間に形成される電界が前記画素電極の液晶側
方向に回り込まないように前記画素電極を延在させたこ
とを特徴としている。

【００１０】請求項５記載の発明は、補助容量電極に印
加する電圧波形を、共通電極に印加する電圧波形に対し
て電圧値をシフトさせることにより前記補助容量電極と
共通電極との間に縦方向電界を発生させることを特徴と
している。

【００１１】請求項５記載の発明においては、補助容量
電極と共通電極との間に縦方向電界を発生させることで
横方向電界の発生を抑制することができ、液晶にディス
クリネーションが発生するのを抑制することができる。

【００１２】

【発明の実施の形態】以下、この発明に係る液晶表示装
置およびその駆動方法の詳細を図面に示す実施形態に基
づいて説明する。 （実施形態１）図１は、本発明に係る液晶表示装置の実
施形態１における後透明基板側の１画素部分を示す平面
図である。図２は図１のＡ−Ａ線で液晶表示装置を切断
した断面図、図３は図１のＢ−Ｂ線で液晶表示装置を切
断した断面図である。

【００１３】図中２１は、液晶表示装置であり、前透明
基板２２側と後透明基板２３側とを図示しないシール材
を介して対向させ、間隙に液晶２４を封止した構成であ
る。なお、本実施形態においては、図示しないバックラ
イトシステムが後方に配置されている。

【００１４】まず、後透明基板２３側の構成を図１〜図
３を用いて説明する。例えばガラスでなる後透明基板２
３の前面には、ゲートライン（ゲート電極２５Ａを含
む）２５および補助容量電極２６が同一のメタル材料で
パターン形成されている。そして、後透明基板２３、ゲ
ートライン２５および補助容量電極２６を覆うように、
例えばＳｉＮでなるゲート絶縁膜２７が形成されてい
る。なお、本実施形態では、画素が所謂デルタ配列に配
置されたものである。ゲートライン２５どうしは、互い
に例えば行方向に平行をなすように形成されている。ま
た、補助容量電極２６は、後記する画素電極２９の３辺
に沿うように、１画素領域内では略コ字形状をなすよう
に形成されている。なお、補助容量電極２６は、隣接す
る画素領域の補助容量電極２６と一体的に連続して形成
されている。さらに、ゲート絶縁膜２７上には、ゲート
電極２５Ａの上方に島状の例えばアモルファスシリコン
でなる半導体層２８がパターン形成されている。また、
ゲート絶縁膜２７上の画素領域には、図１に示すよう
に、略コ字状の補助容量電極２６を覆い尽くすように略
矩形の画素電極２９が形成されている。この画素電極２
９には、半導体層２８のソース側と接続するソース電極
３０が接続されている。また、ソース電極３０と同一材
料でなるドレインライン３１が例えば列方向に略ジグザ
グ状に形成され、ドレインライン３１からは、半導体層
２８のドレイン側に接続するドレイン電極３１Ａが延在
して形成されている。これらの上には、オーバーコート
膜３２が形成されている。ただし、このオーバーコート
膜３２は、画素電極２９のみを露出させるように窓開け
されている。さらに、このような構成の後透明基板２３
側の前面に後配向膜３３が形成されている。この後配向
膜３３には、図１３に示す破線の矢印の方向にラビング
処理が施されている。

【００１５】例えばガラスでなる前透明基板２２の後面
には、前後透明基板２２、２３を貼り合わせた際に、ブ
ラックマトリクス３４が画素電極２９に対応する領域を
避けた領域に位置するように形成されている。また、前
透明基板２２とブラックマトリクス３４との後面には、
各画素に対応して所定の色配列でカラーフィルタ層３５
が形成されている。さらに、カラーフィルタ層３５の後
面には、ＩＴＯでなる透明な共通電極３６が表示領域の
全域に亙って形成されている。この共通電極３６の後面
には、同じく表示領域の全域に亙って前配向膜３７が形
成されている。この前配向膜３７の後面には、図１３に
おいて実線で示す矢印の方向にラビング処理が施されて
いる。このような構成の前透明基板２２側と上記した後
透明基板２３側とを配向膜どうしが対向し、かつカラー
フィルタ層３５と画素電極２９とが対応するように配置
し、図示しないシール材を介して貼り合わされ、液晶２
４が封止されることにより液晶表示装置２１が構成され
ている。

【００１６】本実施形態においては、画素領域の周囲に
沿って形成された略コ字状の補助容量電極２６の部分を
画素電極２９で覆い尽くしたことにより、図２および図
３に示すように補助容量電極２６と画素電極２９との間
に形成される電界が画素電極２９の上方に形成されない
ため、画素領域内の液晶分子の配向は電界によって変更
されることがない。なお、ゲートライン２５と画素電極
２９との間、およびドレインライン２６と画素電極２９
との間には横方向電界が発生するものの、この部分はブ
ラックマトリクス３４と重なる領域にあるため、表示に
ディスクリネーションの影響を与えることがない。

【００１７】（実施形態２）図４〜図６は、本発明に係
る液晶表示装置の実施形態２を示している。図４は、本
実施形態の液晶表示装置の後透明基板側の１画素部分を
示す平面図である。図５は図４のＣ−Ｃ線で液晶表示装
置を切断した断面図、図６は図４のＤ−Ｄ線で液晶表示
装置を切断した断面図である。

【００１８】本実施形態においては、図４に示すよう
に、画素電極２９が、補助容量電極２６、並びに信号線
としてのドレインライン３１およびゲートライン２５を
覆うように形成したものである。隣接する画素電極２９
においても、同様に補助容量電極２６、ドレインライン
３１、ゲートライン２５を覆うように形成されている。
また、半導体層２８およびドレインライン３１を覆うよ
うに表示領域全域に形成されたオーバーコート膜３２上
に、図４に示したような配置で画素電極２９が形成され
ている。なお、画素電極２９と半導体層２８のソース側
とは、オーバーコート膜３２に形成したコンタクトホー
ル２９Ａを介して接続されている。本実施形態における
他の構成は、上記した実施形態１と同様である。

【００１９】本実施形態においては、図５および図６に
示すように、画素電極２９とゲートライン２５との間、
画素電極２９とドレインライン３１との間、画素電極２
６と補助容量電極２６との間に、横方向電界が発生せ
ず、液晶２４側に回し込む電界が発生しないため、液晶
分子の配向が横方向電界で変更されることがなく、表示
領域全域でディスクリネーションの発生を抑制すること
ができる。特に、本実施形態では、ゲートライン２５、
ドレインライン３１などの信号配線をオーバーコート膜
３２で平坦に覆った後に、画素電極２９でこれら信号配
線を覆う構成としているため、段差が抑制でき、配向不
良が発生しないという利点がある。

【００２０】（実施形態３）次に、本発明に係る液晶表
示装置の駆動方法である実施形態３を説明する。本実施
形態で用いる液晶表示装置は図１２に示すような構造を
有する液晶表示装置を用いる。本実施形態では、例えば
図７の電圧波形図に示すように、補助容量電極に印加す
る電圧波形と、共通電極に印加する電圧波形とを別に設
定し、両電圧波形の位相をπ／２だけシフトさせること
により、補助容量電極と共通電極との間に縦方向電界を
発生させるようにする。このようにして発生した縦方向
電界により、画素電極２と補助容量電極５との間に生じ
る横方向電界の影響を抑制することができる。このた
め、横方向電界に起因するディスクリネーションの発生
を抑制することが可能となる。

【００２１】（実施形態４）図８は、本発明に係る液晶
表示装置の駆動方法である実施形態４を示する電圧波形
図である。本実施形態で用いる液晶表示装置も上記実施
形態３と同様に図１２に示すような液晶表示装置を用い
ている。本実施形態では、例えば図８に示すように、補
助容量電極５に印加する電圧と、共通電極に印加する電
圧波形とを別に設定し、補助容量電極５の電圧が共通電
極の電圧より常に１０Ｖ低くなるように設定して、両電
圧波形が同位相となるようにする。このようにすること
により、本実施形態においても、補助容量電極と共通電
極との間に縦方向電界を発生させることができる。この
ようにして発生した縦方向電界により、画素電極２と補
助容量電極５との間に生じる横方向電界の影響を抑制す
ることができる。このため、横方向電界に起因するディ
スクリネーションの発生を抑制することが可能となる。

【００２２】図９および図１０は、テスト液晶セルを用
いて行ったディスクリネーションに関する実験データを
示している。図９は、画素電極の電圧と横方向電界を±
５Ｖに固定し、図１１に示すように画素電極Ｐの周囲に
形成した配線部Ｌと共通電極間の縦方向電界を±０〜±
１０Ｖまで変化させたときのディスクリネーションサイ
ズＤＳであり、図１０はそのときのディスクリネーショ
ン消失時間を示している。図９および図１０から判るよ
うに、補助容量電極の場合に相当する縦方向電界０Ｖの
時がディスクリネーションが最もひどく、縦方向電界が
強くなるに従いディスクリネーションが抑えられてい
る。このような結果から、補助容量電極に与える電圧波
形を変更することにより、横方向電界が抑えられ、ディ
スクリネーションの発生を防ぐという効果が得られ、高
開口率化や高精細化が進んでも表示品位の高い液晶表示
装置を実現することが可能となる。上記実施形態３、４
における液晶表示装置の構造は、図１、４のような構造
でもよい。

【００２３】以上、実施形態１〜実施形態４について説
明したが、本発明はこれら限定されるものではなく、構
成の要旨に付随する各種の変更が可能である。例えば、
上記した各実施形態では、画素配置がデルタ配列であっ
たが、他の画素配列でも同様の作用・効果を得ることが
できる。また、液晶表示モードは、言うまでもなく各種
のモードを採用することが可能であり、透過型、反射型
の両方に本発明を適用することができる。

【００２４】

【発明の効果】以上の説明から明らかなように、この発
明によれば、ディスクリネーションの発生を抑制して表
示品位の高い液晶表示装置を実現するという効果を奏す
る。

【図面の簡単な説明】

【図１】本発明に係る液晶表示装置の実施形態１を示す
１画素部分の平面図。

【図２】図１のＡ−Ａ線で液晶表示装置を切断した状態
を示す断面図。

【図３】図１のＢ−Ｂ線で液晶表示装置を切断した状態
を示す断面図。

【図４】本発明に係る液晶表示装置の実施形態２を示す
１画素部分の平面図。

【図５】図４のＣ−Ｃ線で液晶表示装置を切断した状態
を示す断面図。

【図６】図４のＤ−Ｄ線で液晶表示装置を切断した状態
を示す断面図。

【図７】本発明に係る液晶表示装置の駆動方法を示す実
施形態３の電圧波形図。

【図８】本発明に係る液晶表示装置の駆動方法を示す実
施形態４の電圧波形図。

【図９】実施形態４におけるテスト液晶セルを用いたデ
ィスクリネーションサイズと実効電圧との関係を示すグ
ラフ。

【図１０】実施形態４におけるテスト液晶セルを用いた
ディスクリネーション消失時間と実効電圧との関係を示
すグラフ。

【図１１】ディスクリネーションのサイズと絶縁間隔と
の関係を示す説明図。

【図１２】従来の液晶表示装置の１画素部分を示す平面
図。

【図１３】液晶表示装置におけるラビング方向を示す説
明図。

【図１４】液晶の配向状態を示す説明図。

【図１５】図１２のＥ−Ｅ線で液晶表示装置を切断した
状態を示す断面図。

【図１６】図１２のＦ−Ｆ線で液晶表示装置を切断した
状態を示す断面図。

【符号の説明】

２１ 液晶表示装置 ２４ 液晶 ２５ ゲートライン ２６ 補助容量電極 ２９ 半導体層 ３１ ドレインライン ３３ 後配向膜 ３４ ブラックマトリクス ３６ 共通電極 ３７ 前配向膜 ＤＬ ディスクリネーションライン

Claims (5)

【特許請求の範囲】
1. 【請求項１】 画素領域の周囲に沿って形成される補助
   容量電極を、絶縁膜を介して画素電極で覆い尽くしたこ
   とを特徴とする液晶表示装置。
2. 【請求項２】 画素領域の周囲に沿って形成される補助
   容量電極および信号線を、絶縁膜を介して画素電極で覆
   い尽くしたことを特徴とする液晶表示装置。
3. 【請求項３】 前記信号線は、ゲートラインならびにド
   レインラインであることを特徴とする請求項２記載の液
   晶表示装置。
4. 【請求項４】 画素電極と補助容量電極との間に形成さ
   れる電界が前記画素電極の液晶側方向に回り込まないよ
   うに前記画素電極を延在させたことを特徴とする液晶表
   示装置。
5. 【請求項５】 補助容量電極に印加する電圧波形を、共
   通電極に印加する電圧波形に対して電圧値をシフトさせ
   ることにより前記補助容量電極と共通電極との間に縦電
   界を発生させることを特徴とする液晶表示装置の駆動方
   法。