JPH10340183A - 乱数発生回路 - Google Patents
乱数発生回路Info
- Publication number
- JPH10340183A JPH10340183A JP9167977A JP16797797A JPH10340183A JP H10340183 A JPH10340183 A JP H10340183A JP 9167977 A JP9167977 A JP 9167977A JP 16797797 A JP16797797 A JP 16797797A JP H10340183 A JPH10340183 A JP H10340183A
- Authority
- JP
- Japan
- Prior art keywords
- random number
- counter
- generation circuit
- number generation
- circuit according
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000010355 oscillation Effects 0.000 claims abstract description 17
- 238000010586 diagram Methods 0.000 description 7
- 230000001788 irregular Effects 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Landscapes
- Logic Circuits (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】
【課題】 簡単な回路構成で乱数列を発生する乱数発生
回路を提供する。 【解決手段】 本乱数発生回路は，制御端子（Ｖｉｎ）
に入力される制御電圧（Ｖｃｎｔ）の変動に依存して変
化する発振周波数（ＣＬＫ）を出力する電圧制御発振手
段（ＶＣＯ）と，その電圧制御発振器の発振周波数を計
数して出力するカウンタ手段（ＣＯＵＮＴ）と，乱数読
み出し制御信号（ＲＥＡＤ−ＲＮＤ）により可能化され
て，カウンタ手段の出力値を読み出す読み出し手段（Ｔ
ＳＢ）とを備えている。かかる構成によれば，制御端子
に入力される制御電圧の微妙な変動により電圧制御発振
器から出力される発振周波数を大きく変化させ，従っ
て，カウンタの増分値を大きく変化させることが可能な
ので，連続的にデータを読み出しても，予測不可能に不
規則に変化する乱数列を得ることが可能である。
回路を提供する。 【解決手段】 本乱数発生回路は，制御端子（Ｖｉｎ）
に入力される制御電圧（Ｖｃｎｔ）の変動に依存して変
化する発振周波数（ＣＬＫ）を出力する電圧制御発振手
段（ＶＣＯ）と，その電圧制御発振器の発振周波数を計
数して出力するカウンタ手段（ＣＯＵＮＴ）と，乱数読
み出し制御信号（ＲＥＡＤ−ＲＮＤ）により可能化され
て，カウンタ手段の出力値を読み出す読み出し手段（Ｔ
ＳＢ）とを備えている。かかる構成によれば，制御端子
に入力される制御電圧の微妙な変動により電圧制御発振
器から出力される発振周波数を大きく変化させ，従っ
て，カウンタの増分値を大きく変化させることが可能な
ので，連続的にデータを読み出しても，予測不可能に不
規則に変化する乱数列を得ることが可能である。
Description
【０００１】
【発明の属する技術分野】本発明は，乱数発生回路にか
かり，特に簡単な回路構成で乱数列を発生することがで
きる乱数発生回路に関する。
かり，特に簡単な回路構成で乱数列を発生することがで
きる乱数発生回路に関する。
【０００２】
【従来の技術】近年，ＩＣカードなどが普及するにつれ
て，データ暗号化用の暗号キー作成のために乱数列を簡
単に作成する必要性が生じている。ここで，従来から，
乱数列を得る手法として，乱数作成プログラムを用いて
ソフト的に作成する方法，および乱数作成回路を用いて
ハード的に作成する方法が知られている。しかし，乱数
列作成プログラムは比較的大きな構造となるため，上記
のようなＩＣカードに乱数列プログラムを組み込むのは
困難である。そこで，比較的簡単な構成の乱数発生回路
をハード的に構築し，ＩＣカードに使用される１チップ
マイコンなどに直接実装する需要が生じている。
て，データ暗号化用の暗号キー作成のために乱数列を簡
単に作成する必要性が生じている。ここで，従来から，
乱数列を得る手法として，乱数作成プログラムを用いて
ソフト的に作成する方法，および乱数作成回路を用いて
ハード的に作成する方法が知られている。しかし，乱数
列作成プログラムは比較的大きな構造となるため，上記
のようなＩＣカードに乱数列プログラムを組み込むのは
困難である。そこで，比較的簡単な構成の乱数発生回路
をハード的に構築し，ＩＣカードに使用される１チップ
マイコンなどに直接実装する需要が生じている。
【０００３】図７に，１チップマイコンなどに内蔵され
る従来の乱数発生回路の一例を示す。図示のように，こ
の乱数発生回路１０は，マイコンの動作周波数クロック
とは独立した周波数クロックを発生する発振回路（ＯＳ
Ｃ）１１と，その発振回路（ＯＳＣ）１１からの周波数
クロックＣＬＫを入力端子ＵＰで受けて，その周波数ク
ロックを段階的に増分させた周波数クロック出力を出力
端子Ｑから出力するアップカウンタ１２とを備えてい
る。さらに，アップカウンタ１２の出力端子Ｑは，トラ
イステートバッファ１３の一方の入力端子に接続されて
いる。ランダム周波数が必要な場合には，トライステー
トバッファ１３の他方の入力端子Ｇに読出制御信号ＲＥ
ＡＤ−ＲＮＤを入力すると，トライステートバッファ１
３の出力端子からマイコンのデータバス１４にアップカ
ウンタ１２からのランダム周波数が供給され，擬似的に
乱数列を得ることが可能なように構成されている。
る従来の乱数発生回路の一例を示す。図示のように，こ
の乱数発生回路１０は，マイコンの動作周波数クロック
とは独立した周波数クロックを発生する発振回路（ＯＳ
Ｃ）１１と，その発振回路（ＯＳＣ）１１からの周波数
クロックＣＬＫを入力端子ＵＰで受けて，その周波数ク
ロックを段階的に増分させた周波数クロック出力を出力
端子Ｑから出力するアップカウンタ１２とを備えてい
る。さらに，アップカウンタ１２の出力端子Ｑは，トラ
イステートバッファ１３の一方の入力端子に接続されて
いる。ランダム周波数が必要な場合には，トライステー
トバッファ１３の他方の入力端子Ｇに読出制御信号ＲＥ
ＡＤ−ＲＮＤを入力すると，トライステートバッファ１
３の出力端子からマイコンのデータバス１４にアップカ
ウンタ１２からのランダム周波数が供給され，擬似的に
乱数列を得ることが可能なように構成されている。
【０００４】ところで，図７に示す回路構成では，クロ
ック発生回路１１からアップカウンタ１２に供給される
クロック周波数ＣＬＫが常に一定なので，マイコンの命
令により連続してアップカウンタ１２の読み出しを行う
と，ある決まった増分値を持った数列が得られることに
なり，乱数発生回路として機能しないことがあり問題で
あった。
ック発生回路１１からアップカウンタ１２に供給される
クロック周波数ＣＬＫが常に一定なので，マイコンの命
令により連続してアップカウンタ１２の読み出しを行う
と，ある決まった増分値を持った数列が得られることに
なり，乱数発生回路として機能しないことがあり問題で
あった。
【０００５】
【発明が解決しようとする課題】本発明は，従来の乱数
発生回路が有する上記問題点に鑑みてなされたものであ
り，したがって，その目的は，比較的簡単な回路構成
で，一定時間連続して乱数を読み出した場合や，電源立
ち上げ直後に乱数を読み出した場合であっても，予測不
可能な乱数列を出力することが可能な新規かつ改良され
た乱数発生回路を提供することである。
発生回路が有する上記問題点に鑑みてなされたものであ
り，したがって，その目的は，比較的簡単な回路構成
で，一定時間連続して乱数を読み出した場合や，電源立
ち上げ直後に乱数を読み出した場合であっても，予測不
可能な乱数列を出力することが可能な新規かつ改良され
た乱数発生回路を提供することである。
【０００６】
【課題を解決するための手段】上記課題を解決するため
に，本発明に基づいて構成されたランダムに変化する乱
数列を出力する乱数発生回路は，請求項１に記載のよう
に，制御端子（Ｖｉｎ）に入力される制御電圧（Ｖｃｎ
ｔ）の変動に依存して変化する発振周波数（ＣＬＫ）を
出力する電圧制御発振手段（ＶＣＯ）と，その電圧制御
発振器（ＶＣＯ）の発振周波数（ＣＬＫ）を計数して出
力するカウンタ手段（ＣＯＵＮＴ）と，乱数読み出し制
御信号（ＲＥＡＤ−ＲＮＤ）により可能化されて，カウ
ンタ手段（ＣＯＵＮＴ）の出力値（ＲＮＤ）を読み出す
読み出し手段（ＴＳＢ）とを備えたこを特徴としてい
る。
に，本発明に基づいて構成されたランダムに変化する乱
数列を出力する乱数発生回路は，請求項１に記載のよう
に，制御端子（Ｖｉｎ）に入力される制御電圧（Ｖｃｎ
ｔ）の変動に依存して変化する発振周波数（ＣＬＫ）を
出力する電圧制御発振手段（ＶＣＯ）と，その電圧制御
発振器（ＶＣＯ）の発振周波数（ＣＬＫ）を計数して出
力するカウンタ手段（ＣＯＵＮＴ）と，乱数読み出し制
御信号（ＲＥＡＤ−ＲＮＤ）により可能化されて，カウ
ンタ手段（ＣＯＵＮＴ）の出力値（ＲＮＤ）を読み出す
読み出し手段（ＴＳＢ）とを備えたこを特徴としてい
る。
【０００７】かかる構成によれば，制御端子（Ｖｉｎ）
に入力される制御電圧（Ｖｃｎｔ）の微妙な変動により
電圧制御発振器（ＶＣＯ）から出力される発振周波数
（ＣＬＫ）を大きく変化させ，従って，カウンタ（ＣＯ
ＵＮＴ）の増分値を大きく変化させることが可能なの
で，連続的にデータを読み出しても，予測不可能に不規
則に変化する乱数列を得ることが可能である。
に入力される制御電圧（Ｖｃｎｔ）の微妙な変動により
電圧制御発振器（ＶＣＯ）から出力される発振周波数
（ＣＬＫ）を大きく変化させ，従って，カウンタ（ＣＯ
ＵＮＴ）の増分値を大きく変化させることが可能なの
で，連続的にデータを読み出しても，予測不可能に不規
則に変化する乱数列を得ることが可能である。
【０００８】なお，電圧制御発振器（ＶＣＯ）に入力さ
れる制御電圧としては，請求項２に記載のように，常に
微妙に変動する電源電圧（Ｖｓ）や，請求項３に記載の
ように，カウンタ手段の動作とは無関係に変化する電圧
信号（Ｓｘ）や，請求項４に記載のように，温度係数の
異なる複数の抵抗（Ｒ１，Ｒ２）により分圧されたもの
（Ｖｘ）を使用することが可能である。
れる制御電圧としては，請求項２に記載のように，常に
微妙に変動する電源電圧（Ｖｓ）や，請求項３に記載の
ように，カウンタ手段の動作とは無関係に変化する電圧
信号（Ｓｘ）や，請求項４に記載のように，温度係数の
異なる複数の抵抗（Ｒ１，Ｒ２）により分圧されたもの
（Ｖｘ）を使用することが可能である。
【０００９】さらに，本発明の別の観点によれば，請求
項５に記載のように，カウンタ手段（ＣＯＵＮＴ）を，
データロード機能付カウンタ（ＤＬ−ＣＯＵＮＴ）から
構成することも可能である。かかる構成によれば，所定
のデータをデータロード機能付カウンタ（ＤＬ−ＣＯＵ
ＮＴ）のロード入力端子（Ｄｉｎ）に入力することによ
り，より一層カウンタ手段（ＤＬ−ＣＯＵＮＴ）の出力
値（ＲＮＤ）をランダムに変化させることが可能とな
る。
項５に記載のように，カウンタ手段（ＣＯＵＮＴ）を，
データロード機能付カウンタ（ＤＬ−ＣＯＵＮＴ）から
構成することも可能である。かかる構成によれば，所定
のデータをデータロード機能付カウンタ（ＤＬ−ＣＯＵ
ＮＴ）のロード入力端子（Ｄｉｎ）に入力することによ
り，より一層カウンタ手段（ＤＬ−ＣＯＵＮＴ）の出力
値（ＲＮＤ）をランダムに変化させることが可能とな
る。
【００１０】なお，カウンタ手段（ＤＬ−ＣＯＵＮＴ）
のロード入力端子（Ｄｉｎ）には，たとえば，請求項６
に記載のように，カウンタ手段（ＤＬ−ＣＯＵＮＴ）の
動作とは無関係に変化する制御信号（Ｓｙ）に応じて，
データバス（ＤＢ）のデータをロードするように構成す
ることができる。
のロード入力端子（Ｄｉｎ）には，たとえば，請求項６
に記載のように，カウンタ手段（ＤＬ−ＣＯＵＮＴ）の
動作とは無関係に変化する制御信号（Ｓｙ）に応じて，
データバス（ＤＢ）のデータをロードするように構成す
ることができる。
【００１１】また，カウンタ手段（ＤＬ−ＣＯＵＮＴ）
のロード入力端子（Ｄｉｎ）に，請求項７に記載のよう
に，カウンタ手段（ＤＬ−ＣＯＵＮＴ）の動作とは無関
係に変化する制御信号（Ｓｙ）に応じて，データバス
（ＤＢ）のデータとカウンタ手段（ＤＬ−ＣＯＵＮＴ）
の出力値との論理演算の結果がロードされるように構成
すれば，電源立ち上げ時にデータ値が比較的決まった値
に成りやすいデータバス（ＤＢ）を用いた場合であって
も，予測不可能な効果的な乱数列を得ることが可能であ
る。そして，特に請求項８に記載のように，データバス
（ＤＢ）のデータとカウンタ手段（ＤＬ−ＣＯＵＮＴ）
の出力値との排他的論理和をロードするように構成すれ
ば，より不規則性の高い乱数列を得ることができる。
のロード入力端子（Ｄｉｎ）に，請求項７に記載のよう
に，カウンタ手段（ＤＬ−ＣＯＵＮＴ）の動作とは無関
係に変化する制御信号（Ｓｙ）に応じて，データバス
（ＤＢ）のデータとカウンタ手段（ＤＬ−ＣＯＵＮＴ）
の出力値との論理演算の結果がロードされるように構成
すれば，電源立ち上げ時にデータ値が比較的決まった値
に成りやすいデータバス（ＤＢ）を用いた場合であって
も，予測不可能な効果的な乱数列を得ることが可能であ
る。そして，特に請求項８に記載のように，データバス
（ＤＢ）のデータとカウンタ手段（ＤＬ−ＣＯＵＮＴ）
の出力値との排他的論理和をロードするように構成すれ
ば，より不規則性の高い乱数列を得ることができる。
【００１２】なお，請求項９に記載のように，データロ
ード機能付カウンタ（ＤＬ−ＣＯＵＮＴ）を駆動する制
御信号（Ｓｙ）は，乱数読み出し手段（ＴＳＢ）の読み
出し間隔よりも短い周期で変化するように構成すれば，
より効果的に乱数列を得ることができる。
ード機能付カウンタ（ＤＬ−ＣＯＵＮＴ）を駆動する制
御信号（Ｓｙ）は，乱数読み出し手段（ＴＳＢ）の読み
出し間隔よりも短い周期で変化するように構成すれば，
より効果的に乱数列を得ることができる。
【００１３】
【発明の実施の形態】以下に，添付図面を参照しなが
ら，本発明にかかる乱数発生回路のいくつかの好適な実
施形態に詳細に説明する。なお，以下の説明において，
同一の機能構成を有する部材については，同一の符号を
付することにより，重複説明を省略することにする。
ら，本発明にかかる乱数発生回路のいくつかの好適な実
施形態に詳細に説明する。なお，以下の説明において，
同一の機能構成を有する部材については，同一の符号を
付することにより，重複説明を省略することにする。
【００１４】まず，図１を参照しながら，本発明にかか
る乱数発生回路の基本構成について説明すると，本発明
にかかる乱数発生回路は，制御電圧発生源Ｖｃｎｔより
制御端子Ｖｉｎに入力される制御電圧により発振周波数
が変化する電圧制御発振器ＶＣＯと，その電圧制御発振
器ＶＣＯの出力クロックＣＬＫを入力端子ＵＰで受けて
計数し，出力端子Ｑより出力するカウンタＣＯＵＮＴ
と，乱数読み出し制御信号ＲＥＡＤ−ＲＮＤにより可能
化されてカウンタＣＯＵＮＴの出力ＲＮＤを乱数として
システムのデータバスＤＢに出力する読み出し手段とし
てのトライステートバッファＴＳＢとから主に構成され
ている。
る乱数発生回路の基本構成について説明すると，本発明
にかかる乱数発生回路は，制御電圧発生源Ｖｃｎｔより
制御端子Ｖｉｎに入力される制御電圧により発振周波数
が変化する電圧制御発振器ＶＣＯと，その電圧制御発振
器ＶＣＯの出力クロックＣＬＫを入力端子ＵＰで受けて
計数し，出力端子Ｑより出力するカウンタＣＯＵＮＴ
と，乱数読み出し制御信号ＲＥＡＤ−ＲＮＤにより可能
化されてカウンタＣＯＵＮＴの出力ＲＮＤを乱数として
システムのデータバスＤＢに出力する読み出し手段とし
てのトライステートバッファＴＳＢとから主に構成され
ている。
【００１５】本発明にかかる乱数発生回路では，クロッ
ク発生回路として電圧制御発振器ＶＣＯを使用している
が，この電圧制御発振器ＶＣＯを，入力電圧依存性（Δ
ｆ／ΔＶｉｎ）が大きくなるように設定している点を大
きな特徴としている。従って，任意に変動する制御電圧
を発生することができる電圧発生源Ｖｃｎｔを選択して
やれば，電圧制御発振器ＶＣＯから出力される発振周波
数ＣＬＫを大きく変化させることが可能となり，乱数読
み出し制御信号ＲＥＡＤ−ＲＮＤに応じて増減値が一定
のカウンタＣＯＵＮＴから連続的にデータを読み出して
も，予測不可能に不規則に変化する乱数列を得ることが
できる。
ク発生回路として電圧制御発振器ＶＣＯを使用している
が，この電圧制御発振器ＶＣＯを，入力電圧依存性（Δ
ｆ／ΔＶｉｎ）が大きくなるように設定している点を大
きな特徴としている。従って，任意に変動する制御電圧
を発生することができる電圧発生源Ｖｃｎｔを選択して
やれば，電圧制御発振器ＶＣＯから出力される発振周波
数ＣＬＫを大きく変化させることが可能となり，乱数読
み出し制御信号ＲＥＡＤ−ＲＮＤに応じて増減値が一定
のカウンタＣＯＵＮＴから連続的にデータを読み出して
も，予測不可能に不規則に変化する乱数列を得ることが
できる。
【００１６】（第１の実施形態）図２には，電圧発生源
Ｖｃｎｔとして，電源電圧Ｖｓを用いた場合の本発明の
第１の実施形態が示されている。図２に示す乱数発生回
路において，電源電圧Ｖｓを電圧制御発振器ＶＣＯの制
御端子Ｖｉｎに入力すると，動作時の電源電圧Ｖｓのわ
ずかな変動によっても出力される発振周波数ＣＬＫが大
きく変動する。したがって，電圧制御発振器ＶＣＯから
出力される発振周波数ＣＬＫを計数して出力するカウン
タＣＯＵＮＴの出力値を，連続して読み出しても，カウ
ンタＣＯＵＮＴの増分は，電源電圧Ｖｓの変動により大
きく変化することになり，一定となることがない。その
ため，一定時間連続して乱数を読み出した場合であっも
有効な乱数列を得ることができる。
Ｖｃｎｔとして，電源電圧Ｖｓを用いた場合の本発明の
第１の実施形態が示されている。図２に示す乱数発生回
路において，電源電圧Ｖｓを電圧制御発振器ＶＣＯの制
御端子Ｖｉｎに入力すると，動作時の電源電圧Ｖｓのわ
ずかな変動によっても出力される発振周波数ＣＬＫが大
きく変動する。したがって，電圧制御発振器ＶＣＯから
出力される発振周波数ＣＬＫを計数して出力するカウン
タＣＯＵＮＴの出力値を，連続して読み出しても，カウ
ンタＣＯＵＮＴの増分は，電源電圧Ｖｓの変動により大
きく変化することになり，一定となることがない。その
ため，一定時間連続して乱数を読み出した場合であっも
有効な乱数列を得ることができる。
【００１７】（第２の実施形態）図３には，本発明にか
かる乱数発生回路のさらに別の実施形態が示されてい
る。この第２の実施形態にかかる乱数発生回路の基本的
構成は，第１の実施形態にかかる乱数発生回路と実質的
に同一であるが，この第２の実施形態にかかる乱数発生
回路は，電圧制御発振器ＶＣＯに入力する制御電圧とし
て，カウンタＣＯＵＮＴの計数動作とは無関係な任意の
制御信号Ｓｘが入力され，この制御信号Ｓｘの変化によ
って，電圧制御発振器ＶＣＯの出力が変動するように構
成されている点に特徴を有している。
かる乱数発生回路のさらに別の実施形態が示されてい
る。この第２の実施形態にかかる乱数発生回路の基本的
構成は，第１の実施形態にかかる乱数発生回路と実質的
に同一であるが，この第２の実施形態にかかる乱数発生
回路は，電圧制御発振器ＶＣＯに入力する制御電圧とし
て，カウンタＣＯＵＮＴの計数動作とは無関係な任意の
制御信号Ｓｘが入力され，この制御信号Ｓｘの変化によ
って，電圧制御発振器ＶＣＯの出力が変動するように構
成されている点に特徴を有している。
【００１８】電圧制御発振器ＶＣＯの入力端子Ｖｉｎに
入力される制御信号Ｓｘとしては，単に「Ｈ」レベルま
たは「Ｌ」レベルを有するディジタル信号を使用するこ
とも可能である。あるいは，それらのディジタル信号を
積分回路などによりアナログ信号化したものを使用すれ
ばより効果的に乱数を発生することができる。
入力される制御信号Ｓｘとしては，単に「Ｈ」レベルま
たは「Ｌ」レベルを有するディジタル信号を使用するこ
とも可能である。あるいは，それらのディジタル信号を
積分回路などによりアナログ信号化したものを使用すれ
ばより効果的に乱数を発生することができる。
【００１９】このように，この第２の実施形態によれ
ば，乱数発生のブロック動作とは無関係に「Ｈ」レベ
ル，または「Ｌ」レベルに変化する任意の制御信号Ｓｘ
が電圧制御発振器ＶＣＯの入力端子Ｖｉｎに入力される
ので，電圧制御発振器ＶＣＯの発振周波数ＣＬＫも不規
則に変化する。従って，第１の実施形態の場合と同様
に，カウンタＣＯＮＴの増分も不規則に変化することに
なり，一定時間連続して乱数を読み出した場合であっも
有効な乱数列を得ることができる。
ば，乱数発生のブロック動作とは無関係に「Ｈ」レベ
ル，または「Ｌ」レベルに変化する任意の制御信号Ｓｘ
が電圧制御発振器ＶＣＯの入力端子Ｖｉｎに入力される
ので，電圧制御発振器ＶＣＯの発振周波数ＣＬＫも不規
則に変化する。従って，第１の実施形態の場合と同様
に，カウンタＣＯＮＴの増分も不規則に変化することに
なり，一定時間連続して乱数を読み出した場合であっも
有効な乱数列を得ることができる。
【００２０】（第３の実施形態）図４には，本発明にか
かる乱数発生回路のさらに別の実施形態が示されてい
る。この第３の実施形態にかかる乱数発生回路の基本的
構成も，第１および第２のの実施形態にかかる乱数発生
回路と実質的に同一であるが，この第３の実施形態にか
かる乱数発生回路は，電圧制御発振器ＶＣＯに入力する
制御電圧として，異なる温度係数（ΔＲ／ΔＴ）を有す
る抵抗Ｒ１，Ｒ２により分圧された制御電圧Ｖｘが入力
され，この制御信号Ｖｘの変化によって，電圧制御発振
器ＶＣＯの出力が変動するように構成されている点に特
徴を有している。
かる乱数発生回路のさらに別の実施形態が示されてい
る。この第３の実施形態にかかる乱数発生回路の基本的
構成も，第１および第２のの実施形態にかかる乱数発生
回路と実質的に同一であるが，この第３の実施形態にか
かる乱数発生回路は，電圧制御発振器ＶＣＯに入力する
制御電圧として，異なる温度係数（ΔＲ／ΔＴ）を有す
る抵抗Ｒ１，Ｒ２により分圧された制御電圧Ｖｘが入力
され，この制御信号Ｖｘの変化によって，電圧制御発振
器ＶＣＯの出力が変動するように構成されている点に特
徴を有している。
【００２１】図４に示すように，電圧制御発振器ＶＣＯ
に入力される電源電圧を温度係数の異なる２つの抵抗Ｒ
１，Ｒ２の比に応じて分圧した電圧を制御信号として使
用しているので，第１の実施形態と同様に，電源電圧の
変動によって発振周波数が変化するに加えて，動作時の
温度変化によっても発振周波数が変化するので，より効
果的に乱数列を得ることができる。
に入力される電源電圧を温度係数の異なる２つの抵抗Ｒ
１，Ｒ２の比に応じて分圧した電圧を制御信号として使
用しているので，第１の実施形態と同様に，電源電圧の
変動によって発振周波数が変化するに加えて，動作時の
温度変化によっても発振周波数が変化するので，より効
果的に乱数列を得ることができる。
【００２２】（第４の実施形態）図５には，本発明の第
４の実施形態にかかる乱数発生回路が示されている。こ
の第４の実施形態にかかる乱数発生回路は，第１〜第３
の実施形態にかかる乱数発生回路で使用されていたカウ
ンタＣＯＵＮＴの代わりに，データロード機能付きアッ
プカウンタ（以下，ＤＬカウンタと称する。）ＤＬ−Ｃ
ＯＵＮＴを使用している点を特徴としている。このＤＬ
カウンタＤＬ−ＣＯＵＮＴの入力端子ＵＰに入力される
クロックＣＬＫは，先の第１〜第３の実施形態にかかる
乱数発生回路のいずれの電圧制御発振器ＶＣＯで発生さ
れたものでも構わない。なお，このＤＬカウンタＤＬ−
ＣＯＵＮＴのロード入力端子Ｄｉｎは，マイコンのデー
タバスＤＢに接続されており，制御端子ＬＯＡＤに入力
される制御信号Ｓｙにより可能化されて，所定のデータ
をデータバスＤＢからＤＬカウンタＤＬ−ＣＯＵＮＴに
ロードするように構成されている。
４の実施形態にかかる乱数発生回路が示されている。こ
の第４の実施形態にかかる乱数発生回路は，第１〜第３
の実施形態にかかる乱数発生回路で使用されていたカウ
ンタＣＯＵＮＴの代わりに，データロード機能付きアッ
プカウンタ（以下，ＤＬカウンタと称する。）ＤＬ−Ｃ
ＯＵＮＴを使用している点を特徴としている。このＤＬ
カウンタＤＬ−ＣＯＵＮＴの入力端子ＵＰに入力される
クロックＣＬＫは，先の第１〜第３の実施形態にかかる
乱数発生回路のいずれの電圧制御発振器ＶＣＯで発生さ
れたものでも構わない。なお，このＤＬカウンタＤＬ−
ＣＯＵＮＴのロード入力端子Ｄｉｎは，マイコンのデー
タバスＤＢに接続されており，制御端子ＬＯＡＤに入力
される制御信号Ｓｙにより可能化されて，所定のデータ
をデータバスＤＢからＤＬカウンタＤＬ−ＣＯＵＮＴに
ロードするように構成されている。
【００２３】次に，上記のように構成された本発明の第
４の実施形態にかかる乱数発生回路の動作について説明
すると，まず，ＤＬカウンタＤＬ−ＣＯＵＮＴに制御端
子に，このＤＬカウンタＤＬ−ＣＫＯＵＮＴの動作とは
無関係に変化する制御信号Ｓｙを入力することにより，
不規則なタイミングでデータバスＤＢの値がＤＬカウン
タＤＬ−ＣＯＵＮＴにロードされることになる。したが
って，単に電圧制御発振器ＶＣＯから出力された発振周
波数によりカウンタ値を変化させるよりも，不規則な変
化を出力に加えることが可能となり，より効果的に乱数
列を得ることが可能である。
４の実施形態にかかる乱数発生回路の動作について説明
すると，まず，ＤＬカウンタＤＬ−ＣＯＵＮＴに制御端
子に，このＤＬカウンタＤＬ−ＣＫＯＵＮＴの動作とは
無関係に変化する制御信号Ｓｙを入力することにより，
不規則なタイミングでデータバスＤＢの値がＤＬカウン
タＤＬ−ＣＯＵＮＴにロードされることになる。したが
って，単に電圧制御発振器ＶＣＯから出力された発振周
波数によりカウンタ値を変化させるよりも，不規則な変
化を出力に加えることが可能となり，より効果的に乱数
列を得ることが可能である。
【００２４】なお，トライステートバッファＴＳＢがＤ
ＬカウンタＤＬ−ＣＯＵＮＴからカウンタ値を読み出す
間隔よりも短い周期で変化する制御信号Ｓｙを選択すれ
ば，より頻繁にＤＬカウンタＤＬ−ＣＯＵＮＴにデータ
がロードされることにより，さらに不規則な乱数列が発
生され，効果的である。
ＬカウンタＤＬ−ＣＯＵＮＴからカウンタ値を読み出す
間隔よりも短い周期で変化する制御信号Ｓｙを選択すれ
ば，より頻繁にＤＬカウンタＤＬ−ＣＯＵＮＴにデータ
がロードされることにより，さらに不規則な乱数列が発
生され，効果的である。
【００２５】（第５の実施形態）次に，図６を参照しな
がら，本発明の第５の実施形態について説明する。この
第５の実施形態でも，第４の実施形態と同様にＤＬカウ
ンタＤＬ−ＣＯＵＮＴを使用している。このＤＬカウン
タＤＬ−ＣＯＵＮＴの入力端子ＵＰに入力されるクロッ
クＣＬＫは，先の第１〜第３の実施形態にかかる乱数発
生回路のいずれの電圧制御発振器ＶＣＯで発生されたも
のでも構わない。また，ＤＬカウンタＤＬ−ＣＯＵＮＴ
の制御端子ＬＯＡＤには，先の第４の実施形態と同様
に，ＤＬカウンタＤＬ−ＣＯＵＮＴの動作とは無関係に
変化する制御信号Ｓｙが入力される。ただし，この第５
の実施形態にかかる乱数回路は，このＤＬカウンタＤＬ
−ＣＯＵＮＴ自身の出力値とデータバスＤＢの値との排
他的論理和（ＸＯＲ）をＤＬカウンタＤＬ−ＣＯＵＮＴ
のロード入力端子Ｄｉｎに入力するためのＸＯＲゲート
ＸＯＲが接続されている。
がら，本発明の第５の実施形態について説明する。この
第５の実施形態でも，第４の実施形態と同様にＤＬカウ
ンタＤＬ−ＣＯＵＮＴを使用している。このＤＬカウン
タＤＬ−ＣＯＵＮＴの入力端子ＵＰに入力されるクロッ
クＣＬＫは，先の第１〜第３の実施形態にかかる乱数発
生回路のいずれの電圧制御発振器ＶＣＯで発生されたも
のでも構わない。また，ＤＬカウンタＤＬ−ＣＯＵＮＴ
の制御端子ＬＯＡＤには，先の第４の実施形態と同様
に，ＤＬカウンタＤＬ−ＣＯＵＮＴの動作とは無関係に
変化する制御信号Ｓｙが入力される。ただし，この第５
の実施形態にかかる乱数回路は，このＤＬカウンタＤＬ
−ＣＯＵＮＴ自身の出力値とデータバスＤＢの値との排
他的論理和（ＸＯＲ）をＤＬカウンタＤＬ−ＣＯＵＮＴ
のロード入力端子Ｄｉｎに入力するためのＸＯＲゲート
ＸＯＲが接続されている。
【００２６】次に，この第５の実施形態にかかる乱数回
路の動作について説明すると，まず，ＤＬカウンタＤＬ
−ＣＯＵＮＴに制御端子に，このＤＬカウンタＤＬ−Ｃ
ＫＯＵＮＴの動作とは無関係に変化する制御信号Ｓｙを
入力することにより，不規則なタイミングでデータバス
ＤＢの値がＤＬカウンタＤＬ−ＣＯＵＮＴにロードされ
ることになる。このとき，ＸＯＲゲートＸＯＲにより，
データバスＤＢの値と，ＤＬカウンタＤＬ−ＣＯＵＮＴ
自身の出力値の排他的論理和（ＸＯＲ）が取られて，Ｄ
ＬカウンタＤＬ−ＣＯＵＮＴにロードされる。
路の動作について説明すると，まず，ＤＬカウンタＤＬ
−ＣＯＵＮＴに制御端子に，このＤＬカウンタＤＬ−Ｃ
ＫＯＵＮＴの動作とは無関係に変化する制御信号Ｓｙを
入力することにより，不規則なタイミングでデータバス
ＤＢの値がＤＬカウンタＤＬ−ＣＯＵＮＴにロードされ
ることになる。このとき，ＸＯＲゲートＸＯＲにより，
データバスＤＢの値と，ＤＬカウンタＤＬ−ＣＯＵＮＴ
自身の出力値の排他的論理和（ＸＯＲ）が取られて，Ｄ
ＬカウンタＤＬ−ＣＯＵＮＴにロードされる。
【００２７】ところで，電源立ち上げ時には，データバ
スＤＢの値は，特定の値になる傾向がある。そのため，
第４の実施形態にかかる乱数発生回路のように，データ
バスＤＢをそのままＤＬカウンタＤＬ−ＣＯＵＮＴに取
り込む方式では，電源立ち上げ時には有効な乱数が得ら
れないおそれがある。この点，この第５の実施形態にか
かる乱数発生回路によれば，データバスＤＢと，電源立
ち上げ時には値が不定であるＤＬカウンタＤＬ−ＣＯＵ
ＮＴ自身の値とのＸＯＲを取った値をロードするように
構成しており，電源立ち上げ時でも，効果的な乱数を得
ることがこと可能である。
スＤＢの値は，特定の値になる傾向がある。そのため，
第４の実施形態にかかる乱数発生回路のように，データ
バスＤＢをそのままＤＬカウンタＤＬ−ＣＯＵＮＴに取
り込む方式では，電源立ち上げ時には有効な乱数が得ら
れないおそれがある。この点，この第５の実施形態にか
かる乱数発生回路によれば，データバスＤＢと，電源立
ち上げ時には値が不定であるＤＬカウンタＤＬ−ＣＯＵ
ＮＴ自身の値とのＸＯＲを取った値をロードするように
構成しており，電源立ち上げ時でも，効果的な乱数を得
ることがこと可能である。
【００２８】なお，上記例では，データバスＤＢと，Ｄ
ＬカウンタＤＬ−ＣＯＵＮＴ自身の値とのＸＯＲを取っ
た値をロードするように構成しているが，これは，排他
的論理和が他の論理演算に比較して不規則性の高い結果
が得られるためであり，本発明はかかる例に限定され
ず，他の論理演算を実行するロジックを組み込むように
構成しても構わない。
ＬカウンタＤＬ−ＣＯＵＮＴ自身の値とのＸＯＲを取っ
た値をロードするように構成しているが，これは，排他
的論理和が他の論理演算に比較して不規則性の高い結果
が得られるためであり，本発明はかかる例に限定され
ず，他の論理演算を実行するロジックを組み込むように
構成しても構わない。
【００２９】以上，添付図面を参照しながら，本発明に
かかる乱数発生回路の好適な実施形態について説明した
が，本発明はかかる例に限定されない。当業者であれ
ば，特許請求の範囲に記載された技術的思想の範疇内に
おいて，各種の変更例または修正例に想到し得ることは
明らかであり，それらについても当然に本発明の技術的
範囲に属するものと了解される。
かかる乱数発生回路の好適な実施形態について説明した
が，本発明はかかる例に限定されない。当業者であれ
ば，特許請求の範囲に記載された技術的思想の範疇内に
おいて，各種の変更例または修正例に想到し得ることは
明らかであり，それらについても当然に本発明の技術的
範囲に属するものと了解される。
【００３０】たとえば，上記実施形態の説明において
は，カウンタまたはＤＬカウンタをすべてアップカウン
タとして扱ったが，本発明はかかる例に限定されず，カ
ウンタまたはＤＬカウンタをすべてダウンカウンタとし
て構成することも可能である。
は，カウンタまたはＤＬカウンタをすべてアップカウン
タとして扱ったが，本発明はかかる例に限定されず，カ
ウンタまたはＤＬカウンタをすべてダウンカウンタとし
て構成することも可能である。
【００３１】また，上記実施形態の説明においては，乱
数発生回路をマイコンなどに組み込むことを前提とした
が，本発明はかかる例に限定されず，ロジック回路のみ
で構成されるようなシステムに組み込むことも可能であ
ることは言うまでもない。
数発生回路をマイコンなどに組み込むことを前提とした
が，本発明はかかる例に限定されず，ロジック回路のみ
で構成されるようなシステムに組み込むことも可能であ
ることは言うまでもない。
【００３２】
【発明の効果】以上説明したように，本発明によれば，
比較的簡単な回路構成で，比較的一定の値を取りやすい
場合，すなわち一定時間連続して読み出した場合や，電
源立ち上げ時直後に読み出した場合であっても，予測不
可能な乱数列を得ることができるので，より効果的な乱
数発生器を構成することができる。
比較的簡単な回路構成で，比較的一定の値を取りやすい
場合，すなわち一定時間連続して読み出した場合や，電
源立ち上げ時直後に読み出した場合であっても，予測不
可能な乱数列を得ることができるので，より効果的な乱
数発生器を構成することができる。
【図１】本発明に基づいて構成される乱数発生回路の基
本的な構成を示す概略的なブロック図である。
本的な構成を示す概略的なブロック図である。
【図２】本発明の第１の実施形態にかかる乱数発生回路
の概略構成を示すブロック図である。
の概略構成を示すブロック図である。
【図３】本発明の第２の実施形態にかかる乱数発生回路
の概略構成を示すブロック図である。
の概略構成を示すブロック図である。
【図４】本発明の第３の実施形態にかかる乱数発生回路
の概略構成を示すブロック図である。
の概略構成を示すブロック図である。
【図５】本発明の第４の実施形態にかかる乱数発生回路
の概略構成を示すブロック図である。
の概略構成を示すブロック図である。
【図６】本発明の第５の実施形態にかかる乱数発生回路
の概略構成を示すブロック図である。
の概略構成を示すブロック図である。
【図７】従来の乱数発生回路の概略構成を示すブロック
図である。
図である。
Ｖｃｎｔ 制御電圧発生源 ＶＣＯ 電圧制御発振器 ＣＯＵＮＴ カウンタ ＴＳＢ トライステートバッファ ＤＢ データバス ＣＬＫ 発振周波数 ＲＥＡＤ−ＲＮＤ 乱数読み出し制御信号 ＲＮＤ 乱数
Claims (9)
- 【請求項１】 ランダムに変化する乱数列を出力する乱
数発生回路において：制御端子に入力される制御電圧の
変動に依存して変化する発振周波数を出力する電圧制御
発振手段と；前記電圧制御発振器の発振周波数を計数し
て出力するカウンタ手段と；乱数読み出し制御信号によ
り可能化されて，前記カウンタ手段の出力値を読み出す
読み出し手段と；を備えたことを特徴とする，乱数発生
回路。 - 【請求項２】 前記制御電圧は，電源電圧であることを
特徴とする，請求項１に記載の乱数発生回路。 - 【請求項３】 前記制御電圧は，前記カウンタ手段の動
作とは無関係に変化する電圧信号であることを特徴とす
る，請求項１に記載の乱数発生回路。 - 【請求項４】 前記制御電圧は，温度係数の異なる複数
の抵抗により分圧されたものであることを特徴とする，
請求項１，２または３のいずれかに記載の乱数発生回
路。 - 【請求項５】 前記カウンタ手段は，データロード機能
付カウンタであることを特徴とする，請求項１，２，３
または４のいずれかに記載の乱数発生回路。 - 【請求項６】 前記カウンタ手段のロード入力端子に
は，前記カウンタ手段の動作とは無関係に変化する制御
信号に応じて，前記データバスのデータがロードされる
ことを特徴とする，請求項５に記載の乱数発生回路。 - 【請求項７】 前記カウンタ手段のロード入力端子に
は，前記カウンタ手段の動作とは無関係に変化する制御
信号に応じて，前記データバスのデータと前記カウンタ
手段の出力値との論理演算の結果がロードされることを
特徴とする，請求項５に記載の乱数発生回路。 - 【請求項８】 前記論理演算は，排他的論理和であるこ
とを特徴とする，請求項７に記載の乱数発生回路。 - 【請求項９】 前記制御信号は，前記乱数読み出し手段
の読み出し間隔よりも短い周期で変化することを特徴と
する，請求項６，７または８に記載の乱数発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16797797A JP3492494B2 (ja) | 1997-06-09 | 1997-06-09 | 乱数発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16797797A JP3492494B2 (ja) | 1997-06-09 | 1997-06-09 | 乱数発生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10340183A true JPH10340183A (ja) | 1998-12-22 |
| JP3492494B2 JP3492494B2 (ja) | 2004-02-03 |
Family
ID=15859534
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16797797A Expired - Fee Related JP3492494B2 (ja) | 1997-06-09 | 1997-06-09 | 乱数発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3492494B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000259799A (ja) * | 1999-03-09 | 2000-09-22 | Hitachi Ltd | Ｉｃカードと半導体集積回路装置 |
| JP2001166920A (ja) * | 1999-12-07 | 2001-06-22 | Mitsubishi Electric Corp | 数値発生装置および数値発生応用装置 |
| JP2002268875A (ja) * | 2001-03-12 | 2002-09-20 | Nec Corp | 乱数生成装置 |
| WO2012137396A1 (ja) * | 2011-04-07 | 2012-10-11 | パナソニック株式会社 | 乱数生成装置 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005304834A (ja) * | 2004-04-22 | 2005-11-04 | Samii Kk | 遊技機 |
| JP2013149079A (ja) | 2012-01-19 | 2013-08-01 | Makita Corp | 乱数発生装置 |
-
1997
- 1997-06-09 JP JP16797797A patent/JP3492494B2/ja not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000259799A (ja) * | 1999-03-09 | 2000-09-22 | Hitachi Ltd | Ｉｃカードと半導体集積回路装置 |
| JP2001166920A (ja) * | 1999-12-07 | 2001-06-22 | Mitsubishi Electric Corp | 数値発生装置および数値発生応用装置 |
| JP2002268875A (ja) * | 2001-03-12 | 2002-09-20 | Nec Corp | 乱数生成装置 |
| WO2012137396A1 (ja) * | 2011-04-07 | 2012-10-11 | パナソニック株式会社 | 乱数生成装置 |
| US9252756B2 (en) | 2011-04-07 | 2016-02-02 | Panasonic Intellectual Property Management Co., Ltd. | Random number generating device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3492494B2 (ja) | 2004-02-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7376687B2 (en) | Pseudo-random number generator | |
| US7526087B2 (en) | Random number generator | |
| US20020186086A1 (en) | Random number generator | |
| JP2004519035A (ja) | ランダムデータの発生方法およびランダムデータの発生装置 | |
| JP3633374B2 (ja) | クロック制御回路 | |
| JP3492494B2 (ja) | 乱数発生回路 | |
| JP3827050B2 (ja) | Ｉｃカードと半導体集積回路装置 | |
| JP5171420B2 (ja) | 擬似乱数生成装置 | |
| US6507247B2 (en) | Circuit and method for generating a variable frequency clock signal | |
| US20070150531A1 (en) | Apparatus and method for generating random number using digital logic | |
| JP5119417B2 (ja) | 擬似乱数生成装置 | |
| CN1720501A (zh) | 用于纯随机数发生器的系统和方法 | |
| JP2001249800A (ja) | データ処理装置およびデータ処理装置を動作させる方法 | |
| JP3701100B2 (ja) | クロック生成回路及びクロック生成方法 | |
| US6486717B2 (en) | Divider with cycle time correction | |
| JP3788881B2 (ja) | Ｉｃカードと半導体集積回路装置 | |
| JP4478643B2 (ja) | 乱数生成回路 | |
| JPH09146761A (ja) | 乱数発生回路 | |
| JP2964704B2 (ja) | クロック停止回路 | |
| US20230169167A1 (en) | Semiconductor device and clock control method | |
| JP2004180078A (ja) | クロック発生ｉｃ、およびシステムボード | |
| JP2002217689A (ja) | 周波数可変ｒｃ発振器及びマイクロコンピュータ | |
| JP3833371B2 (ja) | Ｉｃ試験装置の周期・タイミング発生器 | |
| KR19990072694A (ko) | 클럭출력회로를갖는장치 | |
| JP2002236582A (ja) | 乱数発生装置および確率発生装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20031028 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081114 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081114 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091114 Year of fee payment: 6 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091114 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101114 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101114 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111114 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111114 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121114 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121114 Year of fee payment: 9 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121114 Year of fee payment: 9 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121114 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131114 Year of fee payment: 10 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |