JPH10340583A - ビットラインセンスアンプのオーバードライビング方法 - Google Patents
ビットラインセンスアンプのオーバードライビング方法Info
- Publication number
- JPH10340583A JPH10340583A JP10004359A JP435998A JPH10340583A JP H10340583 A JPH10340583 A JP H10340583A JP 10004359 A JP10004359 A JP 10004359A JP 435998 A JP435998 A JP 435998A JP H10340583 A JPH10340583 A JP H10340583A
- Authority
- JP
- Japan
- Prior art keywords
- sense amplifier
- data
- bit line
- time
- over
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 14
- 239000004065 semiconductor Substances 0.000 claims description 4
- 239000003990 capacitor Substances 0.000 abstract description 5
- 238000010586 diagram Methods 0.000 description 5
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
- G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
- G11C7/065—Differential amplifiers of latching type
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
Abstract
(57)【要約】
【課題】 センスアンプのイネーブル時点及びディスエ
ーブル時点においてセンスアンプをオーバードライビン
グして、ビットラインのデータをフルスイングレベルに
到達させるビットラインセンスアンプのオーバードライ
ビング方法を提供すること。 【解決手段】 データのリード動作及びライト動作時
に、センスアンプのイネーブル時点及びディスエーブル
時点においてオーバードライビングパルスを夫々発生し
た後、オーバードライビングパルス区間の間、オーバー
ドライビング電圧を用いて前記センスアンプを駆動し
て、ビットラインのデータをプルスイングレベルに到達
させ、ビットラインセンスアンプのオーバードライビン
グを行う。
ーブル時点においてセンスアンプをオーバードライビン
グして、ビットラインのデータをフルスイングレベルに
到達させるビットラインセンスアンプのオーバードライ
ビング方法を提供すること。 【解決手段】 データのリード動作及びライト動作時
に、センスアンプのイネーブル時点及びディスエーブル
時点においてオーバードライビングパルスを夫々発生し
た後、オーバードライビングパルス区間の間、オーバー
ドライビング電圧を用いて前記センスアンプを駆動し
て、ビットラインのデータをプルスイングレベルに到達
させ、ビットラインセンスアンプのオーバードライビン
グを行う。
Description
【０００１】
【発明の属する技術分野】本発明は、センスアンプのオ
ーバードライビング方法に係るもので、詳しくは、セン
スアンプのイネーブル時点だけではなくディスエーブル
時点においてもオーバードライビングを行うことで、デ
ータをリード及びライトするときに完全にビットライン
を復旧させるビットラインセンスアンプのオーバードラ
イビング方法に関するものである。
ーバードライビング方法に係るもので、詳しくは、セン
スアンプのイネーブル時点だけではなくディスエーブル
時点においてもオーバードライビングを行うことで、デ
ータをリード及びライトするときに完全にビットライン
を復旧させるビットラインセンスアンプのオーバードラ
イビング方法に関するものである。
【０００２】
【従来の技術】従来のセンスアンプのＰＭＯＳトランジ
スタは、ＮＭＯＳトランジスタに比較し相対的に小さい
電流駆動能力を有するが、その大きさは約２倍程度の比
率で構成されていた。
スタは、ＮＭＯＳトランジスタに比較し相対的に小さい
電流駆動能力を有するが、その大きさは約２倍程度の比
率で構成されていた。
【０００３】しかし、最近ＤＲＡＭの容量が大きくなっ
てチップのサイズが問題化され、センスアンプを構成す
るＰＭＯＳトランジスタの大きさがほぼＮＭＯＳトラン
ジスタの大きさに対等するようになり、その結果、ＰＭ
ＯＳトランジスタのデータ駆動能力が弱化され、特にセ
ンスアンプのハイ側のビットラインデータの増幅問題が
発生し、該増幅問題を解決するため、センスアンプのイ
ネーブル時点においてセンシングデータをオーバードラ
イビングするセンスアンプのオーバードライビング方法
が使用されていた。
てチップのサイズが問題化され、センスアンプを構成す
るＰＭＯＳトランジスタの大きさがほぼＮＭＯＳトラン
ジスタの大きさに対等するようになり、その結果、ＰＭ
ＯＳトランジスタのデータ駆動能力が弱化され、特にセ
ンスアンプのハイ側のビットラインデータの増幅問題が
発生し、該増幅問題を解決するため、センスアンプのイ
ネーブル時点においてセンシングデータをオーバードラ
イビングするセンスアンプのオーバードライビング方法
が使用されていた。
【０００４】一般的な半導体メモリの構造においては、
図１に示したように、メモリセル１１の上側及び下側に
センスアンプ部１２、１３が夫々配置され、それらセン
スアンプ部１２、１３の両端にオーバードライブパルス
（ＯＤＰ：Over Drive Pulse）によりセンスアンプを駆
動する複数のセンスアンプドライバー１４〜１７が配置
されている。
図１に示したように、メモリセル１１の上側及び下側に
センスアンプ部１２、１３が夫々配置され、それらセン
スアンプ部１２、１３の両端にオーバードライブパルス
（ＯＤＰ：Over Drive Pulse）によりセンスアンプを駆
動する複数のセンスアンプドライバー１４〜１７が配置
されている。
【０００５】そして、図２に示したように、アクティブ
されたローアドレスストロブ信号（ＲＡＳ）によりセン
スアンプ制御部１８がセンスアンプイネーブル信号（Ｓ
ＡＥＮ）を出力すると、該センスアンプイネーブル信号
（ＳＡＥＮ）によりオーバードライブパルス発生器１９
からオーバードライブパルス（ＯＤＰ）が出力される。
されたローアドレスストロブ信号（ＲＡＳ）によりセン
スアンプ制御部１８がセンスアンプイネーブル信号（Ｓ
ＡＥＮ）を出力すると、該センスアンプイネーブル信号
（ＳＡＥＮ）によりオーバードライブパルス発生器１９
からオーバードライブパルス（ＯＤＰ）が出力される。
【０００６】まず、データのリード（読取り）動作にお
いては、図５（Ａ）に示したように、ワードライン（Ｗ
Ｌ）が活性化されると、メモリセル１１から選択された
ワードライン（ＷＬ）に連結されたセルの電荷（デー
タ）が該当のビットラインにリードされるため、ビット
ライン（ＢＬ）とビットライン（／ＢＬ）間には電位差
が形成されるが、該電位差が正常的なデータを読取るた
めの最小電位差（Ｖｍｉｎ）より小さい状態でセンスア
ンプイネーブル信号（ＳＡＥＮ）が入力されると、セン
スアンプは間違った（無効な）データを出力してしまう
という問題点が発生する。
いては、図５（Ａ）に示したように、ワードライン（Ｗ
Ｌ）が活性化されると、メモリセル１１から選択された
ワードライン（ＷＬ）に連結されたセルの電荷（デー
タ）が該当のビットラインにリードされるため、ビット
ライン（ＢＬ）とビットライン（／ＢＬ）間には電位差
が形成されるが、該電位差が正常的なデータを読取るた
めの最小電位差（Ｖｍｉｎ）より小さい状態でセンスア
ンプイネーブル信号（ＳＡＥＮ）が入力されると、セン
スアンプは間違った（無効な）データを出力してしまう
という問題点が発生する。
【０００７】したがって、センスアンプ制御部１８がラ
ス信号（ＲＡＳ：Row Address Strobe）により、図５
（Ｂ）に示したように、センスアンプイネーブル信号
（ＳＡＥＮ）を出力すると、該センスアンプイネーブル
信号（ＳＡＥＮ）によりオーバードライブパルス発生器
１９はセンスアンプがイネーブルされる時点において、
図５（Ｃ）に示したように、オーバードライブパルス
（ＯＤＰ）を出力し、その結果、図５（Ｄ）に示したよ
うに、オーバードライビング区間の間、各センスアンプ
ドライバー１４〜１７はオーバードライビング電圧（Ｖ
ｂ）により各センスアンプ部１２、１３の夫々のセンス
アンプを駆動し、センスアンプから有効なデータが出力
される。
ス信号（ＲＡＳ：Row Address Strobe）により、図５
（Ｂ）に示したように、センスアンプイネーブル信号
（ＳＡＥＮ）を出力すると、該センスアンプイネーブル
信号（ＳＡＥＮ）によりオーバードライブパルス発生器
１９はセンスアンプがイネーブルされる時点において、
図５（Ｃ）に示したように、オーバードライブパルス
（ＯＤＰ）を出力し、その結果、図５（Ｄ）に示したよ
うに、オーバードライビング区間の間、各センスアンプ
ドライバー１４〜１７はオーバードライビング電圧（Ｖ
ｂ）により各センスアンプ部１２、１３の夫々のセンス
アンプを駆動し、センスアンプから有効なデータが出力
される。
【０００８】また、データのライト（書込み）動作にお
いては、図６（Ａ）に示したように、ワードライン（Ｗ
Ｌ）が活性化されると、各センスアンプ部１２、１３の
夫々のセンスアンプは、図６（Ｂ）に示したように、セ
ンスアンプイネーブル信号（ＳＡＥＮ）によりデータを
センシングするため、図６（Ｃ）に示したように、セン
シングされたデータが該当のビットラインを通ってメモ
リセル１１にライトされる。
いては、図６（Ａ）に示したように、ワードライン（Ｗ
Ｌ）が活性化されると、各センスアンプ部１２、１３の
夫々のセンスアンプは、図６（Ｂ）に示したように、セ
ンスアンプイネーブル信号（ＳＡＥＮ）によりデータを
センシングするため、図６（Ｃ）に示したように、セン
シングされたデータが該当のビットラインを通ってメモ
リセル１１にライトされる。
【０００９】すなわち、従来のビットラインセンスアン
プのオーバードライビング動作はデータのリード動作時
におけるセンスアンプのイネーブル時点のみに行われて
いた。
プのオーバードライビング動作はデータのリード動作時
におけるセンスアンプのイネーブル時点のみに行われて
いた。
【００１０】
【発明が解決しようとする課題】しかるに、このような
従来のオーバードライビング方法においては、データの
リード動作時のみに行われるため、データのライト動作
におけるビットラインのデータレベルはワードラインが
ディスエーブルされる時点までにフルスイング（Full s
wing）レベルに到達せず、且つ、該フルスイング（Full
swing）レベルにまで到達しない不完全なデータがメモ
リセルキャパシタに貯蔵されるため、リフレッシュ動作
時、リフレッシュの間隔が短くなるという不都合な点が
あった。
従来のオーバードライビング方法においては、データの
リード動作時のみに行われるため、データのライト動作
におけるビットラインのデータレベルはワードラインが
ディスエーブルされる時点までにフルスイング（Full s
wing）レベルに到達せず、且つ、該フルスイング（Full
swing）レベルにまで到達しない不完全なデータがメモ
リセルキャパシタに貯蔵されるため、リフレッシュ動作
時、リフレッシュの間隔が短くなるという不都合な点が
あった。
【００１１】
【課題を解決するための手段】本発明の目的は、センス
アンプのイネーブル時点及びディスエーブル時点におい
てセンスアンプをオーバードライビングすることにより
ビットラインのデータをフルスイングレベルに到達させ
て、完全なデータをセルキャパシタに貯蔵し得るセンス
アンプのオーバードライビング方法を提供しようとする
ものである。
アンプのイネーブル時点及びディスエーブル時点におい
てセンスアンプをオーバードライビングすることにより
ビットラインのデータをフルスイングレベルに到達させ
て、完全なデータをセルキャパシタに貯蔵し得るセンス
アンプのオーバードライビング方法を提供しようとする
ものである。
【００１２】そして、このような目的を達成するため、
本発明に係るセンスアンプのオーバードライビング方法
においては、データのリード動作及びライト動作時、セ
ンスアンプのイネーブル時点及びディスエーブル時点に
おいてオーバードライビングパルスを夫々発生した後、
オーバードライビングパルス区間の間、オーバードライ
ビング電圧によりセンスアンプを駆動して、ビットライ
ンのデータをフルスイングレベルに到達させることを特
徴としている。
本発明に係るセンスアンプのオーバードライビング方法
においては、データのリード動作及びライト動作時、セ
ンスアンプのイネーブル時点及びディスエーブル時点に
おいてオーバードライビングパルスを夫々発生した後、
オーバードライビングパルス区間の間、オーバードライ
ビング電圧によりセンスアンプを駆動して、ビットライ
ンのデータをフルスイングレベルに到達させることを特
徴としている。
【００１３】
【発明の実施の形態】以下、本発明の実施に対し図面を
用いて説明する。本発明に係るビットラインセンスアン
プのオーバードライビング方法においては、図１に示し
たように、一般的な半導体メモリを用いて行われてい
る。
用いて説明する。本発明に係るビットラインセンスアン
プのオーバードライビング方法においては、図１に示し
たように、一般的な半導体メモリを用いて行われてい
る。
【００１４】まず、データのリード動作においては、図
３（Ａ）に示したように、ワードライン（ＷＬ）が活性
化されると、メモリセル１１から選択されたワードライ
ン（ＷＬ）に連結されたセルの電荷（データ）が該当の
ビットラインにリードされて、ビットライン（ＢＬ）と
ビットライン（／ＢＬ）間には電位差が形成される。
３（Ａ）に示したように、ワードライン（ＷＬ）が活性
化されると、メモリセル１１から選択されたワードライ
ン（ＷＬ）に連結されたセルの電荷（データ）が該当の
ビットラインにリードされて、ビットライン（ＢＬ）と
ビットライン（／ＢＬ）間には電位差が形成される。
【００１５】次いで、図３（Ｂ）に示したように、セン
スアンプ制御部１８から出力されたセンスアンプイネー
ブル信号（ＳＡＥＮ）によりオーバードライブパルス発
生器１９は、図３（Ｃ）に示したように、センスアンプ
イネーブル時点及びディスエーブル時点で夫々オーバー
ドライブパルス（ＯＤＰ）を出力する。
スアンプ制御部１８から出力されたセンスアンプイネー
ブル信号（ＳＡＥＮ）によりオーバードライブパルス発
生器１９は、図３（Ｃ）に示したように、センスアンプ
イネーブル時点及びディスエーブル時点で夫々オーバー
ドライブパルス（ＯＤＰ）を出力する。
【００１６】次いで、図３（Ｄ）に示したように、オー
バードライビング区間の間、各センスアンプドライバー
１４〜１７はオーバードライビング電圧（Ｖｂ）により
センスアンプを駆動するため、各センスアンプ部１２、
１３の夫々のセンスアンプから有効なデータが出力され
る。
バードライビング区間の間、各センスアンプドライバー
１４〜１７はオーバードライビング電圧（Ｖｂ）により
センスアンプを駆動するため、各センスアンプ部１２、
１３の夫々のセンスアンプから有効なデータが出力され
る。
【００１７】また、データのライト動作においては、図
４（Ａ）に示したように、ワードライン（ＷＬ）が活性
化されると、図４（Ｂ）に示したように、センスアンプ
イネーブル信号（ＳＡＥＮ）によりオーバードライブパ
ルス発生器１９は、図４（Ｃ）に示したように、センス
アンプイネーブル時点及びディスエーブル時点において
オーバードライブパルス（ＯＤＰ）を夫々出力する。
４（Ａ）に示したように、ワードライン（ＷＬ）が活性
化されると、図４（Ｂ）に示したように、センスアンプ
イネーブル信号（ＳＡＥＮ）によりオーバードライブパ
ルス発生器１９は、図４（Ｃ）に示したように、センス
アンプイネーブル時点及びディスエーブル時点において
オーバードライブパルス（ＯＤＰ）を夫々出力する。
【００１８】次いで、各センスアンプドライバー１４〜
１７は、オーバードライビング区間の間、オーバードラ
イビング電圧（Ｖｂ）によりセンスアンプを駆動するた
め、図４（Ｄ）に示したように、ワードラインがディス
エーブルされる時点におけるビットラインのデータレベ
ルはフルスイングレベルに到達されるようになる。
１７は、オーバードライビング区間の間、オーバードラ
イビング電圧（Ｖｂ）によりセンスアンプを駆動するた
め、図４（Ｄ）に示したように、ワードラインがディス
エーブルされる時点におけるビットラインのデータレベ
ルはフルスイングレベルに到達されるようになる。
【００１９】その結果、フルスイングレベルに到達した
完全なデータがメモリセルキャパシタに貯蔵される。
完全なデータがメモリセルキャパシタに貯蔵される。
【００２０】
【発明の効果】以上説明したように、本発明に係るビッ
トラインセンスアンプのオーバードライビング方法にお
いては、センスアンプのイネーブル時点及びディスエー
ブル時点においてセンスアンプをオーバードライビング
することによりビットラインのデータをフルスイングレ
ベルに到達させるため、データのライト動作時において
有効なデータを出力し得るという効果がある。
トラインセンスアンプのオーバードライビング方法にお
いては、センスアンプのイネーブル時点及びディスエー
ブル時点においてセンスアンプをオーバードライビング
することによりビットラインのデータをフルスイングレ
ベルに到達させるため、データのライト動作時において
有効なデータを出力し得るという効果がある。
【００２１】かつ、本発明に係るビットラインセンスア
ンプのオーバードライビング方法においては、データの
リード時には完全なデータをセルキャパシタに貯蔵する
ため、リフレッシュ動作時におけるリフレッシュの間隔
を永く維持し得るという効果がある。
ンプのオーバードライビング方法においては、データの
リード時には完全なデータをセルキャパシタに貯蔵する
ため、リフレッシュ動作時におけるリフレッシュの間隔
を永く維持し得るという効果がある。
【００２２】更に、請求項１及び２記載のビットライン
センスアンプのオーバードライビング方法は、センスア
ンプのイネーブル時点及びディスエーブル時点において
センスアンプをオーバードライビングするため、データ
のリード及びライト時にビットラインのデータをフルス
イングレベルに到達し得るという効果がある。
センスアンプのオーバードライビング方法は、センスア
ンプのイネーブル時点及びディスエーブル時点において
センスアンプをオーバードライビングするため、データ
のリード及びライト時にビットラインのデータをフルス
イングレベルに到達し得るという効果がある。
【図１】一般的な半導体メモリ素子を示した概略図であ
る。
る。
【図２】オーバードライブパルス発生器の作用経路を示
したブロック図である。
したブロック図である。
【図３】本発明に係るビットラインセンスアンプのオー
バードライビング方法によりデータをリードするときの
オーバードライビングを示した入出力波形図である。
バードライビング方法によりデータをリードするときの
オーバードライビングを示した入出力波形図である。
【図４】本発明に係るビットラインセンスアンプのオー
バードライビング方法によりデータをライトするときの
オーバードライビングを示した入出力波形図である。
バードライビング方法によりデータをライトするときの
オーバードライビングを示した入出力波形図である。
【図５】従来の、データをリードするときのオーバード
ライビングを示した入出力波形図である。
ライビングを示した入出力波形図である。
【図６】従来の、データをライトするときの入出力波形
図である。
図である。
１１：メモリセル １２、１３：センスアンプ部 １４〜１７：センスアンプドライバー １８：センスアンプ制御部 １９：オーバードライブパルス発生器
Claims (2)
- 【請求項１】 メモリセル１１の上、下に各センスアン
プ部１２、１３が配置され、それらセンスアンプ部１
２、１３の両端にはオーバードライブパルスによりセン
スアンプを駆動する複数のセンスアンプドライバー１４
〜１７が配置された半導体メモリ素子において、 データのリード動作及びライト動作時に、センスアンプ
のイネーブル時点及びディスエーブル時点においてオー
バードライビングパルスを夫々発生した後、オーバード
ライビングパルス区間の間、オーバードライビング電圧
により前記センスアンプを駆動して、ビットラインのデ
ータをプルスイングレベルに到達させることを特徴とす
るビットラインセンスアンプのオーバードライビング方
法。 - 【請求項２】 前記オーバードライビングパルスは、セ
ンスアンプイネーブル信号に基づいて発生されることを
特徴とする請求項１記載のビットラインセンスアンプの
オーバードライビング方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR22564/1997 | 1997-05-31 | ||
| KR1019970022564A KR100271626B1 (ko) | 1997-05-31 | 1997-05-31 | 비트라인 센스앰프의 오버드라이빙방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10340583A true JPH10340583A (ja) | 1998-12-22 |
Family
ID=19508261
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10004359A Pending JPH10340583A (ja) | 1997-05-31 | 1998-01-13 | ビットラインセンスアンプのオーバードライビング方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5966337A (ja) |
| JP (1) | JPH10340583A (ja) |
| KR (1) | KR100271626B1 (ja) |
| DE (1) | DE19756928B4 (ja) |
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7492645B2 (en) | 2005-09-29 | 2009-02-17 | Hynix Semiconductor Inc. | Internal voltage generator for semiconductor memory device |
| US7499350B2 (en) | 2006-12-27 | 2009-03-03 | Hynix Semiconductor Inc. | Sense amplifier enable signal generator for semiconductor memory device |
| US7535777B2 (en) | 2005-09-29 | 2009-05-19 | Hynix Semiconductor, Inc. | Driving signal generator for bit line sense amplifier driver |
| US7567469B2 (en) | 2006-06-29 | 2009-07-28 | Hynix Semiconductor Inc. | Over driving pulse generator |
| US7573755B2 (en) | 2006-12-08 | 2009-08-11 | Hynix Semiconductor Inc. | Data amplifying circuit for semiconductor integrated circuit |
| US7583548B2 (en) | 2006-10-12 | 2009-09-01 | Hynix Semiconductor Inc. | Semiconductor memory apparatus for allocating different read/write operating time to every bank |
| US7622962B2 (en) | 2006-12-07 | 2009-11-24 | Hynix Semiconductor Inc. | Sense amplifier control signal generating circuit of semiconductor memory apparatus |
| US7633822B2 (en) | 2006-11-23 | 2009-12-15 | Hynix Semiconductor Inc. | Circuit and method for controlling sense amplifier of a semiconductor memory apparatus |
| US7746714B2 (en) | 2007-02-23 | 2010-06-29 | Hynix Semiconductor, Inc. | Semiconductor memory device having bit-line sense amplifier |
| US7800424B2 (en) | 2007-02-09 | 2010-09-21 | Hynix Semiconductor Inc. | Apparatus for supplying overdriving signal |
| JP2011076696A (ja) * | 2009-09-30 | 2011-04-14 | Hynix Semiconductor Inc | 半導体メモリ装置及びビットライン感知増幅回路の駆動方法 |
| US7961537B2 (en) | 2007-08-14 | 2011-06-14 | Hynix Semiconductor Inc. | Semiconductor integrated circuit |
| JP2012190495A (ja) * | 2011-03-08 | 2012-10-04 | Fujitsu Semiconductor Ltd | 半導体記憶装置 |
| US8687447B2 (en) | 2009-09-30 | 2014-04-01 | SK Hynix Inc. | Semiconductor memory apparatus and test method using the same |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6236605B1 (en) | 1999-03-26 | 2001-05-22 | Fujitsu Limited | Semiconductor integrated circuit and semiconductor memory device including overdriving sense amplifier |
| US6466499B1 (en) | 2000-07-11 | 2002-10-15 | Micron Technology, Inc. | DRAM sense amplifier having pre-charged transistor body nodes |
| KR20020053491A (ko) * | 2000-12-27 | 2002-07-05 | 박종섭 | 센스 앰프 오버드라이빙 제어회로 |
| US7158423B2 (en) * | 2004-06-22 | 2007-01-02 | Samsung ′Electronics Co., Ltd. | Semiconductor memory device and array internal power voltage generating method thereof |
| KR100571648B1 (ko) * | 2005-03-31 | 2006-04-17 | 주식회사 하이닉스반도체 | 반도체 메모리 소자의 오버 드라이버 제어신호 생성회로 |
| KR100695287B1 (ko) * | 2005-10-24 | 2007-03-16 | 주식회사 하이닉스반도체 | 반도체 메모리 장치의 센스앰프 제어 회로 |
| KR100813524B1 (ko) * | 2005-11-09 | 2008-03-17 | 주식회사 하이닉스반도체 | 비트라인 센스앰프 드라이버 및 이를 이용한 비트라인 센싱방법 |
| KR100772701B1 (ko) | 2006-09-28 | 2007-11-02 | 주식회사 하이닉스반도체 | 반도체 메모리 장치 |
| KR101008983B1 (ko) * | 2008-01-02 | 2011-01-18 | 주식회사 하이닉스반도체 | 비트라인 센스앰프 회로 |
| KR102259905B1 (ko) * | 2014-12-08 | 2021-06-03 | 에스케이하이닉스 주식회사 | 반도체 메모리 장치 |
| KR102657140B1 (ko) * | 2019-12-26 | 2024-04-15 | 에스케이하이닉스 주식회사 | 반도체 메모리 장치 및 이의 동작 방법 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5404327A (en) * | 1988-06-30 | 1995-04-04 | Texas Instruments Incorporated | Memory device with end of cycle precharge utilizing write signal and data transition detectors |
| KR0133973B1 (ko) * | 1993-02-25 | 1998-04-20 | 기다오까 다까시 | 반도체 기억장치 |
| KR0158111B1 (ko) * | 1995-07-06 | 1999-02-01 | 김광호 | 반도체 메모리 장치의 센스앰프 제어회로 |
| US5561630A (en) * | 1995-09-28 | 1996-10-01 | International Business Machines Coporation | Data sense circuit for dynamic random access memories |
| JPH09128966A (ja) * | 1995-10-31 | 1997-05-16 | Nec Corp | ダイナミック型半導体記憶装置 |
-
1997
- 1997-05-31 KR KR1019970022564A patent/KR100271626B1/ko not_active Expired - Fee Related
- 1997-10-28 US US08/958,932 patent/US5966337A/en not_active Expired - Lifetime
- 1997-12-19 DE DE19756928A patent/DE19756928B4/de not_active Expired - Fee Related
-
1998
- 1998-01-13 JP JP10004359A patent/JPH10340583A/ja active Pending
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7535777B2 (en) | 2005-09-29 | 2009-05-19 | Hynix Semiconductor, Inc. | Driving signal generator for bit line sense amplifier driver |
| US7492645B2 (en) | 2005-09-29 | 2009-02-17 | Hynix Semiconductor Inc. | Internal voltage generator for semiconductor memory device |
| US7567469B2 (en) | 2006-06-29 | 2009-07-28 | Hynix Semiconductor Inc. | Over driving pulse generator |
| US7583548B2 (en) | 2006-10-12 | 2009-09-01 | Hynix Semiconductor Inc. | Semiconductor memory apparatus for allocating different read/write operating time to every bank |
| US7633822B2 (en) | 2006-11-23 | 2009-12-15 | Hynix Semiconductor Inc. | Circuit and method for controlling sense amplifier of a semiconductor memory apparatus |
| US7622962B2 (en) | 2006-12-07 | 2009-11-24 | Hynix Semiconductor Inc. | Sense amplifier control signal generating circuit of semiconductor memory apparatus |
| US7573755B2 (en) | 2006-12-08 | 2009-08-11 | Hynix Semiconductor Inc. | Data amplifying circuit for semiconductor integrated circuit |
| US7499350B2 (en) | 2006-12-27 | 2009-03-03 | Hynix Semiconductor Inc. | Sense amplifier enable signal generator for semiconductor memory device |
| US7800424B2 (en) | 2007-02-09 | 2010-09-21 | Hynix Semiconductor Inc. | Apparatus for supplying overdriving signal |
| US7746714B2 (en) | 2007-02-23 | 2010-06-29 | Hynix Semiconductor, Inc. | Semiconductor memory device having bit-line sense amplifier |
| US7961537B2 (en) | 2007-08-14 | 2011-06-14 | Hynix Semiconductor Inc. | Semiconductor integrated circuit |
| JP2011076696A (ja) * | 2009-09-30 | 2011-04-14 | Hynix Semiconductor Inc | 半導体メモリ装置及びビットライン感知増幅回路の駆動方法 |
| US8687447B2 (en) | 2009-09-30 | 2014-04-01 | SK Hynix Inc. | Semiconductor memory apparatus and test method using the same |
| JP2012190495A (ja) * | 2011-03-08 | 2012-10-04 | Fujitsu Semiconductor Ltd | 半導体記憶装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE19756928A1 (de) | 1998-12-03 |
| US5966337A (en) | 1999-10-12 |
| KR100271626B1 (ko) | 2000-12-01 |
| KR19980086263A (ko) | 1998-12-05 |
| DE19756928B4 (de) | 2006-03-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH10340583A (ja) | ビットラインセンスアンプのオーバードライビング方法 | |
| JP3326560B2 (ja) | 半導体メモリ装置 | |
| US6026035A (en) | Integrated circuit memory devices having improved precharge and I/O driver characteristics and methods of operating same | |
| US6442095B1 (en) | Semiconductor memory device with normal mode and power down mode | |
| US6901026B2 (en) | Semiconductor integrated circuit equipment with asynchronous operation | |
| JPH0536277A (ja) | 半導体メモリ装置 | |
| KR100695524B1 (ko) | 반도체메모리소자 및 그의 구동방법 | |
| JPH08102187A (ja) | ダイナミック型メモリ | |
| JP2003109398A (ja) | 半導体記憶装置 | |
| JPH04360093A (ja) | ダイナミック型半導体記憶装置 | |
| JP2003123473A (ja) | 半導体記憶装置及びセンスアンプの駆動方法 | |
| US20090021995A1 (en) | Early Write Method and Apparatus | |
| KR100438237B1 (ko) | 테스트 회로를 갖는 반도체 집적 회로 | |
| JPH0522316B2 (ja) | ||
| JP2001035164A (ja) | 半導体記憶装置 | |
| JP4057736B2 (ja) | 強誘電体メモリ | |
| JPH1116394A5 (ja) | ||
| JP3608169B2 (ja) | 半導体メモリ装置 | |
| KR101171254B1 (ko) | 비트라인 센스앰프 제어 회로 및 이를 구비하는 반도체 메모리 장치 | |
| JP4926328B2 (ja) | ダイナミックランダムアクセスメモリ用ビット線検知回路及び方法 | |
| JPH0758590B2 (ja) | 半導体記憶装置 | |
| JP3553027B2 (ja) | 半導体記憶装置 | |
| JP4031206B2 (ja) | 半導体記憶装置 | |
| KR100287889B1 (ko) | 셀프 리프레쉬 회로 | |
| KR100612946B1 (ko) | 반도체메모리소자 |