JPH103406A - 監視制御システムおよびそのｃｐｕ基板リスタート方法 - Google Patents
監視制御システムおよびそのｃｐｕ基板リスタート方法Info
- Publication number
- JPH103406A JPH103406A JP8154443A JP15444396A JPH103406A JP H103406 A JPH103406 A JP H103406A JP 8154443 A JP8154443 A JP 8154443A JP 15444396 A JP15444396 A JP 15444396A JP H103406 A JPH103406 A JP H103406A
- Authority
- JP
- Japan
- Prior art keywords
- cpu board
- monitor control
- monitoring control
- control information
- monitoring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 10
- 239000000758 substrate Substances 0.000 title abstract 7
- 230000015654 memory Effects 0.000 claims abstract description 23
- 238000003780 insertion Methods 0.000 claims abstract description 9
- 230000037431 insertion Effects 0.000 claims abstract description 9
- 238000012544 monitoring process Methods 0.000 claims description 67
- 238000012545 processing Methods 0.000 claims description 7
- 230000007257 malfunction Effects 0.000 abstract description 5
- 238000004321 preservation Methods 0.000 abstract 3
- 238000000605 extraction Methods 0.000 abstract 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Landscapes
- Storage Device Security (AREA)
- Retry When Errors Occur (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】
【課題】 従来の活線挿抜が可能な監視制御システムで
のＣＰＵ基板のリスタート時の初期化状態と、各監視制
御対象の実際の動作状態との間の情報の不一致に伴うシ
ステム誤動作を防止するＣＰＵ基板のリスタート方法を
提供する。 【解決手段】 各監視制御対象６，６・・・に監視制御
情報をリアルタイムに更新し保存するための監視制御情
報保存用メモリ７，７・・・を持ち、監視制御装置のＣ
ＰＵ基板２には、リセットスイッチ４と該基板の挿抜用
イジェクタに連動するプロテクトスイッチ３とを設け、
挿抜用イジェクタの動作時に監視制御情報保存用メモリ
７，７・・・を書き込み禁止として監視制御情報を保存
する。ＣＰＵ基板２は監視制御情報保存用メモリ７，７
・・・から監視制御情報を取得し、取得データを初期値
としてＣＰＵ基板をリスタートさせ、実際の監視制御対
象の動作状態と監視制御状態との間の不一致を起こさず
に監視制御システムをリスタートさせる。
のＣＰＵ基板のリスタート時の初期化状態と、各監視制
御対象の実際の動作状態との間の情報の不一致に伴うシ
ステム誤動作を防止するＣＰＵ基板のリスタート方法を
提供する。 【解決手段】 各監視制御対象６，６・・・に監視制御
情報をリアルタイムに更新し保存するための監視制御情
報保存用メモリ７，７・・・を持ち、監視制御装置のＣ
ＰＵ基板２には、リセットスイッチ４と該基板の挿抜用
イジェクタに連動するプロテクトスイッチ３とを設け、
挿抜用イジェクタの動作時に監視制御情報保存用メモリ
７，７・・・を書き込み禁止として監視制御情報を保存
する。ＣＰＵ基板２は監視制御情報保存用メモリ７，７
・・・から監視制御情報を取得し、取得データを初期値
としてＣＰＵ基板をリスタートさせ、実際の監視制御対
象の動作状態と監視制御状態との間の不一致を起こさず
に監視制御システムをリスタートさせる。
Description
【０００１】
【発明の属する技術分野】本発明は、活線状態で挿抜が
可能なＣＰＵ（中央処理装置）基板を有する監視制御シ
ステムおよび該ＣＰＵ基板のリスタート方法に関する。
可能なＣＰＵ（中央処理装置）基板を有する監視制御シ
ステムおよび該ＣＰＵ基板のリスタート方法に関する。
【０００２】
【従来の技術】監視制御システムは、監視制御装置と、
この監視制御装置によって監視制御される複数の監視制
御対象とから構成される。従来の監視制御システムにお
いては、監視制御装置に設けられた、活線挿抜が可能な
ＣＰＵ基板の挿抜時に、各監視制御対象において監視制
御情報の保護を行っておらず、また、ＣＰＵ基板も監視
制御情報の初期値としてＣＰＵ基板自身が内部で持つ固
定値で初期化してシステムを立ち上げていた。従って活
線状態でＣＰＵ基板の挿抜やリセットを行うと、それに
伴うＣＰＵ基板のリスタート時に、ＣＰＵ基板自身が内
部で持つ固定値に基づく初期化状態と、各監視制御対象
の実際の監視制御情報との間に不一致が生じてしまい、
システム誤動作の一因となっていた。
この監視制御装置によって監視制御される複数の監視制
御対象とから構成される。従来の監視制御システムにお
いては、監視制御装置に設けられた、活線挿抜が可能な
ＣＰＵ基板の挿抜時に、各監視制御対象において監視制
御情報の保護を行っておらず、また、ＣＰＵ基板も監視
制御情報の初期値としてＣＰＵ基板自身が内部で持つ固
定値で初期化してシステムを立ち上げていた。従って活
線状態でＣＰＵ基板の挿抜やリセットを行うと、それに
伴うＣＰＵ基板のリスタート時に、ＣＰＵ基板自身が内
部で持つ固定値に基づく初期化状態と、各監視制御対象
の実際の監視制御情報との間に不一致が生じてしまい、
システム誤動作の一因となっていた。
【０００３】
【発明が解決しようとする課題】本発明は、上述したよ
うな事情に鑑みてなされたもので、ＣＰＵ基板の挿抜や
リセットによるＣＰＵ基板のリスタート時に、実際の監
視制御対象の状態とＣＰＵ基板が認識している監視制御
対象の状態との間の不一致の発生を防ぎ、システム誤動
作を回避することができる監視制御システムおよびその
ＣＰＵ基板のリスタート方法を提供することを目的とす
る。
うな事情に鑑みてなされたもので、ＣＰＵ基板の挿抜や
リセットによるＣＰＵ基板のリスタート時に、実際の監
視制御対象の状態とＣＰＵ基板が認識している監視制御
対象の状態との間の不一致の発生を防ぎ、システム誤動
作を回避することができる監視制御システムおよびその
ＣＰＵ基板のリスタート方法を提供することを目的とす
る。
【０００４】
【課題を解決するための手段】請求項１に記載の発明
は、活線挿抜が可能な監視制御用のＣＰＵ基板のリスタ
ート方法であって、前記ＣＰＵ基板の抜去時に、監視制
御対象に配置された監視制御情報保存用メモリを書き込
み禁止としてデータを保存し、前記ＣＰＵ基板の挿入時
に前記監視制御情報保存用メモリ内のデータを読み込
み、該データによって前記ＣＰＵ基板を初期化して前記
ＣＰＵ基板をリスタートさせることを特徴とする監視制
御システムのＣＰＵ基板リスタート方法である。請求項
２に記載の発明は、監視制御用ＣＰＵ基板を有する監視
制御装置と、前記ＣＰＵ基板によって監視制御される複
数の監視制御対象とからなる監視制御システムにおい
て、前記各監視制御対象内に監視制御情報保存用メモリ
を設けると共に、前記ＣＰＵ基板に制御手段を設けてな
り、前記制御手段は、前記ＣＰＵ基板の抜去時に、前記
監視制御情報保存用メモリを書き込み禁止とし、前記Ｃ
ＰＵ基板の挿入時に前記監視制御情報保存用メモリ内の
データを読み込み、該データによって前記ＣＰＵ基板を
初期化してリスタートすることを特徴とする監視制御シ
ステムである。請求項３に記載の発明は、請求項２に記
載の監視制御システムにおいて、前記ＣＰＵ基板はプロ
テクトスイッチを有し、前記制御手段は、前記プロテク
トスイッチの出力に基づいて前記ＣＰＵ基板の挿入／抜
去を検出することを特徴とする。請求項４に記載の発明
は、請求項２または請求項３に記載の監視制御システム
において、前記ＣＰＵ基板はリセットスイッチを有し、
前記制御手段は、前記リセットスイッチが操作された
時、前記監視制御情報保存用メモリ内のデータを読み込
み、該データによって前記ＣＰＵ基板を初期化してリス
タートすることを特徴とする。
は、活線挿抜が可能な監視制御用のＣＰＵ基板のリスタ
ート方法であって、前記ＣＰＵ基板の抜去時に、監視制
御対象に配置された監視制御情報保存用メモリを書き込
み禁止としてデータを保存し、前記ＣＰＵ基板の挿入時
に前記監視制御情報保存用メモリ内のデータを読み込
み、該データによって前記ＣＰＵ基板を初期化して前記
ＣＰＵ基板をリスタートさせることを特徴とする監視制
御システムのＣＰＵ基板リスタート方法である。請求項
２に記載の発明は、監視制御用ＣＰＵ基板を有する監視
制御装置と、前記ＣＰＵ基板によって監視制御される複
数の監視制御対象とからなる監視制御システムにおい
て、前記各監視制御対象内に監視制御情報保存用メモリ
を設けると共に、前記ＣＰＵ基板に制御手段を設けてな
り、前記制御手段は、前記ＣＰＵ基板の抜去時に、前記
監視制御情報保存用メモリを書き込み禁止とし、前記Ｃ
ＰＵ基板の挿入時に前記監視制御情報保存用メモリ内の
データを読み込み、該データによって前記ＣＰＵ基板を
初期化してリスタートすることを特徴とする監視制御シ
ステムである。請求項３に記載の発明は、請求項２に記
載の監視制御システムにおいて、前記ＣＰＵ基板はプロ
テクトスイッチを有し、前記制御手段は、前記プロテク
トスイッチの出力に基づいて前記ＣＰＵ基板の挿入／抜
去を検出することを特徴とする。請求項４に記載の発明
は、請求項２または請求項３に記載の監視制御システム
において、前記ＣＰＵ基板はリセットスイッチを有し、
前記制御手段は、前記リセットスイッチが操作された
時、前記監視制御情報保存用メモリ内のデータを読み込
み、該データによって前記ＣＰＵ基板を初期化してリス
タートすることを特徴とする。
【０００５】
【発明の実施の形態】以下、図面を参照して本発明の実
施形態について説明する。図１は本発明の一実施形態に
よる活線挿抜が可能なＣＰＵ基板を有する監視制御シス
テムの構成を示すブロック図である。この図において、
符号１は監視制御装置、２は監視制御用ＣＰＵ基板、３
はＣＰＵ基板２の挿抜用イジェクタに連動して動作する
プロテクトスイッチ、４は人為的にシステムのリスター
トを行うリセットスイッチ、５はプロテクトスイッチ３
およびリセットスイッチ４の信号を受けて処理信号を発
生させるプロテクト／リセット信号処理部である。また
６，６・・・は監視制御対象、７，７・・・は各監視制
御対象６，６・・・に設けられたバックアップ機能付き
のスタティックＲＡＭ（ランダムアクセスメモリ）また
はラッチによる監視制御情報保存用メモリ（以下メモリ
と称する）、８は監視制御用バス、９はプロテクト／リ
セット信号処理部５の出力信号を各制御対象６，６・・
・に伝達するプロテクト信号線を表わす。なお、上述し
た構成要素３〜５は監視制御用ＣＰＵ基板２に内蔵され
る。
施形態について説明する。図１は本発明の一実施形態に
よる活線挿抜が可能なＣＰＵ基板を有する監視制御シス
テムの構成を示すブロック図である。この図において、
符号１は監視制御装置、２は監視制御用ＣＰＵ基板、３
はＣＰＵ基板２の挿抜用イジェクタに連動して動作する
プロテクトスイッチ、４は人為的にシステムのリスター
トを行うリセットスイッチ、５はプロテクトスイッチ３
およびリセットスイッチ４の信号を受けて処理信号を発
生させるプロテクト／リセット信号処理部である。また
６，６・・・は監視制御対象、７，７・・・は各監視制
御対象６，６・・・に設けられたバックアップ機能付き
のスタティックＲＡＭ（ランダムアクセスメモリ）また
はラッチによる監視制御情報保存用メモリ（以下メモリ
と称する）、８は監視制御用バス、９はプロテクト／リ
セット信号処理部５の出力信号を各制御対象６，６・・
・に伝達するプロテクト信号線を表わす。なお、上述し
た構成要素３〜５は監視制御用ＣＰＵ基板２に内蔵され
る。
【０００６】このような構成において、監視制御装置１
のＣＰＵ基板２は監視制御バス８を介して、各監視制御
対象６，６・・・と結ばれ、通常の運用時の制御および
監視を行っている。各監視制御対象６，６・・・のいず
れかの制御状態に何らかの変化が起こると、制御状態に
変化があった監視制御対象６はそれぞれ内部に持つメモ
リ７にその都度、最新の監視制御情報の書き込みを行
う。（図２［Ａ］参照）
のＣＰＵ基板２は監視制御バス８を介して、各監視制御
対象６，６・・・と結ばれ、通常の運用時の制御および
監視を行っている。各監視制御対象６，６・・・のいず
れかの制御状態に何らかの変化が起こると、制御状態に
変化があった監視制御対象６はそれぞれ内部に持つメモ
リ７にその都度、最新の監視制御情報の書き込みを行
う。（図２［Ａ］参照）
【０００７】ＣＰＵ基板２を抜去するために挿抜用イジ
ェクタを動かすと、連動しているプロテクトスイッチ３
がＯＮになり、プロテクト／リセット信号処理部５が各
監視制御対象６，６・・・のメモリ７，７・・・を書き
込み禁止とする信号を発生させ、プロテクト信号線９を
とおして各監視制御対象６，６・・・のメモリ７，７・
・・を書き込み禁止とし、監視制御情報を保存する。
（図２［Ｂ］参照）
ェクタを動かすと、連動しているプロテクトスイッチ３
がＯＮになり、プロテクト／リセット信号処理部５が各
監視制御対象６，６・・・のメモリ７，７・・・を書き
込み禁止とする信号を発生させ、プロテクト信号線９を
とおして各監視制御対象６，６・・・のメモリ７，７・
・・を書き込み禁止とし、監視制御情報を保存する。
（図２［Ｂ］参照）
【０００８】次にＣＰＵ基板２を挿入してシステムをリ
スタートさせるときは、ＣＰＵ基板２は監視制御バス８
をとおして各監視制御対象６，６・・・のメモリ７，７
・・・の情報を読みとり、初期化データとして使用して
システムを立ち上げた後、各監視制御対象６，６・・・
のメモリ７，７・・・を書き込み可能とする。このため
各監視制御対象の実際の動作状態とＣＰＵ基板２が把握
している情報との間に不一致を起こさずにシステムがリ
スタートする。（図３参照）
スタートさせるときは、ＣＰＵ基板２は監視制御バス８
をとおして各監視制御対象６，６・・・のメモリ７，７
・・・の情報を読みとり、初期化データとして使用して
システムを立ち上げた後、各監視制御対象６，６・・・
のメモリ７，７・・・を書き込み可能とする。このため
各監視制御対象の実際の動作状態とＣＰＵ基板２が把握
している情報との間に不一致を起こさずにシステムがリ
スタートする。（図３参照）
【０００９】次にリセットスイッチ４を動作させてシス
テムをリスタートさせるときは、各監視制御対象６，６
・・・のメモリ７，７・・・の情報を監視制御バス８を
とおして読みとり、その情報を監視制御用ＣＰＵ基板２
の初期値データとしてリスタートさせる。このため上述
の場合と同様に情報の不一致は発生せずシステムの誤動
作は起こらない。（図２［Ｂ］参照） 以上、本発明の一実施形態を図面を参照して詳述してき
たが、具体的な構成はこの実施形態に限られるものでは
なく、本発明の要旨を逸脱しない範囲の設計変更等があ
っても本発明に含まれる。
テムをリスタートさせるときは、各監視制御対象６，６
・・・のメモリ７，７・・・の情報を監視制御バス８を
とおして読みとり、その情報を監視制御用ＣＰＵ基板２
の初期値データとしてリスタートさせる。このため上述
の場合と同様に情報の不一致は発生せずシステムの誤動
作は起こらない。（図２［Ｂ］参照） 以上、本発明の一実施形態を図面を参照して詳述してき
たが、具体的な構成はこの実施形態に限られるものでは
なく、本発明の要旨を逸脱しない範囲の設計変更等があ
っても本発明に含まれる。
【００１０】
【発明の効果】以上説明したように、本発明によれば、
監視制御用ＣＰＵ基板の活線挿抜が可能な監視制御シス
テムにおいて、ＣＰＵ基板を挿入したとき、挿抜前のメ
モリ情報で該ＣＰＵ基板を初期化して監視制御システム
をリスタートするようにしたので、該ＣＰＵ基板の初期
化状態と実際の監視制御対象の動作状態との間の不一致
による誤動作を起こさずにシステムを立ち上げることが
できるという効果が得られる。またリセットスイッチＯ
Ｎによるシステムのリスタートの場合も同様の効果が得
られる。
監視制御用ＣＰＵ基板の活線挿抜が可能な監視制御シス
テムにおいて、ＣＰＵ基板を挿入したとき、挿抜前のメ
モリ情報で該ＣＰＵ基板を初期化して監視制御システム
をリスタートするようにしたので、該ＣＰＵ基板の初期
化状態と実際の監視制御対象の動作状態との間の不一致
による誤動作を起こさずにシステムを立ち上げることが
できるという効果が得られる。またリセットスイッチＯ
Ｎによるシステムのリスタートの場合も同様の効果が得
られる。
【図１】 本発明の一実施形態による活線挿抜対応監視
制御システムのＣＰＵ基板リスタート方法の構成を示す
ブロック図である。
制御システムのＣＰＵ基板リスタート方法の構成を示す
ブロック図である。
【図２】 活線挿抜対応監視制御システムの動作を表す
フローチャートで、［Ａ］は通常動作時の監視制御情報
保存動作、［Ｂ］はＣＰＵ基板を抜いた時の監視制御情
報保存動作を表す。
フローチャートで、［Ａ］は通常動作時の監視制御情報
保存動作、［Ｂ］はＣＰＵ基板を抜いた時の監視制御情
報保存動作を表す。
【図３】 ＣＰＵ基板を挿入したときの各監視制御情報
の動作を表すフローチャートである。
の動作を表すフローチャートである。
１…監視制御装置 ２…監視制御用ＣＰＵ基板 ３…プロテクトスイッチ ４…リセットスイッチ ５…プロテクト／リセット信号処理部 ６…監視制御対象 ７…監視制御情報保存用メモリ
Claims (4)
- 【請求項１】 ＣＰＵ基板の活線挿抜が可能な監視制御
装置のＣＰＵ基板リスタート方法であって、 前記ＣＰＵ基板の抜去時に、監視制御対象に配置された
監視制御情報保存用メモリを書き込み禁止としてデータ
を保存し、前記ＣＰＵ基板の挿入時に前記監視制御情報
保存用メモリ内のデータを読み込み、該データによって
前記ＣＰＵ基板を初期化して前記ＣＰＵ基板をリスター
トさせることを特徴とする監視制御システムのＣＰＵ基
板リスタート方法。 - 【請求項２】 監視制御用ＣＰＵ基板を有する監視制御
装置と、前記ＣＰＵ基板によって監視制御される複数の
監視制御対象とからなる監視制御システムにおいて、 前記各監視制御対象内に監視制御情報保存用メモリを設
けると共に、前記ＣＰＵ基板に制御手段を設けてなり、 前記制御手段は、前記ＣＰＵ基板の抜去時に、前記監視
制御情報保存用メモリを書き込み禁止とし、前記ＣＰＵ
基板の挿入時に前記監視制御情報保存用メモリ内のデー
タを読み込み、該データによって前記ＣＰＵ基板を初期
化してリスタートすることを特徴とする監視制御システ
ム。 - 【請求項３】 前記ＣＰＵ基板はプロテクトスイッチを
有し、前記制御手段は、前記プロテクトスイッチの出力
に基づいて前記ＣＰＵ基板の挿入／抜去を検出すること
を特徴とする請求項２に記載の監視制御システム。 - 【請求項４】 前記ＣＰＵ基板はリセットスイッチを有
し、前記制御手段は、前記リセットスイッチが操作され
た時、前記監視制御情報保存用メモリ内のデータを読み
込み、該データによって前記ＣＰＵ基板を初期化してリ
スタートすることを特徴とする請求項２または請求項３
に記載の監視制御システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8154443A JP2885700B2 (ja) | 1996-06-14 | 1996-06-14 | 監視制御システムおよびそのｃｐｕ基板リスタート方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8154443A JP2885700B2 (ja) | 1996-06-14 | 1996-06-14 | 監視制御システムおよびそのｃｐｕ基板リスタート方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH103406A true JPH103406A (ja) | 1998-01-06 |
| JP2885700B2 JP2885700B2 (ja) | 1999-04-26 |
Family
ID=15584325
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8154443A Expired - Fee Related JP2885700B2 (ja) | 1996-06-14 | 1996-06-14 | 監視制御システムおよびそのｃｐｕ基板リスタート方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2885700B2 (ja) |
-
1996
- 1996-06-14 JP JP8154443A patent/JP2885700B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2885700B2 (ja) | 1999-04-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6557077B1 (en) | Transportable memory apparatus and associated methods of initializing a computer system having the same | |
| US6880104B2 (en) | Computer system for mutual communication through network and its memory management method | |
| CN104063477B (zh) | 嵌入式系统启动异常的处理方法及装置 | |
| CN112328358B (zh) | 一种基于虚拟机的双系统启动方法及存储介质 | |
| WO2016206514A1 (zh) | 启动处理方法及装置 | |
| CN100375049C (zh) | 一种基本输入输出系统芯片的恢复方法 | |
| CN101581959B (zh) | 多核芯片中复位单个核的方法和设备 | |
| JP2885700B2 (ja) | 監視制御システムおよびそのｃｐｕ基板リスタート方法 | |
| KR100251381B1 (ko) | 휘발성메모리의초기화장치및방법 | |
| CN109086085A (zh) | 一种操作系统启动管理方法和装置 | |
| US20080096672A1 (en) | Game device, and fraud detecting method for the game device | |
| WO2015188511A1 (zh) | NAND Flash操作处理方法、装置及逻辑器件 | |
| CN113190256B (zh) | 一种升级方法、装置及设备 | |
| CN1318964C (zh) | 通信设备复位信息保存方法 | |
| CN113010451A (zh) | 内存模拟非易失性处理方法、装置、设备及可读存储介质 | |
| CN108509252B (zh) | 虚拟机启动装置、方法及主机 | |
| JPH05100847A (ja) | 情報処理装置のメモリ保護方式 | |
| CN114201768B (zh) | 数据保护方法和存储设备 | |
| JP2000347853A (ja) | コピーガード装置及びコピーガード方法 | |
| US20090113199A1 (en) | Method for automatic integration and persistent storage of a priori volatile personalizing parameters. | |
| JPH1055280A (ja) | カートリッジソフト読み込み方法 | |
| CN107957925B (zh) | 用于计算机装置的系统信息存取方法 | |
| JP4009401B2 (ja) | ディスク制御装置及びプログラムを記録した記録媒体 | |
| CN118034574A (zh) | Ddr数据刷新的控制方法、装置、设备及存储介质 | |
| KR100584416B1 (ko) | 프로세서 보드 탈장시 발생하는 비정상 인터럽트 필터링 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080212 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090212 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100212 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100212 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110212 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120212 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |