JPH10340899A - シリカ絶縁膜及び半導体装置とその製造方法 - Google Patents

シリカ絶縁膜及び半導体装置とその製造方法

Info

Publication number
JPH10340899A
JPH10340899A JP9150762A JP15076297A JPH10340899A JP H10340899 A JPH10340899 A JP H10340899A JP 9150762 A JP9150762 A JP 9150762A JP 15076297 A JP15076297 A JP 15076297A JP H10340899 A JPH10340899 A JP H10340899A
Authority
JP
Japan
Prior art keywords
insulating film
film
silica
benzene nucleus
silica insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9150762A
Other languages
English (en)
Other versions
JP3173426B2 (ja
Inventor
Kazuhiko Endo
和彦 遠藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=15503868&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JPH10340899(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP15076297A priority Critical patent/JP3173426B2/ja
Priority to CN98103102A priority patent/CN1126155C/zh
Priority to GB0129147A priority patent/GB2366805B/en
Priority to KR19980021245A priority patent/KR100323360B1/ko
Priority to GB9812436A priority patent/GB2326168B/en
Publication of JPH10340899A publication Critical patent/JPH10340899A/ja
Publication of JP3173426B2 publication Critical patent/JP3173426B2/ja
Application granted granted Critical
Priority to US10/017,396 priority patent/US7056839B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/69—Inorganic materials
    • H10P14/692—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses
    • H10P14/6921—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon
    • H10P14/6922—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon the material containing Si, O and at least one of H, N, C, F or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
    • H10P14/6302—Non-deposition formation processes
    • H10P14/6322—Formation by thermal treatments
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/65—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials
    • H10P14/6516—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials of treatments performed after formation of the materials
    • H10P14/6529—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials of treatments performed after formation of the materials by exposure to a gas or vapour
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/66—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials
    • H10P14/668—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials the materials being characterised by the deposition precursor materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/66—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials
    • H10P14/668—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials the materials being characterised by the deposition precursor materials
    • H10P14/6681—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials the materials being characterised by the deposition precursor materials the precursor containing a compound comprising Si
    • H10P14/6682—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials the materials being characterised by the deposition precursor materials the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/66—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials
    • H10P14/668—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials the materials being characterised by the deposition precursor materials
    • H10P14/6681—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials the materials being characterised by the deposition precursor materials the precursor containing a compound comprising Si
    • H10P14/6684—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials the materials being characterised by the deposition precursor materials the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P95/00—Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
    • H10P95/90—Thermal treatments, e.g. annealing or sintering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/45—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their insulating parts
    • H10W20/48—Insulating materials thereof
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
    • H10P14/6326—Deposition processes
    • H10P14/6328—Deposition from the gas or vapour phase
    • H10P14/6334—Deposition from the gas or vapour phase using decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
    • H10P14/6326—Deposition processes
    • H10P14/6328—Deposition from the gas or vapour phase
    • H10P14/6334—Deposition from the gas or vapour phase using decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H10P14/6336—Deposition from the gas or vapour phase using decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
    • H10P14/6326—Deposition processes
    • H10P14/6342—Liquid deposition, e.g. spin-coating, sol-gel techniques or spray coating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/66—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials
    • H10P14/665—Porous materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/66—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials
    • H10P14/668—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials the materials being characterised by the deposition precursor materials
    • H10P14/6681—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials the materials being characterised by the deposition precursor materials the precursor containing a compound comprising Si
    • H10P14/6684—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials the materials being characterised by the deposition precursor materials the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H10P14/6686—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials the materials being characterised by the deposition precursor materials the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/69—Inorganic materials
    • H10P14/692—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses
    • H10P14/6921—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon
    • H10P14/69215—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon the material being a silicon oxide, e.g. SiO2

Landscapes

  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】 【課題】 層間絶縁膜として用いるシリカ絶縁膜中にベ
ンゼン核を添加することにより、低誘電率化を達成し、
配線遅延を防止する。 【解決手段】 プラズマあるいはＬＰＣＶＤ法によるシ
リカ膜の堆積時に、フェニルトリメチルシランやトルエ
ンなどのベンゼン核を有する有機物質を原料に添加する
ことにより、シリカ膜にベンゼン核を含有させる。ベン
ゼン核含有量増加とともに比誘電率は低下し、炭素組成
３０ａｔ％でεｒ＝３程度に達する。また、真空中等で
加熱処理することで膜中のベンゼン核を除去して空孔と
し、さらに低誘電率化することができる。これらのシリ
カ絶縁膜を層間絶縁膜に適用することにより、多層配線
構造を有する半導体装置における配線遅延を低減し、高
密度・高速化することが可能となる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、低誘電率絶縁膜と
これを使用する半導体装置に関し、特にシリカ絶縁膜を
基材とする低誘電率絶縁膜とこれを層間絶縁膜として用
いる多層配線構造を有する半導体装置及びその製造方法
に関するものである。
【０００２】
【従来の技術】半導体超高集積回路（ＬＳＩ）の集積度
の上昇により、いまやサブミクロンの寸法精度をもった
個別素子がＳｉ基板表面近傍に形成される時代となっ
た。ＬＳＩは微細な個別素子間を配線で結びつけること
によって始めてそのシステムとしての機能を発揮するも
のであるが、個別素子間の相互接続における配線の交差
個所を避けるために配線を迂回したりすると、チップ面
積に占める配線部分の占有面積を増やしたり、配線長を
増大して配線遅延の原因となる。このため、配線の交差
個所や重なりを防ぐために配線間に絶縁膜を挿入するこ
とで配線を多層化する技術が一般的になった。層間絶縁
膜として用いる材料には、耐熱性、電気的絶縁性に優れ
ることが要求され、またその成膜プロセスにおいては配
線などの凹凸にうまく埋め込むことが求められる。従来
このような観点から、シリカ絶縁膜（二酸化珪素）、窒
化珪素、燐珪酸ガラス（ＰＳＧ）などが層間絶縁膜とし
て用いられ、主として化学気相成長法（以下、ＣＶＤ
法）により堆積されていた。
【０００３】ところが、近年ＬＳＩの設計ルールの微少
化に伴い、ＬＳＩのトランジスタなどの個々の素子によ
る信号遅延に比べ配線間の寄生容量が原因となる配線遅
延の増大が深刻となり、素子をいくら微細化しても配線
遅延のためにＬＳＩ全体の遅延はいっこうに改善しない
ことになってきた。このため、配線間寄生容量を減少さ
せるために、絶縁材料の低誘電率化が求められるように
なった。
【０００４】
【発明が解決しようとする課題】以上を背景として、低
誘電率材料を得るため、シリカ絶縁膜を基材とし、ここ
に添加物を加えることにより低誘電率化をはかる試みが
広く行われている。シリカ系の絶縁材料は、一般に現在
のＬＳＩプロセスとの整合性が良いという利点を持つ
が、その反面、比誘電率をシリカ絶縁膜（εｒ＝３．
９）から大きく低下させるのが困難であるという問題が
ある。
【０００５】シリカ系低誘電率絶縁膜の一例として、シ
リカ絶縁膜中にフッ素を添加させ比誘電率を低下させる
試みがある。しかし、フッ素を添加したシリカ絶縁膜に
おいて比誘電率を３．５程度以下まで低下させようとす
るとフッ素を十数パーセント含ませる必要があり、吸湿
性が出現すると同時にフッ素の加水分解を起こすため、
膜中フッ素が安定に存在できないという問題がある（例
えば、宮島、１９９４年ドライプロセスシンポジウム予
稿集１３３ページに記載）。このため、実用的なフッ素
添加シリカ絶縁膜の比誘電率は３．５程度以下に低減さ
せるのは難しいとされている。
【０００６】また、シリカ系低誘電率絶縁膜の別の例と
して、膜中にアルキル基などの有機成分を含有させるこ
とにより、シリカ絶縁膜の比誘電率を低下させることが
行われている。例えば、有機ポリシロキサン膜はスピン
オンガラス（ＳＯＧ）とも呼ばれ、スピンコートにより
成膜できるため有機基を含んだシリカ絶縁膜が容易に得
られる。しかし、スピンコートによるＳＯＧ膜には、膜
中への溶媒や水分の残留という問題がある。一方、アル
キル基を含むシリカ絶縁膜のＣＶＤ法による成膜も行わ
れている（例えば特開平８−２２７８８８号公報）が、
膜中に添加する有機成分がアルキル基の場合、成膜後の
加熱工程で有機成分が容易に脱離してしまうという耐熱
性の悪さが問題である。
【０００７】ここに、本発明の目的は、十分な耐熱性な
どＬＳＩプロセスへの整合性を有し、かつ十分低誘電率
の絶縁膜を提供し、また膜中への溶媒や水分の残留のな
い実用的な絶縁膜の製造方法を提供することである。さ
らに、この低誘電率絶縁膜を多層配線構造を有する半導
体装置の層間絶縁膜に適用して、配線間寄生容量の問題
を解決し、微細化及び高速化が可能な半導体装置の構造
及び製造方法を提供することを目的とする。
【０００８】
【課題を解決するための手段】上記課題を解決するた
め、シリコン及び酸素を主成分とするシリカ絶縁膜にお
いて、膜中にベンゼン核を含有させることにより低誘電
率化を達成する。膜中に含有するベンゼン核の量は、炭
素含有量に換算して３０ａｔ％程度以下であることが有
効である。また、このシリカ絶縁膜中に含有させたベン
ゼン核を脱離させ、膜中に空孔を形成することにより、
さらに誘電率を低下させることができる。
【０００９】本発明の、ベンゼン核を含有するシリカ絶
縁膜は、ＣＶＤ法により製造することができる。ＣＶＤ
の方式としては、プラズマＣＶＤ法または減圧（ＬＰ）
ＣＶＤ法を用いることが有効である。成膜の際に、ベン
ゼン核を含有する有機物質を少なくとも一つ原料として
用いることで、シリカ絶縁膜にベンゼン核を含有させ
る。ベンゼン核原料としては、例えばトルエン（（Ｃ6
Ｈ5)ＣＨ3)等の芳香族有機物質を原料として用いること
が可能であり、シラン（ＳｉＨ4)等のシリコン原料とと
もに供給すればよい。また、フェニルトリメチルシラン
（（Ｃ6 Ｈ5)Ｓｉ( ＣＨ3)3)、フェニルトリメトキシシ
ラン（（Ｃ6 Ｈ5)Ｓｉ( ＯＣＨ3)3)などのベンゼン核−
シリコン結合を持つ有機物質をベンゼン核原料として使
用することも可能であり、この場合シリコン原料の供給
を省略しても良い。いずれの場合も、必要に応じ、酸素
等の酸化ガスを添加する。また、ＣＶＤ法により成膜し
たベンゼン核含有シリカ絶縁膜を成膜後に加熱処理する
ことにより、膜中のベンゼン核を選択的に脱離させて膜
内に空孔を形成し、さらに低誘電率化することもでき
る。加熱処理は、真空中または不活性ガス雰囲気中で４
５０℃以上とすることが有効である。
【００１０】以上に述べたベンゼン核を含有するシリカ
絶縁膜、もしくはそこからベンゼン核を脱離させたシリ
カ絶縁膜は、半導体装置に設置する絶縁膜として有用で
ある。特に、多層配線構造を有する半導体装置における
層間絶縁膜として用いることにより、微細化に伴う配線
間寄生容量増大の問題を解決することができる。
【００１１】（作用）ＣＶＤ法によるシリカ絶縁膜の成
膜において、通常用いられるシリコン及び酸素の原料に
加えて、ベンゼン核を含有する有機物質を添加すること
により、ベンゼン核を膜中に含有するシリカ絶縁膜を成
膜することができる。このベンゼン核含有シリカ絶縁膜
は、通常のシリカ絶縁膜よりも低誘電率の膜となる。こ
の誘電率低下の機構は現在のところ明らかではないが、
膜内での結合がＳｉ−Ｏ結合から、Ｓｉ−ベンゼン核−
Ｓｉといったものに置き換わるため電子状態が変化し、
電子分極が低下することが理由として考えられる。ま
た、ベンゼン核により緻密なＳｉ−Ｏ結合の形成が阻害
されるため、膜密度が低下することも低誘電率化の機構
として考えられる。
【００１２】このようにベンゼン核を含有させたシリカ
絶縁膜は、例えばシリカ絶縁膜にアルキル基を含有させ
る場合に比べて耐熱性に優れている。これは、一般に環
状構造などの架橋構造を持った有機成分の方が、鎖状有
機分子よりも揮発性が低く、また分解もされにくい為で
ある。また、アルキル基は分子量が大きいほど揮発性が
高くなる。このため、アルキル基含有シリカ絶縁膜では
膜中の有機成分含有量を増大させると膜の耐熱性が劣化
する。しかし、本発明のベンゼン核含有シリカ絶縁膜に
おいては、このような問題なく有機成分含有量を増大す
ることができる。このため、膜の耐熱性を損なうことな
く低誘電率化が可能となる。
【００１３】通常の使用では、ベンゼン核含有シリカ絶
縁膜で十分であるが、さらに比誘電率の低い膜が必要で
ある場合は、含有しているベンゼン各成分を脱離させ
る。これにより、シリカ絶縁膜中に比較的大きな空孔を
形成でき、さらなる低誘電率化が可能となる。
【００１４】
【発明の実施の形態】以下、本発明を具体的な実施例に
則して説明する。
【００１５】［実施例１］実施例１では、プラズマＣＶ
Ｄ法により本願発明のベンゼン核含有シリカ絶縁膜を形
成した例を述べる。
【００１６】まず、本実施例で使用したプラズマＣＶＤ
装置について説明しておく。図２は、本願発明で使用し
たプラズマＣＶＤ装置の概略図である。装置は反応室２
１内に上部電極２２と下部電極２３を設置した平行平板
型プラズマＣＶＤ装置であり、基板２４は下部電極２３
上に設置する。高周波電源２５で発生した高周波電力は
上部電極２２に印加される。また下部電極２３は、図示
しないヒーターにより加熱が可能となっている。反応室
２１には原料ガスを導入するための原料ガス導入部２
６、及びガス排気部２７が接続されている。
【００１７】本実施例では、原料ガスとしてフェニルト
リメチルシラン、シラン、及び酸素（Ｏ2)を用いてシリ
カ絶縁膜の成膜を行った。各原料ガスは、図示しないマ
スフローコントローラ（ＭＦＣ）により流量制御した上
で原料ガス導入部２６から反応室２１に導入した。フェ
ニルトリメチルシランは、シリコンとベンゼン核が結合
した構造を有しており、これと酸化剤を反応させること
により、ベンゼン核含有のシリカ絶縁膜を形成すること
ができる。なお、フェニルトリメチルシランは室温では
液体の物質で、その沸点は１６９℃である。これをガス
として反応室２１に輸送するため、原料液体をステンレ
ス製シリンダに充填してその内部を真空とし、シリンダ
を加熱することにより気化させる方法を採った。シリン
ダの加熱温度は約１００℃とし、また原料ガスの凝縮を
防止するため、ＭＦＣを含む原料ガス配管及び反応室２
１は約１５０℃に加熱した。シラン及び酸素は、シリカ
絶縁膜の形成に最も普通に用いられる原料である。
【００１８】全面にアルミニウムを形成したシリコンウ
エハを基板として、シラン流量を０〜５０ＳＣＣＭ、フ
ェニルトリメチルシラン流量を０〜５０ＳＣＣＭの範囲
で変化させて成膜を行った。その他の成膜条件は、酸素
流量１００ＳＣＣＭ、成膜時圧力０．１Ｔｏｒｒ、高周
波電力５００Ｗ、基板温度３００℃である。
【００１９】得られた膜中にベンゼン核が含有されてい
るかどうかを確かめるために、赤外吸収スペクトルを測
定した。図３は、シラン流量を０とし、フェニルトリメ
チルシラン流量５０ＳＣＣＭの条件で堆積した膜の赤外
吸収スペクトルを示している。図４より、波数約１４５
０、１５００及び１６００ｃｍ-1に吸収線が観察され
る。これらはいずれもベンゼン核に起因する吸収であ
り、膜中にベンゼン核が含有されていることがわかる。
また、ベンゼン核以外の炭化水素成分は検出されなかっ
た。以上より、プラズマＣＶＤにおける原料としてベン
ゼン核−シリコン結合を有する有機物質を用いることに
より、ベンゼン核を含有した有機シリカ絶縁膜を製造で
きることがわかった。なお、赤外吸収スペクトルでは膜
中水分に起因するＳｉ−ＯＨ結合は検出されず、水分の
残留はないことがわかった。
【００２０】次に、フェニルトリメチルシランとシラン
の流量比を変化させて堆積した膜の組成及び比誘電率の
測定を行った。比誘電率測定に際しては、ベンゼン核含
有シリカ絶縁膜の上に電極を形成し、基板と上部電極間
の容量測定を行った。組成分析の結果、シランのみを用
いて成膜した場合はシリカ（ＳｉＯ2 ）が堆積し、成膜
時のフェニルトリメチルシランの混合比を増加させるに
従って、膜中の炭素含有量が増加することがわかった。
成膜をフェニルトリメチルシランのみで行った場合、炭
素含有量は約３０ａｔ％に達する。また、比誘電率測定
の結果、比誘電率は炭素組成に対応して変化することが
わかった。すなわち、シランのみを用いて成膜した場合
は、ほぼシリカの比誘電率に対応するεｒ＝４となり、
フェニルトリメチルシランの混合比を増加させるに従っ
て比誘電率は低下する。成膜をフェニルトリメチルシラ
ンのみで行った場合、比誘電率はεｒ＝３まで低下し
た。
【００２１】以上より、シリカ絶縁膜のＣＶＤ成膜時に
フェニルトリメチルシランを原料に添加することによ
り、シリカ膜中にベンゼン核を含有させることが可能で
あり、フェニルトリメチルシランの添加量を増減するこ
とにより膜中のベンゼン核含有量を制御できることがわ
かった。また、ベンゼン核含有シリカ絶縁膜の比誘電率
はベンゼン核含有量の増加とともに低下し、炭素含有量
約３０ａｔ％においてεｒ＝３程度まで低下する。
【００２２】また、ベンゼン核原料としてフェニルトリ
メチルシランに替えてフェニルトリメトキシシランを用
いる実験を行った結果、全く同等の結果が得られた。
【００２３】なお、本実施例では、図２に示した平行平
板型プラズマＣＶＤ装置を用いて成膜を行ったが、これ
以外に、ＥＣＲ励起プラズマＣＶＤ、ヘリコン波励起、
及び誘導結合型プラズマＣＶＤを使用しても、同等の膜
が得られる事を確認した。
【００２４】［実施例２］実施例２では、減圧（ＬＰ）
ＣＶＤ装置を用いてベンゼン核含有シリカ膜を成膜した
例を述べる。図４は、本実施例で使用したＬＰＣＶＤ装
置の概略を示す図である。本ＬＰＣＶＤ装置は、石英反
応室３１中に基板ホルダー３２を介して基板３３が設置
され、ガス導入部３４、排気部３５及び反応室加熱ヒー
タ３６から構成される。
【００２５】原料ガスには、フェニルトリメチルシラ
ン、シラン及び酸素を用い、それぞれＭＦＣで流量制御
して反応室に導入して成膜を行った。実施例１と同様
に、原料液体はシリンダに充填して加熱気化させて反応
室に輸送し、また凝縮防止のため配管加熱を行った。原
料ガス流量はフェニルトリメチルシランを０〜５０ＳＣ
ＣＭ、シランを０〜５０ＳＣＣＭの範囲で変化させた。
その他の成膜条件は、酸素流量１００ＳＣＣＭ、試料近
傍反応管温度５００℃、基板温度３００℃、圧力５００
ｍＴｏｒｒである。また、使用した基板は、実施例１と
同じく、全面にＡ１を形成したシリコンウエハである。
【００２６】ＬＰＣＶＤにより成膜した膜においても、
赤外吸収スペクトルから、膜中にベンゼン核が含有され
ていることがわかった。またベンゼン核以外の炭化水
素、及び膜中水分は検出されなかった。また、フェニル
トリメチルシランとシランの流量比を変化させて成膜
し、組成分析及び比誘電率測定を行った結果、フェニル
トリメチルシランの流量比を増加させるに従って膜中の
ベンゼン核含有量が増加し、それに対応して比誘電率が
低下することがわかった。膜の比誘電率は実施例１のプ
ラズマＣＶＤの場合と同等で、シランのみで成膜した場
合のεｒ＝４から、フェニルトリメチルシランのみで成
膜した場合のεｒ＝３まで低下した。以上の結果は、ベ
ンゼン核の原料をフェニルトリメチルシランからフェニ
ルトリメトキシシランに変更した場合でも同等であっ
た。
【００２７】以上より、本発明のベンゼン核含有シリカ
膜はＬＰＣＶＤによる成膜も可能である。なお、上述の
結果は一回の成膜工程で使用する基板は一枚とし、成膜
工程ごとに条件を変えて行ったものであるが、本実施例
で用いたＬＰＣＶＤ装置は図３に模式的に示したように
多数枚の基板を設置して一度に成膜するバッチ処理が可
能である。このようなバッチ処理によりベンゼン核含有
シリカ絶縁膜を堆積した場合でも、一枚ごとに堆積した
場合と全く同等の膜が得られることを確認しており、量
産性にも問題がない。
【００２８】［実施例３］以上の実施例１、２では、ベ
ンゼン核含有シリカ膜の原料として、ベンゼン核とシリ
コンが結合した構造を持つ化合物を使用した場合を述べ
た。実施例３では、ベンゼン核の原料として、シリコン
との結合を持たない通常の芳香族化合物としてトルエン
を使用した例を述べる。
【００２９】実施例３では、トルエン、シラン及び酸素
を原料に用いて成膜を行った。成膜には、実施例１と同
じく図２の平行平板型プラズマＣＶＤ装置を用いた。ト
ルエンはシリンダ中に保持し、シリンダを約５０℃に加
熱することで蒸気圧を発生させ、気化したガスをＭＦＣ
を通じて流量制御して反応室中に輸送した。原料ガス配
管及び反応室はトルエンの凝縮を防止するため約１００
℃に保持した。原料流量は、トルエン流量を０〜１０Ｓ
ＣＣＭ、シラン流量を１０〜５０ＳＣＣＭの範囲で変化
させた。その他の成膜条件及び成膜に用いた基板は実施
例１と同様である。
【００３０】ベンゼン核の原料としてトルエンを用いた
場合においても、赤外吸収スペクトルから、膜中にベン
ゼン核が含有されていることがわかった。またベンゼン
核以外の炭化水素、及び膜中水分によるＳｉ−ＯＨ結合
は検出されなかった。また、トルエンとシランの流量比
を変化させて成膜し、組成分析及び比誘電率測定を行っ
た結果、トルエンの流量比を増加させるに従って膜中の
ベンゼン核含有量が増加し、それに対応して比誘電率が
低下することがわかった。膜の比誘電率は、シランのみ
で成膜した場合のεｒ＝４から、シランとトルエンを同
流量流して成膜した場合のεｒ＝３まで低下した。これ
は、実施例１、２で述べたベンゼン核とシリコンの結合
を有する原料を用いた場合と同等の結果である。
【００３１】以上より、本発明のベンゼン核含有シリカ
は、シリコン、ベンゼン核、及び酸素の原料を別個に供
給しても成膜可能である。また、実施例１、２で使用し
たフェニルトリメチルシランやフェニルトリメトキシシ
ランなどと、トルエン等を混合して使用することももち
ろん可能である。この場合、シリカ絶縁膜中のベンゼン
核含有量を炭素含有量で３０ａｔ％以上に増加すること
ができ、さらに比誘電率を低下させることも可能であ
る。しかし、膜の耐熱性を考慮すれば、シリカ絶縁膜中
のベンゼン核含有量は炭素含有量で３０ａｔ％程度以下
に抑えることが望ましい。
【００３２】なお、本実施例でベンゼン核の原料として
トルエンを用いた理由は、沸点が比較的低く原料供給が
容易であるということに過ぎず、その他の芳香族化合
物、例えばベンゼンやキシレンなどを用いても良いこと
はいうまでもない。さらには、ナフタレンやビフェニ
ル、アントラセンなどの、複数のベンゼン核を有する化
合物も原料として使用可能である。また、成膜方法は、
本実施例の平行平板型プラズマＣＶＤ装置を用いる方法
に限られるものではなく、この他のＥＣＲ励起、ヘリコ
ン波励起、誘導結合型などのプラズマＣＶＤ法、あるい
はＬＰＣＶＤ法による成膜ももちろん可能である。
【００３３】［実施例４］以上の実施例では、シリカ絶
縁膜にベンゼン核を含有させることにより、比誘電率を
約３程度まで低下させることが可能であることを述べ
た。本実施例では、さらなる低誘電率化を目的に、ベン
ゼン核を含有させたシリカ膜からベンゼン核のみを選択
的に脱離させた例を述べる。
【００３４】本実施例では、プラズマＣＶＤ法によりベ
ンゼン核含有シリカ膜を堆積した後、これを加熱するこ
とによりベンゼン核を脱離させた。成膜は、フェニルト
リメチルシラン及び酸素のみを流して行った。これはベ
ンゼン核含有シリカ膜の炭素含有率が約３０ａｔ％、比
誘電率がεｒ＝３．０となる条件である。その他の条
件、装置等は実施例１と同一である。ただし、基板とし
ては下地金属の耐熱性を考慮し、全面に銅をスパッタ形
成したシリコンウエハを用いた。
【００３５】ベンゼン核含有シリカ膜の堆積後、真空中
で基板加熱することによりベンゼン核を脱離させた。昇
温しながら脱離する成分をモニタしたところ、約４５０
℃程度からベンゼン核の脱離が開始することが判明し
た。そこで本実施例では、堆積したベンゼン核含有シリ
カ膜を真空中で５００℃に加熱して保持することで、ベ
ンゼン核のみを選択的に脱離させることができた。な
お、ベンゼン核以外の成分の脱離は観測されなかった。
【００３６】上記方法によりベンゼン核を脱離させたシ
リカ膜の比誘電率を測定したところ、εｒ＝２．５とい
う値が得られ、ベンゼン核含有シリカ絶縁膜より、さら
なる低誘電率化が達成されていることを確認した。ベン
ゼン核脱離後のシリカ絶縁膜は、脱離前に比べて密度が
低下しており、これが低誘電率化の原因と考えられる。
膜密度、比誘電率、屈折率以外の膜の物性は、ベンゼン
核の脱離前後でほぼ変化しない。また、本実施例のベン
ゼン核を脱離させたシリカ絶縁膜は、少なくとも６００
℃までの熱処理では変質しないことも確認した。
【００３７】以上より、ベンゼン核含有シリカ絶縁膜を
加熱処理することによりベンゼン核を選択的に脱離さ
せ、シリカ膜に空孔を形成することにより、低誘電率化
が可能であることがわかった。本実施例では成膜後の加
熱処理は真空中で行ったが、アルゴン等の不活性ガス雰
囲気中で行っても良い。なお、成膜後にベンゼンを脱離
させることによる低誘電率化という効果は、成膜方法や
原料を変えても全く同様に得られる。さらに、ベンゼン
核含有シリカ膜の成膜後に加熱処理を行うことによりベ
ンゼン核を脱離させる方法の他に、成膜時の基板温度を
５００℃程度の高温にすることにより同一の効果が得ら
れることも確認している。
【００３８】［実施例５］本実施例では、本発明のベン
ゼン核含有シリカ膜を、多層配線構造を有する半導体装
置の層間絶縁膜として用いた例を述べる。
【００３９】まず、図１を参照し、本実施例で作製した
多層配線を有する半導体装置の最終断面構造を説明して
おく。拡散層などの図示してない素子領域が形成されて
いるシリコン基板１上に絶縁膜２を介して第１配線層３
が設けられている。第１配線層３とシリコン基板１の素
子領域間は、図示しないコンタクトホールにより接続さ
れている。第１配線層３の上に、層間絶縁膜として本願
発明のベンゼン核を含有するシリカ絶縁膜４を設置す
る。さらに、その上に第２配線層６が形成されており、
第１配線層３と第２配線層６の間は、シリカ絶縁膜４に
開孔したビアホール中に埋め込まれたビアプラグ５によ
り電気的に接続される。本実施例では、絶縁膜２として
はリンガラス（ＰＳＧ）、第１配線層３及び第２配線層
６としてはアルミニウム−シリコン−銅（ＡｌＳｉＣ
ｕ）合金を、ビアプラグ５としてはタングステン（Ｗ）
を使用した。配線層の最小線幅は０．２５μｍ、配線層
の厚さは０．７μｍ、ベンゼン核含有シリカ絶縁膜４か
らなる層間絶縁膜の厚さは０．５μｍとした。
【００４０】次に、図５、図６を参照しつつ、本実施例
の作製プロセスを説明する。シリコン基板１には、あら
かじめ不純物拡散層などの素子領域が形成されている
（図５（ａ））。この上に、周知の方法によりＰＳＧの
形成、コンタクトホールの開孔、コンタクトメタルの埋
込を行い、絶縁膜２を形成する（図５（ｂ））。次に、
通常のスパッタ法により厚さ０．７μｍのＡｌＳｉＣｕ
合金膜を成膜し、これをリソグラフィ技術によりパター
ン形成して第１配線層３とする（図５（ｃ））。
【００４１】次に、層間絶縁膜としてベンゼン核含有シ
リカ絶縁膜４を成膜する。本実施例では、実施例１と同
様に、図２に示す平行平板型プラズマＣＶＤ装置を用
い、原料ガスとしてフェニルトリメチルシラン、シラ
ン、及び酸素を用いて成膜を行った。その他の成膜条件
は実施例１と同様である。膜厚は、約１．５μｍとし
た。ベンゼン核含有シリカ膜の埋め込み特性は良好であ
り、アスペクト比３〜４程度の配線間に、ボイドの発生
なく絶縁膜を堆積させることができた（図５（ｄ））。
このように埋め込み特性が良好である理由の詳細はまだ
未知であるが、膜中に有機成分が含まれていることに起
因していると考えられる。
【００４２】前プロセスで得られたベンゼン核含有シリ
カ絶縁膜４は、その上部にほぼ第１配線層３の厚さと同
程度の凹凸を有している。そこで次に、ベンゼン核含有
シリカ絶縁膜４上部の凹凸をなくし所定の膜厚とする、
平坦化プロセスを行う。平坦化は通常のアルカリ性スラ
リーを用いた化学機械研磨（ＣＭＰ）法により行った。
約１μｍの研磨を行うことで、上部を完全に平坦化する
ことができた（図５（ｅ））。
【００４３】次に、第１配線層３と第２配線層６の電気
的接続をとるためのビアホールを開孔する。前プロセス
で平坦化されたベンゼン核含有シリカ絶縁膜４の上にフ
ォトレジストを塗付し、これを通常のリソグラフィ技術
によりパターニングし、ＣＦ4 ガスを用いたドライエッ
チングによりビアホールを開孔した（図６（ｆ））。こ
のビアホールに、選択ＣＶＤ法によりＷを埋め込んで、
ビアプラグ５を形成した（図６（ｇ））。最後に、再び
スパッタ法によりＡｌＳｉＣｕ合金を成膜して第２配線
層６を形成し、２層の多層配線構造を有する半導体装置
を完成した（図６（ｈ））。
【００４４】なお、本プロセスを繰り返し行うことによ
り、さらに多層の配線を容易に形成することができる。
【００４５】本実施例で使用したベンゼン核含有シリカ
絶縁膜４は、前述した配線間への埋込性の他に、上下層
との密着性、リーク特性なども良好であった。また、実
施例５で述べた通り、膜中のベンゼン核は約４５０℃ま
で安定であり、耐熱性も良好である。従って、ベンゼン
核含有シリカ絶縁膜４の成膜後に、４５０℃以下の基板
加熱を伴うプロセスを行っても何ら問題なく、半導体装
置の作製プロセス上の制約は小さい。さらに、成膜後に
熱処理を行った場合でも、配線層やビアプラグの金属と
反応することもない。つまり、本発明のベンゼン核含有
シリカ膜は、低誘電率という特徴を持ち、かつ従来のＬ
ＳＩプロセスとの整合性も良い。
【００４６】以上より、本発明のベンゼン核含有シリカ
膜を層間絶縁膜として使用することにより、配線遅延や
クロストーク等の問題の少ない、実用的な半導体装置及
びその製造方法が実現する。
【００４７】［実施例６］本実施例では、実施例４で述
べた、ベンゼン核含有シリカ絶縁膜からベンゼン核を選
択的に脱離させた絶縁膜を、多層配線を有する半導体装
置の層間絶縁膜に適用した例を述べる。本実施例で作製
した半導体装置及びそのプロセスは、実施例５と類似し
ているので、実施例５と関連して述べた図１及び図５、
図６を参照しつつ本実施例の構造及び製造方法を説明す
る。
【００４８】本実施例の半導体装置の最終断面構造は図
１に示す通りである。実施例５との違いは、層間絶縁膜
６としてベンゼン核含有シリカ膜からベンゼン核を脱離
させた膜を、また第１配線層、第２配線層金属として銅
を用いていることである。
【００４９】本実施例の作製プロセスを説明する。シリ
コン基板１上に絶縁膜２及び第１配線層３を形成するま
では、実施例６と同一のプロセスを行う（図５（ａ）〜
（ｃ）に対応）。次に、実施例５と同様の方法でベンゼ
ン核含有シリカ膜を成膜するが（図５（ｄ））、引き続
き加熱処理を行い、シリカ膜中に含有されるベンゼン核
を選択的に脱離させる。加熱処理の条件は、真空中で５
００℃、３０分とした。その後に、シリカ膜の平坦化プ
ロセスを行い（図５（ｅ））、さらに実施例５と同様に
ビアホールの開孔（図６（ｆ））、ビアプラグの埋込
（図６（ｇ））、第２配線層の形成（図６（ｈ））を行
い多層配線構造を完成した。なお、本プロセス中、ベン
ゼン核含有シリカ膜からベンゼン核を脱離させる熱処理
工程と平坦化工程は、その順序を逆にしてもよい。
【００５０】本実施例で層間絶縁膜として用いたベンゼ
ン核を脱離させたシリカ膜は、２程度と非常に低い比誘
電率を有している。このため、従来のシリカ膜を層間絶
縁膜として用いる半導体装置はもちろん、実施例５と比
較しても、配線遅延やクロストークを低減することが可
能となった。本実施例の絶縁膜も、配線間への埋込性、
密着性、リーク特性等は良好であり、さらにベンゼン核
を脱離させたシリカ膜を用いているため耐熱性は向上し
ている。つまり、層間絶縁膜形成後もシリカ膜を用いて
いた従来のプロセスと同条件で加熱処理を行うことがで
きる。
【００５１】なお、実施例５及び実施例６で述べたベン
ゼン核含有シリカ膜及びそこからベンゼン核を脱離させ
た膜の製造方法は、それぞれの実施例で述べた方法に限
られるものではない。例えば、実施例１から実施例３で
述べたように、成膜方法や原料ガスを変更する。あるい
は実施例４で述べたように、その後の加熱処理の雰囲気
等を変更することも可能であることはいうまでもない。
【００５２】
【発明の効果】以上説明したように、本願発明によるシ
リカ絶縁膜は、膜中にベンゼン核を含有しているため
に、通常のＳｉＯ2 に比べて低誘電率であるという特徴
を有する。本シリカ絶縁膜はリーク特性も良好であり、
さらに４５０℃程度までの熱処理では膜中のベンゼン核
が安定であるという優れた耐熱性を有する。
【００５３】また本発明の、ベンゼン核含有シリカ絶縁
膜から熱処理によってベンゼン核を脱離させたシリカ絶
縁膜は、比誘電率が２．５程度という非常に優れた低誘
電率特性を有しており、また少なくとも６００℃程度の
熱処理に耐えることができるという優れた耐熱性を有す
る。
【００５４】本発明の、ベンゼン核含有シリカ絶縁膜の
製造方法は、原料をガスとして供給して成膜する気相成
長を採用しているため、膜中への不純物、特に水分を残
留させることなく膜形成を行うことができる。さらに、
微細な構造を有する基板上にも、埋め込み性、密着性良
く成膜が可能である。
【００５５】以上の、本発明のベンゼン核含有シリカ絶
縁膜、またはそこからベンゼン核を脱離させたシリカ絶
縁膜は、その低誘電率であるという特性から、半導体装
置における絶縁膜として有用である。特に、多層配線構
造における層間絶縁膜として用いた場合、配線間容量を
減少させ、それにより配線遅延やクロストークを低減さ
せる。この結果として、半導体装置のさらなる微細化、
高速化が可能になるという顕著な効果が得られるのであ
る。
【図面の簡単な説明】
【図１】本発明の第５及び第６の実施例で得られる多層
配線構造の完成断面図である。
【図２】本発明のシリカ絶縁膜の成膜に使用した平行平
板型プラズマＣＶＤ装置の概略図である。
【図３】本発明の第１の実施例で得られたシリカ絶縁膜
の赤外吸収スペクトルを表す図である。
【図４】本発明のシリカ絶縁膜の成膜に使用したＬＰＣ
ＶＤ装置の概略図である。
【図５】本発明の第５及び第６の実施例の主要製造工程
での断面図である。
【図６】本発明の第５及び第６の実施例の主要製造工程
での断面図である。
【符号の説明】
１ シリコン基板 ２ 絶縁膜 ３ 第１配線層 ４ 層間絶縁膜 ５ ビアプラグ ６ 第２配線層 ２１ 反応室 ２２ 下部電極 ２３ 上部電極 ２４ 基板 ２５ 高周波電源 ２６ ガス導入部 ２７ ガス排気部 ３１ 石英反応管 ３２ 基板ホルダー ３３ ウエハー ３４ ガス導入部 ３５ ガス排気部 ３６ 加熱ヒータ
【手続補正書】
【提出日】平成９年８月２６日
【手続補正１】
【補正対象書類名】図面
【補正対象項目名】図５
【補正方法】変更
【補正内容】
【図５】
【手続補正２】
【補正対象書類名】図面
【補正対象項目名】図６
【補正方法】変更
【補正内容】
【図６】

Claims (11)

    【特許請求の範囲】
  1. 【請求項１】 シリコン及び酸素を主成分とするシリカ
    絶縁膜において、膜中にベンゼン核を含有することを特
    徴とするシリカ絶縁膜。
  2. 【請求項２】 請求項１に記載のシリカ絶縁膜におい
    て、膜中の炭素含有率が３０ａｔ％以下であることを特
    徴とするシリカ絶縁膜。
  3. 【請求項３】 請求項１または請求項２に記載のシリカ
    絶縁膜から、膜に含有させたベンゼン核を除去し空孔と
    なしたことを特徴とするシリカ絶縁膜。
  4. 【請求項４】 半導体基板上の所定の領域に請求項１か
    ら請求項３のいずれかに記載のシリカ絶縁膜を設置した
    ことを特徴とする半導体装置。
  5. 【請求項５】 多層配線構造を有する半導体装置におい
    て、請求項１から請求項３のいずれかに記載のシリカ絶
    縁膜を少なくとも層間絶縁膜の一部として用いることを
    特徴とする半導体装置。
  6. 【請求項６】 化学気相成長法によるシリカ絶縁膜の製
    造工程において、ベンゼン核を含有する有機物を原料の
    少なくとも一つとして用いることを特徴とするシリカ絶
    縁膜の製造方法。
  7. 【請求項７】 前記化学気相成長法として、プラズマ励
    起化学気相成長法または減圧化学気相成長法を用いるこ
    とを特徴とする請求項６に記載のシリカ絶縁膜の製造方
    法。
  8. 【請求項８】 前記ベンゼン核を含有する有機物とし
    て、フェニルトリメチルシランまたはトルエンの内の少
    なくとも一つを使用することを特徴とする請求項６また
    は請求項７に記載のシリカ絶縁膜の製造方法。
  9. 【請求項９】 請求項６から請求項８のいずれかに記載
    のシリカ絶縁膜の製造方法により成膜されたベンゼン核
    を含有するシリカ絶縁膜を、加熱処理することによりベ
    ンゼン核を脱離させ空孔となす事を特徴とするシリカ絶
    縁膜の製造方法。
  10. 【請求項１０】 前記加熱処理が、真空中または不活性
    ガス雰囲気中で行われ、かつ加熱温度が４５０℃以上で
    あることを特徴とする請求項９に記載のシリカ絶縁膜の
    製造方法。
  11. 【請求項１１】 多層配線構造を有する半導体装置の製
    造方法において、請求項６から請求項１０のいずれかに
    記載のシリカ絶縁膜の製造方法によるシリカ絶縁膜の成
    膜工程を含むことを特徴とする半導体装置の製造方法。
JP15076297A 1997-06-09 1997-06-09 シリカ絶縁膜の製造方法及び半導体装置の製造方法 Expired - Lifetime JP3173426B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP15076297A JP3173426B2 (ja) 1997-06-09 1997-06-09 シリカ絶縁膜の製造方法及び半導体装置の製造方法
GB9812436A GB2326168B (en) 1997-06-09 1998-06-09 Silica insulation film with a reduced dielectric constant and method of forming the same
GB0129147A GB2366805B (en) 1997-06-09 1998-06-09 Silica insulation film with a reduced dielectric constant and method of forming the same
KR19980021245A KR100323360B1 (ko) 1997-06-09 1998-06-09 감소된유전상수를갖는개선된실리카절연필름및그의제조방법
CN98103102A CN1126155C (zh) 1997-06-09 1998-06-09 介电常数降低的改进二氧化硅绝缘膜及其形成方法
US10/017,396 US7056839B2 (en) 1997-06-09 2001-12-18 Method of forming a silica insulation film with a reduced dielectric constant

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15076297A JP3173426B2 (ja) 1997-06-09 1997-06-09 シリカ絶縁膜の製造方法及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH10340899A true JPH10340899A (ja) 1998-12-22
JP3173426B2 JP3173426B2 (ja) 2001-06-04

Family

ID=15503868

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15076297A Expired - Lifetime JP3173426B2 (ja) 1997-06-09 1997-06-09 シリカ絶縁膜の製造方法及び半導体装置の製造方法

Country Status (5)

Country Link
US (1) US7056839B2 (ja)
JP (1) JP3173426B2 (ja)
KR (1) KR100323360B1 (ja)
CN (1) CN1126155C (ja)
GB (2) GB2366805B (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002164347A (ja) * 2000-08-12 2002-06-07 Applied Materials Inc 有機ケイ酸塩層を堆積する方法
JP2002235172A (ja) * 2000-11-27 2002-08-23 Applied Materials Inc オルガノシリケート層の堆積方法
US7060323B2 (en) 1996-08-29 2006-06-13 Matsushita Electric Industrial Co., Ltd. Method of forming interlayer insulating film
JP2007204850A (ja) * 2002-04-17 2007-08-16 Air Products & Chemicals Inc ポロゲン、ポロゲン化された前駆体および低誘電率をもつ多孔質有機シリカガラス膜を得るためにそれらを使用する方法
US7601402B2 (en) 2002-11-08 2009-10-13 Tokyo Electron Limited Method for forming insulation film and apparatus for forming insulation film
JP4521992B2 (ja) * 1998-04-01 2010-08-11 旭化成株式会社 配線構造体の製造方法
JP2012144738A (ja) * 2002-04-17 2012-08-02 Air Products & Chemicals Inc 組成物
US8293001B2 (en) 2002-04-17 2012-10-23 Air Products And Chemicals, Inc. Porogens, porogenated precursors and methods for using the same to provide porous organosilica glass films with low dielectric constants
US8951342B2 (en) 2002-04-17 2015-02-10 Air Products And Chemicals, Inc. Methods for using porogens for low k porous organosilica glass films
US9061317B2 (en) 2002-04-17 2015-06-23 Air Products And Chemicals, Inc. Porogens, porogenated precursors and methods for using the same to provide porous organosilica glass films with low dielectric constants

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1076763C (zh) * 1998-09-09 2001-12-26 北京航空航天大学 形状记忆合金表面绝缘膜的原位制备方法及其所制备的绝缘膜
WO2001089843A1 (en) * 2000-05-22 2001-11-29 Seiko Epson Corporation Head member and ink repellence treating method and treating device
US20080268177A1 (en) * 2002-05-17 2008-10-30 Air Products And Chemicals, Inc. Porogens, Porogenated Precursors and Methods for Using the Same to Provide Porous Organosilica Glass Films with Low Dielectric Constants
US6825130B2 (en) 2002-12-12 2004-11-30 Asm Japan K.K. CVD of porous dielectric materials
US9012912B2 (en) * 2013-03-13 2015-04-21 Taiwan Semiconductor Manufacturing Company, Ltd. Wafers, panels, semiconductor devices, and glass treatment methods
KR102166237B1 (ko) 2013-12-19 2020-10-15 인텔 코포레이션 반도체 디바이스상에 랩-어라운드 콘택트를 형성하는 방법

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US1353622A (en) 1918-04-29 1920-09-21 James J Reynolds Reinforced insulating material
US1842083A (en) 1929-08-12 1932-01-19 Nathaniel M Elias Insulating and sound proofing materials
US1919372A (en) 1931-11-11 1933-07-25 Burgess Lab Inc C F Porous molded product and process of manufacturing the same
US4923948A (en) * 1987-09-24 1990-05-08 Japan Synthetic Rubber Co., Ltd. Curable composition
JPH01199678A (ja) * 1988-02-03 1989-08-11 Mitsubishi Electric Corp 高純度ＳｉＯ↓２薄膜の形成方法
US4983419A (en) * 1988-08-05 1991-01-08 Siemens Aktiengesellschaft Method for generating thin layers on a silicone base
US4981724A (en) * 1988-10-27 1991-01-01 Hochberg Arthur K Deposition of silicon oxide films using alkylsilane liquid sources
US5089303A (en) * 1989-04-24 1992-02-18 Akzo America Inc. Blend of solvent and photocurable arylsiloxane materials
KR920001722B1 (ko) * 1989-11-10 1992-02-24 주식회사 광명기전 유기 중합체 고형 절연물 및 그 제조방법
JPH0767784B2 (ja) * 1990-10-11 1995-07-26 信越化学工業株式会社 シリコーンゴム積層体及びその製造方法
JP2868672B2 (ja) 1992-08-31 1999-03-10 沖電気工業株式会社 シリコーン樹脂組成物及びこれを用いたケイ酸ガラス薄膜の製造方法
US5356718A (en) * 1993-02-16 1994-10-18 Ppg Industries, Inc. Coating apparatus, method of coating glass, compounds and compositions for coating glasss and coated glass substrates
EP0710219B1 (en) * 1993-07-19 1997-12-10 MERCK PATENT GmbH Inorganic porous material and process for making same
US5634875A (en) * 1993-12-08 1997-06-03 Elsner Engineering Works, Inc. Folding machine
JP2899600B2 (ja) * 1994-01-25 1999-06-02 キヤノン販売 株式会社 成膜方法
US5494858A (en) 1994-06-07 1996-02-27 Texas Instruments Incorporated Method for forming porous composites as a low dielectric constant layer with varying porosity distribution electronics applications
CH690511A5 (de) * 1994-09-01 2000-09-29 Balzers Hochvakuum Optisches Bauteil und Verfahren zum Herstellen eines solchen.
US5492736A (en) * 1994-11-28 1996-02-20 Air Products And Chemicals, Inc. Fluorine doped silicon oxide process
JPH0955425A (ja) 1995-08-10 1997-02-25 Mitsubishi Electric Corp 多層Ａｌ配線構造を有する半導体装置およびその製造方法
JP2915357B2 (ja) 1996-03-06 1999-07-05 松下電器産業株式会社 半導体装置、その製造方法及び多孔質膜の形成方法
JPH09251997A (ja) 1996-03-18 1997-09-22 Toshiba Corp シリコン酸化膜の形成方法
US5989998A (en) * 1996-08-29 1999-11-23 Matsushita Electric Industrial Co., Ltd. Method of forming interlayer insulating film
KR100205318B1 (ko) 1996-10-11 1999-07-01 구본준 자유전율의 절연막 제조방법
JP3210601B2 (ja) 1997-05-28 2001-09-17 東レ・ダウコーニング・シリコーン株式会社 半導体装置及びその製造方法

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7060323B2 (en) 1996-08-29 2006-06-13 Matsushita Electric Industrial Co., Ltd. Method of forming interlayer insulating film
JP4521992B2 (ja) * 1998-04-01 2010-08-11 旭化成株式会社 配線構造体の製造方法
JP2002164347A (ja) * 2000-08-12 2002-06-07 Applied Materials Inc 有機ケイ酸塩層を堆積する方法
JP2002235172A (ja) * 2000-11-27 2002-08-23 Applied Materials Inc オルガノシリケート層の堆積方法
JP2007204850A (ja) * 2002-04-17 2007-08-16 Air Products & Chemicals Inc ポロゲン、ポロゲン化された前駆体および低誘電率をもつ多孔質有機シリカガラス膜を得るためにそれらを使用する方法
US7943195B2 (en) 2002-04-17 2011-05-17 Air Products And Chemicals, Inc. Porogens, porogenated precursors and methods for using the same to provide porous organosilica glass films with low dielectric constants
JP2012144738A (ja) * 2002-04-17 2012-08-02 Air Products & Chemicals Inc 組成物
US8293001B2 (en) 2002-04-17 2012-10-23 Air Products And Chemicals, Inc. Porogens, porogenated precursors and methods for using the same to provide porous organosilica glass films with low dielectric constants
US8951342B2 (en) 2002-04-17 2015-02-10 Air Products And Chemicals, Inc. Methods for using porogens for low k porous organosilica glass films
US9061317B2 (en) 2002-04-17 2015-06-23 Air Products And Chemicals, Inc. Porogens, porogenated precursors and methods for using the same to provide porous organosilica glass films with low dielectric constants
US7601402B2 (en) 2002-11-08 2009-10-13 Tokyo Electron Limited Method for forming insulation film and apparatus for forming insulation film

Also Published As

Publication number Publication date
KR19990006791A (ko) 1999-01-25
GB9812436D0 (en) 1998-08-05
GB2366805B (en) 2002-05-01
US7056839B2 (en) 2006-06-06
CN1204865A (zh) 1999-01-13
CN1126155C (zh) 2003-10-29
JP3173426B2 (ja) 2001-06-04
GB0129147D0 (en) 2002-01-23
GB2366805A (en) 2002-03-20
US20020086109A1 (en) 2002-07-04
KR100323360B1 (ko) 2002-03-08
GB2326168B (en) 2002-03-13
GB2326168A (en) 1998-12-16

Similar Documents

Publication Publication Date Title
US6410462B1 (en) Method of making low-K carbon doped silicon oxide
US7200460B2 (en) Method of depositing low dielectric constant silicon carbide layers
CN100431110C (zh) 低介电氮化硅膜的形成方法和半导体器件及其制造工艺
JP4090740B2 (ja) 集積回路の作製方法および集積回路
US7226853B2 (en) Method of forming a dual damascene structure utilizing a three layer hard mask structure
EP1182275B1 (en) Method of forming an interlayer insulating film
US6724086B1 (en) Hydrogenated oxidized silicon carbon material
KR100372216B1 (ko) O.5 및 0.5 미크론 이하의 ulsi 회로용 인터레벨 유전체소자로서의수소실세큐옥산계유동가능한산화물
JP3228183B2 (ja) 絶縁膜ならびにその絶縁膜を有する半導体装置とその製造方法
JP3173426B2 (ja) シリカ絶縁膜の製造方法及び半導体装置の製造方法
CN101495674B (zh) 多孔质绝缘膜的形成方法
US6187662B1 (en) Semiconductor device with low permittivity interlayer insulating film and method of manufacturing the same
CN1319148C (zh) 具有改进的层间界面强度的半导体器件及其制备方法
US6953984B2 (en) Hydrogenated oxidized silicon carbon material
JPH098031A (ja) 化学的気相成長法による絶縁膜の製造方法
JPH09260369A (ja) 絶縁膜の形成方法
JPH11176814A (ja) 半導体装置の製造方法
JPH10335322A (ja) 絶縁膜の形成方法
US6972252B1 (en) Method of improving adhesion between two dielectric films
CN101093825A (zh) 利用抗腐蚀硼和磷材料的电子结构及其形成方法
JP2000277515A (ja) 層間絶縁膜の形成方法、化学的気相成長装置、及び半導体装置
JP2004153266A (ja) 積層構造体の形成方法及び絶縁膜の集積方法
US7465676B2 (en) Method for forming dielectric film to improve adhesion of low-k film
JP2005050954A (ja) 半導体装置およびその製造方法
CN100576495C (zh) 互连结构的制造方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20010227

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080330

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090330

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090330

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100330

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100330

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110330

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110330

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120330

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120330

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130330

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130330

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140330

Year of fee payment: 13

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S131 Request for trust registration of transfer of right

Free format text: JAPANESE INTERMEDIATE CODE: R313135

SZ02 Written request for trust registration

Free format text: JAPANESE INTERMEDIATE CODE: R313Z02

SZ02 Written request for trust registration

Free format text: JAPANESE INTERMEDIATE CODE: R313Z02

S631 Written request for registration of reclamation of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313631

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term