JPH10340903A - 層間絶縁膜の平坦化方法 - Google Patents

層間絶縁膜の平坦化方法

Info

Publication number
JPH10340903A
JPH10340903A JP14890397A JP14890397A JPH10340903A JP H10340903 A JPH10340903 A JP H10340903A JP 14890397 A JP14890397 A JP 14890397A JP 14890397 A JP14890397 A JP 14890397A JP H10340903 A JPH10340903 A JP H10340903A
Authority
JP
Japan
Prior art keywords
interlayer insulating
insulating film
wiring
forming
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP14890397A
Other languages
English (en)
Inventor
Junichi Tsuji
潤一 辻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP14890397A priority Critical patent/JPH10340903A/ja
Publication of JPH10340903A publication Critical patent/JPH10340903A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【課題】 従来の平坦化方法では平坦化の難しい、埋め
込み特性に優れた層間絶縁膜であっても、平坦化できる
方法を提供する。 【解決手段】 層間絶縁膜の本平坦化方法は、配線層3
4をパターニングして配線38を形成する配線形成工程
と、配線上に第1次の層間絶縁膜40を成膜する工程
と、配線上の第1次の層間絶縁膜領域に表面変質処理を
施し、その領域上に第2次の層間絶縁膜を成膜する際
に、第2次の層間絶縁膜の堆積速度を遅くさせるように
する表面変質処理工程と、第1次の層間絶縁膜上に第2
次の層間絶縁膜を成膜する工程とを有する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、層間絶縁膜の平坦
化方法に関し、更に詳細には、従来の平坦化方法では平
坦化が難しい、埋め込み特性に優れた層間絶縁膜であっ
ても、平坦化できる、層間絶縁膜の平坦化方法に関する
ものである。
【0002】
【従来の技術】半導体装置の高集積化及び微細化に伴
い、多層配線構造が重要視されている。多層配線構造で
は、下地の素子形成時における凹凸に加え、何層ものA
l配線層及び層間絶縁膜を成膜するために、表面の凹凸
の大きさはますます大きくなる。また、素子が微細化さ
れると、横方向の寸法は縮小されるが、Al配線層及び
層間絶縁膜の膜厚は抵抗や容量の増大を避けるために縮
小することは難しい。この結果、段差が急峻となり、配
線やスルーホールのアスペクト比は大きくなる。表面の
凹凸は配線の断線、短絡、スルーホールを介したAl−
Alコンタクトの不良、フォトリソグラフィの解像度低
下を招く。そこで、多層配線構造の形成では、層間絶縁
膜の平坦化が重要である。
【0003】層間絶縁膜の従来の平坦化方法には、SO
G(Spin−On−Glass )を成膜し、更にフォトレジスト
等を用いて基板全面をエッチバックし、層間絶縁膜を平
坦化する方法、シリカフィルムなどの無機系流動性物
質、或いはポリイミド系樹脂などの有機系流動性物質を
塗布し、高温熱処理によるリフローにより層間絶縁膜を
平坦化する方法等が、採用されてきた。
【0004】ここで、図3を参照して、SOGを用いた
層間絶縁膜の従来の平坦化方法を説明する。 (1)基板に形成されている下地層間絶縁膜12上に、
Al又はAl合金(以下、簡単にAlと総称する)からな
る第1次配線層14をスパッタリング法等を用いて成膜
する。次いで、フォトレジスト層16を塗布し、フォト
リソグラフィー技術により第1次配線パターンを転写す
る(図3(a))。 (2)異方性エッチング技術等を用いて第1次配線層1
4をエッチングして第1次配線パターン18を形成す
る。次いで、プラズマCVD法により成膜した、いわゆ
るプラズマ−SiO2 等の第1次層間絶縁膜20を第1
次配線パターン18上に成膜し、更にその上にSOG膜
22を塗布する(図3(b))。 (3)SOG膜22を必要量だけエッチングした後、第
2次層間絶縁膜24を形成する(図3(c))。 (4)次に、第2次層間絶縁膜24上にAlからなる第
2次配線層26を成膜し、その上にフォトレジスト28
を塗布し、フォトリソグラフィー技術等を用いて第2次
配線パターンを転写する。
【0005】
【発明が解決しようとする課題】ところで、近年、配線
パターンが、更に、高密度化するにつれて、より埋め込
み特性の優れた、例えばO3 −TEOS膜等の層間絶縁
膜が用いられるようになって来た。しかし、埋め込み特
性の優れた層間絶縁膜は、強い配線パターン疎密依存
性、及び下地膜質依存性を有するために、従来の平坦化
方法では、層間絶縁膜の十分な平坦度を得ることが困難
であった。更には、上層配線が高密度化すると、フォト
リソグラフィーによる上層配線パターンの転写時に、下
地段差の影響のために焦点深度不足が起こり、上層配線
パターンを正確に転写できなくなるという問題もあっ
た。例えば、上述の例では、ステップ(3)で段差部
は、プラズマ−SiO2 膜22の成膜及びエッチバック
及びSOG膜24の成膜により局所的に層間絶縁膜は平
坦化されているものの、平坦化が充分ではなく、そのた
めに、フォトレジストが薄い部分Aと厚い部分Bとがで
きてしまう。この結果、第2次配線の配線密度が高くな
ると、露光時に焦点深度不足が起こり、配線パターンを
正確に転写できなくなることが多かった。
【0006】そこで、本発明の目的は、従来の平坦化方
法では平坦化の難しかった、埋め込み特性に優れた層間
絶縁膜であっても、平坦化できる方法を提供することで
ある。
【0007】
【課題を解決するための手段】上記目的を達成するため
に、本発明に係る層間絶縁膜の平坦化方法は、配線層を
パターニングして配線を形成する配線形成工程と、配線
上に第1次の層間絶縁膜を成膜する工程と、配線上の第
1次の層間絶縁膜領域に表面変質処理を施し、その領域
上に第2次の層間絶縁膜を成膜する際に、第2次の層間
絶縁膜の堆積速度が遅くなるようにする、第1次の層間
絶縁膜の表面変質処理工程と、第1次の層間絶縁膜上に
第2次の層間絶縁膜を成膜する工程とを有することを特
徴としている。
【0008】本発明の好適な実施態様では、配線形成工
程では、配線パターン転写用フォトマスクを転写してな
るフォトレジスト膜パターンをマスクにして配線層をパ
ターニングし、表面変質処理工程では、配線形成工程の
際と同じマスクパターンを有し、かつ配線形成工程で使
用したフォトレジスト膜がネガ型の時にはポジ型の、ポ
ジ型の時にはネガ型のフォトレジスト膜パターンをマス
クにして、表面変質処理を第1次の層間絶縁膜に施す。
これにより、表面変質処理の必要な第1次の層間絶縁膜
領域に、例えば配線上の第1次の層間絶縁膜に表面変質
処理を施すことができる。
【0009】本発明で使用する第1次の層間絶縁膜は、
後で施される表面変質処理により、上部に堆積させる第
2次の層間絶縁膜の堆積速度を変化させるような性質を
有する限り、その種類に制約はなく、好適には、例え
ば、NSG膜、BPSG膜、ASSG膜等のプラズマ−
SiO2 膜を使用する。また、表面変質処理は、この処
理により、下部の第1次層間絶縁膜の性質を変化させる
ような全ての処理を含む。好ましい表面変質処理方法
は、プラズマ処理装置を使用して行うプラズマ処理であ
って、例えばO2 プラズマ処理、N2 プラズマ処理等で
ある。また、プラズマ処理に代えて、HMDS(Hexa M
ethyl Di Silazane )薬液処理を施しても良い。第2次
の層間絶縁膜は、表面変質処理により堆積速度が変化す
るような性質を有する膜である限り、その種類に制約は
なく、例えばO3 −TEOS膜(OzoneTetra Ethyl Ort
ho Silicate)を好適に使用できる。
【0010】
【発明の実施の形態】以下に、実施例を挙げ、添付図面
を参照して、本発明の実施の形態を具体的かつ詳細に説
明する。実施例 本実施例は、本発明に係る層間絶縁膜の平坦化方法の実
施例の一つである。図1(a)、(b)及び(c)は、
それぞれ、本平坦化方法の工程毎の基板断面図であり、
図2(d)、(e)及び(f)は、図1(c)に続く、
それぞれ、本平坦化方法の工程毎の基板断面図である。
以下に、図1及び図2を参照して、本実施例を説明す
る。 (1)下地層間絶縁膜32上にAl又はAl合金(以下、
簡単にAlと言う)からなる第1次配線層34をスパッ
タリング法等を用いて成膜し、次いでポジ型フォトレジ
スト36を塗布し、フォトリソグラフィー技術等を用い
て第1次配線パターンを転写する(図1(a))。 (2)異方性エッチング技術等を用いて第1次配線パタ
ーン38を形成し、続いて、第1次配線パターン38上
に第1次層間絶縁膜、例えばプラズマ−SiO2膜40
を成膜する。次いで、第1次層間絶縁膜40上にネガ型
フォトレジスト42を塗布し、第1次配線パターンを転
写するときに使用したものと同一のフォトマスクを用い
て、フォトリソグラフィー技術等を用いてパターンを転
写する。このとき、ネガ型フォトレジストを用いている
ため、第1次配線パターン38が露出し、逆に第1次配
線パターンの間隙部にのみフォトレジスト膜42が残
り、第1次配線パターンの逆パターンが転写されること
になる(図1(b))。 (3)次に、この露出した第1次配線パターン38の間
隙部に残るフォトレジスト膜42をマスクにしてに表面
変質処理、例えばO2 プラズマ処理又はN2 プラズマ処
理を第1次層間絶縁膜40に施す(図1(c))。プラ
ズマ処理は、通常のプラズマ処理装置を使用し、O2
ラズマ処理の場合の条件は、例えば、圧力が13Pa、
温度が220℃、高周波出力が500W、O2 流量が1
00sccmである。
【0011】(4)続いて、フォトレジスト膜42を剥
離、除去し、次いで第2次層間絶縁膜、例えばO3 −T
EOS膜44を第1次層間絶縁膜40上に堆積する(図
2(d))。このとき、ステップ(3)で表面変質処理
を行った領域、即ち第1次配線パターン38上の第1次
層間絶縁膜40上に堆積する第2次層間絶縁膜44(図
2(d)でCで表示)の堆積速度は、表面変質処理を行
っていない領域、即ち第1次配線パターン38の間隙部
上の第1次層間絶縁膜40上に堆積する第2次層間絶縁
膜44(図2(d)でDで表示)の堆積速度にと比較し
て遅くなる。 (5)第2次層間絶縁膜44を堆積させてゆくと、やが
て段差が無くなり、完全平坦化が達成される(図2
(e))。 (6)そして、完全平坦化が達成された後に、第2次層
間絶縁膜44を必要量だけエッチバックすることによ
り、平坦化された所望膜厚の層間絶縁膜を得ることがで
きる(図2(f))。
【0012】この後、第2次層間絶縁膜44上にAlか
らなる第2次配線層を成膜し、フォトレジストを塗布
し、フォトリソグラフィー技術等を用いてパターンを転
写する。従来の半導体層間絶縁膜の平坦化方法では、平
坦化が不足するために、フォトリソグラフィー技術によ
る露光の際、下地段差の影響のために焦点深度不足が起
こり、転写できないような高密度パターンであっても、
本実施例では、第2次層間絶縁膜44が平坦化されてい
て、下地段差の影響がないために、高密度パターンを正
確に転写することができる。
【0013】
【発明の効果】本発明によれば、配線上の第1次の層間
絶縁膜領域に表面変質処理を施し、その領域上に第2次
の層間絶縁膜を成膜する際に、第2次の層間絶縁膜の堆
積速度が遅くなるようにする、第1次の層間絶縁膜の表
面変質処理を行うことにより、第2次の層間絶縁膜を十
分に平坦化することができる。よって、本発明方法を適
用することにより、第2次の層間絶縁膜上に上層配線層
を成膜し、次いでフォトリソグラフィーによる上層配線
パターンの転写する際、下地段差の影響が無くなるた
め、従来の平坦化方法では平坦化が不足するために、下
地段差の影響が大きく、焦点深度不足が起こり、転写が
できないような高密度パターンであっても、正確に転写
することができる。また、配線形成工程では、配線パタ
ーン転写用フォトマスクを転写してなるフォトレジスト
膜パターンをマスクにして配線層をパターニングし、表
面変質処理工程では、配線形成工程の際と同じマスクパ
ターンを有し、かつ配線形成工程で使用したフォトレジ
スト膜がネガ型の時にはポジ型の、ポジ型の時にはネガ
型のフォトレジスト膜パターンをマスクにして、表面変
質処理を第1次の層間絶縁膜に施すことにより、同一の
マスクパターンを用いることができるので、マスク枚数
を増やす必要がない。従って、本発明方法を適用するこ
とにより、従来の半導体装置と比較してより高密度な半
導体集積回路を大幅なコスト増なしに実現可能となる。
【図面の簡単な説明】
【図1】図1(a)から(c)は、それぞれ、本平坦化
方法の工程毎の基板断面図である。
【図2】図2(d)から(f)は、図1(c)に続く、
それぞれ、本平坦化方法の工程毎の基板断面図である。
【図3】図3(a)から(d)は、それぞれ、SOG膜
を層間絶縁膜として用いた場合の従来の層間絶縁膜の平
坦化方法の各工程毎の基板断面を示す図である。
【符号の説明】
12……下地層間絶縁膜、14……第1次配線層、16
……フォトレジスト層、18……第1次配線パターン、
20……第1次層間絶縁膜、22……SOG膜、24…
…第2次層間絶縁膜、26……第2次配線層、28……
フォトレジスト、32……下地層間絶縁膜、34……第
1次配線層、36……ポジ型フォトレジスト、38……
第1次配線パターン、40……第1次層間絶縁膜42…
…ネガ型フォトレジスト、44……第2次層間絶縁膜。

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 配線層をパターニングして配線を形成す
    る配線形成工程と、 配線上に第1次の層間絶縁膜を成膜する工程と、 配線上の第1次の層間絶縁膜領域に表面変質処理を施
    し、その領域上に第2次の層間絶縁膜を成膜する際に、
    第2次の層間絶縁膜の堆積速度が遅くなるようにする、
    第1次の層間絶縁膜の表面変質処理工程と、 第1次の層間絶縁膜上に第2次の層間絶縁膜を成膜する
    工程とを有することを特徴とする層間絶縁膜の平坦化方
    法。
  2. 【請求項2】 配線形成工程では、配線パターン転写用
    フォトマスクを転写してなるフォトレジスト膜パターン
    をマスクにして配線層をパターニングし、 表面変質処理工程では、配線形成工程の際と同じマスク
    パターンを有し、かつ配線形成工程で使用したフォトレ
    ジスト膜がネガ型の時にはポジ型の、ポジ型の時にはネ
    ガ型のフォトレジスト膜パターンをマスクにして、表面
    変質処理を第1次の層間絶縁膜に施すことを特徴とする
    請求項1に記載の層間絶縁膜の平坦化方法。
  3. 【請求項3】 表面変質処理がプラズマ処理であること
    を特徴とする請求項1又は2に記載の層間絶縁膜の平坦
    化方法。
JP14890397A 1997-06-06 1997-06-06 層間絶縁膜の平坦化方法 Pending JPH10340903A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14890397A JPH10340903A (ja) 1997-06-06 1997-06-06 層間絶縁膜の平坦化方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14890397A JPH10340903A (ja) 1997-06-06 1997-06-06 層間絶縁膜の平坦化方法

Publications (1)

Publication Number Publication Date
JPH10340903A true JPH10340903A (ja) 1998-12-22

Family

ID=15463255

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14890397A Pending JPH10340903A (ja) 1997-06-06 1997-06-06 層間絶縁膜の平坦化方法

Country Status (1)

Country Link
JP (1) JPH10340903A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103681232A (zh) * 2012-09-04 2014-03-26 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103681232A (zh) * 2012-09-04 2014-03-26 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法

Similar Documents

Publication Publication Date Title
US6951709B2 (en) Method of fabricating a semiconductor multilevel interconnect structure
US6627557B2 (en) Semiconductor device and method for manufacturing the same
JP4104426B2 (ja) 半導体装置の製造方法
KR0185298B1 (ko) 반도체 소자의 콘택홀 매립용 플러그 형성방법
US6573187B1 (en) Method of forming dual damascene structure
KR100619394B1 (ko) 반도체 소자의 디싱 방지 방법
JPH10340903A (ja) 層間絶縁膜の平坦化方法
JP3841345B2 (ja) 半導体素子の微細パターンの形成方法
JP3815889B2 (ja) 多層配線の形成方法
JPH1041385A (ja) 半導体装置及びその製造方法
JPH1187351A (ja) 半導体素子の絶縁膜の形成方法
KR100197128B1 (ko) 반도체 소자의 콘택홀 매립용 플러그 형성방법
KR100311495B1 (ko) 반도체소자의 절연막 평탄화방법
KR100497776B1 (ko) 반도체 소자의 다층배선 구조 제조방법
JPH05182885A (ja) 半導体装置の製造方法
JPH098007A (ja) 絶縁膜の平坦化方法
TW415032B (en) Dual damascene process
KR100509434B1 (ko) 포토레지스트 점착성 개선 방법
KR20030052664A (ko) 나노 크기의 금속 배선 패턴 형성 방법
JP2001023981A (ja) 半導体装置の製造方法
KR0182043B1 (ko) 금속-절연막의 평탄화 방법
KR100365745B1 (ko) 반도체장치의콘택홀형성방법
KR100723789B1 (ko) 반도체 소자의 평탄화 방법
KR20010061788A (ko) 플러그 형성 후에 층간 절연막을 증착하는 다층 금속배선의 형성 방법
KR100456420B1 (ko) 반도체 소자의 구리 배선 형성 방법