JPH10341437A - 画像処理方法及び装置 - Google Patents
画像処理方法及び装置Info
- Publication number
- JPH10341437A JPH10341437A JP14943397A JP14943397A JPH10341437A JP H10341437 A JPH10341437 A JP H10341437A JP 14943397 A JP14943397 A JP 14943397A JP 14943397 A JP14943397 A JP 14943397A JP H10341437 A JPH10341437 A JP H10341437A
- Authority
- JP
- Japan
- Prior art keywords
- image data
- pixels
- image
- memory
- stored
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
- H04N1/32—Circuits or arrangements for control or supervision between transmitter and receiver or between image input and image output device, e.g. between a still-image camera and its memory or between a still-image camera and a printer device
- H04N1/32358—Circuits or arrangements for control or supervision between transmitter and receiver or between image input and image output device, e.g. between a still-image camera and its memory or between a still-image camera and a printer device using picture signal storage, e.g. at transmitter
- H04N1/32459—Circuits or arrangements for control or supervision between transmitter and receiver or between image input and image output device, e.g. between a still-image camera and its memory or between a still-image camera and a printer device using picture signal storage, e.g. at transmitter for changing the arrangement of the stored data
- H04N1/32475—Changing the format of the data, e.g. parallel to serial or vice versa
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T9/00—Image coding
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
- H04N1/32—Circuits or arrangements for control or supervision between transmitter and receiver or between image input and image output device, e.g. between a still-image camera and its memory or between a still-image camera and a printer device
- H04N1/32358—Circuits or arrangements for control or supervision between transmitter and receiver or between image input and image output device, e.g. between a still-image camera and its memory or between a still-image camera and a printer device using picture signal storage, e.g. at transmitter
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N2201/00—Indexing scheme relating to scanning, transmission or reproduction of documents or the like, and to details thereof
- H04N2201/32—Circuits or arrangements for control or supervision between transmitter and receiver or between image input and image output device, e.g. between a still-image camera and its memory or between a still-image camera and a printer device
- H04N2201/3285—Circuits or arrangements for control or supervision between transmitter and receiver or between image input and image output device, e.g. between a still-image camera and its memory or between a still-image camera and a printer device using picture signal storage, e.g. at transmitter
- H04N2201/3298—Checking or indicating the storage space
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Compression Of Band Width Or Redundancy In Fax (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
Abstract
(57)【要約】
【課題】 ブロック単位で処理された画像データを、任
意のメモリ容量のバッファを介して目的のメモリに伝送
してラスタ形式で格納できる画像処理方法及び装置を提
供する。 【解決手段】 元の画像データの水平方向の画素数「Ｈ
０」に基づく画像データ量と、バッファメモリのメモリ
容量とを比較し、そのバッファメモリに一時的に格納す
る画像データを、ブロック４００〜４０２に分割し、そ
れら分割された各ブロックの水平方向の画素数（Ｈ１
（１），Ｈ１（２），Ｈ１（３））と、元の画像データ
の水平方向の画素数「Ｈ０」とに基づいて、これら分割
された画像データをバッファメモリより読み出して連結
することにより、ラスタ形式の画像データに変換して画
像メモリに格納する。
意のメモリ容量のバッファを介して目的のメモリに伝送
してラスタ形式で格納できる画像処理方法及び装置を提
供する。 【解決手段】 元の画像データの水平方向の画素数「Ｈ
０」に基づく画像データ量と、バッファメモリのメモリ
容量とを比較し、そのバッファメモリに一時的に格納す
る画像データを、ブロック４００〜４０２に分割し、そ
れら分割された各ブロックの水平方向の画素数（Ｈ１
（１），Ｈ１（２），Ｈ１（３））と、元の画像データ
の水平方向の画素数「Ｈ０」とに基づいて、これら分割
された画像データをバッファメモリより読み出して連結
することにより、ラスタ形式の画像データに変換して画
像メモリに格納する。
Description
【０００１】
【発明の属する技術分野】本発明は、例えば画像データ
に対して画像処理を実行する際等に、任意のメモリ容量
のバッファメモリを介して画像データを展開できる画像
処理方法及び装置に関するものである。
に対して画像処理を実行する際等に、任意のメモリ容量
のバッファメモリを介して画像データを展開できる画像
処理方法及び装置に関するものである。
【０００２】
【従来の技術】デジタル画像の圧縮にはＪＰＥＧなどの
ＤＣＴ(Discrete Cosine Transform：離散コサイン変
換）を利用した圧縮方法が行われている。このＤＣＴを
利用した圧縮方法においては、圧縮の時にはラスタ形式
→ブロック形式への画像変換を、また伸長の時にはブロ
ック形式→ラスタ形式の画像データに変換する必要があ
る。
ＤＣＴ(Discrete Cosine Transform：離散コサイン変
換）を利用した圧縮方法が行われている。このＤＣＴを
利用した圧縮方法においては、圧縮の時にはラスタ形式
→ブロック形式への画像変換を、また伸長の時にはブロ
ック形式→ラスタ形式の画像データに変換する必要があ
る。
【０００３】図７は従来の圧縮／伸長の動作を説明する
ための図である。
ための図である。
【０００４】図７において、６０１は光学レンズと撮像
素子と信号処理回路などからなる画像取り込み部、６０
２は画像データを保持するＤＲＡＭであり、このＤＲＡ
Ｍ６０２に保持されている画像データはＣＲＴやＬＣＤ
などの画像表示部６０３で表示され、その画像表示部６
０３におけるラスタ表示形式で記憶されている。６０４
はバッファメモリで、ラスタ形式→ブロック形式への画
像変換、又はブロック形式→ラスタ形式への画像変換を
行うのに使用される。６０５はＤＣＴを利用した圧縮／
伸長を行う圧縮／伸長器で、この圧縮／伸長器６０５で
圧縮された画像データは記憶媒体６０６に記憶される。
素子と信号処理回路などからなる画像取り込み部、６０
２は画像データを保持するＤＲＡＭであり、このＤＲＡ
Ｍ６０２に保持されている画像データはＣＲＴやＬＣＤ
などの画像表示部６０３で表示され、その画像表示部６
０３におけるラスタ表示形式で記憶されている。６０４
はバッファメモリで、ラスタ形式→ブロック形式への画
像変換、又はブロック形式→ラスタ形式への画像変換を
行うのに使用される。６０５はＤＣＴを利用した圧縮／
伸長を行う圧縮／伸長器で、この圧縮／伸長器６０５で
圧縮された画像データは記憶媒体６０６に記憶される。
【０００５】記憶媒体６０６に記憶された画像データを
伸長する場合は、その記憶媒体６０６から圧縮された画
像データ読み出して圧縮／伸長器６０５に入力して、そ
の画像データの伸長を行い、その伸長した画像データを
８×８画素のブロック単位でバッファメモリ６０４に出
力して書き込む。
伸長する場合は、その記憶媒体６０６から圧縮された画
像データ読み出して圧縮／伸長器６０５に入力して、そ
の画像データの伸長を行い、その伸長した画像データを
８×８画素のブロック単位でバッファメモリ６０４に出
力して書き込む。
【０００６】いまここで、伸長した画像データの水平方
向の画素数を「Ｈ」（元の画像データの水平方向の画素
数）とすると、バッファメモリ６０４は、少なくとも
「８Ｈ」分の画素データを保持できるメモリ容量が必要
となる。そして、このバッファメモリ６０４に書き込ま
れたブロック単位の画像データをＤＲＡＭ６０３に読み
出す際にブロック形式からラスタ形式への画像変換を行
う。この結果、ＤＲＡＭ６０２には、図８に示すように
伸長された画像データが書き込まれ、画像表示部６０３
には図８に示すように画像が表示される。
向の画素数を「Ｈ」（元の画像データの水平方向の画素
数）とすると、バッファメモリ６０４は、少なくとも
「８Ｈ」分の画素データを保持できるメモリ容量が必要
となる。そして、このバッファメモリ６０４に書き込ま
れたブロック単位の画像データをＤＲＡＭ６０３に読み
出す際にブロック形式からラスタ形式への画像変換を行
う。この結果、ＤＲＡＭ６０２には、図８に示すように
伸長された画像データが書き込まれ、画像表示部６０３
には図８に示すように画像が表示される。
【０００７】一方、画像データの圧縮を行う場合は、画
像取り込み部６０１からＤＲＡＭ６０３に画像データが
ラスタ形式で書き込まれ、このＤＲＡＭ６０３に書き込
まれた画像データは８Ｈの画素データに分割されてバッ
ファメモリ６０４に転送される。圧縮／伸長器６０５
は、８×８画素の画像ブロック単位で画像データをバッ
ファメモリ６０３から読み出して画像の圧縮を行う。こ
うして圧縮／伸長器６０５で圧縮された画像データは記
憶媒体６０６に記憶される。
像取り込み部６０１からＤＲＡＭ６０３に画像データが
ラスタ形式で書き込まれ、このＤＲＡＭ６０３に書き込
まれた画像データは８Ｈの画素データに分割されてバッ
ファメモリ６０４に転送される。圧縮／伸長器６０５
は、８×８画素の画像ブロック単位で画像データをバッ
ファメモリ６０３から読み出して画像の圧縮を行う。こ
うして圧縮／伸長器６０５で圧縮された画像データは記
憶媒体６０６に記憶される。
【０００８】
【発明が解決しようとする課題】しかしながら、上記従
来例において、圧縮或は伸長される画像データの水平方
向の画素数「Ｈ」は、Ｈ＝（バッファメモリ６０４のメ
モリ容量）／（８（ライン）×ｍ（ビット））必要とな
る。ただし、ここでｍは１画素を表現するビット数であ
る。
来例において、圧縮或は伸長される画像データの水平方
向の画素数「Ｈ」は、Ｈ＝（バッファメモリ６０４のメ
モリ容量）／（８（ライン）×ｍ（ビット））必要とな
る。ただし、ここでｍは１画素を表現するビット数であ
る。
【０００９】このため画像データの圧縮／伸長器６０５
において取り扱える画像の水平サイズがバッファメモリ
６０４のメモリ容量に依存していた。
において取り扱える画像の水平サイズがバッファメモリ
６０４のメモリ容量に依存していた。
【００１０】本発明は上記従来例に鑑みてなされたもの
で、任意のメモリ容量のメモリを介して、処理された画
像データを、或はこれから処理される画像データを伝送
できる画像処理方法及び装置を提供することを目的とす
る。
で、任意のメモリ容量のメモリを介して、処理された画
像データを、或はこれから処理される画像データを伝送
できる画像処理方法及び装置を提供することを目的とす
る。
【００１１】また本発明の目的は、ブロック単位で処理
された画像データを、任意のメモリ容量のバッファを介
して目的のメモリに伝送してラスタ形式で格納できる画
像処理方法及び装置を提供することにある。
された画像データを、任意のメモリ容量のバッファを介
して目的のメモリに伝送してラスタ形式で格納できる画
像処理方法及び装置を提供することにある。
【００１２】また本発明の目的は、ラスタ形式で記憶さ
れた画像データを読み出し、ブロック単位で出力する画
像処理方法及び装置を提供することにある。
れた画像データを読み出し、ブロック単位で出力する画
像処理方法及び装置を提供することにある。
【００１３】
【課題を解決するための手段】上記目的を達成するため
に本発明の画像処理装置は以下のような構成を備える。
即ち、ブロック形式の画像データをバッファメモリを介
してラスタ形式の画像データに変換する画像処理装置で
あって、元の画像データの水平方向の画素数を取得する
取得手段と、前記取得手段により取得された画素数に基
づく画像データ量と前記メモリのメモリ容量とを比較
し、前記バッファメモリに一時的に格納する画像データ
量を求める算出手段と、前記算出手段により求められた
前記画像データ量に基づいて前記画像データを分割して
前記バッファメモリに格納する格納制御手段と、前記格
納制御手段により分割された画像データの水平方向の画
素数と、前記元の画像データの水平方向の画素数とに基
づいて、前記分割された画像データを前記バッファメモ
リより読み出して連結することによりラスタ形式の画像
データに変換する変換手段とを有することを特徴とす
る。また上記目的を達成するために本発明の画像処理装
置は以下のような構成を備える。即ち、入力された画像
データの形式をラスタ形式とブロック形式との間で変換
する画像処理装置であって、入力される画像データのラ
スタ方向の画素数と、前記画像データを記憶する記憶手
段の容量とに応じて、前記画像データを複数の処理単位
に分割して変換することを特徴とする。
に本発明の画像処理装置は以下のような構成を備える。
即ち、ブロック形式の画像データをバッファメモリを介
してラスタ形式の画像データに変換する画像処理装置で
あって、元の画像データの水平方向の画素数を取得する
取得手段と、前記取得手段により取得された画素数に基
づく画像データ量と前記メモリのメモリ容量とを比較
し、前記バッファメモリに一時的に格納する画像データ
量を求める算出手段と、前記算出手段により求められた
前記画像データ量に基づいて前記画像データを分割して
前記バッファメモリに格納する格納制御手段と、前記格
納制御手段により分割された画像データの水平方向の画
素数と、前記元の画像データの水平方向の画素数とに基
づいて、前記分割された画像データを前記バッファメモ
リより読み出して連結することによりラスタ形式の画像
データに変換する変換手段とを有することを特徴とす
る。また上記目的を達成するために本発明の画像処理装
置は以下のような構成を備える。即ち、入力された画像
データの形式をラスタ形式とブロック形式との間で変換
する画像処理装置であって、入力される画像データのラ
スタ方向の画素数と、前記画像データを記憶する記憶手
段の容量とに応じて、前記画像データを複数の処理単位
に分割して変換することを特徴とする。
【００１４】また上記目的を達成するために本発明の画
像処理方法は以下のような工程を備える。即ち、ブロッ
ク形式の画像データをバッファメモリを介してラスタ形
式の画像データに変換する画像処理方法であって、元の
画像データの水平方向の画素数を取得する取得工程と、
前記取得工程で取得された画素数に基づく画像データ量
と前記メモリのメモリ容量とを比較し、前記バッファメ
モリに一時的に格納する画像データ量を求める算出工程
と、前記算出工程で求められた前記画像データ量に基づ
いて前記画像データを分割して前記バッファメモリに格
納する格納制御工程と、前記格納制御工程で分割された
画像データの水平方向の画素数と、前記元の画像データ
の水平方向の画素数とに基づいて、前記分割された画像
データを前記バッファメモリより読み出して連結するこ
とによりラスタ形式の画像データに変換する変換工程と
を有することを特徴とする。また上記目的を達成するた
めに本発明の画像処理方法は以下のような工程を備え
る。即ち、入力された画像データの形式をラスタ形式と
ブロック形式との間で変換する画像処理方法であって、
入力される画像データのラスタ方向の画素数と、前記画
像データを記憶するメモリの容量とに応じて、前記画像
データを複数の処理単位に分割して変換することを特徴
とする。
像処理方法は以下のような工程を備える。即ち、ブロッ
ク形式の画像データをバッファメモリを介してラスタ形
式の画像データに変換する画像処理方法であって、元の
画像データの水平方向の画素数を取得する取得工程と、
前記取得工程で取得された画素数に基づく画像データ量
と前記メモリのメモリ容量とを比較し、前記バッファメ
モリに一時的に格納する画像データ量を求める算出工程
と、前記算出工程で求められた前記画像データ量に基づ
いて前記画像データを分割して前記バッファメモリに格
納する格納制御工程と、前記格納制御工程で分割された
画像データの水平方向の画素数と、前記元の画像データ
の水平方向の画素数とに基づいて、前記分割された画像
データを前記バッファメモリより読み出して連結するこ
とによりラスタ形式の画像データに変換する変換工程と
を有することを特徴とする。また上記目的を達成するた
めに本発明の画像処理方法は以下のような工程を備え
る。即ち、入力された画像データの形式をラスタ形式と
ブロック形式との間で変換する画像処理方法であって、
入力される画像データのラスタ方向の画素数と、前記画
像データを記憶するメモリの容量とに応じて、前記画像
データを複数の処理単位に分割して変換することを特徴
とする。
【００１５】
【発明の実施の形態】以下、添付図面を参照して本発明
の好適な実施の形態を詳細に説明する。
の好適な実施の形態を詳細に説明する。
【００１６】図１は、本発明の実施の形態の画像データ
の圧縮／伸長装置の構成を示すブロック図である。尚、
この以下に説明する実施の形態において、画像の水平方
向の画素数は８の倍数であるものとする。
の圧縮／伸長装置の構成を示すブロック図である。尚、
この以下に説明する実施の形態において、画像の水平方
向の画素数は８の倍数であるものとする。
【００１７】図１において、記憶媒体１０１は、圧縮／
伸長器１０２で圧縮された画像データを記憶している。
圧縮／伸長器１０２は、例えばＤＣＴを利用した圧縮／
伸長を行っている。１０３はラスタ→ブロック変換また
はブロック→ラスタ変換を行うために画像データを一時
的に保存するためのバッファメモリである。１０４はア
ドレス発生器（バッファメモリ用）で、バッファメモリ
１０３からのデータの読み出し、及びバッファメモリ１
０３への書き込みを行う際に、そのバッファメモリ１０
３のアドレスを出力している。ＤＲＡＭ１０５は、圧縮
／伸長器１０２で伸長され、バッファメモリ１０３を介
してブロック単位で入力される画像データを、出力部１
０７で出力されるラスタ順に格納する。アドレス発生器
１０６（ＤＲＡＭ用）は、ＤＲＡＭ１０５からの画像デ
ータの読み出し、及びＤＲＡＭ１０５への画像データの
書き込みを行う際に、そのＤＲＡＭ１０５のアドレスを
出力する。出力部１０７は、例えばディスプレイ等の表
示器或はプリンタ等の印刷器等を含み、ＤＲＡＭ１０５
に格納された画像データをそのラスタ順に出力する。
伸長器１０２で圧縮された画像データを記憶している。
圧縮／伸長器１０２は、例えばＤＣＴを利用した圧縮／
伸長を行っている。１０３はラスタ→ブロック変換また
はブロック→ラスタ変換を行うために画像データを一時
的に保存するためのバッファメモリである。１０４はア
ドレス発生器（バッファメモリ用）で、バッファメモリ
１０３からのデータの読み出し、及びバッファメモリ１
０３への書き込みを行う際に、そのバッファメモリ１０
３のアドレスを出力している。ＤＲＡＭ１０５は、圧縮
／伸長器１０２で伸長され、バッファメモリ１０３を介
してブロック単位で入力される画像データを、出力部１
０７で出力されるラスタ順に格納する。アドレス発生器
１０６（ＤＲＡＭ用）は、ＤＲＡＭ１０５からの画像デ
ータの読み出し、及びＤＲＡＭ１０５への画像データの
書き込みを行う際に、そのＤＲＡＭ１０５のアドレスを
出力する。出力部１０７は、例えばディスプレイ等の表
示器或はプリンタ等の印刷器等を含み、ＤＲＡＭ１０５
に格納された画像データをそのラスタ順に出力する。
【００１８】いま、記憶媒体１０１に記憶された圧縮さ
れた画像データを伸長する場合には、記憶媒体１０１か
ら圧縮されている画像データを読み出して圧縮／伸長器
１０２に入力する。この圧縮／伸長器１０２は、圧縮さ
れている画像データを分析し、その画像データを伸長し
た後の水平方向の画素数「Ｈ０」（元の画像データの水
平方向の画素数）を求め、これをアドレス発生器１０５
に出力する。これとともに、これから出力する画像デー
タの水平方向の画素数「Ｈ１」（伸長したブロック単位
の画像データの水平方向の画素数）を、アドレス発生器
１０４とアドレス発生器１０６に出力する。
れた画像データを伸長する場合には、記憶媒体１０１か
ら圧縮されている画像データを読み出して圧縮／伸長器
１０２に入力する。この圧縮／伸長器１０２は、圧縮さ
れている画像データを分析し、その画像データを伸長し
た後の水平方向の画素数「Ｈ０」（元の画像データの水
平方向の画素数）を求め、これをアドレス発生器１０５
に出力する。これとともに、これから出力する画像デー
タの水平方向の画素数「Ｈ１」（伸長したブロック単位
の画像データの水平方向の画素数）を、アドレス発生器
１０４とアドレス発生器１０６に出力する。
【００１９】圧縮／伸長器１０２は、アドレス発生器１
０４から出力される書き込みアドレスに従って、１ＭＣ
Ｕ(Minimum Coded Unit)単位で伸長した画像データをバ
ッファメモリ１０３に出力して書き込む。こうしてバッ
ファメモリ１０３に書き込まれた画像データは、アドレ
ス発生器１０４から出力されるアドレスに従ってバッフ
ァメモリ１０３から読み出される。このアドレス発生器
１０４よりのアドレスに従ってバッファメモリ１０３か
ら、或はバッファメモリ１０３への画像データの書き込
み／読み出し、及びアドレス発生器１０６からのアドレ
スに従ってＤＲＡＭ１０５へのデータの書込みを行うこ
とによって、画像データのブロック→ラスタ変換が行わ
れる。
０４から出力される書き込みアドレスに従って、１ＭＣ
Ｕ(Minimum Coded Unit)単位で伸長した画像データをバ
ッファメモリ１０３に出力して書き込む。こうしてバッ
ファメモリ１０３に書き込まれた画像データは、アドレ
ス発生器１０４から出力されるアドレスに従ってバッフ
ァメモリ１０３から読み出される。このアドレス発生器
１０４よりのアドレスに従ってバッファメモリ１０３か
ら、或はバッファメモリ１０３への画像データの書き込
み／読み出し、及びアドレス発生器１０６からのアドレ
スに従ってＤＲＡＭ１０５へのデータの書込みを行うこ
とによって、画像データのブロック→ラスタ変換が行わ
れる。
【００２０】この実施の形態では、圧縮／伸長器１０２
は、バッファメモリ１０３のメモリ容量から計算され
る、格納可能な８ライン分の最大水平方向画素数Ｈmax
と、圧縮されている画像データから判別した伸長後の画
像データの水平画素数「Ｈ０」とを比較し、Ｈ０＞Ｈma
xの場合（画像データの８ライン×Ｈ０がバッファメモ
リ１０３に格納できない場合）は、８ライン分の画像デ
ータを複数の画像ブロックに分割してバッファメモリ１
０３へ出力する。そして、これら分割された画像ブロッ
クはＤＲＡＭ１０５内で元のラスタ形式の画像データに
変換される。
は、バッファメモリ１０３のメモリ容量から計算され
る、格納可能な８ライン分の最大水平方向画素数Ｈmax
と、圧縮されている画像データから判別した伸長後の画
像データの水平画素数「Ｈ０」とを比較し、Ｈ０＞Ｈma
xの場合（画像データの８ライン×Ｈ０がバッファメモ
リ１０３に格納できない場合）は、８ライン分の画像デ
ータを複数の画像ブロックに分割してバッファメモリ１
０３へ出力する。そして、これら分割された画像ブロッ
クはＤＲＡＭ１０５内で元のラスタ形式の画像データに
変換される。
【００２１】ここでＨmaxは、 Ｈmax＝（バッファメモリ１０３のメモリ容量）／（８
×（１画素を表現するビット数）） で求められる。
×（１画素を表現するビット数）） で求められる。
【００２２】ここで画像データを複数の画像ブロックに
分割する際には、伸長後の画像データの水平方向の画素
数を「Ｈ０」とすると、画像ブロックの個数がＩＮＴ
（Ｈ０／Ｈmax）個であり、それぞれ水平画素数がＨmax
である８ライン分の画像ブロックと、水平画素数が（Ｈ
０ mod Ｈmax）である８ライン分の１つの画像ブロック
とに分割される。ここで、ＩＮＴ（Ｈ０／Ｈmax）は、
Ｈ０／Ｈmaxに最も近く、その数値に等しいか、それよ
りも小さい整数値を示し、（Ｈ０ mod Ｈmax）は、Ｈ０
をＨmaxで割った余りを示している。
分割する際には、伸長後の画像データの水平方向の画素
数を「Ｈ０」とすると、画像ブロックの個数がＩＮＴ
（Ｈ０／Ｈmax）個であり、それぞれ水平画素数がＨmax
である８ライン分の画像ブロックと、水平画素数が（Ｈ
０ mod Ｈmax）である８ライン分の１つの画像ブロック
とに分割される。ここで、ＩＮＴ（Ｈ０／Ｈmax）は、
Ｈ０／Ｈmaxに最も近く、その数値に等しいか、それよ
りも小さい整数値を示し、（Ｈ０ mod Ｈmax）は、Ｈ０
をＨmaxで割った余りを示している。
【００２３】ここでアドレス発生器１０６は、圧縮／伸
長器１０２から出力される「Ｈ０」を伸長後の画像デー
タの水平方向の画素数とし、「Ｈ１」をバッファメモリ
１０３から読み出される画像ブロックの水平方向の画素
数と認識する。
長器１０２から出力される「Ｈ０」を伸長後の画像デー
タの水平方向の画素数とし、「Ｈ１」をバッファメモリ
１０３から読み出される画像ブロックの水平方向の画素
数と認識する。
【００２４】図２は、バッファメモリからＤＲＡＭ１０
５への画像ブロックの伝送を説明する図である。ここで
は、バッファメモリ１０３のメモリ容量Ｈmaxが、元の
画像データの８ライン×Ｈ０よりも少ない場合で示して
おり、各画像ブロックＨ１（１）〜Ｈ１（４）のそれぞ
れは、バッファメモリ１０３に書き込まれた各ラスタデ
ータを表している。
５への画像ブロックの伝送を説明する図である。ここで
は、バッファメモリ１０３のメモリ容量Ｈmaxが、元の
画像データの８ライン×Ｈ０よりも少ない場合で示して
おり、各画像ブロックＨ１（１）〜Ｈ１（４）のそれぞ
れは、バッファメモリ１０３に書き込まれた各ラスタデ
ータを表している。
【００２５】図２において、バッファメモリ１０３から
読み出される画像ブロックはそれぞれＨ１（１）（ラス
タ１），Ｈ１（２）（ラスタ２），Ｈ１（３）（ラスタ
３），Ｈ１（４）（ラスタ４）というように各画像ブロ
ックに分割されており、ラスタ１〜ラスタ３で、画像デ
ータの水平方向の画素数Ｈ０に相当した画像が得られて
いる。
読み出される画像ブロックはそれぞれＨ１（１）（ラス
タ１），Ｈ１（２）（ラスタ２），Ｈ１（３）（ラスタ
３），Ｈ１（４）（ラスタ４）というように各画像ブロ
ックに分割されており、ラスタ１〜ラスタ３で、画像デ
ータの水平方向の画素数Ｈ０に相当した画像が得られて
いる。
【００２６】ここではアドレス発生器１０４は、 Ｈ０＝Ｈ１（１）＋Ｈ１（２）＋…＋Ｈ１（Ｎ） が成立するまで、バッファメモリ１０３から順次画像ブ
ロックを読み出し、アドレス発生器１０６は、それら読
み出した８ラインからなる画像ブロックが水平方向に連
続してＤＲＡＭ１０５に書き込まれるようなアドレスを
出力する。
ロックを読み出し、アドレス発生器１０６は、それら読
み出した８ラインからなる画像ブロックが水平方向に連
続してＤＲＡＭ１０５に書き込まれるようなアドレスを
出力する。
【００２７】図３は、本実施の形態のアドレス発生器１
０６の構成を示すブロック図である。。図３において、
ラッチ３０１は、圧縮／伸長器１０２から出力される画
像データの水平方向の画素数「Ｈ０」をラッチして保持
し、ラッチ３０２は、圧縮／伸長器１０２から出力され
る各画像ブロックの水平方向の画素数「Ｈ１」を保持す
る。カウンタ３０３は、初期値“０”から各画素データ
（８ビット）がＤＲＡＭ１０５に伝送されるごとに＋１
される。比較器３０６は、カウンタ３０３の出力値（Ｄ
ＲＡＭ１０５に送られた画素数）とラッチ３０２の出力
（その画像ブロックの水平方向の画素数）とを比較し、
ラッチ３０２の出力とカウンタ３０３の出力とが等しく
なると信号３１０をハイレベルにして出力する。ラッチ
３０４は、加算器３０８の出力を信号３１３がハイレベ
ルになるタイミングでラッチする。この信号３１３は、
８ラインのデータ伝送をカウントしている３ビットカウ
ンタ３０８のキャリイ出力である。このラッチ３０４
は、各画像ブロックのＤＲＡＭ１０５における格納アド
レスのオフセットアドレスを提供している。即ち、信号
３１０がハイレベルになる度に３ビットカウンタがイン
クリメント（＋１）され、これを８回カウントするとラ
ッチ３０４に加算器３０８の出力がラッチされ、ラッチ
３０５がクリアされ、ラッチ３０２に次のブロックの水
平方向の画素数Ｈ１（２）がセットされる。こうしてラ
ッチ３０４は、ラッチ３０２に保持されている画像ブロ
ックの水平方向の画素数「Ｈ１（ｉ）」の値が加算され
た値を保持している。またラッチ３０５は、例えばブロ
ックＨ１（１）の水平方向の画素数をＤＲＡＭ１０５に
書き込むと、水平方向の画素数「Ｈ０」を整数倍してい
き、各画像ブロックごとの各ラインの先頭アドレスのオ
フセット値を提供している（図４を参照して詳しく後
述）。
０６の構成を示すブロック図である。。図３において、
ラッチ３０１は、圧縮／伸長器１０２から出力される画
像データの水平方向の画素数「Ｈ０」をラッチして保持
し、ラッチ３０２は、圧縮／伸長器１０２から出力され
る各画像ブロックの水平方向の画素数「Ｈ１」を保持す
る。カウンタ３０３は、初期値“０”から各画素データ
（８ビット）がＤＲＡＭ１０５に伝送されるごとに＋１
される。比較器３０６は、カウンタ３０３の出力値（Ｄ
ＲＡＭ１０５に送られた画素数）とラッチ３０２の出力
（その画像ブロックの水平方向の画素数）とを比較し、
ラッチ３０２の出力とカウンタ３０３の出力とが等しく
なると信号３１０をハイレベルにして出力する。ラッチ
３０４は、加算器３０８の出力を信号３１３がハイレベ
ルになるタイミングでラッチする。この信号３１３は、
８ラインのデータ伝送をカウントしている３ビットカウ
ンタ３０８のキャリイ出力である。このラッチ３０４
は、各画像ブロックのＤＲＡＭ１０５における格納アド
レスのオフセットアドレスを提供している。即ち、信号
３１０がハイレベルになる度に３ビットカウンタがイン
クリメント（＋１）され、これを８回カウントするとラ
ッチ３０４に加算器３０８の出力がラッチされ、ラッチ
３０５がクリアされ、ラッチ３０２に次のブロックの水
平方向の画素数Ｈ１（２）がセットされる。こうしてラ
ッチ３０４は、ラッチ３０２に保持されている画像ブロ
ックの水平方向の画素数「Ｈ１（ｉ）」の値が加算され
た値を保持している。またラッチ３０５は、例えばブロ
ックＨ１（１）の水平方向の画素数をＤＲＡＭ１０５に
書き込むと、水平方向の画素数「Ｈ０」を整数倍してい
き、各画像ブロックごとの各ラインの先頭アドレスのオ
フセット値を提供している（図４を参照して詳しく後
述）。
【００２８】比較器３０７は、ラッチ３０４に格納され
た各ブロックの水平方向画素数の合計と、その画像デー
タの水平方向の画素数「Ｈ０」とが一致したかどうかを
判断するのに使用される。また加算器３１６は、各画像
ブロックの各ラインにおけるＤＲＡＭ１０５への格納ア
ドレスを求めるためのもので、各画素ごとにカウントア
ップされるカウンタ３０３の計数値、ラッチ３０４から
の各ブロックの先頭アドレス、ラッチ３０５からのライ
ン数に応じたオフセットアドレスを入力して加算してい
る。
た各ブロックの水平方向画素数の合計と、その画像デー
タの水平方向の画素数「Ｈ０」とが一致したかどうかを
判断するのに使用される。また加算器３１６は、各画像
ブロックの各ラインにおけるＤＲＡＭ１０５への格納ア
ドレスを求めるためのもので、各画素ごとにカウントア
ップされるカウンタ３０３の計数値、ラッチ３０４から
の各ブロックの先頭アドレス、ラッチ３０５からのライ
ン数に応じたオフセットアドレスを入力して加算してい
る。
【００２９】アドレス計算器３０９は、加算器３１６の
出力３１２、ラッチ３０４の出力３１４、及び比較器３
０７の出力３１１を入力し、ＤＲＡＭ１０５の書込みア
ドレスを発生している。
出力３１２、ラッチ３０４の出力３１４、及び比較器３
０７の出力３１１を入力し、ＤＲＡＭ１０５の書込みア
ドレスを発生している。
【００３０】図４は、このアドレス発生器１０６におけ
るアドレス出力を説明する図である。
るアドレス出力を説明する図である。
【００３１】まず最初にブロック４００の水平方向の画
素数「Ｈ１（１）」が入力されると、その画素数「Ｈ１
（１）」がラッチ３０２にラッチされる。このときラッ
チ３０４、３０５及びカウンタ３０３はいずれも“０”
にリセットされている。この状態で、画像ブロックの１
つの画素データ（８ビット）がＤＲＡＭ１０５に送られ
ると、その都度カウンタ３０３が＋１され、そのカウン
タ３０３から出力される値に応じて、ＤＲＡＭ１０５の
アドレスに順番（アドレス「ａ」〜）に格納される。こ
うしてＤＲＡＭ１０５に格納された水平方向の画素数が
「Ｈ１（１）」に等しくなると（アドレスｂ）、比較器
３０６の出力信号３１０がハイレベルになり、ラッチ３
０５に「Ｈ０」がセットされ、３ビットカウンタ３０８
が＋１され、カウンタ３０３が“０”にリセットされ
る。これにより加算器３１６の出力値は「Ｈ０」とな
る。こうして次の画素データは、ＤＲＡＭ１０５の（Ｈ
０）番地（２ライン目の先頭アドレスｃ）より格納され
る。そしてブロック４００の２ライン目の画素データが
全て書き込まれると、再び比較器３０６の出力信号３１
０がハイレベルになり（アドレスｄ）、ラッチ３０５に
は加算器３０７で加算された「２Ｈ０」が格納され、３
ビットカウンタが＋１、カウンタ３０３がリセットされ
る。これにより加算器３１６の出力は「２Ｈ０」とな
り、次に画素データはＤＲＡＭ１０５のアドレスｅから
格納される。こうしてブロック４００の８ラインの画素
データが全てＤＲＡＭ１０５に送られて、アドレスｆま
で記憶されると、３ビットカウンタ３０８のキャリイ出
力３１３がハイレベルになる。これによりラッチ３０４
に「Ｈ１（１）」がラッチされ、その後、ラッチ３０２
には次のブロック４０１の水平方向画素数「Ｈ１
（２）」がセットされ、ラッチ３０５、カウンタ３０３
がクリアされる。これにより加算器３１６の出力は「Ｈ
１（１）」となる。
素数「Ｈ１（１）」が入力されると、その画素数「Ｈ１
（１）」がラッチ３０２にラッチされる。このときラッ
チ３０４、３０５及びカウンタ３０３はいずれも“０”
にリセットされている。この状態で、画像ブロックの１
つの画素データ（８ビット）がＤＲＡＭ１０５に送られ
ると、その都度カウンタ３０３が＋１され、そのカウン
タ３０３から出力される値に応じて、ＤＲＡＭ１０５の
アドレスに順番（アドレス「ａ」〜）に格納される。こ
うしてＤＲＡＭ１０５に格納された水平方向の画素数が
「Ｈ１（１）」に等しくなると（アドレスｂ）、比較器
３０６の出力信号３１０がハイレベルになり、ラッチ３
０５に「Ｈ０」がセットされ、３ビットカウンタ３０８
が＋１され、カウンタ３０３が“０”にリセットされ
る。これにより加算器３１６の出力値は「Ｈ０」とな
る。こうして次の画素データは、ＤＲＡＭ１０５の（Ｈ
０）番地（２ライン目の先頭アドレスｃ）より格納され
る。そしてブロック４００の２ライン目の画素データが
全て書き込まれると、再び比較器３０６の出力信号３１
０がハイレベルになり（アドレスｄ）、ラッチ３０５に
は加算器３０７で加算された「２Ｈ０」が格納され、３
ビットカウンタが＋１、カウンタ３０３がリセットされ
る。これにより加算器３１６の出力は「２Ｈ０」とな
り、次に画素データはＤＲＡＭ１０５のアドレスｅから
格納される。こうしてブロック４００の８ラインの画素
データが全てＤＲＡＭ１０５に送られて、アドレスｆま
で記憶されると、３ビットカウンタ３０８のキャリイ出
力３１３がハイレベルになる。これによりラッチ３０４
に「Ｈ１（１）」がラッチされ、その後、ラッチ３０２
には次のブロック４０１の水平方向画素数「Ｈ１
（２）」がセットされ、ラッチ３０５、カウンタ３０３
がクリアされる。これにより加算器３１６の出力は「Ｈ
１（１）」となる。
【００３２】こうしてブロック４０１の画素データは、
ＤＲＡＭ１０５のアドレス「Ｈ１（１）」（アドレスｇ
に相当）から格納され、前述のブロック４００の場合と
同様に、水平方向の画素数「Ｈ１（２）」に相当する画
素がＤＲＡＭ１０５に格納されるとラッチ３０５に「Ｈ
０」がラッチされ、ブロック４０１の２ライン目の画素
データがアドレス「Ｈ０＋Ｈ１（１）」（アドレスｈに
相当）から格納される。以下同様にして、ブロック４０
１の８ラインデータが全て格納されると、ラッチ３０４
には「Ｈ１（１）＋Ｈ１（２）」がラッチされ、ラッチ
３０５、カウンタ３０３がクリアされ、またラッチ３０
２にはブロック４０２の水平方向の画素数「Ｈ１
（３）」がセットされる。これにより加算器３１６の出
力は、「Ｈ１（１）＋Ｈ１（２）」となる。そして、ブ
ロック４０２の画素データは、ＤＲＡＭ１０５のアドレ
ス「Ｈ１（１）＋Ｈ１（２）」（アドレスｉに相当）か
ら格納され、前述のブロック４０１の場合と同様に、格
納された画素数が水平方向の画素数「Ｈ１（３）」にな
るとラッチ３０５に「Ｈ０」がラッチされ、ブロック４
０１の２ライン目の画素データがアドレス「Ｈ０＋Ｈ１
（１）＋Ｈ１（２）」（アドレスｊに相当）から格納さ
れる。こうしてブロック４０２の８ラインデータがＤＲ
ＡＭ１０５のアドレスｋに記憶されると、今度はラッチ
３０４の値「Ｈ１（１）＋Ｈ１（２）＋Ｈ１（３）」と
「Ｈ０」とが等しくなり、信号３１１が出力される。こ
れによりアドレス計算回路３０９は、ＤＲＡＭ１０５の
格納アドレスを「８×Ｈ０」進めて、以下、加算器３１
６から出力されるアドレスに「８×Ｈ０」を加算したＤ
ＲＡＭ１０５の書込みアドレスを発生して前述した動作
を繰返す。このような処理が画像データを全てＤラＭ１
０５に格納するまで繰り返し実行される。
ＤＲＡＭ１０５のアドレス「Ｈ１（１）」（アドレスｇ
に相当）から格納され、前述のブロック４００の場合と
同様に、水平方向の画素数「Ｈ１（２）」に相当する画
素がＤＲＡＭ１０５に格納されるとラッチ３０５に「Ｈ
０」がラッチされ、ブロック４０１の２ライン目の画素
データがアドレス「Ｈ０＋Ｈ１（１）」（アドレスｈに
相当）から格納される。以下同様にして、ブロック４０
１の８ラインデータが全て格納されると、ラッチ３０４
には「Ｈ１（１）＋Ｈ１（２）」がラッチされ、ラッチ
３０５、カウンタ３０３がクリアされ、またラッチ３０
２にはブロック４０２の水平方向の画素数「Ｈ１
（３）」がセットされる。これにより加算器３１６の出
力は、「Ｈ１（１）＋Ｈ１（２）」となる。そして、ブ
ロック４０２の画素データは、ＤＲＡＭ１０５のアドレ
ス「Ｈ１（１）＋Ｈ１（２）」（アドレスｉに相当）か
ら格納され、前述のブロック４０１の場合と同様に、格
納された画素数が水平方向の画素数「Ｈ１（３）」にな
るとラッチ３０５に「Ｈ０」がラッチされ、ブロック４
０１の２ライン目の画素データがアドレス「Ｈ０＋Ｈ１
（１）＋Ｈ１（２）」（アドレスｊに相当）から格納さ
れる。こうしてブロック４０２の８ラインデータがＤＲ
ＡＭ１０５のアドレスｋに記憶されると、今度はラッチ
３０４の値「Ｈ１（１）＋Ｈ１（２）＋Ｈ１（３）」と
「Ｈ０」とが等しくなり、信号３１１が出力される。こ
れによりアドレス計算回路３０９は、ＤＲＡＭ１０５の
格納アドレスを「８×Ｈ０」進めて、以下、加算器３１
６から出力されるアドレスに「８×Ｈ０」を加算したＤ
ＲＡＭ１０５の書込みアドレスを発生して前述した動作
を繰返す。このような処理が画像データを全てＤラＭ１
０５に格納するまで繰り返し実行される。
【００３３】図５及び図６は、このアドレス発生器１０
６におけるアドレス発生とそれに伴ＤＲＡＭ１０５への
格納処理を示すフローチャートである。
６におけるアドレス発生とそれに伴ＤＲＡＭ１０５への
格納処理を示すフローチャートである。
【００３４】まずステップＳ１で、ラッチ３０４，３０
５、カウンタ３０３，３０８をクリアし、ステップＳ２
で、画像データの水平方向の画素数「Ｈ０」をラッチ３
０１にラッチし、ステップＳ３で、先頭の画像ブロック
の水平方向画素数Ｈ１（ｉ）（ｉ＝１）をラッチ３０２
にラッチする。次にステップＳ４に進み、ＤＲＡＭ１０
５の書込みアドレスを発生するために、加算器３１６か
ら出力される書込みアドレスと、アドレス計算回路３０
９で加算されるオフセットアドレスに基づいて、ＤＲＡ
Ｍ１０５の書込みアドレスを求める。次にステップＳ５
に進み、バッファメモリ１０３から、その画像ブロック
の１つの画素データを読み出し、ステップＳ６で、ステ
ップＳ４で求めたＤＲＡＭ１０５のアドレスに書き込
む。そしてカウンタ３０３を＋１し、ステップＳ８で、
カウンタ３０３の値とラッチ３０２との値が等しくなっ
たか、即ち、その画像ブロックの水平方向の画素がＤＲ
ＡＭ１０５に伝送されて記憶されたかをみる。そうでな
いときはステップＳ４に戻り、ＤＲＡＭ１０５への次の
格納アドレスを求め、バッファメモリ１０３から読み出
した画素データを記憶する。
５、カウンタ３０３，３０８をクリアし、ステップＳ２
で、画像データの水平方向の画素数「Ｈ０」をラッチ３
０１にラッチし、ステップＳ３で、先頭の画像ブロック
の水平方向画素数Ｈ１（ｉ）（ｉ＝１）をラッチ３０２
にラッチする。次にステップＳ４に進み、ＤＲＡＭ１０
５の書込みアドレスを発生するために、加算器３１６か
ら出力される書込みアドレスと、アドレス計算回路３０
９で加算されるオフセットアドレスに基づいて、ＤＲＡ
Ｍ１０５の書込みアドレスを求める。次にステップＳ５
に進み、バッファメモリ１０３から、その画像ブロック
の１つの画素データを読み出し、ステップＳ６で、ステ
ップＳ４で求めたＤＲＡＭ１０５のアドレスに書き込
む。そしてカウンタ３０３を＋１し、ステップＳ８で、
カウンタ３０３の値とラッチ３０２との値が等しくなっ
たか、即ち、その画像ブロックの水平方向の画素がＤＲ
ＡＭ１０５に伝送されて記憶されたかをみる。そうでな
いときはステップＳ４に戻り、ＤＲＡＭ１０５への次の
格納アドレスを求め、バッファメモリ１０３から読み出
した画素データを記憶する。
【００３５】こうして、そのブロックの水平方向の画素
数に対応する数の画素が記憶されるとステップＳ９に進
み、３ビットカウンタを＋１し、ステップＳ１０で、カ
ウンタ３０３をクリアし、ラッチ３０５の値に「Ｈ０」
を加算して記憶する。ステップＳ１０では、３ビットカ
ウンタ３０８の値が“８”になったかどうかを調べ、そ
うでないときはステップＳ４に戻り、前述の動作を実行
する。
数に対応する数の画素が記憶されるとステップＳ９に進
み、３ビットカウンタを＋１し、ステップＳ１０で、カ
ウンタ３０３をクリアし、ラッチ３０５の値に「Ｈ０」
を加算して記憶する。ステップＳ１０では、３ビットカ
ウンタ３０８の値が“８”になったかどうかを調べ、そ
うでないときはステップＳ４に戻り、前述の動作を実行
する。
【００３６】ステップＳ１１で、３ビットカウンタ３０
８の値が“８”になると、そのブロックの８ライン分の
画素データの書込みが終了したことになるのでステップ
Ｓ１２に進み、ラッチ３０４の値に「Ｈ０」を加算して
ラッチ３０４にラッチし、ステップＳ１３で、ラッチ３
０５、カウンタ３０３をクリアし、ラッチ３０２に、次
にブロックの水平方向の画素数「Ｈ１（ｉ）」（ｉ＝
２）をセットする。そしてステップＳ１４に進み、ラッ
チ３０４の値が「Ｈ０」に等しくなったか、即ち、図４
の例では、画像ブロック４０２の８ライン目の最後の画
素データの記憶が終了したかどうかを調べる。そうでな
いときはステップＳ４に戻って前述の処理を実行する
が、「Ｈ０」に等しくなるとステップＳ１５に進み、８
（ライン）×「Ｈ０」のオフセットアドレスを求め、ス
テップＳ１６で全データの処理が終了するまで、ステッ
プＳ４に戻り、今度はオフセットアドレスを「８Ｈ０」
として、前述の例では、水平方向の画素数がＨ１（４）
のブロックから、ＤＲＡＭ１０５に画素データを記憶す
る。
８の値が“８”になると、そのブロックの８ライン分の
画素データの書込みが終了したことになるのでステップ
Ｓ１２に進み、ラッチ３０４の値に「Ｈ０」を加算して
ラッチ３０４にラッチし、ステップＳ１３で、ラッチ３
０５、カウンタ３０３をクリアし、ラッチ３０２に、次
にブロックの水平方向の画素数「Ｈ１（ｉ）」（ｉ＝
２）をセットする。そしてステップＳ１４に進み、ラッ
チ３０４の値が「Ｈ０」に等しくなったか、即ち、図４
の例では、画像ブロック４０２の８ライン目の最後の画
素データの記憶が終了したかどうかを調べる。そうでな
いときはステップＳ４に戻って前述の処理を実行する
が、「Ｈ０」に等しくなるとステップＳ１５に進み、８
（ライン）×「Ｈ０」のオフセットアドレスを求め、ス
テップＳ１６で全データの処理が終了するまで、ステッ
プＳ４に戻り、今度はオフセットアドレスを「８Ｈ０」
として、前述の例では、水平方向の画素数がＨ１（４）
のブロックから、ＤＲＡＭ１０５に画素データを記憶す
る。
【００３７】以上の動作により、圧縮／伸長器１０２に
おいてブロックに分割された８ラインの画像データがＤ
ＲＡＭ１０５において元のラスタ形式の画像データとし
て連結されて記憶される。
おいてブロックに分割された８ラインの画像データがＤ
ＲＡＭ１０５において元のラスタ形式の画像データとし
て連結されて記憶される。
【００３８】この結果、任意の水平画素数の画像ブロッ
クをバッファメモリ１０３から読み出して、元の画像デ
ータのラスタデータを得ることが可能となる。
クをバッファメモリ１０３から読み出して、元の画像デ
ータのラスタデータを得ることが可能となる。
【００３９】尚、本実施の形態では、画像データの伸長
の場合を説明したが、同様の方法が圧縮の際のラスタ形
式からブロック形式へのデータの変換においても行え
る。
の場合を説明したが、同様の方法が圧縮の際のラスタ形
式からブロック形式へのデータの変換においても行え
る。
【００４０】また、本実施の形態においては、８ライン
の画像データを水平画素数がＨmaxと（Ｈ mod Ｈmax）
の画像ブロックに分割したが、Ｎ個に分割する際に全て
の分割された画像データの水平画素数がＨmax以下で、
かつ均等な数に近くなるように分割してもよい。
の画像データを水平画素数がＨmaxと（Ｈ mod Ｈmax）
の画像ブロックに分割したが、Ｎ個に分割する際に全て
の分割された画像データの水平画素数がＨmax以下で、
かつ均等な数に近くなるように分割してもよい。
【００４１】また本実施の形態では、画像ブロックを８
ライン単位としたが本発明はこれに限定されるものでな
く、画像データの圧縮／伸長アルゴリズムに対応して任
意の数のライン単位でも可能である。
ライン単位としたが本発明はこれに限定されるものでな
く、画像データの圧縮／伸長アルゴリズムに対応して任
意の数のライン単位でも可能である。
【００４２】なお、本発明は、複数の機器（例えばホス
トコンピュータ，インタフェイス機器，リーダ，プリン
タなど）から構成されるシステムに適用しても、一つの
機器からなる装置（例えば、複写機，ファクシミリ装置
など）に適用してもよい。
トコンピュータ，インタフェイス機器，リーダ，プリン
タなど）から構成されるシステムに適用しても、一つの
機器からなる装置（例えば、複写機，ファクシミリ装置
など）に適用してもよい。
【００４３】また、本発明の目的は、前述した実施形態
の機能を実現するソフトウェアのプログラムコードを記
録した記憶媒体を、システムあるいは装置に供給し、そ
のシステムあるいは装置のコンピュータ（またはＣＰＵ
やＭＰＵ）が記憶媒体に格納されたプログラムコードを
読出し実行することによっても達成される。
の機能を実現するソフトウェアのプログラムコードを記
録した記憶媒体を、システムあるいは装置に供給し、そ
のシステムあるいは装置のコンピュータ（またはＣＰＵ
やＭＰＵ）が記憶媒体に格納されたプログラムコードを
読出し実行することによっても達成される。
【００４４】この場合、記憶媒体から読出されたプログ
ラムコード自体が前述した実施形態の機能を実現するこ
とになり、そのプログラムコードを記憶した記憶媒体は
本発明を構成することになる。
ラムコード自体が前述した実施形態の機能を実現するこ
とになり、そのプログラムコードを記憶した記憶媒体は
本発明を構成することになる。
【００４５】プログラムコードを供給するための記憶媒
体としては、例えば、フロッピディスク，ハードディス
ク，光ディスク，光磁気ディスク，ＣＤ−ＲＯＭ，ＣＤ
−Ｒ，磁気テープ，不揮発性のメモリカード，ＲＯＭな
どを用いることができる。
体としては、例えば、フロッピディスク，ハードディス
ク，光ディスク，光磁気ディスク，ＣＤ−ＲＯＭ，ＣＤ
−Ｒ，磁気テープ，不揮発性のメモリカード，ＲＯＭな
どを用いることができる。
【００４６】また、コンピュータが読出したプログラム
コードを実行することにより、前述した実施形態の機能
が実現されるだけでなく、そのプログラムコードの指示
に基づき、コンピュータ上で稼働しているＯＳ（オペレ
ーティングシステム）などが実際の処理の一部または全
部を行い、その処理によって前述した実施形態の機能が
実現される場合も含まれる。
コードを実行することにより、前述した実施形態の機能
が実現されるだけでなく、そのプログラムコードの指示
に基づき、コンピュータ上で稼働しているＯＳ（オペレ
ーティングシステム）などが実際の処理の一部または全
部を行い、その処理によって前述した実施形態の機能が
実現される場合も含まれる。
【００４７】さらに、記憶媒体から読出されたプログラ
ムコードが、コンピュータに挿入された機能拡張ボード
やコンピュータに接続された機能拡張ユニットに備わる
メモリに書込まれた後、そのプログラムコードの指示に
基づき、その機能拡張ボードや機能拡張ユニットに備わ
るＣＰＵなどが実際の処理の一部または全部を行い、そ
の処理によって前述した実施形態の機能が実現される場
合も含まれる。
ムコードが、コンピュータに挿入された機能拡張ボード
やコンピュータに接続された機能拡張ユニットに備わる
メモリに書込まれた後、そのプログラムコードの指示に
基づき、その機能拡張ボードや機能拡張ユニットに備わ
るＣＰＵなどが実際の処理の一部または全部を行い、そ
の処理によって前述した実施形態の機能が実現される場
合も含まれる。
【００４８】以上説明したように本実施の形態によれ
ば、圧縮／伸長される画像データの１ラス分のデータを
格納できないメモリ容量のバッファメモリを介して、画
像データのラスタ→ブロック変換、及びブロック変換→
ラスタ変換を行うことができる。このように、バッファ
メモリの容量に依存することなく、任意の水平方向の画
素数の画像データの圧縮／伸長が可能となる。
ば、圧縮／伸長される画像データの１ラス分のデータを
格納できないメモリ容量のバッファメモリを介して、画
像データのラスタ→ブロック変換、及びブロック変換→
ラスタ変換を行うことができる。このように、バッファ
メモリの容量に依存することなく、任意の水平方向の画
素数の画像データの圧縮／伸長が可能となる。
【００４９】
【発明の効果】以上説明したように本発明によれば、任
意のメモリ容量のメモリを介して、処理された画像デー
タを、或はこれから処理される画像データを伝送できる
という効果がある。
意のメモリ容量のメモリを介して、処理された画像デー
タを、或はこれから処理される画像データを伝送できる
という効果がある。
【００５０】また本発明によれば、ブロック単位で処理
された画像データを、任意のメモリ容量のバッファを介
して目的のメモリに伝送してラスタ形式で格納できると
いう効果がある。
された画像データを、任意のメモリ容量のバッファを介
して目的のメモリに伝送してラスタ形式で格納できると
いう効果がある。
【００５１】また本発明によれば、ラスタ形式で記憶さ
れた画像データを読み出し、ブロック単位で出力できる
という効果がある。
れた画像データを読み出し、ブロック単位で出力できる
という効果がある。
【００５２】
【図１】本発明の実施の形態の画像処理回路の構成を示
すブロック図である。
すブロック図である。
【図２】本実施の形態の画像処理回路におけるバッファ
メモリからＤＲＡＭへのラスタデータの展開を説明する
図である。
メモリからＤＲＡＭへのラスタデータの展開を説明する
図である。
【図３】本実施の形態のアドレス発生器１０６の構成を
示すブロック図である。
示すブロック図である。
【図４】本実施の形態のアドレス発生器１０６から出力
されるＤＲＡＭの書込みアドレスの変化を説明する図で
ある。
されるＤＲＡＭの書込みアドレスの変化を説明する図で
ある。
【図５】本実施の形態のアドレス発生器１０６の動作を
示すフローチャートである。
示すフローチャートである。
【図６】本実施の形態のアドレス発生器１０６の動作を
示すフローチャートである。
示すフローチャートである。
【図７】従来の画像処理回路の構成を示すブロック図で
ある。
ある。
【図８】ＤＲＡＭへの画像データの格納状態と画像の表
示状態との対応を示す図である。
示状態との対応を示す図である。
Claims (14)
- 【請求項１】 ブロック形式の画像データをバッファメ
モリを介してラスタ形式の画像データに変換する画像処
理装置であって、 元の画像データの水平方向の画素数を取得する取得手段
と、 前記取得手段により取得された画素数に基づく画像デー
タ量と前記メモリのメモリ容量とを比較し、前記バッフ
ァメモリに一時的に格納する画像データ量を求める算出
手段と、 前記算出手段により求められた前記画像データ量に基づ
いて前記画像データを分割して前記バッファメモリに格
納する格納制御手段と、 前記格納制御手段により分割された画像データの水平方
向の画素数と、前記元の画像データの水平方向の画素数
とに基づいて、前記分割された画像データを前記バッフ
ァメモリより読み出して連結することによりラスタ形式
の画像データに変換する変換手段と、を有することを特
徴とする画像処理装置。 - 【請求項２】 請求項１に記載の画像処理装置であっ
て、前記バッファメモリのメモリ容量は、前記元の画像
データの水平方向の画素数に基づく画像データ量よりも
少ないことを特徴とする。 - 【請求項３】 請求項１又は２に記載の画像処理装置で
あって、前記バッファメモリに一時的に格納する画像デ
ータ量は、複数ラインの画像データであることを特徴と
する。 - 【請求項４】 請求項３に記載の画像処理装置であっ
て、前記変換手段は、 変換したデータを記憶する画像メモリと、 前記元の画像データの水平方向の画素数を記憶する第１
記憶手段と、 前記分割された画像データの水平方向の画素数を記憶す
る第２記憶手段と、 前記メモリから読み出された画素数を計数する計数手段
と、 前記計数手段により計数された画素数が前記第２記憶手
段に記憶された画素数に等しくなると、前記第１記憶手
段に記憶された画素数を前記画像メモリのオフセットア
ドレスとして前記バッファメモリより読み出した次のラ
インの画素データを前記画像メモリのアドレスに記憶す
るように制御する制御手段とを有することを特徴とす
る。 - 【請求項５】 請求項４に記載の画像処理装置であっ
て、前記制御手段は更に、前記分割された画像データの
複数ラインが前記画像メモリに記憶されると前記第２記
憶手段に記憶された画素数を前記画像メモリに格納する
ためのオフセットアドレスとして記憶するように制御す
ることを特徴とする。 - 【請求項６】 請求項１に記載の画像処理装置であっ
て、前記ブロック形式の画像データは、ブロック単位で
符号化或は伸長されたデータであることを特徴とする。 - 【請求項７】 ブロック形式の画像データをバッファメ
モリを介してラスタ形式の画像データに変換する画像処
理方法であって、 元の画像データの水平方向の画素数を取得する取得工程
と、 前記取得工程で取得された画素数に基づく画像データ量
と前記メモリのメモリ容量とを比較し、前記バッファメ
モリに一時的に格納する画像データ量を求める算出工程
と、 前記算出工程で求められた前記画像データ量に基づいて
前記画像データを分割して前記バッファメモリに格納す
る格納制御工程と、 前記格納制御工程で分割された画像データの水平方向の
画素数と、前記元の画像データの水平方向の画素数とに
基づいて、前記分割された画像データを前記バッファメ
モリより読み出して連結することによりラスタ形式の画
像データに変換する変換工程と、を有することを特徴と
する画像処理方法。 - 【請求項８】 請求項７に記載の画像処理方法であっ
て、前記バッファメモリのメモリ容量は、前記元の画像
データの水平方向の画素数に基づく画像データ量よりも
少ないことを特徴とする。 - 【請求項９】 請求項７又は８に記載の画像処理方法で
あって、前記バッファメモリに一時的に格納する画像デ
ータ量は、複数ラインの画像データであることを特徴と
する。 - 【請求項１０】 請求項９に記載の画像処理方法であっ
て、前記変換工程は、 前記元の画像データの水平方向の画素数を記憶する第１
記憶工程と、 前記分割された画像データの水平方向の画素数を記憶す
る第２記憶工程と、 前記メモリから読み出された画素数を計数する計数工程
と、 前記計数工程で計数された画素数が前記第２記憶工程で
記憶された画素数に等しくなると、前記第１記憶工程で
記憶された画素数を、変換したデータを記憶する画像メ
モリのオフセットアドレスとして前記バッファメモリよ
り読み出した次のラインの画素データを前記画像メモリ
のアドレスに記憶するように制御する制御工程とを有す
ることを特徴とする。 - 【請求項１１】 請求項１０に記載の画像処理方法であ
って、前記制御工程では更に、前記分割された画像デー
タの複数ラインが前記画像メモリに記憶されると前記第
２記憶工程で記憶された画素数を前記画像メモリに格納
するためのオフセットアドレスとして記憶するように制
御することを特徴とする。 - 【請求項１２】 請求項７に記載の画像処理方法であっ
て、前記ブロック形式の画像データは、ブロック単位で
符号化或は伸長されたデータであることを特徴とする。 - 【請求項１３】 入力された画像データの形式をラスタ
形式とブロック形式との間で変換する画像処理装置であ
って、 入力される画像データのラスタ方向の画素数と、前記画
像データを記憶する記憶手段の容量とに応じて、前記画
像データを複数の処理単位に分割して変換することを特
徴とする画像処理装置。 - 【請求項１４】 入力された画像データの形式をラスタ
形式とブロック形式との間で変換する画像処理方法であ
って、 入力される画像データのラスタ方向の画素数と、前記画
像データを記憶するメモリの容量とに応じて、前記画像
データを複数の処理単位に分割して変換することを特徴
とする画像処理方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14943397A JPH10341437A (ja) | 1997-06-06 | 1997-06-06 | 画像処理方法及び装置 |
| US09/092,082 US6266446B1 (en) | 1997-06-06 | 1998-06-05 | Image conversion between raster and block formats for compression and decompression |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14943397A JPH10341437A (ja) | 1997-06-06 | 1997-06-06 | 画像処理方法及び装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10341437A true JPH10341437A (ja) | 1998-12-22 |
Family
ID=15475015
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14943397A Pending JPH10341437A (ja) | 1997-06-06 | 1997-06-06 | 画像処理方法及び装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6266446B1 (ja) |
| JP (1) | JPH10341437A (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4280319B2 (ja) | 1998-03-11 | 2009-06-17 | キヤノン株式会社 | 画像処理装置、画像処理方法及びコンピュータ読み取り可能な記憶媒体 |
| JP3542943B2 (ja) * | 2000-04-28 | 2004-07-14 | 松下電器産業株式会社 | データ転送装置、およびデータ転送方法 |
| TW200306741A (en) * | 2002-03-27 | 2003-11-16 | Matsushita Electric Industrial Co Ltd | Image processing apparatus and method of image processing |
| US8355570B2 (en) * | 2009-08-12 | 2013-01-15 | Conexant Systems, Inc. | Systems and methods for raster-to-block converter |
| JP2018041185A (ja) * | 2016-09-06 | 2018-03-15 | セイコーエプソン株式会社 | 画像処理装置、画像処理方法および制御プログラム |
| US10503689B2 (en) | 2017-05-15 | 2019-12-10 | Google Llc | Image processor I/O unit |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3810174A (en) * | 1969-11-28 | 1974-05-07 | Hughes Aircraft Co | Digital scan converter |
| US4386367A (en) * | 1981-06-26 | 1983-05-31 | Tektronix, Inc. | System and method for converting a non-interlaced video signal into an interlaced video signal |
| US5339108A (en) * | 1992-04-09 | 1994-08-16 | Ampex Corporation | Ordering and formatting coded image data and reconstructing partial images from the data |
| US5359694A (en) * | 1992-07-27 | 1994-10-25 | Teknekron Communications Systems, Inc. | Method and apparatus for converting image data |
| US5446560A (en) * | 1993-05-12 | 1995-08-29 | Ricoh Company, Ltd | Method and apparatus for raster to block and block to raster pixel conversion |
| JP3686695B2 (ja) * | 1994-10-20 | 2005-08-24 | オリンパス株式会社 | 画像処理装置 |
-
1997
- 1997-06-06 JP JP14943397A patent/JPH10341437A/ja active Pending
-
1998
- 1998-06-05 US US09/092,082 patent/US6266446B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US6266446B1 (en) | 2001-07-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0793559A (ja) | 高解像コンピユータ・グラフイツクスの圧縮画像蓄積方法 | |
| JPH07205496A (ja) | ページプリンタ及びデータ圧縮方法 | |
| US20120195512A1 (en) | Image data processing apparatus, image data processing method, and program | |
| US6640019B2 (en) | Image processing apparatus capable of decoding, raster scan converting, and varying data at high speed, and method and computer readable storage medium for the same | |
| US6212300B1 (en) | Image processing apparatus, method and computer-executable program product for converting the format of data for specific image data | |
| US5999112A (en) | Data compression apparatus and method, data expansion apparatus and method, and recording medium | |
| US6266446B1 (en) | Image conversion between raster and block formats for compression and decompression | |
| JPH0488749A (ja) | 画像処理装置 | |
| JP3859325B2 (ja) | 画像の反復変換復号化装置及び方法、並びに記録媒体 | |
| JP2002077637A (ja) | 画像符号化装置及び画像符号化方法 | |
| JP3559419B2 (ja) | 画像圧縮データの伸張方法及び装置 | |
| JP2663922B2 (ja) | 動画像符号化装置 | |
| JP4446389B2 (ja) | 圧縮伸長モジュールのインターフェース装置 | |
| JP2000322566A (ja) | 画像表示装置及びその制御方法 | |
| JP3159483B2 (ja) | 画像圧縮符号化装置 | |
| JP2003092674A (ja) | 画像処理装置および画像処理方法 | |
| JPH07184063A (ja) | ２値画像圧縮システム | |
| JP3233480B2 (ja) | 画像圧縮伸張回路装置 | |
| JP2965084B2 (ja) | イメージデータ圧縮方法 | |
| JP3188240B2 (ja) | データ伸張方法及び情報処理装置及びコンピュータ読取可能な記録媒体 | |
| JP3075935B2 (ja) | 静止画像符号化方法 | |
| JPH01174173A (ja) | ２値画像データの圧縮符号化方法 | |
| JPH09247424A (ja) | 画像処理装置およびその方法 | |
| JPH05167857A (ja) | 画像データ復元装置 | |
| JP2000270192A (ja) | 画像処理装置および方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041112 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050107 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050812 |