JPH1038951A - Inspection method for ic mounting board - Google Patents
Inspection method for ic mounting boardInfo
- Publication number
- JPH1038951A JPH1038951A JP9086278A JP8627897A JPH1038951A JP H1038951 A JPH1038951 A JP H1038951A JP 9086278 A JP9086278 A JP 9086278A JP 8627897 A JP8627897 A JP 8627897A JP H1038951 A JPH1038951 A JP H1038951A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- mounting board
- short
- package
- inspecting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 27
- 238000007689 inspection Methods 0.000 title claims abstract description 21
- 230000007547 defect Effects 0.000 claims abstract description 16
- 239000000523 sample Substances 0.000 claims abstract description 14
- 229910000679 solder Inorganic materials 0.000 claims description 23
- 238000005476 soldering Methods 0.000 abstract 2
- 230000002950 deficient Effects 0.000 description 13
- 239000003990 capacitor Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 238000011990 functional testing Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】この発明はIC(ICパー
ツ)実装ボード、特にQFP等のLSIを搭載したIC
実装ボードの検査方法に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an IC (IC part) mounting board, in particular, an IC mounted with an LSI such as a QFP.
The present invention relates to a method for inspecting a mounting board.
【0002】[0002]
【従来の技術】今日のエレクトロニクス業界における急
激な技術革新により、IC(集積回路)はより一層多様
化、高密度化して単体での良否判定は非常に難しくなっ
てきている。同様にIC実装ボードにおいても、より高
密度化する方向に進んでいる。2. Description of the Related Art Due to rapid technological innovation in the electronics industry today, ICs (integrated circuits) are becoming more diversified and denser, making it very difficult to judge the quality of a single product. Similarly, the density of IC mounting boards has been increasing.
【0003】このIC実装ボードの良否を判定する装置
として、現在インサーキットテスターと呼ばれる装置が
ある。このインサーキットテスターによる良否判定手順
は、まずオープンテストでコネクタ間、およびIC間
のパターンチェックを行ない、全ネットをショートテ
ストしてパターンのショートやブリッジのチェックを
し、アナログテストで抵抗器やコンデンサ等のIC以
外の実装部品をチェックし、最後にICテストを行な
って、個々にテストパターンを与えて良否判定するもの
である。[0003] As a device for judging the quality of this IC mounting board, there is a device currently called an in-circuit tester. In this in-circuit tester, the pass / fail judgment procedure is to first check the pattern between connectors and between ICs in an open test, short-circuit all the nets and check for short-circuits and bridges in the network, and use an analog test to test resistors and capacitors. And the like, and finally, an IC test is performed, and a test pattern is individually given to judge pass / fail.
【0004】上述のようにこの装置は、実装部品を個々
に試験し、すべての部品が良品である場合に実装ボード
が良品であると判定する。また部品間のパターンをチェ
ックする場合には、パターンの両端にピンを立ててショ
ートしているか否かで判定している。As described above, this apparatus individually tests mounted components and determines that the mounting board is non-defective if all components are non-defective. When checking the pattern between components, it is determined whether pins are set at both ends of the pattern and whether or not the pattern is short-circuited.
【0005】[0005]
【発明が解決しようとする課題】しかしながら、今日の
高密度化したボードにおいては、回路パターン中の個々
のパターンが非常に細く、表面実装部品(ピンの間隔が
1mmピッチ以下の、QFPやチップ部品等)が増え
て、試験を行なうために1ネット1本のプローブを立て
ることすら困難になっている。However, in today's high-density boards, individual patterns in a circuit pattern are very thin, and surface mount components (QFP or chip components having a pin interval of 1 mm or less in pitch) are required. And so on), making it difficult to even set up one probe per net to perform a test.
【0006】また、ICのテストパターンに制限があっ
て実際は入出力部分の不良検出のみのため、IC不良と
の判定がされると、IC不良なのか、ピン立て位置(ハ
ンダ付け部分)からICまでのパターン切れかを判別す
る必要がある。そのため、ICを交換し、なお不良のま
まなら今度はパターン切れではないかという観点から、
1本1本パターンをチェックしている。例えば100ピ
ンのICであると仮定すると、このパターンチェックに
多大の時間を必要とすることが理解できよう。In addition, since the test pattern of the IC is limited and only the defect of the input / output portion is actually detected, if it is determined that the IC is defective, it is determined whether the IC is defective or not from the pin setting position (solder portion). It is necessary to determine whether the pattern has run out. Therefore, replace the IC and if it is still defective, from the viewpoint of whether the pattern is
The pattern is checked one by one. For example, assuming a 100-pin IC, it can be understood that this pattern check requires a lot of time.
【0007】要するに、従来のテスト工程には特定のI
C(特にピッチが狭く、パターン切れが起きやすいI
C)に対し、何等かの技術的な手段を用いてピン立て位
置からICまでのパターン切れやハンダ不良を検査する
工程はなかった。したがって、ピン立て位置からICま
でのパターン切れやハンダ不良も、ICの機能テストに
よる検査で判定していたのである。[0007] In short, the conventional test process has a specific I
C (Especially because the pitch is narrow,
Contrary to C), there was no step of inspecting a broken pattern or a solder defect from the pin stand position to the IC by using any technical means. Therefore, the breakage of the pattern from the pin setting position to the IC and the defective solder were also determined by the inspection by the functional test of the IC.
【0008】この発明のIC実装ボードの検査方法は、
従来例の上記欠点を解消するためのもので、良品ICを
交換することなくパターンチェックを行なえるようにし
たものである。[0008] The inspection method of the IC mounting board of the present invention comprises:
The purpose of the present invention is to solve the above-mentioned drawbacks of the conventional example, and to perform a pattern check without exchanging non-defective ICs.
【0009】[0009]
【課題を解決するための手段】すなわち、この発明のI
C実装ボードの検査方法は、IC実装ボード上に実装さ
れたICの検査工程において、ICの各ピン立て位置間
のパターン切れおよびハンダ不良を検査する工程を、上
記ICを検査する工程に付加したことを特徴とするもの
である。Means for Solving the Problems That is, according to the present invention,
In the method of inspecting a C-mounted board, in the step of inspecting the IC mounted on the IC-mounted board, a step of inspecting a pattern break and a solder defect between respective pin standing positions of the IC is added to the step of inspecting the IC. It is characterized by the following.
【0010】この発明のIC実装ボードの検査方法は、
上記においてICの各ピン立て位置間のパターン切れお
よびハンダ不良を検査する手段が、複数のプローブを備
え、各プローブ間を導通したショート用パッケージから
なることをも特徴とするものである。An inspection method of an IC mounting board according to the present invention comprises:
In the above, it is also characterized in that the means for inspecting a broken pattern and a solder defect between the pin standing positions of the IC includes a plurality of probes and is formed of a short-circuit package in which the probes are conducted.
【0011】この発明のIC実装ボードの検査方法は、
以上のようにICを検査する工程に、従来困難であった
ピン立て位置からICまでのパターン切れやハンダ不良
等の導通状態の検査工程を付加したので、ICを交換す
ることなく各ピン間の導通状態の欠陥をチェックするこ
とができ、IC実装ボードの検査時間を大幅に短縮する
ことができるようになった。An inspection method of an IC mounting board according to the present invention comprises:
As described above, the process of inspecting the IC includes a process of inspecting the conduction state such as a broken pattern from the pin stand position to the IC and a conduction defect such as a solder defect, which has been conventionally difficult. It is possible to check for defects in the continuity state, and to significantly reduce the inspection time of the IC mounting board.
【0012】[0012]
【発明の実施の形態】以下図面に基いてこの発明のIC
実装ボードの検査方法の実施の形態を、一実施例を用い
て説明する。BRIEF DESCRIPTION OF THE DRAWINGS FIG.
An embodiment of a method for inspecting a mounting board will be described using an example.
【0013】図1において、1はIC実装ボード上に実
装されたICに被せて各ピン間をショートさせるショー
ト用パッケージである。In FIG. 1, reference numeral 1 denotes a short package that shorts between pins over an IC mounted on an IC mounting board.
【0014】このショート用パッケージ1は、IC11
の全ピン12に対応して側端に多数のプローブ3を取り
付け、中央部にガイド孔4を穿設した押圧板2と、上記
プローブ3を挿通する貫通孔6を側端に穿設し、かつ上
面中央部に周囲にコイルバネ8を保持するスライドガイ
ド7を立設したガイド板5とで構成されている。もちろ
ん、多数のプローブ3間は導通している。The short package 1 has an IC 11
A large number of probes 3 are attached to the side ends corresponding to all the pins 12, and a pressing plate 2 having a guide hole 4 formed in the center and a through hole 6 through which the probe 3 is inserted are formed at the side ends. And a guide plate 5 having a slide guide 7 which stands around the center of the upper surface and which holds a coil spring 8. Of course, a large number of probes 3 are electrically connected.
【0015】そしてこのショート用パッケージ1は、ス
ライドガイド7にガイド孔4をはめ込み、上記押圧板2
をガイド板5と組み付けた状態でIC11に被せ、押圧
板2を加圧してプローブ3を各ピン12と接触させるこ
とにより使用される。すなわち、IC実装ボード上に実
装されたIC11にショート用パッケージ1を被せ、I
C実装ボードの回路に通電して上記ショート用パッケー
ジ1で被覆したIC11の、ピン立て位置からIC11
までのパターン切れおよびハンダ不良を検査するのであ
る。In the short package 1, the guide hole 4 is fitted into the slide guide 7, and the pressing plate 2
Is mounted on the IC 11 in a state where the probe 3 is assembled with the guide plate 5, and the pressing plate 2 is pressed to bring the probe 3 into contact with the respective pins 12. That is, the short package 1 is put on the IC 11 mounted on the IC mounting board, and
The circuit of the C mounting board is energized and the IC 11 covered with the short package 1 is placed at the pin setting position.
Inspection of broken patterns and solder defects up to this point.
【0016】図2および図3は、対象とするプリントボ
ード21上の複数のIC11を、一括して検査するため
の機構を示すものである。FIGS. 2 and 3 show a mechanism for collectively inspecting a plurality of ICs 11 on a target printed board 21. FIG.
【0017】この例では、IC実装ボード21上に実装
された各IC11に応じて、複数のサイズを異にするシ
ョート用パッケージ1を用意し、IC実装ボード21に
対応する大きさの保持ボード22に、それぞれIC11
と等しく配置している。In this example, a plurality of short packages 1 having different sizes are prepared in accordance with the respective ICs 11 mounted on the IC mounting board 21, and a holding board 22 having a size corresponding to the IC mounting board 21 is prepared. And IC11
And are arranged equally.
【0018】IC11のチェックに際しては、個々のI
C11を1個ずつショート用パッケージ1で押して、I
C11の全ピン12間をショートさせる。すなわち、シ
ョート用パッケージ1を被せた状態で、IC11の2つ
のピン12間を順次ショートチェックするものである。
このようにしてピン立て位置からIC11までのパター
ン切れおよびハンダ不良のないことを確認すればよい。
なお、このショート用パッケージ1の加圧操作を、ソレ
ノイド等を利用して自動化することは簡単に行なうこと
ができる。When checking the IC 11, each I
Press C11 one by one with the short package 1,
Short between all pins 12 of C11. That is, a short check is sequentially performed between the two pins 12 of the IC 11 with the short package 1 covered.
In this way, it is sufficient to confirm that there is no broken pattern and no solder failure from the pin setting position to the IC 11.
The pressurizing operation of the short package 1 can be easily automated using a solenoid or the like.
【0019】図4ないし図6は検査対象のIC実装ボー
ドの要部を示すもので、例えばIC−AとIC−Bおよ
びIC−A’とIC−B’との間はそれぞれパッド〜
で連結されている。また1〜5はIC11のピンであ
る。検査に際しては、上記パッド〜を介してIC1
1のピン1〜5間にインサーキットテスター本体からテ
ストパターンを転送し、その導通状態をチェックする。
その際の故障箇所としては、ピン立て位置からICまで
のパターン切れやハンダ不良が主である。FIGS. 4 to 6 show the main parts of an IC mounting board to be inspected. For example, pads between IC-A and IC-B and between IC-A 'and IC-B' are pad to pad.
Are connected by 1 to 5 are pins of the IC 11. At the time of inspection, IC1
A test pattern is transferred from the main body of the in-circuit tester between pins 1 to 5, and the conduction state is checked.
In such a case, a failure location mainly includes a broken pattern or a defective solder from the pin stand position to the IC.
【0020】より詳しくは、図7に示すようにIC11
をショート用パッケージ1で押し、1ピンのプロービン
グポイント(プローブ3を立てる位置)よりパターン
(1PA)、ハンダ部(1HA)、ショート用パッケー
ジ1のショート部、ハンダ部(2HA)、パターン(2
PA)、2ピンのプロービングポイント間の抵抗測定を
する。この際、不良であれば、1PA、1HA、2H
A、2PAのいずれかが不良であることがわかる。More specifically, as shown in FIG.
Is pressed by the short package 1, and the pattern (1PA), the solder portion (1HA), the short portion of the short package 1, the solder portion (2HA), and the pattern (2) are taken from the 1-pin probing point (the position where the probe 3 stands).
PA) Measure resistance between 2 pin probing points. At this time, if defective, 1PA, 1HA, 2H
It can be seen that either A or 2PA is defective.
【0021】同様に1と3、1と4、1とn、・・・、
1〜100の間を抵抗測定する。この結果、抵抗が変化
してどの箇所のエラーかが判明し、どのピン立て位置か
らICまでのパターン切れかハンダ不良なのかが判定で
きる。Similarly, 1 and 3, 1 and 4, 1 and n,...
The resistance is measured between 1 and 100. As a result, it is possible to determine the location of the error due to the change in the resistance, and it is possible to determine from which pin setting position the pattern to the IC is broken or a solder failure.
【0022】図8は、IC実装ボード21全体の検査工
程を説明するフローチャートである。FIG. 8 is a flowchart for explaining the inspection process of the entire IC mounting board 21.
【0023】まずインサーキットテスターによって良否
判定する手順を踏んだ後に、この発明のショート用パッ
ケージで被覆したICのハンダ不良およびICまでの回
路パターンを検査する工程を行なう場合について説明す
る。First, a description will be given of a case where a step of inspecting a solder defect of an IC covered with a short-circuit package and a circuit pattern up to the IC after performing a procedure for judging acceptability by an in-circuit tester.
【0024】すなわちインサーキットテスターによっ
て、オープンテストでIC間のパターンチェックを除
くコネクタ間のチェック等を行ない、全ネットをショ
ートテストしてパターンのショートやブリッジのチェッ
クをし、アナログテストで抵抗器やコンデンサ等のI
C以外の実装部品をチェックし、最後にICテストを
行なって、個々にテストパターンを与えて良否判定す
る。That is, the in-circuit tester performs a check between connectors except for a pattern check between ICs in an open test, performs a short test on all nets, checks for a short circuit or a bridge, and performs an analog test for a resistor or a resistor. I for capacitors
The mounted components other than C are checked, and finally an IC test is performed.
【0025】以上の検査が終了してOKの判定がある
と、検査は終了する。When the above inspection is completed and OK is determined, the inspection ends.
【0026】判定結果がNOであると、IC−Aにショ
ート用パッケージ1を被せ、全ピン間をショートさせ
る。すなわち、IC−Aにショートプログラムを適用し
たとき、1つのパターンからハンダ部、ショート用パッ
ケージ1、そしてハンダ部を経て次のパターンまでと、
各パターン間にループが形成されて、各パターン間の導
通状態がチェックされる。その結果OKの判定が出ると
IC−Aが不良であるから、IC−Aの不良を印字し、
検査を終了する。If the determination result is NO, the IC-A is covered with the short package 1, and all pins are short-circuited. That is, when the short program is applied to the IC-A, from one pattern to the next pattern via the solder part, the short package 1, and the solder part,
A loop is formed between the patterns, and the conduction between the patterns is checked. If the result of the determination is OK, the IC-A is defective.
End the inspection.
【0027】さらに判定結果がNOであると、1つのパ
ターンからハンダ部、ショート用パッケージ1、そして
ハンダ部を経て次のパターンまでと、各パターン間の導
通状態がチェックされているので、どのピン間がパター
ン切れかも判明する。そして、例えば3ピンがパターン
切れ(接触不良)であることを印字して検査を終了す
る。Further, if the determination result is NO, the conduction state between the patterns from one pattern to the next pattern via the solder portion, the short package 1, and the solder portion is checked, so that which pin It turns out that the pattern has run out. Then, for example, the fact that three pins are out of pattern (poor contact) is printed, and the inspection is terminated.
【0028】次に図9に基づき、この発明のショート用
パッケージで被覆したICのハンダ不良およびICまで
の回路パターンを検査する工程を自動化し、インサーキ
ットテスターによって良否判定する手順中のショートテ
スト後に、この発明のショート用パッケージで被覆した
ICまでの回路パターンを検査する工程を挿入して行な
う場合について説明する。Next, referring to FIG. 9, the process of inspecting the solder defect of the IC covered with the short package of the present invention and the circuit pattern up to the IC is automated, and after the short test in the procedure of judging pass / fail by the in-circuit tester. A description will be given of a case where a step of inspecting a circuit pattern up to an IC covered with a short package of the present invention is inserted and performed.
【0029】すなわちインサーキットテスターによっ
て、オープンテストでIC間のパターンチェックを除
くコネクタ間のチェック等を行ない、全ネットをショ
ートテストしてパターンのショートやブリッジのチェッ
クをする。That is, the in-circuit tester performs a check between connectors except for a pattern check between ICs in an open test, and performs a short test on all nets to check for a short circuit or a bridge in the pattern.
【0030】パターンチェック、およびハンダ不良をテ
ストしたい特定のICにおいて、IC−A以下の各IC
11に順次ショート用パッケージ1を被せ、各IC11
の全ピンを肩部12’においてショートさせる。例えば
IC−Aにショートプログラムを適用し、さらに判定結
果がNOであると、各パターン間の導通状態がチェック
されていて、どのピン間がパターン切れかも判明するの
で、例えば3ピンがパターン切れ(接触不良)であるこ
とを印字して検査を終了する。In a specific IC for which a pattern check and a solder failure are to be tested, each IC below IC-A
11 is sequentially covered with the short package 1, and each IC 11
Are shorted at the shoulder 12 '. For example, if a short program is applied to the IC-A, and if the determination result is NO, the continuity between the patterns is checked and it can be determined which pin is disconnected. (Poor contact) is printed and the inspection is terminated.
【0031】この実施例では、IC11が不良でないと
きのピン立て位置からICまでのパターン切れやハンダ
不良が簡単に検出でき、ICテストにおける手間のかか
る作業を省略して迅速に検査することができる。In this embodiment, when the IC 11 is not defective, a broken pattern or a defective solder from the pin stand position to the IC can be easily detected, and the inspection can be performed quickly without the troublesome work in the IC test. .
【0032】[0032]
【発明の効果】この発明のIC実装ボードの検査方法
は、以上のようにICを検査する工程に、従来困難であ
ったピン立て位置からICまでのパターン切れやハンダ
不良等の導通状態の検査工程を付加したので、ICを交
換することなく各ピン間の導通状態の欠陥をチェックす
ることができ、IC実装ボードの検査時間を大幅に短縮
することができるようになった。According to the method of inspecting an IC mounting board of the present invention, as described above, in the step of inspecting an IC, inspection of a conduction state such as a broken pattern or a solder defect from a pin stand position to the IC, which has been conventionally difficult, is performed. Since the process is added, it is possible to check for defects in the continuity state between the pins without replacing the IC, thereby greatly shortening the inspection time of the IC mounting board.
【0033】また、今までのようにパターンチェックす
るためにテスター本体のピン数を増加する必要もない。Further, it is not necessary to increase the number of pins of the tester main body for performing the pattern check as in the past.
【図1】この発明のIC実装ボードの検査方法に使用さ
れるショート用パッケージの一例を示す斜視図である。FIG. 1 is a perspective view showing an example of a short-circuit package used in an IC mounting board inspection method according to the present invention.
【図2】他の例を示す斜視図である。FIG. 2 is a perspective view showing another example.
【図3】全ICに適用した場合を示す斜視図である。FIG. 3 is a perspective view showing a case where the present invention is applied to all ICs.
【図4】検査対象のIC実装ボードの要部を示す平面図
である。FIG. 4 is a plan view showing a main part of an IC mounting board to be inspected.
【図5】その斜視図である。FIG. 5 is a perspective view thereof.
【図6】要部拡大斜視図である。FIG. 6 is an enlarged perspective view of a main part.
【図7】その詳細を示す概略図である。FIG. 7 is a schematic diagram showing the details.
【図8】この発明のIC実装ボードの検査方法の実施例
を示すフローチャートである。FIG. 8 is a flowchart showing an embodiment of a method for inspecting an IC mounting board according to the present invention.
【図9】この発明のIC実装ボードの検査方法の他の実
施例を示すフローチャートである。FIG. 9 is a flowchart showing another embodiment of the method for inspecting an IC mounting board according to the present invention.
1 ショート用パッケージ 2 押圧板 3 プローブ 4 ガイド孔 5 ガイド板 6 貫通孔 7 スライドガイド 8 コイルバネ 11 IC 12 ピン 21 IC実装ボード 22 保持基板 DESCRIPTION OF SYMBOLS 1 Short package 2 Press plate 3 Probe 4 Guide hole 5 Guide plate 6 Through hole 7 Slide guide 8 Coil spring 11 IC 12 pin 21 IC mounting board 22 Holding board
Claims (2)
査工程において、ICの各ピン立て位置間のパターン切
れおよびハンダ不良を検査する工程を、上記ICを検査
する工程に付加したことを特徴とするIC実装ボードの
検査方法。1. A method of inspecting an IC mounted on an IC mounting board, wherein a step of inspecting a pattern break and a solder defect between pin standing positions of the IC is added to the step of inspecting the IC. Inspection method for IC mounting board.
およびハンダ不良を検査する手段が、複数のプローブを
備え、各プローブ間を導通したショート用パッケージか
らなる請求項1に記載のIC実装ボードの検査方法。2. The IC mounting board according to claim 1, wherein the means for inspecting a broken pattern and a solder defect between pin standing positions of the IC includes a plurality of probes, and is a short-circuit package in which the probes are electrically connected. Inspection method.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9086278A JPH1038951A (en) | 1997-04-04 | 1997-04-04 | Inspection method for ic mounting board |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9086278A JPH1038951A (en) | 1997-04-04 | 1997-04-04 | Inspection method for ic mounting board |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1284023A Division JP2717115B2 (en) | 1989-10-30 | 1989-10-30 | Inspection method of IC mounting board |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1038951A true JPH1038951A (en) | 1998-02-13 |
Family
ID=13882366
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9086278A Pending JPH1038951A (en) | 1997-04-04 | 1997-04-04 | Inspection method for ic mounting board |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1038951A (en) |
-
1997
- 1997-04-04 JP JP9086278A patent/JPH1038951A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6856154B2 (en) | Test board for testing IC package and tester calibration method using the same | |
| JPH09107011A (en) | Semiconductor device and method of aligning the semiconductor device | |
| US6326797B2 (en) | Apparatus and method for evaluating printed circuit board assembly manufacturing processes | |
| US8093921B2 (en) | Monitoring of interconnect reliability using a programmable device | |
| JPH1038951A (en) | Inspection method for ic mounting board | |
| JP2717115B2 (en) | Inspection method of IC mounting board | |
| JP2007049161A (en) | Donut type parallel probe card and wafer inspection method using the same | |
| US20030197514A1 (en) | System and method for testing a printed circuit board by employing a ceramic substrate with micro-probes formed on the ceramic substrate | |
| JP2575640Y2 (en) | Semiconductor device inspection equipment | |
| CN222689801U (en) | Packaging-oriented universal chip test carrier plate | |
| JPH04315068A (en) | Apparatus for inspecting printed circuit board | |
| JPH0287082A (en) | In-circuit tester with probe pin contact failure determination function | |
| JP2000162237A (en) | Board inspecting apparatus | |
| JP4863786B2 (en) | Contact test apparatus and contact test method | |
| JP2591453B2 (en) | Burn-in board inspection apparatus and burn-in board inspection method | |
| JP2008060162A (en) | Mounting test apparatus for testing suitability of land pattern design and mounting test method thereof | |
| JP2001108728A (en) | Inspection equipment for semiconductor products | |
| JP2705288B2 (en) | Circuit board inspection method, inspection board, and circuit board inspection device | |
| JP2002340979A (en) | Method of operating measuring instrument | |
| JPH0269683A (en) | Circuit board inspection method | |
| JPH0945740A (en) | Evaluation method of semiconductor substrate and check board used therefor | |
| KR20050068118A (en) | Method for testing the needle of probe card | |
| JPH0317574A (en) | Burn-in board tester | |
| JPH01242973A (en) | Inspecting method for open short circuit of circuit board pattern | |
| JPH09264918A (en) | Method for inspecting package board |