JPH1040136A

JPH1040136A - 制御装置

Info

Publication number: JPH1040136A
Application number: JP8196165A
Authority: JP
Inventors: Takashi Kuritani; 孝栗谷
Original assignee: Matsushita Electric Works Ltd
Current assignee: Panasonic Electric Works Co Ltd
Priority date: 1996-07-25
Filing date: 1996-07-25
Publication date: 1998-02-13

Abstract

(57)【要約】【課題】システムの信頼性を低下させることなく、ま
た、作業性を低下させることなく、ウォッチドッグによ
るリセットを防止して行う故障解析を行うことができる
制御装置を提供することを目的とする。【解決手段】定期的にウォッチドッグ信号を出力する
中央処理部１０と、所定の期間、前記ウォッチドッグ信
号に変化がない場合には、リセット信号を出力するウォ
ッチドッグ部１３と、故障解析装置３からの故障解析信
号を受信するインターフェース部１４とを備え、ウォッ
チドッグ部１３が、前記インターフェース部１４の出力
に基づいて、リセット信号の出力機能を停止させ、或
は、復旧させる手段として構成される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ウォッチドッグ機
能を備えた制御装置に係り、更に詳しくは、ビル監視制
御システム等において使用される故障解析機能を備えた
制御装置の改良に関する。

【０００２】

【従来の技術】図２は、ビル監視制御システムの概略構
成の一例を示した図である。このビル監視制御システム
は、ビル内に備えられた複数の負荷装置（不図示）を制
御装置１により集中制御するためのシステムである。制
御装置１は、多重伝送ラインＬを介して複数の端末器２
に接続されており、各端末器２には、それぞれ負荷装置
が接続されている。

【０００３】この様な制御装置１は、システムがデッド
ロックに陥るのを防止するため、その動作状態を監視し
て、不具合の発生時には自動的にリセットを行う機能を
備えている。即ち、定期的にウォッチドッグ用信号を出
力させるとともに、所定の期間、このウォッチドッグ用
信号が出力されなければ、不具合が発生したと判断しリ
セットを行うウォッチドッグ機能を備えて、デッドロッ
クを防止している。

【０００４】

【発明が解決しようとする課題】この様なシステムに不
具合が発生した場合、上記制御装置１に故障解析装置３
を接続して故障解析を行う場合がある。この故障解析装
置３は、制御装置１に対して、故障解析信号を出力する
装置であり、この故障解析信号を受信した制御装置１
は、自ら故障の解析を行う。

【０００５】この故障解析動作は、制御装置１が自ら行
うものであるため、制御装置１内部のメモリの書き込み
や読み出し、Ｉ／Ｏポートの書き込みや読み出しを伴
う。特に、不具合の原因を追求するためには、システム
の状態を詳細に調べる必要から、この様な動作を避ける
ことはできない。しかしながら、ウォッチドッグ機能を
備えた制御装置１であれば、定期的にウォッチドッグ用
信号を出力しなければ、リセットされるように構成され
ているため、故障解析のためのメモリの読み書きやＩ／
Ｏ操作により、ウォッチドッグ用信号が不用意に停止さ
れる場合があり、リセットにより故障解析の動作が中断
されることになる。即ち、故障解析中の動作により、故
障解析が中断され、それ以降の解析動作を行うことがで
きないという問題が生じていた。

【０００６】特に、制御装置１が、マルチタスクのリア
ルタイム処理を行っている場合、システムの解析は複雑
となり、不用意にウォッチドッグによるリセットがかか
ると、解析中のデータが破壊される場合もあった。故障
解析中におけるこの様なリセットを防止するため、従来
は、ジャンパーピン等を用いて、リセットを防止して故
障解析を行っていた。しかしながら、ジャンパーピンを
回路基板に取り付ける作業は、作業性が非常に悪いとい
う問題があり、また、静電気によって電子部品を破壊す
る危険が伴うためシステムの信頼性を低下させるという
問題があった。

【０００７】本発明は、上記の事情に鑑みてなされたも
のであり、システムの信頼性を低下させることなく、ま
た、作業性を低下させることなく、ウォッチドッグによ
るリセットを防止して行う故障解析を行うことができる
制御装置を提供することを目的とする。

【０００８】

【課題を解決するための手段】請求項１に記載した本発
明による制御装置は、定期的にウォッチドッグ信号を出
力する中央処理部と、所定の期間、前記ウォッチドッグ
信号に変化がない場合には、中央処理部に対してリセッ
ト信号を出力するウォッチドッグ部とを備えて構成され
る制御装置であって、故障解析装置からの故障解析信号
を受信するインターフェース部をさらに備え、ウォッチ
ドッグ部が、前記インターフェース部の出力に基づい
て、リセット信号の出力機能を停止させ、或は、復旧さ
せる手段として構成される。

【０００９】上記中央処理部は、定期的にウォッチドッ
グ信号を出力する回路であり、ＣＰＵ、マイコン等によ
り構成することができる。ここで、定期的に出力すると
は、予め定められた一定の間隔で出力する場合に限られ
ず、出力の間隔が予め定められた最大時間を越えない様
な場合であれば、必ずしも間隔が一定でなくてもよい。
また、ウオッチドッグ信号とは、中央処理部がウォッチ
ドッグ部に対して出力する信号であり、パルス信号、レ
ベル信号等として構成することができる。

【００１０】上記ウォッチドッグ部は、予め定められた
一定時間以上の期間、ウォッチドッグ信号が出力されな
い場合に、中央処理部をリセットする回路である。従っ
て、デッドロック状態に陥る等、ウォッチドッグ信号が
出力されなくなる様な不具合が中央処理部に生じると、
中央処理部はリセットされる。ただし、このウォッチド
ッグ部は、リセット信号の出力機能を停止させ、或は、
復旧させることができ、この制御は、インターフェース
部からの出力に基づいて行われる。

【００１１】上記インターフェース部は、故障解析装置
からの故障解析信号を受信し、必要な解読を行う回路で
ある。ここで、故障解析信号は、その形式を問わない。
また、故障解析装置は、制御装置に着脱自在な外部装置
として構成することができるが、１つのユニットとし
て、制御装置内に備えられたものとして構成することも
できる。

【００１２】請求項２に記載した本発明による制御装置
は、請求項１に記載した本発明による制御装置であっ
て、中央処理部が、インターフェース部の出力に基づい
て、ウォッチドッグ部のリセット信号の出力機能を制御
する。即ち、中央処理部は、インターフェース部が故障
解析信号を受信すれば、その出力信号に基づいて、ま
ず、ウォッチドッグ部のリセット出力機能を停止させ
る。その後、動作状態の解析を行い、これが完了した後
に、ウォッチドッグ部のリセット出力機能を復旧させ
る。

【００１３】請求項３に記載した本発明による制御装置
は、請求項１に記載した本発明による制御装置であっ
て、ウォッチドッグ部が、高インピーダンスが入力され
ている場合には、リセット信号の出力を停止する手段と
して構成され、中央処理部が、スリーステートバッファ
を介して、ウォッチドッグ部に接続され、スリーステー
トバッファは、上記インターフェース部の出力に基づい
て、その出力が高インピーダンス状態、又は、通常の低
インピーダンス状態に切り替わる構成とされる。

【００１４】即ち、スリーステートバッファの入力信号
は、中央処理部から出力されるウォッチドッグ用信号で
あり、制御信号は、インターフェース部から出力される
信号であり、出力信号はウォッチドッグ部への入力信号
となる。なお、インターフェース部からの信号を、中央
処理部を介して、スリーステートバッファへ入力する様
な場合も含まれることはもちろんである。

【００１５】請求項４に記載した本発明による制御装置
は、請求項３に記載した本発明による制御装置であっ
て、スリーステートバッファは、中央処理装置からの制
御信号に基づいて、その出力が高インピーダンス状態、
又は、通常の低インピーダンス状態に制御する手段とし
て構成される。即ち、中央処理部は、インターフェース
部が故障解析信号を受信すれば、その出力信号に基づい
て、まず、スリーステートバッファの出力を高インピー
ダンス状態に制御し、ウォッチドッグ部のリセット出力
機能を停止させる。その後、動作状態の解析を行い、こ
れが完了した後に、故障解析の完了後、スリーステート
バッファの出力を通常の低インピーダンス状態に制御
し、ウォッチドッグ部のリセット出力機能を復旧させ
る。

【００１６】

【発明の実施の形態】本発明の実施の形態を図を用いて
以下に説明する。図１は、本発明による制御装置の一構
成例を示した図である。この制御装置１は、中央処理部
としてのＣＰＵ１０と、パラレル入出力回路１１と、バ
ッファ回路１２と、ウォッチドッグ部としてのリセット
回路１３と、インターフェース部１４と、メモリ１５と
により構成される。

【００１７】ＣＰＵ１０は、メモリ１５に格納されたプ
ログラム及びデータに基づいて動作する回路であり、パ
ラレル入出力回路１１に対し、一定の周期でウォッチド
ッグ用のパルス信号を出力する。また、インターフェー
ス部１４の出力信号に基づいて、ウォッチドッグ機能の
停止／復旧信号をパラレル入出力回路１１へ出力する。

【００１８】パラレル入出力回路１１は、ＣＰＵ１０の
周辺回路であり、必要に応じて備えられる回路である。
ＣＰＵ１０からのウォッチドッグ用のパルス信号は、パ
ラレル入出力回路１１からバッファ回路１２の入力端子
へ出力される。また、ＣＰＵ１０からのウォッチドッグ
機能の停止／復旧信号は、バッファ回路１２の制御端子
へ出力され、バッファ回路１２の出力端子の高インピー
ダンス状態を制御する。

【００１９】バッファ回路１２は、入力端子の信号レベ
ルに応じて、高レベル又は低レベルの信号レベルを出力
し、或は、高インピーダンス状態を出力できるスリース
テートバッファである。出力端子の高インピーダンス状
態を制御するための制御端子には、パラレル入出力回路
１１から制御信号が入力されており、ＣＰＵ１０が、ウ
ォッチドッグ機能の停止信号を出力すれば、バッファ回
路１２は高インピーダンス出力となる一方、ウォッチド
ッグ機能の復旧信号を出力すれば、バッファ回路１２は
ＣＰＵ１０からのウォッチドッグ用パルス信号をそのま
ま出力する。

【００２０】リセット回路１３は、予め定められた一定
時間の間、パルス信号が入力されなかった場合にＣＰＵ
１０に対しリセット信号を出力する回路である。このリ
セット信号により、ＣＰＵ１０は初期化される。ただ
し、入力端子を高インピーダンス状態とすれば、リセッ
ト信号を出力することはない。この様な制御装置１の動
作について以下に説明する。通常時、即ち、ＣＰＵ１０
が正常に動作している場合には、ＣＰＵ１０から定期的
にウォッチドッグ用のパルス信号が出力される。このパ
ルス信号は、パラレル入出力回路１１、バッファ回路１
２を介してリセット回路１３へ入力される。従って、リ
セット回路１３は、リセット信号を出力せず、ＣＰＵ１
０がリセットされることはない。

【００２１】しかし、ＣＰＵ１０が正常動作しなくな
り、ウォッチドッグ用のパルス信号が出力されなくなっ
た場合には、所定時間が経過することにより、リセット
回路１３からリセット信号が出力され、ＣＰＵ１０はリ
セットされる。次に、故障解析を行う際の動作について
説明する。故障解析を行う場合、故障解析装置３が制御
装置１に接続される。故障解析装置３は、制御装置１に
対し故障解析信号を出力する。この故障解析信号は、ウ
ォッチドッグ停止指令、故障解析指令及びウォッチドッ
グ復旧指令により構成される。

【００２２】この故障解析信号は、インターフェース部
１４へ入力されて解読され、ＣＰＵ１０へ出力される。
まず、ウォッチドッグ停止指令を受け取ったＣＰＵ１０
は、ウォッチドッグ機能の停止信号を出力する。この停
止信号は、パラレル入出力回路１１を介して、バッファ
回路１２の制御端子へ入力され、バッファ回路１２の出
力を高インピーダンスにする。これにより、リセット回
路１３は、非アクティブ状、即ち、リセット信号を出力
しない状態となる。

【００２３】次に、故障解析指令を受け取ったＣＰＵ１
０は、所定の故障解析を行う。この時、ウォッチドッグ
機能が非アクティブ状態となっているため、メモリの書
き込みや読み出し、Ｉ／Ｏポートの書き込みや読み出し
をウォッチドッグ機能を考慮することなく行うことがで
きる。故障解析が完了した後、ウォッチドッグ復旧指令
を受け取ったＣＰＵ１０は、ウォッチドッグ機能の復旧
信号を出力する。この復旧信号は、パラレル入出力回路
１１を介して、バッファ回路１２の制御端子へ入力さ
れ、バッファ回路１２からウォッチドッグ用のパルス信
号を出力させる。これらにより、リセット回路１３は、
アクティブ状態、即ち、リセット信号を出力可能な状態
に復旧する。

【００２４】この様にして、故障解析装置３が、ウォッ
チドッグ停止指令を出力して、故障解析時に自動的にウ
ォッチドッグ機能を停止させる一方、故障解析の終了後
は、故障解析装置３が、ウォッチドッグ復旧指令を出力
して、故障解析時に自動的にウォッチドッグ機能を復旧
させることができる。なお、この実施例においては、故
障解析信号が、ウォッチドッグ停止指令、故障解析指令
及びウォッチドッグ復旧指令により構成されているが、
ウォッチドッグ停止指令及びウォッチドッグ復旧指令を
含まずに構成され、故障解析指令を受け取った中央処理
部が、故障解析前にウォッチドッグ機能の停止信号を出
力し、故障解析完了後にウォッチドッグ機能の復旧信号
を出力する様に構成することもできる。

【００２５】

【発明の効果】本発明による制御装置は、故障解析装置
からの故障解析信号を受信すると、ウォッチドッグ機能
を停止させて故障解析を行い、その後にウォッチドッグ
機能を復旧させる。このため、故障解析時にウォッチド
ッグ機能が非アクティブ状態となり、メモリの書き込み
や読み出し、Ｉ／Ｏポートの書き込みや読み出しをウォ
ッチドッグ機能を考慮することなく行うことができる。

【００２６】これにより、故障解析中にウォッチドッグ
によるリセットがかかり、解析作業が中断され、或は、
解析データが破壊されることを防止することができる。
また、ジャンパーピンを使用して、故障解析時のリセッ
トを防止する従来の作業に比べて、故障解析の作業性が
向上し、また、静電気による電子部品の破壊が生じ難く
なって、システムの信頼性を向上させることができる。

【図面の簡単な説明】

【図１】本発明による制御装置の一構成例を示した図で
ある。

【図２】ビル監視制御システムの概略構成の一例を示し
た図である。

【符号の説明】

１・・・制御装置３・・・故障解析装置１０・・・中央処理部１２・・・スリーステートバッファ１３・・・ウォッチドッグ部１４・・・インターフェース部

Claims

【特許請求の範囲】

【請求項１】定期的にウォッチドッグ信号を出力する中
央処理部と、所定の期間、前記ウォッチドッグ信号に変
化がない場合には、上記中央処理部に対してリセット信
号を出力するウォッチドッグ部とを備えて構成される制
御装置において、故障解析装置からの故障解析信号を受信するインターフ
ェース部をさらに備え、上記ウォッチドッグ部が、前記
インターフェース部の出力に基づいて、リセット信号の
出力機能を停止させ、或は、復旧させる手段として構成
されることを特徴とする制御装置。
【請求項２】上記中央処理部は、上記インターフェース
部の出力に基づいて、ウォッチドッグ部のリセット信号
の出力機能を制御し、故障解析の開始前にリセット信号の出力機能を停止させ
る一方、故障解析の完了後にリセット信号の出力機能を
復旧させることを特徴とする請求項１に記載の制御装
置。
【請求項３】上記ウォッチドッグ部は、高インピーダン
スが入力されている場合には、リセット信号の出力を停
止する手段として構成され、上記中央処理部は、スリーステートバッファを介して、
上記ウォッチドッグ部に接続され、上記スリーステートバッファは、上記インターフェース
部の出力に基づいて、その出力が高インピーダンス状
態、又は、通常の低インピーダンス状態に切り替わるこ
とを特徴とする請求項１に記載の制御装置。
【請求項４】上記スリーステートバッファは、上記中央
処理装置からの制御信号に基づいて、その出力が高イン
ピーダンス状態、又は、通常の低インピーダンス状態に
制御する手段として構成され、上記中央処理部は、インターフェース部の出力に基づい
て、故障解析の開始前にスリーステートバッファの出力
を高インピーダンス状態に制御する一方、故障解析の完
了後、スリーステートバッファの出力を通常の低インピ
ーダンス状態に制御することを特徴とする請求項３に記
載の制御装置。