JPH104062A - High frequency plasma cvd apparatus - Google Patents
High frequency plasma cvd apparatusInfo
- Publication number
- JPH104062A JPH104062A JP8156998A JP15699896A JPH104062A JP H104062 A JPH104062 A JP H104062A JP 8156998 A JP8156998 A JP 8156998A JP 15699896 A JP15699896 A JP 15699896A JP H104062 A JPH104062 A JP H104062A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- electrode
- thin film
- plasma cvd
- frequency plasma
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は高周波プラズマＣＶ
Ｄ装置に関し、特に多結晶シリコン薄膜の製造に好適に
用いられる高周波プラズマＣＶＤ装置に関する。The present invention relates to a high frequency plasma CV.
More particularly, the present invention relates to a high-frequency plasma CVD apparatus suitably used for manufacturing a polycrystalline silicon thin film.
【０００２】[0002]
【従来の技術】液晶ディスプレイ（ＬＣＤ）において、
高解像度および高コントラストが要求される場合には、
アクティブマトリックス（ＡＭ）ＬＣＤが用いられる。
このＡＭＬＣＤでは、液晶画素の駆動のために、各画素
に対して薄膜トランジスタ（ＴＦＴ）が設けられてい
る。これまでＴＦＴを構成する半導体としては、水素化
非晶質シリコン（ａ−Ｓｉ：Ｈ）が用いられてきた。こ
れは、ａ−Ｓｉ：Ｈ半導体が３００℃以下の低温で薄膜
形成が可能なため、耐熱温度が４００℃以下であるガラ
スを基板として使用できることによる。しかし、ａ−Ｓ
ｉ：Ｈ半導体では、キャリヤーである電子の移動度が小
さく、高速度のスイッチングには不適であるという問題
がある。2. Description of the Related Art In a liquid crystal display (LCD),
When high resolution and high contrast are required,
An active matrix (AM) LCD is used.
In this AMLCD, a thin film transistor (TFT) is provided for each pixel for driving a liquid crystal pixel. Until now, hydrogenated amorphous silicon (a-Si: H) has been used as a semiconductor constituting a TFT. This is because the a-Si: H semiconductor can be formed into a thin film at a low temperature of 300 ° C. or less, so that glass having a heat-resistant temperature of 400 ° C. or less can be used as a substrate. However, a-S
The i: H semiconductor has a problem in that the mobility of electrons serving as carriers is small and is not suitable for high-speed switching.
【０００３】最近、ＡＭＬＣＤには画素数の増大により
さらに大画面化することが求められており、この要求に
対応するためにはＴＦＴの高速化が鍵になる。このよう
な背景から、高速なＴＦＴを製造しようとして多結晶シ
リコン薄膜を用いることが検討されている。これは、多
結晶シリコンではａ−Ｓｉ：Ｈよりもキャリヤーの移動
度を大きくすることができるためである。しかも、多結
晶シリコンを用いた場合、電子をキャリヤーとするデバ
イスおよび正孔をキャリヤーとするデバイスの両方を作
製することができるので、回路構成上多くの利点をもつ
と期待されている。従来、多結晶シリコン薄膜は主に熱
ＣＶＤ法により成膜されており、良質な多結晶シリコン
を得るにはシリコンの堆積速度を遅くする必要があっ
た。このため、通常シランなどのシリコン原料ガスを水
素ガスにより１０％以下の濃度に希釈し、基板温度を６
００℃以上の高温に設定して成膜することが必要である
とされていた。しかし、このように６００℃以上という
高温で成膜する場合には、基板としてガラスを用いるこ
とができない。基板として石英を用いれば高温に耐える
ことができるが、技術的な困難性とともに価格が高いと
いう点が、大画面ＡＭＬＣＤの実現にとって重大な問題
になっていた。Recently, it has been demanded that AMLCDs have a larger screen by increasing the number of pixels, and in order to respond to this demand, speeding up of TFTs is key. From such a background, use of a polycrystalline silicon thin film has been studied in order to manufacture a high-speed TFT. This is because the carrier mobility of polycrystalline silicon can be higher than that of a-Si: H. In addition, when polycrystalline silicon is used, both a device using electrons as carriers and a device using holes as carriers can be manufactured, so that it is expected to have many advantages in circuit configuration. Conventionally, a polycrystalline silicon thin film is mainly formed by a thermal CVD method, and it is necessary to reduce the deposition rate of silicon in order to obtain high-quality polycrystalline silicon. For this reason, a silicon source gas such as silane is usually diluted with hydrogen gas to a concentration of 10% or less, and the substrate temperature is reduced to 6%.
It has been said that it is necessary to set a film at a high temperature of 00 ° C. or higher. However, when a film is formed at such a high temperature as 600 ° C. or more, glass cannot be used as a substrate. If quartz is used as the substrate, it can withstand high temperatures, but the technical difficulty and the high price have been serious problems for realizing a large-screen AMLCD.
【０００４】そこで、４００℃以下の低温で多結晶シリ
コン薄膜を形成する方法として、酸素の混入の心配のな
い超高真空仕様のスパッタリング装置でプラズマのイオ
ンの適度のエネルギーを利用する方法や、電子サイクロ
トロン共鳴（ＥＣＲ）を使用したプラズマ化学気相成長
堆積法（ＣＶＤ）による方法が提案されている。しか
し、いずれの方法の場合でも高価な薄膜堆積装置が必要
となり、しかも大面積の多結晶シリコン薄膜を形成する
ことは困難である。Therefore, as a method of forming a polycrystalline silicon thin film at a low temperature of 400 ° C. or less, a method using an appropriate energy of plasma ions in a sputtering apparatus of an ultra-high vacuum specification which does not cause contamination of oxygen, A method by plasma enhanced chemical vapor deposition (CVD) using cyclotron resonance (ECR) has been proposed. However, any of these methods requires an expensive thin film deposition apparatus, and it is difficult to form a large-area polycrystalline silicon thin film.
【０００５】[0005]
【発明が解決しようとする課題】本発明は、良質で大面
積の多結晶シリコン薄膜を従来よりも低温で堆積するこ
とが可能な高周波プラズマＣＶＤ装置を提供することを
目的とする。SUMMARY OF THE INVENTION An object of the present invention is to provide a high-frequency plasma CVD apparatus capable of depositing a high-quality, large-area polycrystalline silicon thin film at a lower temperature than in the past.
【０００６】[0006]
【課題を解決するための手段】本発明の高周波プラズマ
ＣＶＤ装置は、２枚の平行平板電極を用いる高周波プラ
ズマＣＶＤ装置において、薄膜を堆積すべき基板を設置
する電極に高周波電源を接続するとともに、前記基板を
覆うように前記高周波電源が接続された電極と同電位の
金属からなるメッシュ状の電極を設けたことを特徴とす
るものである。According to the high frequency plasma CVD apparatus of the present invention, in a high frequency plasma CVD apparatus using two parallel plate electrodes, a high frequency power supply is connected to an electrode on which a substrate on which a thin film is to be deposited is installed. A mesh-like electrode made of a metal having the same potential as the electrode to which the high-frequency power supply is connected is provided so as to cover the substrate.
【０００７】本発明において、前記メッシュ状の電極
は、目穴の大きさが０．５〜５ｍｍであり、前記基板か
ら１０〜５０ｍｍの距離を隔てて設けることが好まし
い。また、前記メッシュ状の電極としては、ステンレ
ス、ニッケルまたはタングステンなど、遷移金属を含有
する材質からなるものを用いることが好ましい。[0007] In the present invention, it is preferable that the mesh-shaped electrode has a hole size of 0.5 to 5 mm and is provided at a distance of 10 to 50 mm from the substrate. Further, it is preferable to use an electrode made of a material containing a transition metal, such as stainless steel, nickel or tungsten, as the mesh electrode.
【０００８】[0008]
【発明の実施の形態】以下、本発明をさらに詳細に説明
する。一般的に、２枚の平行平板電極を用いるプラズマ
化学気相堆積（ＰＥＣＶＤ）法では、陰極堆積法と陽極
堆積法とが知られている。陰極堆積法は高周波電力を供
給する電極（陰極）上に基板を設置する方法であり、図
１（ａ）に示すような装置構成で実施される。すなわ
ち、ＣＶＤ炉１内に２枚の平板電極２、３を平行に設
け、一方の電極（陰極、カソード）２に結合コンデンサ
４および高周波電源５を接続し、他方の電極（陽極、ア
ノード）３を接地する。そして、基板１０を高周波電力
が供給される陰極２上に設置する。陽極堆積法は高周波
電力を供給しない電極（陽極）上に基板を設置する方法
であり、図１（ｂ）に示すような装置構成で実施され
る。すなわち、図１（ａ）の場合とは逆に、基板１０を
高周波電力を供給しない陽極３上に設置する。BEST MODE FOR CARRYING OUT THE INVENTION Hereinafter, the present invention will be described in more detail. In general, a cathode deposition method and an anodic deposition method are known as plasma chemical vapor deposition (PECVD) methods using two parallel plate electrodes. The cathode deposition method is a method in which a substrate is placed on an electrode (cathode) for supplying high-frequency power, and is implemented with an apparatus configuration as shown in FIG. That is, two plate electrodes 2 and 3 are provided in parallel in a CVD furnace 1, a coupling capacitor 4 and a high-frequency power source 5 are connected to one electrode (cathode and cathode) 2, and the other electrode (anode and anode) 3 To ground. Then, the substrate 10 is placed on the cathode 2 to which high-frequency power is supplied. The anodic deposition method is a method in which a substrate is placed on an electrode (anode) to which no high-frequency power is supplied, and is implemented with an apparatus configuration as shown in FIG. That is, contrary to the case of FIG. 1A, the substrate 10 is placed on the anode 3 to which no high-frequency power is supplied.
【０００９】従来、ａ−Ｓｉ：Ｈ薄膜を堆積するには、
主として陽極堆積法が用いられてきた。これは、陰極堆
積法では基板が負に帯電して基板へのイオンの流入が促
進され、良質なａ−Ｓｉ：Ｈ薄膜を堆積することができ
ないためである。Conventionally, to deposit an a-Si: H thin film,
Primarily the anodic deposition method has been used. This is because in the cathodic deposition method, the substrate is negatively charged and the flow of ions into the substrate is promoted, so that a high-quality a-Si: H thin film cannot be deposited.
【００１０】本発明に係る高周波プラズマＣＶＤ装置は
上述した陰極堆積法を用いるものであるが、基板を覆う
ように高周波電力が供給される電極（陰極）と同電位の
金属からなるメッシュ状の電極を設けるという特徴的な
構造を有している。The high-frequency plasma CVD apparatus according to the present invention employs the above-described cathode deposition method, but has a mesh-like electrode made of a metal having the same potential as an electrode (cathode) to which high-frequency power is supplied so as to cover the substrate. Is provided.
【００１１】本発明に係る高周波プラズマＣＶＤ装置を
図２を参照して説明する。図２に示すように、ＣＶＤ炉
１内に２枚の平板電極２、３を平行に設け、一方の電極
（陰極）２に結合コンデンサ４および高周波電源５を接
続し、他方の電極（陽極）３を接地し、基板１０を陰極
２上に設置する。また、基板１０と陽極３との間に陰極
２に接続された金属製のメッシュ状の電極（以下、メッ
シュ電極という）１１を設け、基板１０を覆うようにす
る。A high-frequency plasma CVD apparatus according to the present invention will be described with reference to FIG. As shown in FIG. 2, two plate electrodes 2 and 3 are provided in parallel in a CVD furnace 1, a coupling capacitor 4 and a high-frequency power supply 5 are connected to one electrode (cathode) 2, and the other electrode (anode) 3 is grounded, and the substrate 10 is placed on the cathode 2. In addition, a metal mesh electrode (hereinafter, referred to as a mesh electrode) 11 connected to the cathode 2 is provided between the substrate 10 and the anode 3 so as to cover the substrate 10.
【００１２】図３に示すように、メッシュ電極１１は遷
移金属を含有するステンレス、ニッケルまたはタングス
テンなどの金属線１２を縦横に編んだものである。この
メッシュ電極１１は、目穴の大きさ（１辺の長さ）ｐが
０．５〜５ｍｍであることが好ましく、基板１０から１
０〜５０ｍｍの距離Ｄを隔てて設けることが好ましい。As shown in FIG. 3, the mesh electrode 11 is formed by knitting a metal wire 12 such as stainless steel, nickel or tungsten containing a transition metal in a vertical and horizontal direction. The mesh electrode 11 preferably has a hole size (length of one side) p of 0.5 to 5 mm.
It is preferable to provide them at a distance D of 0 to 50 mm.
【００１３】本発明の高周波プラズマＣＶＤ装置を用い
た多結晶シリコン薄膜の形成は以下のようにして行われ
る。ＣＶＤ炉１内を高真空にした後、ＣＶＤ炉１内にシ
ラン（ＳｉＨ4 ）やジシラン（Ｓｉ2 Ｈ6 ）などのシリ
コン原料ガスおよび希釈用の水素ガスを供給する。ＣＶ
Ｄ炉１内（メッシュ電極１１と陽極３との間）でグロー
放電を起こさせてプラズマを生成させると、イオンは陰
極２側に引かれてメッシュ電極１１の目穴を通してメッ
シュ電極１１と基板１０との間の空間に流入する。メッ
シュ電極１１は陰極２に接続されて同電位になっている
ため、メッシュ電極１１と基板１０との間の空間には非
常に弱い電界が存在するだけである。このため、この空
間に流入したイオンは電子と再結合するか他の分子と衝
突して運動エネルギーを失う。したがって、従来の陰極
堆積法の場合と異なり、陰極上の基板への高エネルギー
のイオンの照射が避けられる。The formation of a polycrystalline silicon thin film using the high frequency plasma CVD apparatus of the present invention is performed as follows. After the inside of the CVD furnace 1 is evacuated to a high vacuum, a silicon source gas such as silane (SiH 4 ) or disilane (Si 2 H 6 ) and a hydrogen gas for dilution are supplied into the CVD furnace 1. CV
When plasma is generated by causing a glow discharge in the D furnace 1 (between the mesh electrode 11 and the anode 3), ions are attracted to the cathode 2 side and pass through the holes of the mesh electrode 11 and the substrate 10 and the substrate 10. Flows into the space between Since the mesh electrode 11 is connected to the cathode 2 and has the same potential, only a very weak electric field exists in the space between the mesh electrode 11 and the substrate 10. For this reason, ions flowing into this space recombine with electrons or collide with other molecules and lose kinetic energy. Therefore, unlike the conventional cathode deposition method, irradiation of high energy ions to the substrate on the cathode is avoided.
【００１４】また、メッシュ電極１１と陽極３との間で
プラズマが生成すると、メッシュ電極の周りではシリコ
ン原料ガスおよび水素ガスの分解により中性原子状水素
ラジカルが生成する。特に、メッシュ電極１１が遷移金
属からなる場合には、その触媒作用によって大量のラジ
カルが生成する。このような中性原子状水素ラジカルが
薄膜堆積表面に高密度で存在すると、薄膜生成表面をイ
オン衝撃から保護する作用を発揮する。When plasma is generated between the mesh electrode 11 and the anode 3, neutral atomic hydrogen radicals are generated around the mesh electrode due to decomposition of the silicon source gas and hydrogen gas. In particular, when the mesh electrode 11 is made of a transition metal, a large amount of radicals are generated by its catalytic action. When such neutral atomic hydrogen radicals are present at a high density on the thin film deposition surface, it exerts an effect of protecting the thin film formation surface from ion bombardment.
【００１５】この結果、成膜温度を低温に設定するとと
もにシリコン原料ガスを高濃度で供給することにより堆
積速度を高速化しても、良質の多結晶シリコン薄膜を成
膜できる。As a result, a high-quality polycrystalline silicon thin film can be formed even when the deposition temperature is set to a low temperature and the silicon source gas is supplied at a high concentration to increase the deposition rate.
【００１６】上述したように、本発明のプラズマＣＶＤ
装置を用いて多結晶シリコン薄膜を成膜する場合には、
プラズマ電界がメッシュ電極の目穴を通してメッシュ電
極で囲まれた空間に侵入し、ラジカルが効率よく薄膜堆
積表面に到達できることが重要になる。このような要件
を満たすためには、メッシュ電極の目穴の大きさはプラ
ズマのデバイ長より少し大きい程度であることが最も好
ましい。メッシュ電極の目穴の大きさは、成膜時の真空
度によっても異なるが、０．５〜５ｍｍに設定するのが
最も適している。メッシュ電極の目穴が小さすぎると、
プラズマがメッシュ電極と基板との間の空間に流入しに
くくなる。一方、メッシュ電極の目穴が大きすぎると、
高エネルギーのイオンが基板表面に到達しやすくなるの
で、良質な多結晶シリコン薄膜を得ることができなくな
る。また、プラズマ中のイオンがメッシュ電極と基板と
の間の空間に流入したときに、電子と再結合するか他の
分子と衝突して運動エネルギーを失うことも重要にな
る。このような要件を満たすためには、基板とメッシュ
電極との間隔は、成膜時の真空度によっても異なるが、
１０〜５０ｍｍに設定することが好ましい。ここで、成
膜時の圧力が高いほど、メッシュ電極の目穴の大きさを
小さくし、基板−メッシュ電極間の距離を小さくするこ
とが好ましい。供給電力は０．３〜１Ｗ／ｃｍ2 である
ことが必要である。供給電力がこの範囲であれば、プラ
ズマによって発生する水素ラジカルが必要な濃度にまで
達する。As described above, the plasma CVD of the present invention
When forming a polycrystalline silicon thin film using an apparatus,
It is important that the plasma electric field penetrates into the space surrounded by the mesh electrode through the eye of the mesh electrode, and the radicals can efficiently reach the thin film deposition surface. In order to satisfy such requirements, it is most preferable that the size of the hole of the mesh electrode is slightly larger than the Debye length of the plasma. The size of the holes of the mesh electrode varies depending on the degree of vacuum at the time of film formation, but is most preferably set to 0.5 to 5 mm. If the mesh electrode holes are too small,
Plasma is less likely to flow into the space between the mesh electrode and the substrate. On the other hand, if the holes in the mesh electrode are too large,
Since high-energy ions easily reach the substrate surface, a high-quality polycrystalline silicon thin film cannot be obtained. It is also important that when ions in the plasma flow into the space between the mesh electrode and the substrate, they recombine with electrons or collide with other molecules to lose kinetic energy. In order to satisfy such requirements, the distance between the substrate and the mesh electrode varies depending on the degree of vacuum during film formation.
It is preferable to set it to 10 to 50 mm. Here, it is preferable that the larger the pressure during film formation, the smaller the size of the holes in the mesh electrode and the smaller the distance between the substrate and the mesh electrode. The supplied power needs to be 0.3 to 1 W / cm 2 . If the supplied power is within this range, the hydrogen radicals generated by the plasma reach the required concentration.
【００１７】本発明においては、薄膜生成表面をイオン
衝撃から保護して良質な多結晶シリコン薄膜を効率よく
生成するためには、薄膜生成表面における中性原子状水
素ラジカルの密度を高くすることが好ましい。このため
に、対向電極（陽極）側に磁石を設置したり、タングス
テンフィラメント等の加熱源を設置して、原子状水素ラ
ジカルの生成を促進させてもよい。In the present invention, in order to efficiently produce a high-quality polycrystalline silicon thin film by protecting the surface on which the thin film is formed from ion bombardment, it is necessary to increase the density of neutral atomic hydrogen radicals on the surface on which the thin film is formed. preferable. For this purpose, a magnet may be provided on the counter electrode (anode) side, or a heating source such as a tungsten filament may be provided to promote the generation of atomic hydrogen radicals.
【００１８】[0018]
【実施例】以下、本発明の実施例を説明する。図２に示
す静電容量結合型の高周波プラズマＣＶＤ装置を用い、
以下のようにしてシリコン薄膜を堆積した。ＣＶＤ炉１
内に直径１００ｍｍの２枚の平板電極を１００ｍｍの間
隔を隔てて平行に設けた。陰極２に結合コンデンサ４を
介して１３．５６ＭＨｚの高周波電力を供給する高周波
電源５を接続し、陽極３を接地した。陰極２上に基板１
０としてガラスまたは単結晶シリコンウェーハを設置し
た。また、基板１０から３０〜５０ｍｍの間隔を隔てて
ステンレス製のメッシュ電極１１を設け、このメッシュ
電極１１で基板１０を覆った。メッシュ電極１１は陰極
２に接続され、陰極２と同電位となっている。このメッ
シュ電極１１はステンレス線を１ｍｍピッチで縦横に編
んだものである。Embodiments of the present invention will be described below. Using a capacitively coupled high-frequency plasma CVD apparatus shown in FIG. 2,
A silicon thin film was deposited as follows. CVD furnace 1
Inside, two plate electrodes having a diameter of 100 mm were provided in parallel at a distance of 100 mm. A high frequency power supply 5 for supplying high frequency power of 13.56 MHz was connected to the cathode 2 via a coupling capacitor 4 and the anode 3 was grounded. Substrate 1 on cathode 2
A glass or single crystal silicon wafer was set as 0. Further, a mesh electrode 11 made of stainless steel was provided at a distance of 30 to 50 mm from the substrate 10, and the substrate 10 was covered with the mesh electrode 11. The mesh electrode 11 is connected to the cathode 2 and has the same potential as the cathode 2. The mesh electrode 11 is formed by knitting a stainless wire vertically and horizontally at a pitch of 1 mm.
【００１９】成膜圧力を０．１〜０．２Ｔｏｒｒに設定
し、供給電力、基板温度、およびモノシラン（ＳｉＨ
4 ）ガスの水素ガスによる希釈度を種々変化させて、膜
厚約１μｍのシリコン薄膜を形成した。それぞれの条件
で得られたシリコン薄膜について結晶性を評価した。シ
リコン薄膜の結晶性は、Ｘ線回折法により観測される結
晶ピークの半値幅に基づいて評価した。The film forming pressure was set to 0.1 to 0.2 Torr, and the power supply, substrate temperature, and monosilane (SiH
4 ) By varying the degree of dilution of the gas with hydrogen gas, a silicon thin film having a thickness of about 1 μm was formed. The crystallinity of the silicon thin film obtained under each condition was evaluated. The crystallinity of the silicon thin film was evaluated based on the half width of the crystal peak observed by the X-ray diffraction method.
【００２０】その結果、供給電力５〜１００Ｗ、基板温
度１００〜４５０℃の広い範囲で多結晶シリコン薄膜が
得られることがわかった。特に、供給電力５０〜８０
Ｗ、基板温度３５０〜４５０℃の範囲（基板としてはシ
リコン基板または石英基板を用いた）で良質な多結晶シ
リコン薄膜が得られた。また、供給ガス中のシランガス
濃度が１〜１００％の範囲で結晶化したシリコン薄膜が
得られた。特に、１００％シランガスを使用すると、４
０ｎｍ／ｍｉｎの高速堆積を達成することができた。し
かも、この多結晶シリコン薄膜は高速堆積されているに
もかかわらず、含まれる汚染物質が少なく良質のもので
あった。従来のプラズマＣＶＤ法ではシランガスの濃度
が１０％以下になるまで水素ガスで希釈しなければ多結
晶シリコン薄膜を得ることができなかったのと比較する
と、本発明のプラズマＣＶＤ装置を用いることにより好
適な成膜条件の範囲が広がることがわかる。As a result, it has been found that a polycrystalline silicon thin film can be obtained in a wide range of power supply of 5 to 100 W and substrate temperature of 100 to 450 ° C. In particular, the supply power 50 to 80
W, a high-quality polycrystalline silicon thin film was obtained in the range of the substrate temperature of 350 to 450 ° C. (a silicon substrate or a quartz substrate was used as the substrate). Further, a silicon thin film crystallized at a silane gas concentration of 1 to 100% in the supply gas was obtained. In particular, when 100% silane gas is used, 4%
High-speed deposition of 0 nm / min could be achieved. In addition, despite the high-speed deposition of this polycrystalline silicon thin film, it contained few contaminants and was of good quality. Compared with the conventional plasma CVD method in which a polycrystalline silicon thin film could not be obtained unless diluted with hydrogen gas until the concentration of silane gas became 10% or less, the use of the plasma CVD apparatus of the present invention is preferable. It can be seen that the range of various film forming conditions is widened.
【００２１】また、ｎ型多結晶シリコンを得るために、
不純物ガスとしてホスフィン（ＰＨ3 ）を用いてリン
（Ｐ）の添加実験を行った。この結果、基板温度３５０
〜４５０℃、供給電力５０〜８０Ｗの範囲において、不
純物無添加の多結晶シリコンよりも良好な結晶性を有す
るｎ型多結晶シリコン薄膜が得られた。In order to obtain n-type polycrystalline silicon,
An experiment of adding phosphorus (P) was performed using phosphine (PH 3 ) as an impurity gas. As a result, the substrate temperature 350
An n-type polycrystalline silicon thin film having better crystallinity than the impurity-free polycrystalline silicon was obtained at a temperature of 450 ° C. and a power supply of 50 to 80 W.
【００２２】同様に、ｐ型多結晶シリコンを得るため
に、不純物ガスとしてジボラン（Ｂ2Ｈ6 ）を用いてボ
ロン（Ｂ）の添加実験を行った。この結果、上記のＰ添
加の場合と同じ条件において、不純物無添加の多結晶シ
リコンとほぼ同程度の結晶性を有するｐ型多結晶シリコ
ン薄膜が得られた。Similarly, in order to obtain p-type polycrystalline silicon, an experiment of adding boron (B) was performed using diborane (B 2 H 6 ) as an impurity gas. As a result, a p-type polycrystalline silicon thin film having substantially the same crystallinity as that of the non-impurity-added polycrystalline silicon was obtained under the same conditions as in the case of adding P.
【００２３】[0023]
【発明の効果】以上詳述したように本発明によれば、良
質で大面積の多結晶シリコン薄膜を低温で堆積すること
が可能な高周波プラズマＣＶＤ装置を提供することがで
きる。As described above in detail, according to the present invention, it is possible to provide a high-frequency plasma CVD apparatus capable of depositing a high-quality large-area polycrystalline silicon thin film at a low temperature.
【図１】陰極堆積法を実施するための高周波プラズマＣ
ＶＤ装置、および陽極堆積法を実施するための高周波プ
ラズマＣＶＤ装置の構成図。FIG. 1 shows a high-frequency plasma C for performing a cathode deposition method
FIG. 1 is a configuration diagram of a VD apparatus and a high-frequency plasma CVD apparatus for performing an anodic deposition method.
【図２】本発明の高周波プラズマＣＶＤ装置の構成図。FIG. 2 is a configuration diagram of a high-frequency plasma CVD apparatus of the present invention.
【図３】本発明の高周波プラズマＣＶＤ装置に用いられ
るメッシュ電極の平面図。FIG. 3 is a plan view of a mesh electrode used in the high-frequency plasma CVD apparatus of the present invention.
１…ＣＶＤ炉 ２…陰極 ３…陽極 ４…結合コンデンサ ５…高周波電源 １０…基板 １１…メッシュ電極 DESCRIPTION OF SYMBOLS 1 ... CVD furnace 2 ... Cathode 3 ... Anode 4 ... Coupling capacitor 5 ... High frequency power supply 10 ... Substrate 11 ... Mesh electrode
Claims (3)
ズマＣＶＤ装置において、薄膜を堆積すべき基板を設置
する電極に高周波電源を接続するとともに、前記基板を
覆うように前記高周波電源が接続された電極と同電位の
金属からなるメッシュ状の電極を設けたことを特徴とす
る高周波プラズマＣＶＤ装置。In a high frequency plasma CVD apparatus using two parallel plate electrodes, a high frequency power supply is connected to an electrode on which a substrate on which a thin film is to be deposited is placed, and the high frequency power supply is connected so as to cover the substrate. A high-frequency plasma CVD apparatus provided with a mesh electrode made of a metal having the same potential as the electrode.
が０．５〜５ｍｍであり、前記基板から１０〜５０ｍｍ
の距離を隔てて設けられていることを特徴とする請求項
１記載の高周波プラズマＣＶＤ装置。2. The mesh-like electrode has a size of an eye hole of 0.5 to 5 mm, and is 10 to 50 mm from the substrate.
2. The high-frequency plasma CVD apparatus according to claim 1, wherein the high-frequency plasma CVD apparatus is provided at a distance of.
ニッケルまたはタングステンなどの遷移金属からなるこ
とを特徴とする請求項１記載の高周波プラズマＣＶＤ装
置。3. The mesh-like electrode is made of stainless steel,
2. The high frequency plasma CVD apparatus according to claim 1, wherein the apparatus is made of a transition metal such as nickel or tungsten.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8156998A JPH104062A (en) | 1996-06-18 | 1996-06-18 | High frequency plasma cvd apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8156998A JPH104062A (en) | 1996-06-18 | 1996-06-18 | High frequency plasma cvd apparatus |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH104062A true JPH104062A (en) | 1998-01-06 |
Family
ID=15639959
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8156998A Pending JPH104062A (en) | 1996-06-18 | 1996-06-18 | High frequency plasma cvd apparatus |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH104062A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6383299B1 (en) * | 1997-05-21 | 2002-05-07 | Nec Corporation | Silicon oxide film, method of forming the silicon oxide film, and apparatus for depositing the silicon oxide film |
| JP2002289530A (en) * | 2001-03-23 | 2002-10-04 | Asahi Glass Co Ltd | Plasma CVD apparatus and film forming method |
-
1996
- 1996-06-18 JP JP8156998A patent/JPH104062A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6383299B1 (en) * | 1997-05-21 | 2002-05-07 | Nec Corporation | Silicon oxide film, method of forming the silicon oxide film, and apparatus for depositing the silicon oxide film |
| JP2002289530A (en) * | 2001-03-23 | 2002-10-04 | Asahi Glass Co Ltd | Plasma CVD apparatus and film forming method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3911971B2 (en) | Silicon thin film, thin film transistor, and method for manufacturing silicon thin film | |
| US7915114B2 (en) | Low temperature process for TFT fabrication | |
| US6638839B2 (en) | Hot-filament chemical vapor deposition chamber and process with multiple gas inlets | |
| US6592771B1 (en) | Vapor-phase processing method and apparatus therefor | |
| JP4018625B2 (en) | Multi-stage CVD method for thin film transistors | |
| JP5216446B2 (en) | Plasma CVD apparatus and display device manufacturing method | |
| JPH1027762A (en) | Inductively coupled plasma CVD method and amorphous silicon thin film, silicon nitride film, and amorphous thin film transistor formed using the same | |
| JP3960792B2 (en) | Plasma CVD apparatus and method for manufacturing amorphous silicon thin film | |
| US7521341B2 (en) | Method of direct deposition of polycrystalline silicon | |
| JPH104062A (en) | High frequency plasma cvd apparatus | |
| JPH10265212A (en) | Method for producing microcrystalline and polycrystalline silicon thin films | |
| US20100173448A1 (en) | High frequency plasma enhanced chemical vapor deposition | |
| JP2012238637A (en) | Sputtering method and sputtering apparatus | |
| KR100466962B1 (en) | Method of fabricating the same for Poly-Silicone Thin Film Transistor | |
| JP3295133B2 (en) | Manufacturing method of amorphous semiconductor | |
| JPH02248038A (en) | Manufacture of polycrystalline semiconductor substance layer | |
| CN111883582B (en) | Grid electrode, manufacturing method of thin film transistor and display panel | |
| JP2008205280A (en) | Film deposition device, method for forming thin film, and process for fabricating transistor | |
| JP2649331B2 (en) | Plasma processing method | |
| JP4251256B2 (en) | Method for producing microcrystalline film | |
| JPH08339965A (en) | Method for forming crystalline semiconductor film | |
| JPS5910254B2 (en) | Plasma position method | |
| JP2649330B2 (en) | Plasma processing method | |
| JPH10120491A (en) | Crystal film formation method | |
| KR101351310B1 (en) | System for treatmenting substrate |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Effective date: 20040830 Free format text: JAPANESE INTERMEDIATE CODE: A712 |
|
| A621 | Written request for application examination |
Effective date: 20041111 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20060224 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060327 |
|
| A977 | Report on retrieval |
Effective date: 20060629 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060704 |
|
| A02 | Decision of refusal |
Effective date: 20061031 Free format text: JAPANESE INTERMEDIATE CODE: A02 |