JPH1041241A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH1041241A
JPH1041241A JP19740896A JP19740896A JPH1041241A JP H1041241 A JPH1041241 A JP H1041241A JP 19740896 A JP19740896 A JP 19740896A JP 19740896 A JP19740896 A JP 19740896A JP H1041241 A JPH1041241 A JP H1041241A
Authority
JP
Japan
Prior art keywords
oxide film
oxygen
heat treatment
hydrogen
buried oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP19740896A
Other languages
English (en)
Inventor
Takashi Ueda
多加志 上田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP19740896A priority Critical patent/JPH1041241A/ja
Publication of JPH1041241A publication Critical patent/JPH1041241A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Element Separation (AREA)

Abstract

(57)【要約】 【課題】1000℃付近の水素雰囲気中での熱処理では
結晶性の回復や埋め込み酸化膜の膜質向上に対しては温
度が低いので十分ではない。一方、高温で行うと、SO
I層と埋め込み酸化膜界面の酸化膜までが還元除去さ
れ、埋め込み酸化膜の特性が悪くなる。 【解決手段】シリコン基板1を酸化して酸化膜2を形成
後、酸素のイオン注入する。次に、アルゴン雰囲気中で
熱処理をおこなって、埋め込み酸化膜4を形成するとと
もに、表面シリコン層5の結晶欠陥を回復させる。次
に、酸素雰囲気中でアニールを行う。次に、シリコン基
板1の表面の酸化膜2をHF系エッチャントで除去し、
拡散炉を用いて、950℃の水素雰囲気中で30分間の
熱処理を行い、表面シリコン層5の格子間酸素の還元除
去を行った。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体装置の製造
方法に関し、詳しくは、SOI(SiliconOn
Insulator)基板の表層シリコン層のプロセス
誘起欠陥発生の核となる格子間酸素を減少させる方法に
関するものである。
【0002】
【従来の技術】現在、SOI基板は将来のULSI基板
として注目されている。このSOI基板の製造方法に
は、シリコン基板同士を絶縁膜を介し貼り合わせる方
法、絶縁性基板又は絶縁性薄膜を表面に有する基板の上
にシリコン薄膜を堆積させる方法、SIMOX(Sep
aration by Implanted Oxge
n)法などがある。このSIMOX法は、シリコン基板
の内部に絶縁層を埋め込む方法の1つであって、具体的
にはシリコン基板内部に高濃度の酸素イオンを注入した
後、高温でアニール処理して、このシリコン基板表面か
ら所定の深さに埋め込みシリコン酸化膜を形成し、その
表面側のシリコン層(SOI層)を活性領域とする方法
である。
【0003】従来、この方法では、シリコンウエハに
0.4〜15×1018/cm2程度の高濃度の酸素イオ
ンを注入した後、1000〜1400℃で数時間熱処理
していた。この熱処理により、注入された酸素はシリコ
ンと反応してシリコン酸化膜となり、また、注入による
シリコン結晶のダメージは回復するが、雰囲気ガスによ
り、その他にこのシリコンウエハに対して種々の影響が
生じる。
【0004】特開昭64−72533号公報には、酸素
イオン注入後、1050℃、水素雰囲気で熱処理を行
い、不必要に注入された酸素を除去し、且つ、注入領域
を絶縁層へ変化させている。また、特開平8−4616
1号公報には、アルゴンと酸素との混合ガスでは表面シ
リコンの欠陥が消失しいくいので、表面に保護膜を形成
し、1350℃の高温で水素の熱処理を行っている。ま
た、酸素イオン注入の際、表面にパーチクルがついてい
ると、酸素イオンが注入されないか、或いは注入量が不
足して、埋め込み酸化膜の電気絶縁性が悪くなるのを改
良するため、特開平7−263538号公報では、13
50℃で、アルゴンと酸素との混合ガスで熱処理を行っ
た後に、酸素の雰囲気で熱処理を行い、埋め込み酸化膜
の厚さを増加させ、その電気絶縁性を改良している。こ
の酸素の熱処理は、埋め込み酸化膜の厚さを増加させる
ので酸素イオンの注入量を下げることもできるし、SO
I層と埋め込み酸化膜との界面の平坦性を向上させる利
点もある。
【0005】また、シリコンウエハを水素雰囲気中で熱
処理し、表面層の結晶品質の改善を行う技術は、Y.S
atoらによって、「Ext.Abst.18th I
nt.Conf.Solid State Devic
es and Materials,Jpn.Soc.
Appl.Phys.,Tokyo(1986)p52
9」に報告されている。この技術によれば、シリコンウ
エハを高温で水素でアニールすることにより、誘起欠陥
の核となる格子間酸素を外方拡散させ、酸素濃度を低減
させ、且つ、シリコン内部にゲッタリングサイトを形成
し、表層に分布する微小欠陥や不純物金属等を内部に捕
獲し、結晶品質を改質するものである。
【0006】ところが、この技術をSOI構造のシリコ
ンウエハに適用するには、問題がある。それは、高温処
理で拡散した水素が表面シリコン層下の酸化膜を還元
し、表面シリコン層と酸化膜との界面特性が劣化する。
【0007】
【発明が解決しようとする課題】しかしながら、酸素イ
オン注入後、アルゴンで熱処理を行うと、イオン注入領
域は酸化膜となり、また、注入された酸素の一部は外方
拡散するが、SOI層の格子間、特に埋め込み膜の界面
近傍には注入された酸素の一部が残存する。この酸素は
以後の半導体装置に製造工程の熱処理で、欠陥の発生の
要因となる。また、酸素の場合、特開平7−26353
8号公報に示されるように、酸素イオン注入時に表面に
パーティクルがついていると酸素が注入されない、又は
注入量が不足し、埋め込み酸化膜の電気絶縁性が劣化す
る場合があるが、酸素雰囲気中によるアニールを行えば
埋め込み酸化膜の厚さの増加が見られる。
【0008】一方、水素雰囲気中での熱処理では、結晶
性向上のため、ダングリングボンドの終結や格子間にお
ける酸素の還元に有効であるが、酸素イオン注入後、水
素アニールを行うと、イオン注入によってアモルファス
状態になったSOI層では注入欠陥の回復の際に水素で
還元されて生じるH2Oに起因した結晶欠陥(OSF)
が発生すること、及び埋め込み酸化膜領域内は完全なシ
リコン酸化膜となっていないので、多数のSi−OH基
が存在することになり、埋め込み酸化膜の絶縁破壊耐圧
が低下する危惧が生じる。
【0009】また、1000℃付近の水素雰囲気中での
熱処理では結晶性の回復や埋め込み酸化膜の膜質向上に
対しては温度が低いので十分ではない。一方、高温で行
うと、上述したように、SOI層内の格子間酸素の還元
除去以外に、埋め込み酸化膜界面の酸化膜までが還元除
去され、埋め込み酸化膜の特性が悪くなる。
【0010】一方、アルゴンと酸素との混合ガス雰囲気
での熱処理後、酸素雰囲気で熱処理する方法でも、最後
の工程が酸素雰囲気である限り、格子間に酸素が残留
し、欠陥(主として、OSF(Oxidation−i
nduced Stacking Faults))の
発生源となる可能性がある。
【0011】
【課題を解決するための手段】請求項1記載の半導体装
置の製造方法は、シリコン基板に酸素をイオン注入し、
不活性ガス雰囲気中で、所定の温度で熱処理することに
より、埋め込み酸化膜及び該埋め込み酸化膜上の表面シ
リコン層を形成する第1工程と、該第1工程後、水素雰
囲気中での熱処理での雰囲気温度、又は水素プラズマ処
理での基板温度を、上記表面シリコン層の格子間酸素が
水素と還元反応を起こす温度以上で、且つ、上記埋め込
み酸化膜の酸素が水素と還元反応を起こす温度より低い
温度にして、上記熱処理又はプラズマ処理を行う第2工
程とを有することを特徴とするものである。
【0012】また、請求項2記載の半導体装置の製造方
法は、上記第1工程と第2工程との間に酸素雰囲気の熱
処理を行うことを特徴とする、請求項1記載の半導体装
置の製造方法である。
【0013】更に、請求項3記載の半導体装置の製造方
法は、上記第2工程において、熱処理又はプラズマ処理
を、水素と不活性ガスとの混合ガスによる熱処理又は水
素と不活性ガスとの混合ガスのプラズマ処理とすること
を特徴とする、請求項1又は請求項2記載の半導体装置
の製造方法である。
【0014】
【発明の実施の形態】以下、実施の形態に基づいて本発
明について詳細に説明する。
【0015】図1は本発明の一実施の形態の半導体装置
の製造工程図であり、図2は本発明の効果の説明に供す
る、本実施の形態の工程で作製したSOI基板の酸素濃
度をSIMS(Secondary Ion Mass
Spectrometry:二次イオン質量分析法)
で評価したデータを示す図である。図1において、1は
シリコン基板、2は熱酸化膜、3は注入された酸素イオ
ン、4は埋め込み酸化膜、5は表面シリコン層(SOI
層)を示す。
【0016】本発明は、SOI基板の表面シリコン層の
格子間酸素を低減し、埋め込み酸化膜の特性を良くする
手段として、まず、高温(雰囲気温度1300〜140
0℃)でアルゴン等の不活性ガスの雰囲気による熱処理
を行うことにより、酸素注入領域を埋め込み酸化膜にす
るとともに、表面シリコン層の結晶性の回復を行う。次
に、同様の高温(雰囲気温度1300〜1400℃)で
酸素雰囲気の熱処理を行い、埋め込み酸化膜の界面及び
膜質の改良を行う。
【0017】そしてその後、上述の熱処理温度より低い
雰囲気温度(800〜1000℃)で水素雰囲気の熱処
理を行い、さらに表面シリコン層の結晶性が回復される
ともに、表面シリコン層内に残存している固溶する格子
間酸素は、この熱エネルギーによって拡散し、表面シリ
コン層表面で水素による還元をうけてH2Oとなり、大
気中に放出される。
【0018】この際、表面シリコン層中に格子間酸素の
濃度勾配が生じて、格子間酸素の表面シリコン層表面へ
の拡散が加速され、還元除去され、更に濃度勾配が大き
くなるというループが繰り返し起きて、格子間酸素が減
少していくことになる。ここで、格子間酸素の拡散と表
面シリコン層中に拡散した水素による埋め込み酸化膜界
面の絶縁膜の還元が同時に生じるため、埋め込み酸化膜
の還元を抑制するため、水素の高温熱処理には問題があ
り、水素雰囲気中の熱処理の際の雰囲気温度は、800
〜1000℃が適当である。即ち、800℃以下では充
分な格子間酸素の還元が行われず、1000℃以上で
は、埋め込み酸化膜の還元が生じる。
【0019】また、水素のプラズマ処理を行っても同様
の効果が得られる。この場合、SOI層は水素プラズマ
にさらされて温度が上昇するので、SOI基板の基板温
度を700〜1000℃とする。理由は、上述の雰囲気
温度の限定理由と同じである。
【0020】次に、図1を用いて、本発明の第1の実施
の形態の半導体装置の製造工程を説明する。
【0021】まず、シリコン基板1を酸化して50nm
の酸化膜2を形成後、酸素イオン(16+)を注入エネ
ルギーを140kev、ドーズ量を4×1017cm-2
イオン注入する(図1(a))。この際の酸素イオンの
平均飛程Rpは、シリコン基板中の表面から295nm
の箇所になる。
【0022】次に、アルゴン雰囲気中で、雰囲気温度を
1350℃で4時間の熱処理をおこなって、注入酸素を
反応させて埋め込み酸化膜4を形成するとともに、表面
シリコン層5の結晶欠陥を回復させる。これにより、埋
め込み酸化膜4の厚さが70nm、表面シリコン層5の
厚さが260nmのSIMOX法によるSOI基板が形
成される。(図1(b))。
【0023】次に、酸素雰囲気中で、雰囲気温度を13
50℃で引き続き4時間の酸化アニールを行い、埋め込
み酸化膜4の特性を改善させた。即ち、この酸素による
熱処理工程では、アルゴンによる熱処理工程で減少した
格子間酸素は1018cm-3オーダーへ増加するが、埋め
込み酸化膜4の膜厚は105nmと少し増加して、埋め
込み酸化膜4の電気的特性や界面状態は向上する。表面
の酸化膜2の厚さは310nmとなり、表面シリコン層
5の厚さは130nmとなる(図1(c))。
【0024】次に、このシリコン基板1の表面の酸化膜
2をHF系エッチャントで除去し、拡散炉を用いて、水
素雰囲気中で、雰囲気温度を950℃で30分間の熱処
理を行い、表面シリコン層5の格子間酸素の還元除去を
行った(図1(d))。
【0025】上記熱処理工程は最後に水素による熱処理
を行っているが、先に水素による熱処理を行うことは、
酸素注入や酸素アニールで、格子間酸素が再び増加する
ことになり、好ましくない。
【0026】尚、上記実施例での酸素雰囲気の熱処理で
は、表面シリコン層5の減少が生じるが、埋め込み酸化
膜の特性が完全で無くての良い場合は、酸素雰囲気によ
る熱処理を行わなくてもよい。
【0027】この処理によって、図2に示すように、表
面シリコン層中の格子間酸素濃度を1020cm-3オーダ
ーからおよそ2桁小さい1018cm-3オーダーに低減で
きた。
【0028】次に、本発明の第2の実施の形態について
説明する。
【0029】この実施の形態は、第1の実施の形態にお
ける水素雰囲気中熱処理をプラズマ処理で行うものであ
る。即ち、埋め込み酸化膜が形成されたSOI基板をプ
ラズマ処理装置内に装填し、水素ガス(流量10〜30
sccm)を流しながら、圧力が10Torrになるよ
うに排気した。続いて、基板を900℃(700〜10
00℃の範囲で適用可能。)まで加熱し、1分間保持し
た後、周波数を2.45GHz、パワーを1kW程度の
マイクロ波によって励起した水素プラズマに該SOI基
板を2分間程度さらした後、プラズマ発生を停止し、そ
の温度のまま、ガスをアルゴンに換えて、5分間保持し
た。このアルゴンによる熱処理で、H2プラズマによる
ダメージは、アニールされ、表面シリコン層(〜300
Å)の結晶性は回復することになる。
【0030】この処理によって、第1の実施の形態とほ
ぼ同様に、表面シリコン層中の格子間酸素濃度を1020
cm-3オーダーからおよそ2桁小さい1018cm-3オー
ダーに低減できた。
【0031】尚、上述の第1の実施の形態における水素
雰囲気中の熱処理を水素と不活性ガスとの混合ガス雰囲
気中での熱処理に換える、又は、第2の実施の形態にお
ける水素プラズマ処理を水素と不活性ガスとの混合ガス
のプラズマ処理に換えることにより、水素の分圧を小さ
くし(具体的には、分圧は(H2/不活性ガス)=0.
01〜0.5が適当である。)、さらなる埋め込み酸化
膜の膜厚の低減の抑制に効果があり、埋め込み酸化膜の
膜厚が薄い場合には、膜厚低減量が小さくても影響があ
るので特に効果がある。
【0032】
【発明の効果】以上、詳細に説明したように、本発明を
用いることにより、従来の高温水素アニールでは、達成
できなかったSOI層中の格子間酸素を低減することが
できる。 具体的には、図2に示すように、酸素はSI
MSプロファイル中の破線のように分布していたが、9
50℃の水素還元処理により、デバイス活性領域である
表面シリコン層の格子間酸素濃度を2桁以上低減でき
た。
【0033】そして、従来技術の水素アニール法で発生
するゲッタリングサイトのような欠陥網はSOI層内部
には発生せず、また、比較的低温で且つ短時間で処理す
るため、埋め込み酸化膜とSOI層との界面が還元され
ることがない。
【0034】したがって、本発明を用いることによっ
て、SOI層中の格子間酸素濃度を低減できるために、
トランジスタ製造工程における熱ストレスやCVD膜等
の応力ストレス又は、それらが集中する部分によって誘
発される酸素誘起欠陥の発生格が減少し、結果として誘
起欠陥が減少することになる。また、欠陥に対するマー
ジンが増え、プロセスの安定化が図れる。
【0035】また、請求項2記載の本発明を用いること
により、更に埋め込み酸化膜の特性が向上する。更に、
請求項3記載の本発明を用いることにより、更に埋め込
み酸化膜の膜減りを抑制することができる。
【0036】以上より、ジャンクションリーク電流低減
やライフタイムの増加、ゲート酸化膜の信頼性が向上
し、デバイスの低消費電力化、高速化、歩留まりの増加
等に寄与できる。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態の半導体装置の製造
工程図である。
【図2】本発明の効果の説明に供する図である。
【符号の説明】
1 シリコン基板 2 熱酸化膜 3 注入された酸素イオン 4 埋め込み酸化膜 5 表面シリコン層

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 シリコン基板に酸素をイオン注入し、不
    活性ガス雰囲気中で、所定の温度で熱処理することによ
    り、埋め込み酸化膜及び該埋め込み酸化膜上の表面シリ
    コン層を形成する第1工程と、 該第1工程後、水素雰囲気中での熱処理での雰囲気温
    度、又は水素プラズマ処理での基板温度を、上記表面シ
    リコン層の格子間酸素が水素と還元反応を起こす温度以
    上で、且つ、上記埋め込み酸化膜の酸素が水素と還元反
    応を起こす温度より低い温度にして、上記熱処理又はプ
    ラズマ処理を行う第2工程とを有することを特徴とす
    る、半導体装置の製造方法。
  2. 【請求項2】 上記第1工程と第2工程との間に酸素雰
    囲気の熱処理を行うことを特徴とする、請求項1記載の
    半導体装置の製造方法。
  3. 【請求項3】 上記第2工程において、熱処理又はプラ
    ズマ処理を、水素と不活性ガスとの混合ガスによる熱処
    理又は水素と不活性ガスとの混合ガスのプラズマ処理と
    することを特徴とする、請求項1又は請求項2記載の半
    導体装置の製造方法。
JP19740896A 1996-07-26 1996-07-26 半導体装置の製造方法 Pending JPH1041241A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19740896A JPH1041241A (ja) 1996-07-26 1996-07-26 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19740896A JPH1041241A (ja) 1996-07-26 1996-07-26 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH1041241A true JPH1041241A (ja) 1998-02-13

Family

ID=16374025

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19740896A Pending JPH1041241A (ja) 1996-07-26 1996-07-26 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH1041241A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001210811A (ja) * 1999-11-17 2001-08-03 Denso Corp 半導体基板の製造方法
US6313014B1 (en) 1998-06-18 2001-11-06 Canon Kabushiki Kaisha Semiconductor substrate and manufacturing method of semiconductor substrate
JP2005285963A (ja) * 2004-03-29 2005-10-13 Sumco Corp Soi基板の製造方法
JP2006156973A (ja) * 2004-10-25 2006-06-15 Toyota Motor Corp 絶縁ゲート型半導体装置の製造方法
EP1840957A1 (en) * 2006-03-27 2007-10-03 SUMCO Corporation Method of producing simox wafer
KR101007987B1 (ko) 2004-11-11 2011-01-14 주식회사 하이닉스반도체 이온 주입을 이용한 게이트 산화막 보호 방법

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6313014B1 (en) 1998-06-18 2001-11-06 Canon Kabushiki Kaisha Semiconductor substrate and manufacturing method of semiconductor substrate
JP2001210811A (ja) * 1999-11-17 2001-08-03 Denso Corp 半導体基板の製造方法
JP2005285963A (ja) * 2004-03-29 2005-10-13 Sumco Corp Soi基板の製造方法
JP2006156973A (ja) * 2004-10-25 2006-06-15 Toyota Motor Corp 絶縁ゲート型半導体装置の製造方法
KR101007987B1 (ko) 2004-11-11 2011-01-14 주식회사 하이닉스반도체 이온 주입을 이용한 게이트 산화막 보호 방법
EP1840957A1 (en) * 2006-03-27 2007-10-03 SUMCO Corporation Method of producing simox wafer
JP2007266055A (ja) * 2006-03-27 2007-10-11 Sumco Corp Simoxウェーハの製造方法
KR100878732B1 (ko) * 2006-03-27 2009-01-14 가부시키가이샤 사무코 Simox 웨이퍼 제조 방법

Similar Documents

Publication Publication Date Title
US6372609B1 (en) Method of Fabricating SOI wafer by hydrogen ION delamination method and SOI wafer fabricated by the method
JP3911901B2 (ja) Soiウエーハおよびsoiウエーハの製造方法
JP4419147B2 (ja) 貼り合わせウェーハの製造方法
KR101380514B1 (ko) 반도체 기판의 제조 방법
JP2856157B2 (ja) 半導体装置の製造方法
TW200816368A (en) Method of producing simox wafer
US5985728A (en) Silicon on insulator process with recovery of a device layer from an etch stop layer
JPH1041241A (ja) 半導体装置の製造方法
JP2010098167A (ja) 貼り合わせウェーハの製造方法
JP4876442B2 (ja) Simoxウェーハの製造方法およびsimoxウェーハ
US7799660B2 (en) Method for manufacturing SOI substrate
JP4609026B2 (ja) Soiウェーハの製造方法
JP3660469B2 (ja) Soi基板の製造方法
JPH10214844A (ja) 半導体基板の製造方法
JP3091800B2 (ja) Soi基板の製造方法
JP2002343800A (ja) シリコン半導体装置及びその製造方法
JP4598241B2 (ja) Simox基板の製造方法
CN115424937B (zh) 一种器件的鳍部结构形成方法
KR100545990B1 (ko) 실리콘웨이퍼 내의 금속 불순물 제거 방법
JPH02237033A (ja) 半導体基板の製造方法
JP4531339B2 (ja) 半導体基板の製造方法
JPH1140512A (ja) 半導体基板の製造方法
CN121586392A (zh) 键合晶圆及其制备方法
JPH08279475A (ja) 化合物半導体における能動層の形成方法
JPH10214843A (ja) 半導体基板の製造方法