JPH1041382A - 集積回路レベル間絶縁構造 - Google Patents

集積回路レベル間絶縁構造

Info

Publication number
JPH1041382A
JPH1041382A JP9111615A JP11161597A JPH1041382A JP H1041382 A JPH1041382 A JP H1041382A JP 9111615 A JP9111615 A JP 9111615A JP 11161597 A JP11161597 A JP 11161597A JP H1041382 A JPH1041382 A JP H1041382A
Authority
JP
Japan
Prior art keywords
metal
oxide
fluorinated
hsq
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9111615A
Other languages
English (en)
Inventor
Robert H Havemann
エィチ.ヘイブマン ロバート
Manoj K Jain
ケイ.ジェイン マノジ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of JPH1041382A publication Critical patent/JPH1041382A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00Interconnections in chips, wafers or substrates
    • H10W20/01Manufacture or treatment
    • H10W20/071Manufacture or treatment of dielectric parts thereof
    • H10W20/098Manufacture or treatment of dielectric parts thereof by filling between adjacent conductive parts
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00Interconnections in chips, wafers or substrates
    • H10W20/40Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/45Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their insulating parts
    • H10W20/48Insulating materials thereof
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/69Inorganic materials
    • H10P14/692Inorganic materials composed of oxides, glassy oxides or oxide-based glasses
    • H10P14/6921Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon
    • H10P14/6922Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon the material containing Si, O and at least one of H, N, C, F or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H10P14/6924Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon the material containing Si, O and at least one of H, N, C, F or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being halogen doped silicon oxides, e.g. FSG
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/69Inorganic materials
    • H10P14/692Inorganic materials composed of oxides, glassy oxides or oxide-based glasses
    • H10P14/6921Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon
    • H10P14/6922Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon the material containing Si, O and at least one of H, N, C, F or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H10P14/6925Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon the material containing Si, O and at least one of H, N, C, F or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material comprising hydrogen silsesquioxane, e.g. HSQ
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00Interconnections in chips, wafers or substrates
    • H10W20/01Manufacture or treatment
    • H10W20/071Manufacture or treatment of dielectric parts thereof
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00Interconnections in chips, wafers or substrates
    • H10W20/40Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/495Capacitive arrangements or effects of, or between wiring layers

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【課題】 比誘電率の小さい材料による絶縁構造。 【解決手段】 金属レベル間誘電体が2種類の相異なる
比誘電率の小さい絶縁体を用いる。1つは金属レベル内
の隙間の充填用(140)であり、他方は金属レベル間
用(150)である。好ましい実施例は、HSQ(14
0)を隙間充填用の比誘電率の小さい絶縁体として使う
と共に、弗素化酸化シリコン(150)を金属レベル間
の比誘電率の小さい絶縁体として含んでいる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は半導体装置、更に
具体的に云えば、集積回路の絶縁及びその製法に関す
る。
【0002】
【従来の技術及び発明が解決しようとする課題】集積回
路は、典型的には、シリコン基板内に形成されたソース
/ドレイン並びに基板上の絶縁ゲートを持つ電界効果ト
ランジスタと共に、レベルに分けて形成されたそれに重
なる多数の金属(又はポリシリコン)相互接続部を含
む。絶縁層がゲート/ソース/ドレインと第1の金属レ
ベルで形成された相互接続部との間にある(プリ金属誘
電体)と共に、相次ぐ金属レベルの間にもある(金属レ
ベル間誘電体)。金属(又はポリシリコン)で充填され
た絶縁層内の垂直バイアが、隣接した金属レベルに形成
される相互接続部の間、並びにゲート/ソース/ドレイ
ンと第1の金属レベルの相互接続部の間の接続をする。
各々の絶縁層は、金属レベルの相互接続部又はゲートの
比較的隆起の多い形状をカバーしなければならないが、
この形状の中には同じ金属レベル内の密な間隔の相互接
続部の間の割れ目も含まれる。絶縁層の比誘電率は、同
じ金属レベルにある、並びに上又は下に重なる隣接した
金属レベルにある密な間隔の相互接続部の間の容量結合
を制限する為に、実際に可能な限り小さくすべきであ
る。
【0003】デポジットされた硼燐酸珪酸硝子(BPS
G)のリフロー、スピン・オン硝子(SOG)の利用、
テトラエトキシシラン(TEOS)及び酸素を源ガスと
したプラズマ強化化学反応気相成長(PECVD)でデ
ポジットしながらのスパッタリング、デポジットされた
硝子とスピン・オンした平面化用フォトレジストの積重
ねのエッチバック、及びデポジットされた酸化物の化学
−機械的な研磨(CMP)を含めて、種々の方式で、隆
起の多い形状の上に二酸化シリコン(酸化物)の絶縁層
を形成する。
【0004】これら全ての酸化物方式は、酸化シリコン
の比誘電率が比較的高い、大まかに云うと3.9−4.
2である事を含めて問題がある。これが、相互接続部を
どのくらい密に詰込んでも、容量結合を低く押える事が
出来るかを制限している。
【0005】18セミコンダクタ・インターナショナル
71(1995年5月)に発表されたラックスマンの論
文「低ε誘電体:CVDによる弗素化した二酸化シリコ
ン」には、二酸化シリコンよりも一層低い比誘電率を持
っていて、金属レベル間誘電体として使う為の弗素化し
た二酸化シリコンの報告がまとめられている。特に、四
弗化シリコン(SiF4 )、シラン(SiH4 )及び酸
素(O2 )の源ガスを用いたPECVDは、弗素が10
%迄で、比誘電率が3.0乃至3.7の範囲内であるS
iOx y をデポジットする事が出来る。しかし、この
比誘電率でも、相互接続部の詰込み密度が依然として制
限される。この他の物は、同形にデポジットされた二酸
化シリコンの層の間に弗素化酸化物を挟み込んでいる。
【0006】有機重合体絶縁体は、比誘電率の小さい絶
縁体を提供する別の方式になる。気相成長による形成に
より、密な間隔の相互接続部の間の割れ目の充填が確実
になる。例えば、パリレンは小さい比誘電率(例えば
2.35乃至3.15)を持ち、水に対する親和力が小
さい熱可塑性重合体であり、溶媒並びに高温硬化を用い
ずに、気相から同形にデポジットする事が出来る。脂肪
族炭素に水素を持つパリレンは、N2 雰囲気のもとで約
400℃迄の温度で使う事が出来、脂肪族のペル弗素化
により使える温度が約530℃迄高くなる。しかし、こ
の同形のデポジッションは平面化しなければならない
し、典型的には重合体をエッチバックし、重合体の上に
平面化用の酸化シリコンのデポジッションを適用する。
【0007】最後に、重合体及びスピン・オン硝子の一
種の混成であるシルセスキオキサン水素(HSQ)をス
ピン・オンし、硬化させて、約3.0の比誘電率を持つ
絶縁体を作る事が出来る。実際、最初に、隆起の多い形
状の上に酸化シリコンの同形被覆(TEOSのPECV
D等)をデポジットし、次に平面性を持たせる為に隙間
を埋める為にHSQをスピン・オンし、このHSQを硬
化させ、最後に酸化物のキャップ層をデポジットする。
HSQは良好な隙間充填能力を持つが、厚手の被膜、例
えば、大まかに云うと1μmの被膜をひび割れさせる惧
れがある。この為、酸化物のキャップ層は比較的厚手に
なる事がある。しかし、HSQ/キャップ酸化物構造
は、純粋なHSQよりずっと高い実効的な比誘電率を持
ち、HSQの若干の利点が失われる。
【0008】
【課題を解決するための手段及び発明の実施の形態】こ
の発明は、2種類の(又は更に多くの)比誘電率の小さ
い絶縁材料を用いて金属レベル間誘電体又はプリ金属レ
ベル誘電体構造を提供する。一方の材料は隙間を埋める
為であり、他方の材料は上に重なる金属レベル迄の充填
をする。好ましい実施例では、HSQのようなスピン・
オン材料による隙間の充填を、PECVD弗素化酸化物
のようなレベル充填材料と共に用いる。利点としては、
厚手の層のひび割れのような制約を持つ、隙間の充填が
良好な比誘電率の小さい材料を利用して、実効的な比誘
電率の小さい絶縁構造が提供される事が含まれる。
【0009】
【実施例】第1の好ましい実施例 図1a−1eは、集積回路を製造する際、金属線の間に
絶縁体を形成する第1の好ましい実施例の方法の工程を
側面断面図で示している。具体的に云うと、シリコン基
板102の上にあって、プリ金属レベル誘電体(PM
D)110の下方にあるポリシリコン・ゲート104及
びフィールド酸化物106を含む図1aに示す途中迄製
造された回路から出発する。PMD 110はその上に
ある金属線112−120及びPMD 110を通抜け
る金属で充填されたバイア122−124を持ってい
る。金属線は上下にTiN被覆を持つアルミニウムで作
る事が出来る。金属線112−120は高さが0.35
−0.5μm及び0.75−0.5μmで、線112−
116の間並びに線118−120の間の間隔は僅か
0.35−0.5μmである。勿論、幅が0.25μm
で高さが0.8μmと云うように、この他の高さ、幅及
び間隔を使っても良い。即ち、金属線の間の絶縁体の比
誘電率は、容量結合を制限する為に出来るだけ小さくす
べきである。更に、PMDは、ドープされていない酸化
物の薄い同形層、ドープされた酸化物(BPSG又はP
SG)の同形層及び厚手の弗素化酸化物の積重ねであっ
て良い。この積重ねは、弗素化酸化物を使う事によっ
て、実効的な比誘電率を一層小さくすると共に、ドープ
された酸化物層によるイオン・ゲッタ作用をも持つ。図
1e参照。シルセスキオキサン水素(HSQ)の層14
0を約0.3−0.5μmの平均の厚さになる迄スピン
・オンする。HSQ層140の厚さは、金属線の上では
僅か約0.05μmであるが、隙間を充填する。大きな
金属構造(例えばキャパシタ極板)の上では、厚さは平
均値に一層近づく。HSQを約400℃で硬化させる。
HSQは交差結合構造内に大体[SiHO3/2 N の化
学組成を有する。HSQ層140はひび割れを避ける位
に薄手である。
【0010】次に、弗素化テトラエトキシシラン(弗素
化TEOS)及び酸素の源ガスを使ったプラズマ強化デ
ポジッションにより、HSQ層140の上に厚さ0.9
5μmの弗素化酸化シリコン(FSG)層150をデポ
ジットする。(非平衡)反応は次のようになる。 Si(C2 2 3 4 +O2 → SiOx y +H2 O+HF+CO2 +・・・ シラン、酸素及び四弗化シリコン及びアルゴン不活性ガ
スのようなこの代りになる多くの源ガスが存在する。
(非平衡)反応はその時、次のようになる。 SiH4 +O2 +SiF4 → SiOx y +H2 O+HF+・・・ プラズマ加熱によって基板の温度が高くなるが、これは
約330℃に押える。源ガスの流量は約30 sccm
SiH4 、45 sccm O2 、15 sccm
SiF4 及び15 sccm Arである。反応室内の
全圧は約4−5ミリトルである。弗素化酸化物は約29
0nm/分の速度でデポジットされ、弗素含有量が2−
6%であり、比誘電率は約3.5である。図1c参照。
化学−機械的な研磨(CMP)を適用して、弗素化酸化
物150の表面を平面化する事が出来る事に注意された
い。弗素化酸化物の別の利点は、ドープされていない酸
化物よりも研磨されるのが幾分か一層早い事である。
【0011】金属レベル間誘電体140−150が完成
した後、金属線112−120からそれに重なる金属レ
ベルへの接続の為、バイア160−162を写真製版法
によってパターン決めしてエッチングする。その後、バ
イアを金属で充填し、第2レベルの金属をデポジットす
る。その後、第2レベルの金属を写真製版法でパターン
決めし、絶縁体の積重ね140−150の上に第2の金
属レベルの配線172−174を形成し、バイア160
−162によって第1の金属レベルの配線に接続する。
バイアの充填は、タングステンの選択的な又は一面の化
学反応気相成長の後にエッチバックし、更にその後、第
2の金属レベルに対するキャップ・アルミニウム層のデ
ポジッションを行なう。或いはバイアの充填は、アルミ
ニウムのリフロー等により、第2の金属レベルのデポジ
ッションと同時にする事が出来る。更に、バイアは、充
填の前に、障壁ライナを形成する事が出来る。Ti、T
iN、TiWのようなライナをスパッタリングする事が
出来る。第2の金属レベルの配線172−174を示す
図1dを参照されたい。バイアは主に弗素化酸化物15
0の中を通り、HSQ 140を通らず、弗素化酸化物
は非弗素化酸化物と似たエッチング特性を持つ事に注意
されたい。
【0012】HSQを隙間の充填材として使うと共に、
(非弗素化)酸化物を金属レベル間の充填材として使う
事により、隙間の充填材並びに金属レベル間の充填材の
両方として、(非弗素化)酸化物を使った時の結合静電
容量に比べて、0.5μmの間隔を持つ幅0.5μmの
金属配線の間の結合静電容量が約13%減少する。これ
と対照的に、HSQの隙間充填材を金属レベル間充填材
としての弗素化酸化物と共に使う好ましい実施例では、
結合静電容量が約22%減少する。この為、2種類の比
誘電率の小さい絶縁体を使う事により、1種類の比誘電
率の小さい絶縁体を酸化物と共に使った場合より、ずっ
と良い実効的な比誘電率が得られる。多重レベルの金属
構造に対しては、バイア及びパターン決めした金属層と
共に、HSQ及び弗素化酸化物のデポジッションを繰返
す事が出来る。
【0013】ライナ及び隔離材の好ましい実施例 図2a−2dは、金属配線に対する誘電体ライナ並びに
2種類の比誘電率の小さい絶縁体の間の誘電体隔離材を
含むILDを製造する第2の好ましい実施例を示す。特
に、第1の好ましい実施例の場合のように、プリ金属レ
ベル誘電体110の上にある第1のレベルの金属配線1
12−120から開始する。次に、厚さ50−100n
mの(非弗素化)酸化物210を同形にデポジットす
る。図2a参照。酸化物210はPETEOSによって
デポジットする事が出来、金属配線112−120に対
する保護ライナになる。次にHSQ 140を約0.5
μmの厚さにスピン・オンして、第1のレベルの金属配
線112−120の間の隙間を充填する。HSQを硬化
させる。その後、HSQ 140の上に酸化物の厚さ5
0−100nmの隔離材層240をデポジットする。図
2b参照。隔離材240は、HSQ 140とこの後に
その上に重なる弗素化酸化物の間の隔離障壁になる。こ
の隔離材は、弗素がHSQの中に拡散して、それを劣化
させる事を防止する。
【0014】その後、1μmより厚い弗素化酸化物15
0をデポジットし、弗素化酸化物を隔離材240上で
0.85μmの厚さになる迄(CMPで)研磨する。こ
のデポジッションは、第1の好ましい実施例について前
に述べた通りであって良い。弗素化酸化物150の上に
厚さ50−100nmの別の隔離材酸化物250をデポ
ジットする。図2c参照。この場合も、隔離材250
は、弗素がこの後でその上に重なる金属に拡散するのを
阻止する事が出来る。
【0015】第1の好ましい実施例と同じく、金属線1
12−120からそれに重なる金属レベルへの接続の
為、隔離材250、弗素化酸化物150、隔離材24
0、HSQ 140及びライナ210にバイア160−
162を写真製版法でパターン決めしてエッチングす
る。その後、バイアを金属で充填し、第2レベルの金属
をデポジットする。この場合も、充填及び第2の金属の
デポジッションは同時であって良く、バイアはライナを
持っていて良い。次に、第2レベルの金属を写真製版法
でパターン決めして、隔離材240,250及びライナ
210を持つ絶縁体の積重ね140−150の上に第2
の金属レベルの配線172−174を形成し、バイア1
60−162によって第1の金属レベルの配線に接続す
る。最後に、第2のレベルの金属配線172−174の
上に厚さ50−100nmの金属ライナ270をデポジ
ットする。このデポジッションはPECVD酸化物であ
って良い。図2d参照。
【0016】HSQ、隔離材、弗素化酸化物、隔離材、
バイア、バイアの充填、第2の金属のデポジッション及
びパターン決め、及び金属ライナの各工程を繰返して、
比誘電率の小さい絶縁構造で第3、第4、第5レベル等
の金属配線を形成する事が出来る。隔離材層240,2
50及びライナ層210,270の内の任意の1つ又は
更に多くを省略する事が出来る。隔離材又はライナは、
窒化シリコンのような絶縁体で作る事が出来るが、窒化
物の比誘電率は約7.9であり、その為、こういう層は
非常に薄くしなければならない。
【0017】挿入の好ましい実施例 図3a−3cは、3種類の誘電体を使う第3の好ましい
実施例の比誘電率の低い絶縁体構造を作る方法を示す。
特に図3aは、図1aと同じように2つの金属配線11
2−120と、これらの金属線に重なるパリレン(ポリ
−パラキシレン)のような同形にデポジットした重合体
330を示している。パリレンは比誘電率が非常に小さ
く、弗素化したパリレンでは2.35と低く、活性単量
体から気相からデポジットする事が出来る。
【0018】図3bは、重合体330の異方性エッチを
して、側壁並びに極小さい空間を充填する重合体332
を残した状態の構造を示す。この為、下にあるPMD及
び金属に対する接着力及び重合体332の機械的な強度
は、それが次の層に対する主な支持材料ではないので、
大きくする必要はない。この代りに、充分な接着力及び
機械的な強度を持つ重合体では、異方性エッチバックを
省略し、HSQ又は弗素化酸化物又はその両方のような
次の層を図3aに示す構造に直接的に適用する事が出来
る。
【0019】図3cは平面化用のHSQ 342を示し
ており、これをスピン・オンして、HSQ 342の上
にデポジットされた弗素化酸化物(FSG)352と重
合体の側壁を持つ金属線の間を埋め、第1の好ましい実
施例と同じく、上側に重なる金属レベル迄の充填材とな
る。勿論、第2の好ましい実施例に示したようなライナ
及び隔離材を加えても良く、弗素化酸化物はCMPによ
って平面化する事も出来る。側壁並びに極小さな隙間の
充填材としてだけ重合体を用いた金属レベル間誘電体
(ILD)は、機械的な強度が欠けるというような制約
が他の点では持っているような多くの重合体を使う事が
出来るようにし、HSQ及びFSGとの組合せが、実効
的な比誘電率を小さく押える。
【0020】重合体の好ましい実施例 図4a−4cは、相次ぐ2つの金属レベルに、第3の好
ましい実施例形のILDを簡単にしたものを2回相次い
で適用した場合を示す。特に、図4aは、絶縁体402
上の金属線412−420の上に同形にデポジットされ
た弗素化重合体430を示す。金属線414−420は
幅が約0.25μm、高さが0.7μmで、間隔が0.
25μmであり、金属線412は幅が約0.4μmであ
って、垂直バイアの接続の為に金属線の幅を広げたもの
である。この場合も、金属は、上下両方にTiNのよう
な被覆を持つアルミニウムにする事が出来る。
【0021】図4bは、密な間隔の金属線の間を埋める
と共に、他の金属線に側壁を形成するようにエッチバッ
クされた弗素化重合体432を示す。更に図4bは、金
属線並びに弗素化重合体を約0.7μmの厚さ迄覆う平
面化された弗素化酸化物450をも示している。弗素化
酸化物450は(源ガスとして弗素化TEOS又はシラ
ンと酸素と四弗化シリコンを使って)プラズマ強化デポ
ジッションで作る事が出来、同時に平面化の為のスパッ
タリングをする事が出来るが、平面化の為に犠牲層のエ
ッチバック又はCMPを使っても良い。
【0022】図4cは、第1レベルの金属線412を弗
素化酸化物450の中を通って第2レベルの金属線46
2に接続する金属で充填されたバイア452を、弗素化
酸化物450上にあるこの他の第2レベルの金属線46
4−470と共に示している。エッチバックされた弗素
化重合体482が、密な間隔の金属線462−470の
間を埋め、他の金属線では側壁スペーサを形成し、平面
化された弗素化酸化物490が第2レベルの金属線を覆
っている。金属で充填されたバイア492が、第2レベ
ルの金属線470を、この後で弗素化酸化物490の上
に形成される第3レベルの金属線(図に示してない)に
接続する。金属で充填されたバイア452,492は、
最初に酸化物を写真製版法でパターン決めしてエッチン
グし、その後、一面のデポジッション及びエッチバック
により、又は選択的なデポジッションにより、タングス
テンで充填する事によって形成する事が出来る。金属線
は、一面の金属のデポジッションの後、写真製版法によ
るパターン決め及び異方性エッチングによって形成され
る。これを繰返す事により、この後のレベルも作る事が
出来る。
【0023】重合体再充填の好ましい実施例 図5a−5dは、2つの相次ぐ金属レベルに対し、重合
体再充填の好ましい実施例形式のIMDを2回相次いで
適用した場合を示す側面断面図である。実際、図5aは
絶縁層510上の金属線512−520を示しており、
平面化した弗素化酸化物層530が金属線の上に重なっ
ている。金属線514,516,518,520は、約
0.25μm幅という極小さい線幅、及び約0.7μm
の高さを持つが、金属線512は、バイアの整合を容易
にする為、約0.4μmに幅を拡大した事を示してい
る。金属線の対514−516及び518−520にあ
る金属線の間の間隔は約0.25μmと極く小さいが、
他の間隔は一層大きい。金属線は、一面のデポジッショ
ンの後、写真製版法によるパターン決めによって形成さ
れる。金属は被覆アルミニウムであって良い。極く小さ
い金属線の間隔を写真製版法によって定め、この極く小
さい間隔から弗素化酸化物530をエッチングして取出
す。エッチは異方性プラズマ・エッチであって良いが、
金属に対して選択的にし、金属線を横方向のエッチスト
ッパとして使う事が出来る。下側にある絶縁体510へ
の過剰エッチを使う事が出来る。弗素化酸化物のエッチ
の後、前に述べたように、弗素化重合体540を同形に
デポジットする。少なくとも0.125μmの厚さ迄同
形にデポジッションすると、この小さい間隔が埋まる。
約0.4μmの重合体のデポジッションを示した図5b
を参照されたい。
【0024】図5cは、小さい間隔内に重合体充填材5
42だけを残す重合体540のエッチバックを示してい
る。重合体のエッチバックの後、約0.5μmの弗素化
酸化物550をデポジットする。弗素化酸化物530,
550が1個の弗素化酸化物580を形成する。
【0025】弗素化酸化物580内に、金属線512の
ような金属線の幅の広い部分迄、バイアを写真製版法に
よって定めてエッチングする事により、金属レベルが完
成し、その後、選択的な金属のデポジッション又は一面
のデポジッション及びエッチバックにより、バイアを充
填する。バイアは、障壁層を持つタングステンを用いて
充填する事が出来る。金属で充填されたバイア560
が、今述べた金属レベルと同じように形成される第2の
金属レベルに対する接続をする。再充填の重合体582
を持つ弗素化酸化物590がそれに重なる。図5d参
照。この代りの案として、バイア560を充填する金属
をデポジットし、パターン決めして、1工程で第2レベ
ルの金属線を形成する。これは、化学反応気相成長のよ
うな任意の同形金属デポジッション方法又はアルミニウ
ムのような金属のリフローによって行なう事が出来る。
随意選択により、最初にスパッタリングによって障壁金
属層をデポジットしても良い。前に述べたように、金属
線に対するライナ並びに/又は誘電体材料の間の隔離材
を使う事が出来る。
【0026】引込んだ金属の好ましい実施例 図6a−6cは、引込んだ金属(ダマシーン)の好まし
い実施例のIMD及び方法を示す側面断面図である。特
に、図6aは、隔離材層604上の金属レベル間充填材
としての弗素化酸化物層602と、誘電体層610に埋
設されたライナ層606及び金属配線608を示してい
る。誘電体層620が弗素化酸化物602の上にあり、
誘電体層620には、配線溝630−632が写真製版
法によってパターン決めされてエッチングされている。
溝630−632は0.3μm幅であって良い。隔離材
604及びライナ606は、約10nmの厚さを持つプ
ラズマ強化デポジッションによるTEOS酸化物であっ
て良い。弗素化酸化物層602は厚さ1μmであって良
く、誘電体層620の厚さは0.8μmであって良く、
弗素化酸化物又は硬化したHSQ又は重合体のような比
誘電率の小さい材料で作る事が出来る。溝630−63
2は、一層厚手の誘電体層では、誘電体層620を完全
に通抜ける必要はない。
【0027】図6bは、誘電体層620の上及び溝の中
にある同形ライナ層626を示しており、金属628が
溝を充填するようにデポジットされる。金属628は、
化学反応気相成長又はリフローにより溝を埋めるように
形成する事が出来る。その後で適用されたCMPが、溝
の外側にある全部の金属628を平面化して除き、図6
cに示すように、溝内に金属線627,629を残す。
図6dは、平面化された表面の上にデポジットされた隔
離材層624及び金属レベル間充填材としての弗素化酸
化物層622を示しており、これによって金属線62
7、629と、弗素化酸化物622の上に形成される金
属線の間のIMDが完成する。この場合も、隔離材層6
26は非常に薄く(10nm)し、PETEOSにする
事が出来る。弗素化酸化物622は約1μmの厚さにす
る。
【0028】変形 実効的な比誘電率を小さく押えたまま、レベル間誘電体
(PMD又はIMDの何れか)に対する2種類又は更に
多くの比誘電率の小さい材料を用いた好ましい実施例の
変形を作る事が出来る。例えば、使われた弗素化酸化物
は、実効的な弗素含有量が一層低く又は高くし、こうし
て比誘電率が3.0迄下がるか或いは3.6乃至は3.
7迄上るようにしても良い。金属及びポリシリコン線の
寸法及び水平並びに垂直の両方に於ける線の間の間隔を
変える事が出来る。金属配線層の間に使われる異なる絶
縁体の数を変える事が出来、弗素化酸化物内で弗素含有
量が変化するというように、傾斜形の組成を使う事が出
来る。更に、完成された集積回路を覆う不活性化オーバ
ーコートの少なくとも一部分として、比誘電率の小さい
絶縁体を使う事が出来る。実際、上側レベルの金属線の
間の隙間を充填し、それに重なる窒化シリコン層を持つ
第1のSiOx y 層を使う事が出来るし、或いは重合
体或いはスピン・オングラスによる隙間の充填に、それ
に重なるSiOx y 及び1番頂部の窒化シリコンを重
ねたものを使う事が出来る。
【0029】以上の説明に関し、更に以下の項目を開示
する。 (1) 多くとも約3.7の比誘電率を持つ第1の誘電
体材料で作られた、第1の導体に隣接する第1の絶縁体
領域と、前記第1の誘電体材料とは異なり、約3.7未
満の比誘電率を持つ第2の誘電体材料で作られていて、
前記第1の絶縁体領域及び前記第1の導体の上方並びに
第2の導体の下方にある第2の絶縁体領域とを含む集積
回路レベル間絶縁構造。 (2) 第1項記載の集積回路レベル間絶縁構造に於い
て、前記第1の誘電体材料が前記第2の誘電体材料より
小さい比誘電率を有する集積回路レベル間絶縁構造。
【0030】(3) 第1項記載の集積回路レベル間絶
縁構造に於いて、前記第1の領域及び前記第2の領域の
間にある隔離材層を有する集積回路レベル間絶縁構造。 (4) 金属レベル間誘電体が2種類の相異なる比誘電
率の小さい絶縁体を用いる。1つは金属レベル内の隙間
の充填用140であり、他方は金属レベル間用150で
ある。好ましい実施例は、HSQ140を隙間充填用の
比誘電率の小さい絶縁体として使うと共に、弗素化酸化
シリコン150を金属レベル間の比誘電率の小さい絶縁
体として含んでいる。
【図面の簡単な説明】
【図1】第1の好ましい実施例の方法の工程を示す側面
断面図。
【図2】第2の好ましい実施例の方法の工程を示す側面
断面図。
【図3】第3の好ましい実施例の方法の工程を示す側面
断面図。
【図4】第4の好ましい実施例の方法の工程を示す側面
断面図。
【図5】第5の好ましい実施例の方法の工程を示す側面
断面図。
【図6】引込んだ配線の好ましい実施例及びその方法を
示す側面断面図。
【符号の説明】
112乃至140,172,174 金属線 140 シルセキオキサン水素(HSQ)層 150 弗素化酸化シリコン(FSG)層

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 多くとも約3.7の比誘電率を持つ第1
    の誘電体材料で作られた、第1の導体に隣接する第1の
    絶縁体領域と、 前記第1の誘電体材料とは異なり、約3.7未満の比誘
    電率を持つ第2の誘電体材料で作られていて、前記第1
    の絶縁体領域及び前記第1の導体の上方並びに第2の導
    体の下方にある第2の絶縁体領域とを含む集積回路レベ
    ル間絶縁構造。
JP9111615A 1996-04-29 1997-04-28 集積回路レベル間絶縁構造 Pending JPH1041382A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US1640396P 1996-04-29 1996-04-29
US016403 1996-04-29

Publications (1)

Publication Number Publication Date
JPH1041382A true JPH1041382A (ja) 1998-02-13

Family

ID=21776953

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9111615A Pending JPH1041382A (ja) 1996-04-29 1997-04-28 集積回路レベル間絶縁構造

Country Status (4)

Country Link
EP (1) EP0805491A3 (ja)
JP (1) JPH1041382A (ja)
KR (1) KR100518988B1 (ja)
TW (1) TW391048B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001168193A (ja) * 1999-10-22 2001-06-22 Lsi Logic Corp バイア被毒を緩和しつつ金属ライン間にボイドフリー低k誘電性材料を提供する集積回路構造のための低K誘電性複合材層
KR100326814B1 (ko) * 1999-12-30 2002-03-04 박종섭 반도체 소자의 금속배선간 층간 절연막 형성방법

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3159093B2 (ja) * 1996-12-25 2001-04-23 日本電気株式会社 半導体装置およびその製造方法
JPH10189723A (ja) * 1996-12-25 1998-07-21 Nec Corp 半導体装置およびその製造方法
US6770975B2 (en) 1999-06-09 2004-08-03 Alliedsignal Inc. Integrated circuits with multiple low dielectric-constant inter-metal dielectrics
JP4752108B2 (ja) 2000-12-08 2011-08-17 ソニー株式会社 半導体装置およびその製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5565384A (en) * 1994-04-28 1996-10-15 Texas Instruments Inc Self-aligned via using low permittivity dielectric
US5476817A (en) * 1994-05-31 1995-12-19 Texas Instruments Incorporated Method of making reliable metal leads in high speed LSI semiconductors using both dummy leads and thermoconductive layers
JPH08162528A (ja) * 1994-10-03 1996-06-21 Sony Corp 半導体装置の層間絶縁膜構造

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001168193A (ja) * 1999-10-22 2001-06-22 Lsi Logic Corp バイア被毒を緩和しつつ金属ライン間にボイドフリー低k誘電性材料を提供する集積回路構造のための低K誘電性複合材層
KR100326814B1 (ko) * 1999-12-30 2002-03-04 박종섭 반도체 소자의 금속배선간 층간 절연막 형성방법

Also Published As

Publication number Publication date
EP0805491A3 (en) 1997-11-12
KR970072310A (ko) 1997-11-07
EP0805491A2 (en) 1997-11-05
TW391048B (en) 2000-05-21
KR100518988B1 (ko) 2005-12-01

Similar Documents

Publication Publication Date Title
US6278174B1 (en) Integrated circuit insulator and structure using low dielectric insulator material including HSQ and fluorinated oxide
US5716890A (en) Structure and method for fabricating an interlayer insulating film
US6265321B1 (en) Air bridge process for forming air gaps
US6265303B1 (en) Integrated circuit dielectric and method
US6191050B1 (en) Interlayer dielectric with a composite dielectric stack
US6787911B1 (en) Interconnect with low dielectric constant insulators for semiconductor integrated circuit manufacturing
US5759906A (en) Planarization method for intermetal dielectrics between multilevel interconnections on integrated circuits
US6114186A (en) Hydrogen silsesquioxane thin films for low capacitance structures in integrated circuits
US6316351B1 (en) Inter-metal dielectric film composition for dual damascene process
CN100353542C (zh) 集成电路与其形成方法与电子组件
US5994776A (en) Interlevel dielectric with multiple air gaps between conductive lines of an integrated circuit
US6627996B1 (en) Semiconductor device having fluorine containing silicon oxide layer as dielectric for wiring pattern having anti-reflective layer and insulating layer thereon
US7564136B2 (en) Integration scheme for Cu/low-k interconnects
EP0881678A2 (en) Improvements in or relating to porous dielectric structures
US20030143832A1 (en) Dielectric between metal structures and method therefor
JPH07201997A (ja) 集積回路及びその製造方法
US6777322B2 (en) Method for fabricating a multi-layered dielectric layer including insulating layer having Si-CH3 bond therein
KR19980042230A (ko) 집적 회로 절연체 및 그 제조 방법
US6035530A (en) Method of manufacturing interconnect
US6506680B1 (en) Method of forming connections with low dielectric insulating layers
US5888905A (en) Integrated circuit insulator and method
US5930677A (en) Method for reducing microloading in an etchback of spin-on-glass or polymer
US20050140029A1 (en) Heterogeneous low k dielectric
US6800928B1 (en) Porous integrated circuit dielectric with decreased surface porosity
KR100518988B1 (ko) 집적회로절연체및그제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040427

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050824

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050826

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060214