JPH1041436A - 半導体パッケージの製造方法 - Google Patents
半導体パッケージの製造方法Info
- Publication number
- JPH1041436A JPH1041436A JP22578696A JP22578696A JPH1041436A JP H1041436 A JPH1041436 A JP H1041436A JP 22578696 A JP22578696 A JP 22578696A JP 22578696 A JP22578696 A JP 22578696A JP H1041436 A JPH1041436 A JP H1041436A
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- semiconductor package
- wiring pattern
- electric insulating
- resistance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 27
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 11
- 229920005989 resin Polymers 0.000 claims abstract description 14
- 239000011347 resin Substances 0.000 claims abstract description 14
- 229920001187 thermosetting polymer Polymers 0.000 claims abstract description 11
- 239000004744 fabric Substances 0.000 claims abstract description 8
- 239000011521 glass Substances 0.000 claims abstract description 8
- 229920001955 polyphenylene ether Polymers 0.000 claims abstract 4
- 239000002184 metal Substances 0.000 claims description 19
- 229910052751 metal Inorganic materials 0.000 claims description 19
- 239000000758 substrate Substances 0.000 claims description 6
- 229920013636 polyphenyl ether polymer Polymers 0.000 claims 1
- 238000007747 plating Methods 0.000 abstract description 19
- 238000000034 method Methods 0.000 abstract description 13
- 238000010521 absorption reaction Methods 0.000 abstract description 6
- 239000000126 substance Substances 0.000 abstract description 4
- 238000012993 chemical processing Methods 0.000 abstract 1
- 238000012545 processing Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 39
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 18
- 239000011889 copper foil Substances 0.000 description 13
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 13
- 239000010931 gold Substances 0.000 description 13
- 229910052737 gold Inorganic materials 0.000 description 13
- 229910052802 copper Inorganic materials 0.000 description 5
- 239000010949 copper Substances 0.000 description 5
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 5
- 238000010292 electrical insulation Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 239000002356 single layer Substances 0.000 description 3
- XQUPVDVFXZDTLT-UHFFFAOYSA-N 1-[4-[[4-(2,5-dioxopyrrol-1-yl)phenyl]methyl]phenyl]pyrrole-2,5-dione Chemical compound O=C1C=CC(=O)N1C(C=C1)=CC=C1CC1=CC=C(N2C(C=CC2=O)=O)C=C1 XQUPVDVFXZDTLT-UHFFFAOYSA-N 0.000 description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 229920003192 poly(bis maleimide) Polymers 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 239000009719 polyimide resin Substances 0.000 description 2
- 229920005992 thermoplastic resin Polymers 0.000 description 2
- 230000004308 accommodation Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000011888 foil Substances 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
Landscapes
- Insulated Metal Substrates For Printed Circuits (AREA)
Abstract
(57)【要約】
【目的】 金属板を絞り加工して成る半導体パッケージ
において、無電解金メッキの適用を可能とし、ＰＣＴ耐
性に優れた信頼性の高い多層の半導体パッケージの製造
方法を提供する。 【構成】 Ｔｇ値が２５０℃と高耐熱性で吸水率が０．
０５％以下と小さく、耐薬品性や銅箔との密着強度等も
良好であり、また電気特性も半導体パッケージに好適な
熱硬化性ポリフェニレンエーテル（ＰＰＥ）樹脂を、ガ
ラスクロスを含まずに用いて多層の電気的絶縁層の形成
することをことを特徴とする。
において、無電解金メッキの適用を可能とし、ＰＣＴ耐
性に優れた信頼性の高い多層の半導体パッケージの製造
方法を提供する。 【構成】 Ｔｇ値が２５０℃と高耐熱性で吸水率が０．
０５％以下と小さく、耐薬品性や銅箔との密着強度等も
良好であり、また電気特性も半導体パッケージに好適な
熱硬化性ポリフェニレンエーテル（ＰＰＥ）樹脂を、ガ
ラスクロスを含まずに用いて多層の電気的絶縁層の形成
することをことを特徴とする。
Description
【０００１】
【産業上の利用分野】本発明は、金属板をパッケージの
基板に使用した半導体パッケージの製造方法に関する。
基板に使用した半導体パッケージの製造方法に関する。
【０００２】
【従来の技術】金属板を基板に使用した半導体パッケー
ジは、金属板の表面に電気的絶縁層を介して配線パター
ンを形成して絞り加工して成るものであり、半導体素子
を金属板に直に搭載するので優れた熱放散性を有し、電
気特性にも優れ、十分な強度を有して信頼性の高い製品
の提供を可能とする。電気的絶縁層は、エポキシ樹脂や
ビスマレイミド系ポリイミド樹脂等の熱硬化性樹脂また
は熱可塑性樹脂などが使用されている。
ジは、金属板の表面に電気的絶縁層を介して配線パター
ンを形成して絞り加工して成るものであり、半導体素子
を金属板に直に搭載するので優れた熱放散性を有し、電
気特性にも優れ、十分な強度を有して信頼性の高い製品
の提供を可能とする。電気的絶縁層は、エポキシ樹脂や
ビスマレイミド系ポリイミド樹脂等の熱硬化性樹脂また
は熱可塑性樹脂などが使用されている。
【０００３】
【発明が解決しようとする課題】しかしながら、電気的
絶縁層を形成する上記の樹脂においては、エポキシ樹脂
は汎用材料としてコスト的に優位であるが、絞り加工に
おける変形に耐えるため、混合物を加えて柔軟性をもた
せると、Ｔｇ点が低くなってボンディングができなくな
ってしまうので半導体パッケージには不向きである。ビ
スマレイミド系ポリイミド樹脂は耐熱性が高く寸法安定
性に優れているが、吸水率が高い短所がありＰＣＴに耐
えない。また、熱可塑性樹脂は熱によって溶融するの
で、単層構造の形成は可能であるが、多層構造のための
電気的絶縁層を形成することはできない。また、ガラス
クロスを含むものは絞り加工において損傷してしまうの
で不適であることはいうまでもない。本発明はこのよう
な問題点を鑑みてなされ、金属板を絞り加工して成る半
導体パッケージにおいて、高耐熱性かつ低吸水性の熱硬
化性ＰＰＥ樹脂を、ガラスクロスを含まずに用いて電気
的絶縁層を形成することにより、無電解金メッキの適用
を可能とし、ＰＣＴ耐性に優れた信頼性の高い半導体パ
ッケージの製造方法を提供することを目的とする。
絶縁層を形成する上記の樹脂においては、エポキシ樹脂
は汎用材料としてコスト的に優位であるが、絞り加工に
おける変形に耐えるため、混合物を加えて柔軟性をもた
せると、Ｔｇ点が低くなってボンディングができなくな
ってしまうので半導体パッケージには不向きである。ビ
スマレイミド系ポリイミド樹脂は耐熱性が高く寸法安定
性に優れているが、吸水率が高い短所がありＰＣＴに耐
えない。また、熱可塑性樹脂は熱によって溶融するの
で、単層構造の形成は可能であるが、多層構造のための
電気的絶縁層を形成することはできない。また、ガラス
クロスを含むものは絞り加工において損傷してしまうの
で不適であることはいうまでもない。本発明はこのよう
な問題点を鑑みてなされ、金属板を絞り加工して成る半
導体パッケージにおいて、高耐熱性かつ低吸水性の熱硬
化性ＰＰＥ樹脂を、ガラスクロスを含まずに用いて電気
的絶縁層を形成することにより、無電解金メッキの適用
を可能とし、ＰＣＴ耐性に優れた信頼性の高い半導体パ
ッケージの製造方法を提供することを目的とする。
【０００４】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明のパッケージは次の構成を備える。すなわ
ち、金属板の表面に電気的絶縁層を介して配線パターン
を形成して絞り加工して成る半導体パッケージにおい
て、Ｔｇ値が１８０℃と高耐熱性で吸水率は０．０５％
以下と小さく、耐薬品性や銅箔との密着強度等も良好で
あり、また電気特性も半導体パッケージに好適な熱硬化
性ＰＰＥ樹脂を、ガラスクロスを含まずに用いて、多層
構造の電気的絶縁層の形成することをことを特徴とす
る。
めに、本発明のパッケージは次の構成を備える。すなわ
ち、金属板の表面に電気的絶縁層を介して配線パターン
を形成して絞り加工して成る半導体パッケージにおい
て、Ｔｇ値が１８０℃と高耐熱性で吸水率は０．０５％
以下と小さく、耐薬品性や銅箔との密着強度等も良好で
あり、また電気特性も半導体パッケージに好適な熱硬化
性ＰＰＥ樹脂を、ガラスクロスを含まずに用いて、多層
構造の電気的絶縁層の形成することをことを特徴とす
る。
【０００５】
【作用】本発明によれば、金属板の表面に電気的絶縁層
を介して配線パターンを形成して絞り加工して成る半導
体パッケージにおいて、高耐熱性で、Ｔｇ値１８０℃、
吸水率０．０５％以下の熱硬化性ＰＰＥ樹脂を、ガラス
クロスを含まずに用いて電気的絶縁層を形成することに
より、無電解金メッキの適用が可能とし、ＰＣＴ耐性に
優れた高信頼性の多層の半導体パッケージを提供するこ
とを可能とする。
を介して配線パターンを形成して絞り加工して成る半導
体パッケージにおいて、高耐熱性で、Ｔｇ値１８０℃、
吸水率０．０５％以下の熱硬化性ＰＰＥ樹脂を、ガラス
クロスを含まずに用いて電気的絶縁層を形成することに
より、無電解金メッキの適用が可能とし、ＰＣＴ耐性に
優れた高信頼性の多層の半導体パッケージを提供するこ
とを可能とする。
【０００６】
【実施例】以下、本発明の好適な実施例について説明す
る。図１は、本発明に係る多層の半導体パッケージの製
造方法の理解を容易にするために、先ず、本発明に係る
単層の半導体パッケージの製造方法を示した説明図であ
る。図１（ａ）はパッケージの基板として使用する金属
板１０を示す。金属板１０は後工程で絞り加工を施すか
ら、この絞り加工の際にできるだけ変形が生じないよう
に５％程度以上の伸び率が容易に確保できる材料が好適
である。本実施例では０．４ｍｍ厚の銅板を使用した。
金属板１０は、電気的絶縁層との密着性を向上させるた
め、電気的絶縁層を形成する面に化学処理等の下地処理
１５を施す。図１（ｂ）は下地処理を施した金属板１０
に電気的絶縁層２０を被着形成した状態を示す。電気的
絶縁層２０は熱硬化性ＰＰＥ樹脂をフィルム状にして被
着したが、液状の樹脂を塗布する方法でもよい。電気的
絶縁層２０の厚さは２０μｍ程度であっても十分な電気
的絶縁性が得られる。電気的絶縁層２０には、はんだ付
け工程における２６０℃以上の耐熱性と、ボンディング
工程において軟化しないためのＴｇ値１４０℃以上が必
要とされる。また、後工程で無電解金メッキを施すので
耐薬品性も必要とされ、さらに所定の湿度環境下で所要
の絶縁性を有するために耐湿性も要求される。これらの
要求特性を満たす電気的絶縁層の形成材料として、熱硬
化性ＰＰＥ樹脂をガラスクロスを含まずに適用して多層
構造を形成することが本発明の特徴である。図１（ｃ）
は電気的絶縁層２０に配線パターンを形成するための銅
箔３０を被着した状態を示す。銅箔３０は、後工程の絞
り加工の際に配線パターンに断線が生じないように１０
％程度の伸び率が確保できることが必要である。所要の
伸び率と電気特性を有するものであれば銅箔以外の金属
箔を使用することも可能である。本実施例では１８〜３
５μｍの銅箔を使用した。図１（ｄ）は所要の配線パタ
ーン４０を形成した状態を示す。本実施例は通常のパタ
ーン形成方法を適用し、銅箔３０をエッチングして配線
パターン４０を形成した。図１（ｅ）は、無電解金メッ
キを施す部位以外を被覆した金メッキレジスト層５０を
形成した後、金属板１０の半導体素子搭載面を被覆する
電気的絶縁層２０を除去した状態を示す。この金メッキ
レジスト層５０も電気的絶縁層２０と同様の要求特性を
満たす必要があるので、熱硬化性ＰＰＥ樹脂を用いて金
メッキレジスト層５０を形成することは好適である。図
１（ｆ）は、プレス加工機を用いて金属板１０に絞り加
工を施し、半導体素子を搭載する収容凹部１０ａ、イン
ナーリード４５を支持する段差面１０ｂ、外部接続端子
を取り付ける実装面１０ｃを成形した状態を示す。この
とき、収容凹部１０ａと段差面１０ｂとの接続部分に配
線パターンは形成されていないので傾斜を急角度にして
ボンディング距離を短くすることができ、また、段差面
１０ｂと実装面１０ｃとの接続部分は配線パターン４
０、電気的絶縁層２０、金メッキレジスト層５０と共に
曲げ成形するので緩やかな傾斜面にすることが配線パタ
ーン４０の断線等の問題を防止する上で肝要である。本
実施例では段差面１０ｂと実装面１０ｃの２段絞り加工
を施した。製品によっては１段あるいは多段に成形する
ことも可能である。図１（ｇ）は、インナーリード４
５、接続パッド４６等に無電解金メッキを施した、半導
体パッケージの断面図である。マスクを用いて、インナ
ーリード４５のみに無電解金メッキを厚付けすることも
可能である。その後、ワイヤーボンディング等を行って
半導体チップを搭載後、ソルダーボールを取り付けてパ
ッケージ組み立てを完成する。
る。図１は、本発明に係る多層の半導体パッケージの製
造方法の理解を容易にするために、先ず、本発明に係る
単層の半導体パッケージの製造方法を示した説明図であ
る。図１（ａ）はパッケージの基板として使用する金属
板１０を示す。金属板１０は後工程で絞り加工を施すか
ら、この絞り加工の際にできるだけ変形が生じないよう
に５％程度以上の伸び率が容易に確保できる材料が好適
である。本実施例では０．４ｍｍ厚の銅板を使用した。
金属板１０は、電気的絶縁層との密着性を向上させるた
め、電気的絶縁層を形成する面に化学処理等の下地処理
１５を施す。図１（ｂ）は下地処理を施した金属板１０
に電気的絶縁層２０を被着形成した状態を示す。電気的
絶縁層２０は熱硬化性ＰＰＥ樹脂をフィルム状にして被
着したが、液状の樹脂を塗布する方法でもよい。電気的
絶縁層２０の厚さは２０μｍ程度であっても十分な電気
的絶縁性が得られる。電気的絶縁層２０には、はんだ付
け工程における２６０℃以上の耐熱性と、ボンディング
工程において軟化しないためのＴｇ値１４０℃以上が必
要とされる。また、後工程で無電解金メッキを施すので
耐薬品性も必要とされ、さらに所定の湿度環境下で所要
の絶縁性を有するために耐湿性も要求される。これらの
要求特性を満たす電気的絶縁層の形成材料として、熱硬
化性ＰＰＥ樹脂をガラスクロスを含まずに適用して多層
構造を形成することが本発明の特徴である。図１（ｃ）
は電気的絶縁層２０に配線パターンを形成するための銅
箔３０を被着した状態を示す。銅箔３０は、後工程の絞
り加工の際に配線パターンに断線が生じないように１０
％程度の伸び率が確保できることが必要である。所要の
伸び率と電気特性を有するものであれば銅箔以外の金属
箔を使用することも可能である。本実施例では１８〜３
５μｍの銅箔を使用した。図１（ｄ）は所要の配線パタ
ーン４０を形成した状態を示す。本実施例は通常のパタ
ーン形成方法を適用し、銅箔３０をエッチングして配線
パターン４０を形成した。図１（ｅ）は、無電解金メッ
キを施す部位以外を被覆した金メッキレジスト層５０を
形成した後、金属板１０の半導体素子搭載面を被覆する
電気的絶縁層２０を除去した状態を示す。この金メッキ
レジスト層５０も電気的絶縁層２０と同様の要求特性を
満たす必要があるので、熱硬化性ＰＰＥ樹脂を用いて金
メッキレジスト層５０を形成することは好適である。図
１（ｆ）は、プレス加工機を用いて金属板１０に絞り加
工を施し、半導体素子を搭載する収容凹部１０ａ、イン
ナーリード４５を支持する段差面１０ｂ、外部接続端子
を取り付ける実装面１０ｃを成形した状態を示す。この
とき、収容凹部１０ａと段差面１０ｂとの接続部分に配
線パターンは形成されていないので傾斜を急角度にして
ボンディング距離を短くすることができ、また、段差面
１０ｂと実装面１０ｃとの接続部分は配線パターン４
０、電気的絶縁層２０、金メッキレジスト層５０と共に
曲げ成形するので緩やかな傾斜面にすることが配線パタ
ーン４０の断線等の問題を防止する上で肝要である。本
実施例では段差面１０ｂと実装面１０ｃの２段絞り加工
を施した。製品によっては１段あるいは多段に成形する
ことも可能である。図１（ｇ）は、インナーリード４
５、接続パッド４６等に無電解金メッキを施した、半導
体パッケージの断面図である。マスクを用いて、インナ
ーリード４５のみに無電解金メッキを厚付けすることも
可能である。その後、ワイヤーボンディング等を行って
半導体チップを搭載後、ソルダーボールを取り付けてパ
ッケージ組み立てを完成する。
【０００７】図１は、本発明に係る単層の半導体パッケ
ージの製造方法を示したが、図２は本発明の特徴である
配線パターンを多層形成する製造方法を示す説明図であ
る。尚、図２では多層形成する特徴的部分のみを示す。
図２（ａ）は金属板１０に前述した熱硬化性ＰＰＥ樹脂
を用いた電気的絶縁層２０を介して銅箔３０を被着形成
した状態を示す。図２（ｂ）は、金属板１０と所要の配
線パターン４０とを電気的に接続するため、銅箔３０を
エッチングして所要の部位に孔２０ａをあけた状態を示
す。この孔２０ａは、電気的絶縁層２０に層間接続用の
接続孔７０を設けるためのものである。図２（ｃ）は、
孔２０ａの部位にレーザー光を照射して、電気的絶縁層
２０に接続孔７０を設けた状態を示す。図２（ｄ）は、
銅メッキによって接続孔７０の内壁面に導電部８０を形
成した状態を示す。このとき、銅箔３０の表面にも銅メ
ッキ層８５が形成される。図２（ｅ）は、銅箔３０およ
び銅メッキ層８５をエッチングして、電気的絶縁層２０
に支持された所要の配線パターン４０を形成した状態を
示す。この配線パターン４０は導電部８０を介して金属
板１０と電気的に接続する。図２（ｆ）は、配線パター
ン４０の上層にさらに配線パターンを形成するために、
さらに電気的絶縁層２０１および銅箔３０１を被着形成
した状態を示す。図２（ｇ）は、図２（ｆ）の状態から
図２（ｂ）乃至図２（ｅ）までの工程を実施した状態を
示す。こうして次々と電気的導通をとりながら配線パタ
ーンを多層形成することができる。
ージの製造方法を示したが、図２は本発明の特徴である
配線パターンを多層形成する製造方法を示す説明図であ
る。尚、図２では多層形成する特徴的部分のみを示す。
図２（ａ）は金属板１０に前述した熱硬化性ＰＰＥ樹脂
を用いた電気的絶縁層２０を介して銅箔３０を被着形成
した状態を示す。図２（ｂ）は、金属板１０と所要の配
線パターン４０とを電気的に接続するため、銅箔３０を
エッチングして所要の部位に孔２０ａをあけた状態を示
す。この孔２０ａは、電気的絶縁層２０に層間接続用の
接続孔７０を設けるためのものである。図２（ｃ）は、
孔２０ａの部位にレーザー光を照射して、電気的絶縁層
２０に接続孔７０を設けた状態を示す。図２（ｄ）は、
銅メッキによって接続孔７０の内壁面に導電部８０を形
成した状態を示す。このとき、銅箔３０の表面にも銅メ
ッキ層８５が形成される。図２（ｅ）は、銅箔３０およ
び銅メッキ層８５をエッチングして、電気的絶縁層２０
に支持された所要の配線パターン４０を形成した状態を
示す。この配線パターン４０は導電部８０を介して金属
板１０と電気的に接続する。図２（ｆ）は、配線パター
ン４０の上層にさらに配線パターンを形成するために、
さらに電気的絶縁層２０１および銅箔３０１を被着形成
した状態を示す。図２（ｇ）は、図２（ｆ）の状態から
図２（ｂ）乃至図２（ｅ）までの工程を実施した状態を
示す。こうして次々と電気的導通をとりながら配線パタ
ーンを多層形成することができる。
【０００８】
【発明の効果】本発明に係る半導体パッケージよれば、
金属板の表面に電気的絶縁層を介して配線パターンを形
成して絞り加工して成る半導体パッケージにおいて、高
耐熱性で、Ｔｇ値１８０℃、吸水率０．０５％以下の熱
硬化性ＰＰＥ樹脂を、ガラスクロスを含まずに用いて電
気的絶縁層を形成することにより、無電解金メッキの適
用が可能とし、ＰＣＴ耐性に優れた信頼性の高い多層の
半導体パッケージを提供することができる。本発明が、
ＣＯＢ、ＬＣＣ、ＢＧＡ、ＭＣＭ等の基板に広く応用す
ることができることは勿論である。
金属板の表面に電気的絶縁層を介して配線パターンを形
成して絞り加工して成る半導体パッケージにおいて、高
耐熱性で、Ｔｇ値１８０℃、吸水率０．０５％以下の熱
硬化性ＰＰＥ樹脂を、ガラスクロスを含まずに用いて電
気的絶縁層を形成することにより、無電解金メッキの適
用が可能とし、ＰＣＴ耐性に優れた信頼性の高い多層の
半導体パッケージを提供することができる。本発明が、
ＣＯＢ、ＬＣＣ、ＢＧＡ、ＭＣＭ等の基板に広く応用す
ることができることは勿論である。
【図１】本発明に係る半導体パッケージの製造方法の一
実施例を示す説明図。
実施例を示す説明図。
【図２】本発明に係る配線パターンを多層形成の製造方
法を示す説明図。
法を示す説明図。
１０ 金属板 ２０ 電気的絶縁層 ３０ 銅箔 ４０ 配線パターン ４５ インナーリード ４６ 接続パッド ５０ 金メッキレジスト層 ６０ ニッケル・金めっき ７０ 接続孔 ８０ 導電部 ８５ 銅メッキ層 ２０１ 電気的絶縁層 ３０１ 銅箔 ４０１ 配線パターン ８０１ 導電部
【手続補正書】
【提出日】平成８年１０月７日
【手続補正１】
【補正対象書類名】図面
【補正対象項目名】全図
【補正方法】変更
【補正内容】
【図１】
【図２】
Claims (1)
- 【請求項１】金属板によって形成した基板の片面上に半
導体素子と外部接続端子とを接続する配線パターンが電
気的絶縁層を介して被着形成され、前記基板とともに前
記配線パターン及び前記電気的絶縁層を絞り加工するこ
とにより、半導体素子を搭載する収容凹部と、該収容凹
部の周囲の前記配線パターンを支持するための１または
複数の段差面と、該段差面の周囲の外部接続端子を接合
するための実装面とを形成する半導体パッケージの製造
方法において、 前記電気的絶縁層を、熱硬化性のポリフェニレンエーテ
ル樹脂（以下、ＰＰＥ樹脂）を、ガラスクロスを含まず
に用いて多層構造を形成することを特徴とする半導体パ
ッケージの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22578696A JPH1041436A (ja) | 1996-07-24 | 1996-07-24 | 半導体パッケージの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22578696A JPH1041436A (ja) | 1996-07-24 | 1996-07-24 | 半導体パッケージの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1041436A true JPH1041436A (ja) | 1998-02-13 |
Family
ID=16834763
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22578696A Pending JPH1041436A (ja) | 1996-07-24 | 1996-07-24 | 半導体パッケージの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1041436A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6111311A (en) * | 1997-12-26 | 2000-08-29 | Nec Corporation | Semiconductor device and method of forming the same |
| JP2009540590A (ja) * | 2006-06-13 | 2009-11-19 | バレオ・エチユード・エレクトロニク | 電気コンポーネントのためのホルダならびにそのホルダおよびコンポーネントを含む電気装置 |
-
1996
- 1996-07-24 JP JP22578696A patent/JPH1041436A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6111311A (en) * | 1997-12-26 | 2000-08-29 | Nec Corporation | Semiconductor device and method of forming the same |
| JP2009540590A (ja) * | 2006-06-13 | 2009-11-19 | バレオ・エチユード・エレクトロニク | 電気コンポーネントのためのホルダならびにそのホルダおよびコンポーネントを含む電気装置 |
| US8742259B2 (en) | 2006-06-13 | 2014-06-03 | Valeo Etudes Electroniques | Holder for electrical component and electrical device including the holder and component |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5949142A (en) | Chip size package and method of manufacturing the same | |
| US6291271B1 (en) | Method of making semiconductor chip package | |
| KR100537972B1 (ko) | 집적 회로 패키지용 칩 스케일 볼 그리드 어레이 | |
| US6256877B1 (en) | Method for transforming a substrate with edge contacts into a ball grid array | |
| US6350633B1 (en) | Semiconductor chip assembly with simultaneously electroplated contact terminal and connection joint | |
| US20010049156A1 (en) | Low-pin-count chip package and manufacturing method thereof | |
| US6562709B1 (en) | Semiconductor chip assembly with simultaneously electroplated contact terminal and connection joint | |
| US9338886B2 (en) | Substrate for mounting semiconductor, semiconductor device and method for manufacturing semiconductor device | |
| JPH10504137A (ja) | 一体的にバンプされた電子パッケージコンポーネント | |
| US6713880B2 (en) | Semiconductor device and method for producing the same, and method for mounting semiconductor device | |
| US6544813B1 (en) | Method of making a semiconductor chip assembly with a conductive trace subtractively formed before and after chip attachment | |
| US6403460B1 (en) | Method of making a semiconductor chip assembly | |
| KR100644977B1 (ko) | 회로 장치의 제조 방법 | |
| CN101278383B (zh) | 电子电路装置及其制造方法 | |
| KR20020096968A (ko) | 회로 장치의 제조 방법 | |
| JP2003007917A (ja) | 回路装置の製造方法 | |
| JPH07106509A (ja) | 多層構造半導体装置 | |
| US6551861B1 (en) | Method of making a semiconductor chip assembly by joining the chip to a support circuit with an adhesive | |
| JPH10335528A (ja) | 半導体パッケージおよび半導体パッケージの製造方法 | |
| CN101958292B (zh) | 印刷电路板、封装件及其制造方法 | |
| JP3616742B2 (ja) | 半導体パッケージ用チップ支持基板 | |
| US11430750B2 (en) | Semiconductor device package having an antenna formed over a foaming agent filled cavity in a support layer | |
| JPH09307019A (ja) | 半導体パッケージの製造方法及び半導体パッケージ | |
| JP3314142B2 (ja) | 半導体パッケージの製造方法 | |
| JP2652222B2 (ja) | 電子部品搭載用基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050413 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050419 |
|
| A02 | Decision of refusal |
Effective date: 20051018 Free format text: JAPANESE INTERMEDIATE CODE: A02 |