JPH1041987A - ノイズ除去回路 - Google Patents
ノイズ除去回路Info
- Publication number
- JPH1041987A JPH1041987A JP8194308A JP19430896A JPH1041987A JP H1041987 A JPH1041987 A JP H1041987A JP 8194308 A JP8194308 A JP 8194308A JP 19430896 A JP19430896 A JP 19430896A JP H1041987 A JPH1041987 A JP H1041987A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- shift register
- output
- noise
- output signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000008030 elimination Effects 0.000 title claims abstract description 5
- 238000003379 elimination reaction Methods 0.000 title claims abstract description 5
- 238000010586 diagram Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Logic Circuits (AREA)
- Dc Digital Transmission (AREA)
Abstract
(57)【要約】
【課題】 信号を鈍らせることなく信号上に含まれるパ
ルス等の短周期のノイズを除去することのできるノイズ
除去回路を提供する。 【解決手段】 データ信号を取り込みクロック信号によ
り前記データ信号を順次シフトさせる３段のシフトレジ
スタ１〜３とオアゲート４を有してなり、前記オアゲー
ト４により、前記３段のシフトレジスタ１〜３における
１段目のシフトレジスタ１の出力信号と３段目のシフト
レジスタ３の出力信号との論理和をとり出力するように
した。
ルス等の短周期のノイズを除去することのできるノイズ
除去回路を提供する。 【解決手段】 データ信号を取り込みクロック信号によ
り前記データ信号を順次シフトさせる３段のシフトレジ
スタ１〜３とオアゲート４を有してなり、前記オアゲー
ト４により、前記３段のシフトレジスタ１〜３における
１段目のシフトレジスタ１の出力信号と３段目のシフト
レジスタ３の出力信号との論理和をとり出力するように
した。
Description
【０００１】
【発明の属する技術分野】本発明は、データ信号に重畳
するノイズを除去するためのノイズ除去回路に関するも
のである。
するノイズを除去するためのノイズ除去回路に関するも
のである。
【０００２】
【従来の技術】一般に伝送されてくるデータ信号には、
図５（ａ）に示すようにデータパルスより小さい周期の
ノイズｎが重畳した場合、図５（ｂ）のような２個のパ
ルスとして再生されてしまって、正確にデータを再現す
ることができなかった。そこで、ＬＲフィルタやＣＲフ
ィルタを用いてノイズｎを除去する方法がとられてい
た。しかし、この場合にも、図５（ｃ）のように信号波
形が鈍ってしまうことにより正確にデータを再現するこ
とができなかった。
図５（ａ）に示すようにデータパルスより小さい周期の
ノイズｎが重畳した場合、図５（ｂ）のような２個のパ
ルスとして再生されてしまって、正確にデータを再現す
ることができなかった。そこで、ＬＲフィルタやＣＲフ
ィルタを用いてノイズｎを除去する方法がとられてい
た。しかし、この場合にも、図５（ｃ）のように信号波
形が鈍ってしまうことにより正確にデータを再現するこ
とができなかった。
【０００３】
【発明が解決しようとする課題】従って、上述のような
方法では、信号を鈍らせることなく信号上に含まれるパ
ルス状の短周期のノイズを除去できないという問題があ
った。
方法では、信号を鈍らせることなく信号上に含まれるパ
ルス状の短周期のノイズを除去できないという問題があ
った。
【０００４】本発明は、上記の点に鑑みてなしたもので
あり、その目的とするところは、信号を鈍らせることな
く信号上に含まれるパルス等の短周期のノイズを除去す
ることのできるノイズ除去回路を提供することにある。
あり、その目的とするところは、信号を鈍らせることな
く信号上に含まれるパルス等の短周期のノイズを除去す
ることのできるノイズ除去回路を提供することにある。
【０００５】
【課題を解決するための手段】請求項１記載の発明は、
データ信号を取り込みクロック信号により前記データ信
号を順次シフトさせる３段のシフトレジスタとオアゲー
トを有してなり、前記オアゲートにより、前記３段のシ
フトレジスタにおける１段目のシフトレジスタの出力信
号と３段目のシフトレジスタの出力信号との論理和をと
り出力するようにしたことを特徴とするものである。
データ信号を取り込みクロック信号により前記データ信
号を順次シフトさせる３段のシフトレジスタとオアゲー
トを有してなり、前記オアゲートにより、前記３段のシ
フトレジスタにおける１段目のシフトレジスタの出力信
号と３段目のシフトレジスタの出力信号との論理和をと
り出力するようにしたことを特徴とするものである。
【０００６】請求項２記載の発明は、データ信号を取り
込みクロック信号により前記データ信号を順次シフトさ
せる３段のシフトレジスタとアンドゲートを有してな
り、前記アンドゲートにより、前記３段のシフトレジス
タにおける１段目のシフトレジスタの出力信号と３段目
のシフトレジスタの出力信号との論理積をとり出力する
ようにしたことを特徴とするものである。
込みクロック信号により前記データ信号を順次シフトさ
せる３段のシフトレジスタとアンドゲートを有してな
り、前記アンドゲートにより、前記３段のシフトレジス
タにおける１段目のシフトレジスタの出力信号と３段目
のシフトレジスタの出力信号との論理積をとり出力する
ようにしたことを特徴とするものである。
【０００７】
【発明の実施の形態】以下、本発明の実施の形態の一例
を図面に基づき説明する。図１は、本発明の実施の形態
の一例に係るノイズ除去回路を示す回路図である。本実
施形態のノイズ除去回路は、３段のシフトレジスタ１〜
３とオアゲート４とを有してなる。シフトレジスタ１〜
３は、クロック端子ＣＬと信号入力端子Ｄと出力端子Ｑ
を有しており、信号入力端子Ｄに入力されるデータ信号
をクロック端子ＣＬに入力されるクロック信号の立ち上
がりで順次シフトするものである。シフトレジスタ１に
おいては、信号入力端子Ｄにデータ信号ＳＩＮが入力さ
れ、クロック端子ＣＬにはクロック信号ＣＬＯＣＫが入
力され、出力端子Ｑからは出力信号Ａが出力される。シ
フトレジスタ２においては、信号入力端子Ｄにシフトレ
ジスタ１の出力信号Ａが入力され、クロック端子ＣＬに
はクロック信号ＣＬＯＣＫが入力され、出力端子Ｑから
は出力信号Ｂが出力される。シフトレジスタ３において
は、信号入力端子Ｄにシフトレジスタ２の出力信号Ｂが
入力され、クロック端子ＣＬにはクロック信号ＣＬＯＣ
Ｋが入力され、出力端子Ｑからは出力信号Ｃが出力され
る。
を図面に基づき説明する。図１は、本発明の実施の形態
の一例に係るノイズ除去回路を示す回路図である。本実
施形態のノイズ除去回路は、３段のシフトレジスタ１〜
３とオアゲート４とを有してなる。シフトレジスタ１〜
３は、クロック端子ＣＬと信号入力端子Ｄと出力端子Ｑ
を有しており、信号入力端子Ｄに入力されるデータ信号
をクロック端子ＣＬに入力されるクロック信号の立ち上
がりで順次シフトするものである。シフトレジスタ１に
おいては、信号入力端子Ｄにデータ信号ＳＩＮが入力さ
れ、クロック端子ＣＬにはクロック信号ＣＬＯＣＫが入
力され、出力端子Ｑからは出力信号Ａが出力される。シ
フトレジスタ２においては、信号入力端子Ｄにシフトレ
ジスタ１の出力信号Ａが入力され、クロック端子ＣＬに
はクロック信号ＣＬＯＣＫが入力され、出力端子Ｑから
は出力信号Ｂが出力される。シフトレジスタ３において
は、信号入力端子Ｄにシフトレジスタ２の出力信号Ｂが
入力され、クロック端子ＣＬにはクロック信号ＣＬＯＣ
Ｋが入力され、出力端子Ｑからは出力信号Ｃが出力され
る。
【０００８】オアゲート４は、１段目のシフトレジスタ
１の出力信号Ａと３段目のシフトレジスタ３の出力信号
Ｃとを取り込み、これらの論理和をとり出力するもので
ある。
１の出力信号Ａと３段目のシフトレジスタ３の出力信号
Ｃとを取り込み、これらの論理和をとり出力するもので
ある。
【０００９】次に本実施形態の動作を図２のタイムチャ
ートを用いて説明する。図２（ａ）は各シフトレジスタ
１〜３のクロック端子ＣＬに入力されるクロック信号Ｃ
ＬＯＣＫである。１段目のシフトレジスタ１において
は、信号入力端子Ｄには図２の（ｂ）に示すようなデー
タ信号ＳＩＮが入力され、出力端子Ｑからは図２（ｃ）
に示すような出力信号Ａが出力される。２段目のシフト
レジスタ２においては、信号入力端子Ｄにはシフトレジ
スタ１の出力信号Ａが入力され、出力端子Ｑからは図２
（ｄ）に示すような出力信号Ａよりクロック信号ＣＬＯ
ＣＫの１周期分シフトした出力信号Ｂが出力される。同
様に、３段目のシフトレジスタ３においては、信号入力
端子Ｄにはシフトレジスタ２の出力信号Ｂが入力され、
出力端子Ｑからは図２（ｅ）に示すような出力信号Ｂよ
りクロック信号ＣＬＯＣＫの１周期分シフトした出力信
号Ｃが出力される。オアゲート４では、シフトレジスタ
１の出力信号Ａとシフトレジスタ３の出力信号Ｃを取り
込み、出力信号Ａ、Ｃの論理和をとり、図２（ｆ）に示
すような出力信号ＳＯＵＴを出力する。
ートを用いて説明する。図２（ａ）は各シフトレジスタ
１〜３のクロック端子ＣＬに入力されるクロック信号Ｃ
ＬＯＣＫである。１段目のシフトレジスタ１において
は、信号入力端子Ｄには図２の（ｂ）に示すようなデー
タ信号ＳＩＮが入力され、出力端子Ｑからは図２（ｃ）
に示すような出力信号Ａが出力される。２段目のシフト
レジスタ２においては、信号入力端子Ｄにはシフトレジ
スタ１の出力信号Ａが入力され、出力端子Ｑからは図２
（ｄ）に示すような出力信号Ａよりクロック信号ＣＬＯ
ＣＫの１周期分シフトした出力信号Ｂが出力される。同
様に、３段目のシフトレジスタ３においては、信号入力
端子Ｄにはシフトレジスタ２の出力信号Ｂが入力され、
出力端子Ｑからは図２（ｅ）に示すような出力信号Ｂよ
りクロック信号ＣＬＯＣＫの１周期分シフトした出力信
号Ｃが出力される。オアゲート４では、シフトレジスタ
１の出力信号Ａとシフトレジスタ３の出力信号Ｃを取り
込み、出力信号Ａ、Ｃの論理和をとり、図２（ｆ）に示
すような出力信号ＳＯＵＴを出力する。
【００１０】ここで、図２（ｂ）のように、データ信号
ＳＩＮのハイレベルの部分にクロック信号ＣＬＯＣＫの
１周期分より短いノイズＮが重畳された場合には、シフ
トレジスタ１の出力信号Ａでは、図２（ｃ）に示すよう
に、ノイズＮによりパルスＰＮ１が生成されてしまう。
シフトレジスタ２の出力信号Ｂには図２（ｄ）のように
パルスＰＮ１よりクロック信号ＣＬＯＣＫの１周期分シ
フトした位置にパルスＰＮ２が生成され、シフトレジス
タ３の出力信号Ｃには、図２（ｅ）のように、さらにク
ロック信号ＣＬＯＣＫの１周期分シフトした位置にパル
スＰＮ３が生成されてしまう。しかしながら、オアゲー
ト４の出力信号ＳＯＵＴでは、図２（ｆ）に示すよう
に、ノイズＮによって生成されてしまうパルスは生じな
い。つまり、ノイズＮによる影響がなくなるのである。
また、オアゲート４では、３段のシフトレジスタ１〜３
の内、１段目のシフトレジスタ１と３段目のシフトレジ
スタ３の出力信号Ａ、Ｃを取り込むようにしているの
で、ノイズＮの影響で生成されたパルスＰＮ１の立ち上
がりとパルスＰＮ３の立ち下がりとはクロック信号の１
周期分ずれるので、パルスＰＮ１の立ち上がりとパルス
ＰＮ３の立ち下がりが重なることがなくなり、オアゲー
ト４の出力信号ＳＯＵＴからノイズＮによる影響を完全
になくすことができるのである。
ＳＩＮのハイレベルの部分にクロック信号ＣＬＯＣＫの
１周期分より短いノイズＮが重畳された場合には、シフ
トレジスタ１の出力信号Ａでは、図２（ｃ）に示すよう
に、ノイズＮによりパルスＰＮ１が生成されてしまう。
シフトレジスタ２の出力信号Ｂには図２（ｄ）のように
パルスＰＮ１よりクロック信号ＣＬＯＣＫの１周期分シ
フトした位置にパルスＰＮ２が生成され、シフトレジス
タ３の出力信号Ｃには、図２（ｅ）のように、さらにク
ロック信号ＣＬＯＣＫの１周期分シフトした位置にパル
スＰＮ３が生成されてしまう。しかしながら、オアゲー
ト４の出力信号ＳＯＵＴでは、図２（ｆ）に示すよう
に、ノイズＮによって生成されてしまうパルスは生じな
い。つまり、ノイズＮによる影響がなくなるのである。
また、オアゲート４では、３段のシフトレジスタ１〜３
の内、１段目のシフトレジスタ１と３段目のシフトレジ
スタ３の出力信号Ａ、Ｃを取り込むようにしているの
で、ノイズＮの影響で生成されたパルスＰＮ１の立ち上
がりとパルスＰＮ３の立ち下がりとはクロック信号の１
周期分ずれるので、パルスＰＮ１の立ち上がりとパルス
ＰＮ３の立ち下がりが重なることがなくなり、オアゲー
ト４の出力信号ＳＯＵＴからノイズＮによる影響を完全
になくすことができるのである。
【００１１】本実施形態によれば、データ信号ＳＩＮの
ハイレベルの部分にノイズが重畳された場合には、信号
を鈍らせることなく、ノイズを除去し、信号の再生が確
実に行えるのである。
ハイレベルの部分にノイズが重畳された場合には、信号
を鈍らせることなく、ノイズを除去し、信号の再生が確
実に行えるのである。
【００１２】図３は本発明の他の実施形態に係るノイズ
除去回路を示す回路図である。本実施形態では、図１に
示したノイズ除去回路のオアゲート４に替えて、アンド
ゲート５を設けたものである。
除去回路を示す回路図である。本実施形態では、図１に
示したノイズ除去回路のオアゲート４に替えて、アンド
ゲート５を設けたものである。
【００１３】本実施形態の動作を図４のタイムチャート
を用いて説明する。本実施形態では、図４（ｂ）に示す
ように、データ信号ＳＩＮのローレベルの部分にクロッ
ク信号ＣＬＯＣＫの１周期分より短いノイズＮが重畳さ
れた場合に、上述と同様に、出力信号Ａ〜Ｃには図４
（ｃ）〜（ｅ）のように各々パルスＰＮ１〜ＰＮ３が生
成されるが、アンドゲート５の出力信号ＳＯＵＴには図
４（ｆ）に示すように、ノイズＮによって生成されてし
まうパルスは生じない。つまり、ノイズＮによる影響が
なくなるのである。
を用いて説明する。本実施形態では、図４（ｂ）に示す
ように、データ信号ＳＩＮのローレベルの部分にクロッ
ク信号ＣＬＯＣＫの１周期分より短いノイズＮが重畳さ
れた場合に、上述と同様に、出力信号Ａ〜Ｃには図４
（ｃ）〜（ｅ）のように各々パルスＰＮ１〜ＰＮ３が生
成されるが、アンドゲート５の出力信号ＳＯＵＴには図
４（ｆ）に示すように、ノイズＮによって生成されてし
まうパルスは生じない。つまり、ノイズＮによる影響が
なくなるのである。
【００１４】本実施形態によれば、データ信号ＳＩＮの
ローレベルの部分にノイズが重畳された場合には、信号
を鈍らせることなく、ノイズを除去し、信号の再生が確
実に行えるのである。
ローレベルの部分にノイズが重畳された場合には、信号
を鈍らせることなく、ノイズを除去し、信号の再生が確
実に行えるのである。
【００１５】
【発明の効果】以上のように、請求項１記載の発明によ
れば、データ信号を取り込みクロック信号により前記デ
ータ信号を順次シフトさせる３段のシフトレジスタとオ
アゲートを有してなり、前記オアゲートにより、前記３
段のシフトレジスタにおける１段目のシフトレジスタの
出力信号と３段目のシフトレジスタの出力信号との論理
和をとり出力するようにしたので、データ信号ＳＩＮの
ハイレベルの部分にノイズが重畳された場合には、信号
を鈍らせることなく信号上に含まれるパルス等の短周期
のノイズを除去することのできるノイズ除去回路が提供
できた。
れば、データ信号を取り込みクロック信号により前記デ
ータ信号を順次シフトさせる３段のシフトレジスタとオ
アゲートを有してなり、前記オアゲートにより、前記３
段のシフトレジスタにおける１段目のシフトレジスタの
出力信号と３段目のシフトレジスタの出力信号との論理
和をとり出力するようにしたので、データ信号ＳＩＮの
ハイレベルの部分にノイズが重畳された場合には、信号
を鈍らせることなく信号上に含まれるパルス等の短周期
のノイズを除去することのできるノイズ除去回路が提供
できた。
【００１６】請求項２記載の発明によれば、データ信号
を取り込みクロック信号により前記データ信号を順次シ
フトさせる３段のシフトレジスタとアンドゲートを有し
てなり、前記アンドゲートにより、前記３段のシフトレ
ジスタにおける１段目のシフトレジスタの出力信号と３
段目のシフトレジスタの出力信号との論理積をとり出力
するようにしたので、データ信号ＳＩＮのローレベルの
部分にノイズが重畳された場合には、信号を鈍らせるこ
となく信号上に含まれるパルス等の短周期のノイズを除
去することのできるノイズ除去回路が提供できた。
を取り込みクロック信号により前記データ信号を順次シ
フトさせる３段のシフトレジスタとアンドゲートを有し
てなり、前記アンドゲートにより、前記３段のシフトレ
ジスタにおける１段目のシフトレジスタの出力信号と３
段目のシフトレジスタの出力信号との論理積をとり出力
するようにしたので、データ信号ＳＩＮのローレベルの
部分にノイズが重畳された場合には、信号を鈍らせるこ
となく信号上に含まれるパルス等の短周期のノイズを除
去することのできるノイズ除去回路が提供できた。
【図１】本発明の実施の形態の一例に係るノイズ除去回
路を示す回路図である。
路を示す回路図である。
【図２】同上に係る動作を示すタイムチャートである。
【図３】本発明の他の実施の形態に係るノイズ除去回路
を示す回路図である。
を示す回路図である。
【図４】同上に係る動作を示すタイムチャートである。
【図５】従来例に係る波形図である。
１ シフトレジスタ ２ シフトレジスタ ３ シフトレジスタ ４ オアゲート ５ アンドゲート
Claims (2)
- 【請求項１】 データ信号を取り込みクロック信号によ
り前記データ信号を順次シフトさせる３段のシフトレジ
スタとオアゲートを有してなり、前記オアゲートによ
り、前記３段のシフトレジスタにおける１段目のシフト
レジスタの出力信号と３段目のシフトレジスタの出力信
号との論理和をとり出力するようにしたことを特徴とす
るノイズ除去回路。 - 【請求項２】 データ信号を取り込みクロック信号によ
り前記データ信号を順次シフトさせる３段のシフトレジ
スタとアンドゲートを有してなり、前記アンドゲートに
より、前記３段のシフトレジスタにおける１段目のシフ
トレジスタの出力信号と３段目のシフトレジスタの出力
信号との論理積をとり出力するようにしたことを特徴と
するノイズ除去回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8194308A JPH1041987A (ja) | 1996-07-24 | 1996-07-24 | ノイズ除去回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8194308A JPH1041987A (ja) | 1996-07-24 | 1996-07-24 | ノイズ除去回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1041987A true JPH1041987A (ja) | 1998-02-13 |
Family
ID=16322453
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8194308A Pending JPH1041987A (ja) | 1996-07-24 | 1996-07-24 | ノイズ除去回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1041987A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016082297A (ja) * | 2014-10-10 | 2016-05-16 | 株式会社デンソー | 通信装置 |
-
1996
- 1996-07-24 JP JP8194308A patent/JPH1041987A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016082297A (ja) * | 2014-10-10 | 2016-05-16 | 株式会社デンソー | 通信装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5001374A (en) | Digital filter for removing short duration noise | |
| JPS62245814A (ja) | パルス回路 | |
| JPH03174838A (ja) | クロツクジツタ抑圧回路 | |
| JPH1041987A (ja) | ノイズ除去回路 | |
| JP2000134070A (ja) | ノイズ除去回路 | |
| JP3173386B2 (ja) | ノイズ除去バスレシーバ | |
| JPH1041986A (ja) | ノイズ除去回路 | |
| JPH1132031A (ja) | クロック再生装置 | |
| JP3736190B2 (ja) | ディジタルフィルタ | |
| JP2008182425A (ja) | フィルタ回路 | |
| JPH10126228A (ja) | デジタル波形整形回路 | |
| JP3233016B2 (ja) | Ｍｓｋ復調回路 | |
| JP2012023486A (ja) | 半導体装置 | |
| JP2709011B2 (ja) | ボーレートクロック選択保護回路 | |
| JP2545010B2 (ja) | ゲ―ト装置 | |
| JPH1141298A (ja) | シリアル式データ通信回路 | |
| JPH0664665B2 (ja) | 警報の待ち受け回路 | |
| JPH11214964A (ja) | ノイズ除去装置 | |
| JPS62114320A (ja) | デイジタル入力回路の雑音除去方式 | |
| JP3115756B2 (ja) | デマルチプレクサ回路 | |
| JP2001195155A (ja) | リセット信号制御回路 | |
| JPH04267430A (ja) | シリアル・パラレル変換器 | |
| JPH06350400A (ja) | 信号検出方法 | |
| JPH0735475Y2 (ja) | データ伝送装置 | |
| JPH0772952A (ja) | クロック切替装置 |