JPH1042575A - インバータ装置 - Google Patents
インバータ装置Info
- Publication number
- JPH1042575A JPH1042575A JP8193724A JP19372496A JPH1042575A JP H1042575 A JPH1042575 A JP H1042575A JP 8193724 A JP8193724 A JP 8193724A JP 19372496 A JP19372496 A JP 19372496A JP H1042575 A JPH1042575 A JP H1042575A
- Authority
- JP
- Japan
- Prior art keywords
- switching element
- arm switching
- voltage
- lower arm
- drive signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/547—Dispositions of multiple bond wires
- H10W72/5473—Dispositions of multiple bond wires multiple bond wires connected to a common bond pad
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/547—Dispositions of multiple bond wires
- H10W72/5475—Dispositions of multiple bond wires multiple bond wires connected to common bond pads at both ends of the wires
Landscapes
- Inverter Devices (AREA)
Abstract
(57)【要約】
【課題】 大電流駆動時にスイッチング素子駆動用の高
耐圧ＩＣが破壊するのを防ぐこと。 【解決手段】 高耐圧ＩＣ１００の上アームスイッチン
グ素子駆動信号基準出力端子ＶＳ１と下アームスイッチ
ング素子駆動信号基準出力端子ＶＳ０との間にクランプ
ダイオード１１０を接続し、それら上下の基準出力端子
ＶＳ１，ＶＳ０間の電圧をＶ（ＶＳ１−ＶＳ０）が負電
圧になった時にのみクランプダイオード１１０がオンし
てその電圧Ｖ（ＶＳ１−ＶＳ０）をクランプダイオード
１１０のオン電圧に保つ。 【効果】 ダイオードチップのパターンや電流検出器の
配線のわずかなインダクタンスにより発生する高耐圧Ｉ
Ｃの破壊原因となる負電圧をクランプダイオードにより
クランプするため、高耐圧ＩＣの破壊を防ぐことができ
る。
耐圧ＩＣが破壊するのを防ぐこと。 【解決手段】 高耐圧ＩＣ１００の上アームスイッチン
グ素子駆動信号基準出力端子ＶＳ１と下アームスイッチ
ング素子駆動信号基準出力端子ＶＳ０との間にクランプ
ダイオード１１０を接続し、それら上下の基準出力端子
ＶＳ１，ＶＳ０間の電圧をＶ（ＶＳ１−ＶＳ０）が負電
圧になった時にのみクランプダイオード１１０がオンし
てその電圧Ｖ（ＶＳ１−ＶＳ０）をクランプダイオード
１１０のオン電圧に保つ。 【効果】 ダイオードチップのパターンや電流検出器の
配線のわずかなインダクタンスにより発生する高耐圧Ｉ
Ｃの破壊原因となる負電圧をクランプダイオードにより
クランプするため、高耐圧ＩＣの破壊を防ぐことができ
る。
Description
【０００１】
【発明の属する技術分野】この発明は、インバータ装置
さらにはインバータ装置のブリッジ回路を駆動する高耐
圧ＩＣの耐圧破壊防止に適用して有効な技術に関する。
さらにはインバータ装置のブリッジ回路を駆動する高耐
圧ＩＣの耐圧破壊防止に適用して有効な技術に関する。
【０００２】
【従来の技術】従来、３相のインバータ回路に関し、そ
の電流検出方法として特開平４−５４４６１号に記載さ
れたものが知られている。図１５には、その特開平４−
５４４６１号に記載された３相インバータ回路の構成の
概略が示されている。この３相インバータ回路は、ｎｐ
ｎトランジスタからなる６個のスイッチング素子Ｔ１，
Ｔ２，Ｔ３，Ｔ４，Ｔ５，Ｔ６と、それら各スイッチン
グ素子Ｔ１，Ｔ２，Ｔ３，Ｔ４，Ｔ５，Ｔ６にそれぞれ
並列に接続された６個のダイオードＤ１，Ｄ２，Ｄ３，
Ｄ４，Ｄ５，Ｄ６とからなる電圧形インバータ１を有し
ている。
の電流検出方法として特開平４−５４４６１号に記載さ
れたものが知られている。図１５には、その特開平４−
５４４６１号に記載された３相インバータ回路の構成の
概略が示されている。この３相インバータ回路は、ｎｐ
ｎトランジスタからなる６個のスイッチング素子Ｔ１，
Ｔ２，Ｔ３，Ｔ４，Ｔ５，Ｔ６と、それら各スイッチン
グ素子Ｔ１，Ｔ２，Ｔ３，Ｔ４，Ｔ５，Ｔ６にそれぞれ
並列に接続された６個のダイオードＤ１，Ｄ２，Ｄ３，
Ｄ４，Ｄ５，Ｄ６とからなる電圧形インバータ１を有し
ている。
【０００３】また、この３相インバータ回路には、該イ
ンバータ回路により駆動されるモータ２等の負荷および
６個のスイッチング素子Ｔ１，Ｔ２，Ｔ３，Ｔ４，Ｔ
５，Ｔ６を駆動する高耐圧ＩＣ（図示省略）などの駆動
装置が接続されている。さらに、この３相インバータ回
路には電流検出器３が設けられている。そして、その電
流検出器３の出力電圧をＡ／Ｄ（アナログ／ディジタ
ル）変換器４によりディジタル信号に変換して処理装置
（ＣＰＵ）５に供給するようになっている。ＣＰＵ５に
は、該ＣＰＵ５の割込み処理の起動信号を生成する割込
みパルス発生器６が接続されている。ＣＰＵ５は、電流
検出器３により検出された電流値が所定の値になると、
所定の割込みルーチンの処理を実行するようにプログラ
ムされている。
ンバータ回路により駆動されるモータ２等の負荷および
６個のスイッチング素子Ｔ１，Ｔ２，Ｔ３，Ｔ４，Ｔ
５，Ｔ６を駆動する高耐圧ＩＣ（図示省略）などの駆動
装置が接続されている。さらに、この３相インバータ回
路には電流検出器３が設けられている。そして、その電
流検出器３の出力電圧をＡ／Ｄ（アナログ／ディジタ
ル）変換器４によりディジタル信号に変換して処理装置
（ＣＰＵ）５に供給するようになっている。ＣＰＵ５に
は、該ＣＰＵ５の割込み処理の起動信号を生成する割込
みパルス発生器６が接続されている。ＣＰＵ５は、電流
検出器３により検出された電流値が所定の値になると、
所定の割込みルーチンの処理を実行するようにプログラ
ムされている。
【０００４】スイッチング素子Ｔ１，Ｔ３，Ｔ５はそれ
ぞれ上アーム側のスイッチング素子（以下、それぞれ上
アームスイッチング素子と称する）である。スイッチン
グ素子Ｔ２，Ｔ４，Ｔ６はそれぞれ下アーム側のスイッ
チング素子（以下、それぞれ下アームスイッチング素子
と称する）である。上アームスイッチング素子Ｔ１と下
アームスイッチング素子Ｔ２、上アームスイッチング素
子Ｔ３と下アームスイッチング素子Ｔ４、上アームスイ
ッチング素子Ｔ５と下アームスイッチング素子Ｔ６とが
それぞれ対となって３相のインバータを構成している。
ぞれ上アーム側のスイッチング素子（以下、それぞれ上
アームスイッチング素子と称する）である。スイッチン
グ素子Ｔ２，Ｔ４，Ｔ６はそれぞれ下アーム側のスイッ
チング素子（以下、それぞれ下アームスイッチング素子
と称する）である。上アームスイッチング素子Ｔ１と下
アームスイッチング素子Ｔ２、上アームスイッチング素
子Ｔ３と下アームスイッチング素子Ｔ４、上アームスイ
ッチング素子Ｔ５と下アームスイッチング素子Ｔ６とが
それぞれ対となって３相のインバータを構成している。
【０００５】各上アームスイッチング素子Ｔ１，Ｔ３，
Ｔ５のコレクタには正の電源電圧が印加される。各上ア
ームスイッチング素子Ｔ１，Ｔ３，Ｔ５のエミッタは、
それぞれ下アームスイッチング素子Ｔ２，Ｔ４，Ｔ６の
コレクタに接続されている。各下アームスイッチング素
子Ｔ２，Ｔ４，Ｔ６のエミッタは共通接続されて電流検
出器３を介して負の電源電圧線に接続されている。各上
アームスイッチング素子Ｔ１，Ｔ３，Ｔ５および各下ア
ームスイッチング素子Ｔ２，Ｔ４，Ｔ６のゲートは、高
耐圧ＩＣなどの駆動装置の駆動信号出力端子（図示省
略）に接続されており、各スイッチング素子Ｔ１，Ｔ
２，Ｔ３，Ｔ４，Ｔ５，Ｔ６はその駆動装置（図示省
略）から供給される駆動信号により駆動される。
Ｔ５のコレクタには正の電源電圧が印加される。各上ア
ームスイッチング素子Ｔ１，Ｔ３，Ｔ５のエミッタは、
それぞれ下アームスイッチング素子Ｔ２，Ｔ４，Ｔ６の
コレクタに接続されている。各下アームスイッチング素
子Ｔ２，Ｔ４，Ｔ６のエミッタは共通接続されて電流検
出器３を介して負の電源電圧線に接続されている。各上
アームスイッチング素子Ｔ１，Ｔ３，Ｔ５および各下ア
ームスイッチング素子Ｔ２，Ｔ４，Ｔ６のゲートは、高
耐圧ＩＣなどの駆動装置の駆動信号出力端子（図示省
略）に接続されており、各スイッチング素子Ｔ１，Ｔ
２，Ｔ３，Ｔ４，Ｔ５，Ｔ６はその駆動装置（図示省
略）から供給される駆動信号により駆動される。
【０００６】また、各上アームスイッチング素子Ｔ１，
Ｔ３，Ｔ５のコレクタにはそれぞれダイオードＤ１，Ｄ
３，Ｄ５のカソードが接続され、各上アームスイッチン
グ素子Ｔ１，Ｔ３，Ｔ５のエミッタにはそれぞれダイオ
ードＤ１，Ｄ３，Ｄ５のアノードが接続されている。ま
た、各下アームスイッチング素子Ｔ２，Ｔ４，Ｔ６のコ
レクタにはそれぞれダイオードＤ２，Ｄ４，Ｄ６のカソ
ードが接続されている。ダイオードＤ２，Ｄ４，Ｄ６の
アノードは、電流検出器３を介さずに直接負の電源電圧
線に接続されている。すなわち、ダイオードＤ１，Ｄ
２，Ｄ３，Ｄ４，Ｄ５，Ｄ６は、それぞれスイッチング
素子Ｔ１，Ｔ２，Ｔ３，Ｔ４，Ｔ５，Ｔ６に逆並列接続
されている。
Ｔ３，Ｔ５のコレクタにはそれぞれダイオードＤ１，Ｄ
３，Ｄ５のカソードが接続され、各上アームスイッチン
グ素子Ｔ１，Ｔ３，Ｔ５のエミッタにはそれぞれダイオ
ードＤ１，Ｄ３，Ｄ５のアノードが接続されている。ま
た、各下アームスイッチング素子Ｔ２，Ｔ４，Ｔ６のコ
レクタにはそれぞれダイオードＤ２，Ｄ４，Ｄ６のカソ
ードが接続されている。ダイオードＤ２，Ｄ４，Ｄ６の
アノードは、電流検出器３を介さずに直接負の電源電圧
線に接続されている。すなわち、ダイオードＤ１，Ｄ
２，Ｄ３，Ｄ４，Ｄ５，Ｄ６は、それぞれスイッチング
素子Ｔ１，Ｔ２，Ｔ３，Ｔ４，Ｔ５，Ｔ６に逆並列接続
されている。
【０００７】図１５に示す３相インバータ回路は、上述
したように構成されていることにより、各下アームスイ
ッチング素子Ｔ２，Ｔ４，Ｔ６を流れる電流のみが合成
されてなる電流を電流検出器３により検出するようにな
っている。この図１５に示す構成のインバータ回路は、
従来よく使用されている。
したように構成されていることにより、各下アームスイ
ッチング素子Ｔ２，Ｔ４，Ｔ６を流れる電流のみが合成
されてなる電流を電流検出器３により検出するようにな
っている。この図１５に示す構成のインバータ回路は、
従来よく使用されている。
【０００８】図１６に示す３相インバータ回路は、図１
５に示すように下アームスイッチング素子Ｔ２，Ｔ４，
Ｔ６の各エミッタのみと負の電源電圧線との間に電流検
出器３を設ける代わりに、該インバータ回路からモータ
２等の負荷に流れる駆動電流の配線経路に電流検出器７
を設けたものである。６個のスイッチング素子Ｔ１，Ｔ
２，Ｔ３，Ｔ４，Ｔ５，Ｔ６に、それぞれダイオードＤ
１，Ｄ２，Ｄ３，Ｄ４，Ｄ５，Ｄ６が逆並列接続されて
なる電圧形インバータ１の構成は、図１５に示す構成と
同じである。この図１６に示す構成のインバータ回路
も、従来よく使用されている。なお、図示省略したが、
電流検出器７に、検出電流値に応じて割込み処理を行い
得るように、Ａ／Ｄ変換器４、ＣＰＵ５および割込みパ
ルス発生器６が接続されているのはいうまでもない。
５に示すように下アームスイッチング素子Ｔ２，Ｔ４，
Ｔ６の各エミッタのみと負の電源電圧線との間に電流検
出器３を設ける代わりに、該インバータ回路からモータ
２等の負荷に流れる駆動電流の配線経路に電流検出器７
を設けたものである。６個のスイッチング素子Ｔ１，Ｔ
２，Ｔ３，Ｔ４，Ｔ５，Ｔ６に、それぞれダイオードＤ
１，Ｄ２，Ｄ３，Ｄ４，Ｄ５，Ｄ６が逆並列接続されて
なる電圧形インバータ１の構成は、図１５に示す構成と
同じである。この図１６に示す構成のインバータ回路
も、従来よく使用されている。なお、図示省略したが、
電流検出器７に、検出電流値に応じて割込み処理を行い
得るように、Ａ／Ｄ変換器４、ＣＰＵ５および割込みパ
ルス発生器６が接続されているのはいうまでもない。
【０００９】図１７に示す３相インバータ回路は、図１
５に示すように下アームスイッチング素子Ｔ２，Ｔ４，
Ｔ６の各エミッタのみと負の電源電圧線との間に電流検
出器３を設ける代わりに、下アームスイッチング素子Ｔ
２，Ｔ４，Ｔ６の各エミッタと対応するダイオードＤ
２，Ｄ４，Ｄ６の各アノードとそれぞれを共通接続して
なる母線に電流検出器８を設けたものである。
５に示すように下アームスイッチング素子Ｔ２，Ｔ４，
Ｔ６の各エミッタのみと負の電源電圧線との間に電流検
出器３を設ける代わりに、下アームスイッチング素子Ｔ
２，Ｔ４，Ｔ６の各エミッタと対応するダイオードＤ
２，Ｄ４，Ｄ６の各アノードとそれぞれを共通接続して
なる母線に電流検出器８を設けたものである。
【００１０】６個のスイッチング素子Ｔ１，Ｔ２，Ｔ
３，Ｔ４，Ｔ５，Ｔ６に、それぞれダイオードＤ１，Ｄ
２，Ｄ３，Ｄ４，Ｄ５，Ｄ６が逆並列接続されてなる電
圧形インバータ１の構成は、図１５に示す構成と同じで
ある。この図１７に示す構成のインバータ回路も、従来
よく使用されている。なお、図示省略したが、電流検出
器７に、検出電流値に応じて割込み処理を行い得るよう
に、Ａ／Ｄ変換器４、ＣＰＵ５および割込みパルス発生
器６が接続されているのはいうまでもない。
３，Ｔ４，Ｔ５，Ｔ６に、それぞれダイオードＤ１，Ｄ
２，Ｄ３，Ｄ４，Ｄ５，Ｄ６が逆並列接続されてなる電
圧形インバータ１の構成は、図１５に示す構成と同じで
ある。この図１７に示す構成のインバータ回路も、従来
よく使用されている。なお、図示省略したが、電流検出
器７に、検出電流値に応じて割込み処理を行い得るよう
に、Ａ／Ｄ変換器４、ＣＰＵ５および割込みパルス発生
器６が接続されているのはいうまでもない。
【００１１】図１８には、インバータ回路の上下のアー
ムスイッチング素子を高耐圧ＩＣにより駆動するように
された一般的な単相インバータ装置が示されている。こ
の例の単相インバータ回路は、図１７に示す３相インバ
ータ回路のうちの１相のインバータ部分に相当する構成
のものである。すなわち、上アームスイッチング素子Ｔ
１のエミッタと下アームスイッチング素子Ｔ２のコレク
タが接続されてなる一対のスイッチング素子Ｔ１，Ｔ２
に、それぞれ上下のダイオードＤ１，Ｄ２が逆並列接続
されている。
ムスイッチング素子を高耐圧ＩＣにより駆動するように
された一般的な単相インバータ装置が示されている。こ
の例の単相インバータ回路は、図１７に示す３相インバ
ータ回路のうちの１相のインバータ部分に相当する構成
のものである。すなわち、上アームスイッチング素子Ｔ
１のエミッタと下アームスイッチング素子Ｔ２のコレク
タが接続されてなる一対のスイッチング素子Ｔ１，Ｔ２
に、それぞれ上下のダイオードＤ１，Ｄ２が逆並列接続
されている。
【００１２】そして、下アームスイッチング素子Ｔ２の
エミッタとそれに逆並列接続されたダイオードＤ２のア
ノードとが共通接続されて直流電源１０８の負（−）側
の端子に至る母線上に電流検出器１０６が設けられてい
る。上アームスイッチング素子Ｔ１のコレクタとそれに
逆並列接続されたダイオードＤ１のカソードとは、直流
電源１０８の正（＋）側の端子に共通接続されている。
上アームスイッチング素子Ｔ１および下アームスイッチ
ング素子Ｔ２の各ゲートＧ１，Ｇ２には、それぞれ高耐
圧ＩＣ１００から駆動信号が入力されるようになってい
る。
エミッタとそれに逆並列接続されたダイオードＤ２のア
ノードとが共通接続されて直流電源１０８の負（−）側
の端子に至る母線上に電流検出器１０６が設けられてい
る。上アームスイッチング素子Ｔ１のコレクタとそれに
逆並列接続されたダイオードＤ１のカソードとは、直流
電源１０８の正（＋）側の端子に共通接続されている。
上アームスイッチング素子Ｔ１および下アームスイッチ
ング素子Ｔ２の各ゲートＧ１，Ｇ２には、それぞれ高耐
圧ＩＣ１００から駆動信号が入力されるようになってい
る。
【００１３】また、上記構成のインバータ回路には、３
つの外部接続端子Ｐ，Ｕ，Ｎが設けられている。外部接
続端子Ｐはインバータ回路に正の電源電圧を印加する電
源端子、すなわち上アームスイッチング素子Ｔ１のコレ
クタとダイオードＤ１のカソードとが共通接続された端
子である。外部接続端子Ｎはインバータ回路に負の電源
電圧を印加する電源端子、すなわち下アームスイッチン
グ素子Ｔ２のエミッタとダイオードＤ２のアノードとが
一端に共通接続された電流検出器１０６の他端が接続さ
れた端子である。
つの外部接続端子Ｐ，Ｕ，Ｎが設けられている。外部接
続端子Ｐはインバータ回路に正の電源電圧を印加する電
源端子、すなわち上アームスイッチング素子Ｔ１のコレ
クタとダイオードＤ１のカソードとが共通接続された端
子である。外部接続端子Ｎはインバータ回路に負の電源
電圧を印加する電源端子、すなわち下アームスイッチン
グ素子Ｔ２のエミッタとダイオードＤ２のアノードとが
一端に共通接続された電流検出器１０６の他端が接続さ
れた端子である。
【００１４】つまり、外部接続端子Ｐと外部接続端子Ｕ
との間に直流電源１０８が、外部接続端子Ｐを正側とし
て接続されている。外部接続端子Ｕは、上アームスイッ
チング素子Ｔ１のエミッタ側の接続ノードＥ１に接続さ
れている。そして、外部接続端子Ｕと外部接続端子Ｎと
の間には、負荷としてリアクトル（インダクタンス値：
ＬＬ）１０７が接続されている。
との間に直流電源１０８が、外部接続端子Ｐを正側とし
て接続されている。外部接続端子Ｕは、上アームスイッ
チング素子Ｔ１のエミッタ側の接続ノードＥ１に接続さ
れている。そして、外部接続端子Ｕと外部接続端子Ｎと
の間には、負荷としてリアクトル（インダクタンス値：
ＬＬ）１０７が接続されている。
【００１５】接続ノードＥ１と下アームスイッチング素
子Ｔ２のコレクタとの間の配線部には、インダクタンス
値がＬ１の寄生リアクトルが存在する。ダイオードＤ２
のカソード側配線部には、インダクタンス値がＬ２の寄
生リアクトルが存在する。ダイオードＤ２のアノード側
配線部には、インダクタンス値がＬ３およびＬ４の寄生
リアクトルが直列に存在する。接続ノードＥ０と電流検
出器１０６を挟んでＥ０の反対側（すなわち、電流検出
器１０６と外部接続端子Ｎとの間）に設けられた接続ノ
ードＮ１との間の配線には、インダクタンス値がＬ５の
寄生リアクトルが存在する。
子Ｔ２のコレクタとの間の配線部には、インダクタンス
値がＬ１の寄生リアクトルが存在する。ダイオードＤ２
のカソード側配線部には、インダクタンス値がＬ２の寄
生リアクトルが存在する。ダイオードＤ２のアノード側
配線部には、インダクタンス値がＬ３およびＬ４の寄生
リアクトルが直列に存在する。接続ノードＥ０と電流検
出器１０６を挟んでＥ０の反対側（すなわち、電流検出
器１０６と外部接続端子Ｎとの間）に設けられた接続ノ
ードＮ１との間の配線には、インダクタンス値がＬ５の
寄生リアクトルが存在する。
【００１６】なお、直流電源１０８は、起電力を発生す
る電源本体１０８ａとキャパシタ１０８ｂとが並列に接
続されて構成されている。
る電源本体１０８ａとキャパシタ１０８ｂとが並列に接
続されて構成されている。
【００１７】高耐圧ＩＣ１００は、該ＩＣ１００の駆動
信号入力端子ＵＰｉ，ＵＮｉを介して外部から入力され
た信号を一時的に保持する入力バッファａ１、その入力
バッファａ１の出力信号を受け取ってその信号の電位か
ら浮いたフローティング電位の信号を生成するレベルシ
フタａ２、レベルシフタａ２の出力信号を受け取って上
アームスイッチング素子Ｔ１を駆動する上アーム側ドラ
イバ回路ａ３、入力バッファａ１の出力信号を受け取っ
て下アームスイッチング素子Ｔ２を駆動する下アーム側
ドライバ回路ａ４、過電流の検出を行う過電流検出器ａ
５、過電流検出器ａ５から出力される検出信号を受け取
ってエラー信号を生成するエラー信号発生器ａ６とを備
えている。
信号入力端子ＵＰｉ，ＵＮｉを介して外部から入力され
た信号を一時的に保持する入力バッファａ１、その入力
バッファａ１の出力信号を受け取ってその信号の電位か
ら浮いたフローティング電位の信号を生成するレベルシ
フタａ２、レベルシフタａ２の出力信号を受け取って上
アームスイッチング素子Ｔ１を駆動する上アーム側ドラ
イバ回路ａ３、入力バッファａ１の出力信号を受け取っ
て下アームスイッチング素子Ｔ２を駆動する下アーム側
ドライバ回路ａ４、過電流の検出を行う過電流検出器ａ
５、過電流検出器ａ５から出力される検出信号を受け取
ってエラー信号を生成するエラー信号発生器ａ６とを備
えている。
【００１８】上アーム側ドライバ回路ａ３は、高耐圧Ｉ
Ｃ１００に設けられた上アームスイッチング素子駆動信
号出力端子ＵＰｏを介して上アームスイッチング素子Ｔ
１に駆動信号を出力する。また、上アーム側ドライバ回
路ａ３には、高耐圧ＩＣ１００にそれぞれ設けられたフ
ローティング電源正側入力端子ＶＢ１およびフローティ
ング電源負側入力端子ＶＳ１を介して外部から正および
負のフローティング電圧が印加される。フローティング
電源負側入力端子ＶＳ１は、上アームスイッチング素子
駆動信号基準出力端子を兼ねている。
Ｃ１００に設けられた上アームスイッチング素子駆動信
号出力端子ＵＰｏを介して上アームスイッチング素子Ｔ
１に駆動信号を出力する。また、上アーム側ドライバ回
路ａ３には、高耐圧ＩＣ１００にそれぞれ設けられたフ
ローティング電源正側入力端子ＶＢ１およびフローティ
ング電源負側入力端子ＶＳ１を介して外部から正および
負のフローティング電圧が印加される。フローティング
電源負側入力端子ＶＳ１は、上アームスイッチング素子
駆動信号基準出力端子を兼ねている。
【００１９】下アーム側ドライバ回路ａ４は、高耐圧Ｉ
Ｃ１００に設けられた下アームスイッチング素子駆動信
号出力端子ＵＮｏを介して下アームスイッチング素子Ｔ
２に駆動信号を出力する。また、下アーム側ドライバ回
路ａ４には、高耐圧ＩＣ１００に設けられた正側電源端
子ＶＣＣを介して外部から正の電源電圧が印加される。
下アーム側ドライバ回路ａ４は、高耐圧ＩＣ１００に設
けられた下アームスイッチング素子駆動信号基準出力端
子ＶＳ０に接続されている。
Ｃ１００に設けられた下アームスイッチング素子駆動信
号出力端子ＵＮｏを介して下アームスイッチング素子Ｔ
２に駆動信号を出力する。また、下アーム側ドライバ回
路ａ４には、高耐圧ＩＣ１００に設けられた正側電源端
子ＶＣＣを介して外部から正の電源電圧が印加される。
下アーム側ドライバ回路ａ４は、高耐圧ＩＣ１００に設
けられた下アームスイッチング素子駆動信号基準出力端
子ＶＳ０に接続されている。
【００２０】過電流検出器ａ５は、高耐圧ＩＣ１００に
設けられた電流検出端子ＯＣに接続されている。
設けられた電流検出端子ＯＣに接続されている。
【００２１】エラー信号発生器ａ６は、高耐圧ＩＣ１０
０に設けられたエラー出力端子Ｆｏを介して外部の図示
しない制御装置やアラーム報知手段などにエラー信号を
出力する。
０に設けられたエラー出力端子Ｆｏを介して外部の図示
しない制御装置やアラーム報知手段などにエラー信号を
出力する。
【００２２】高耐圧ＩＣ１００にそれぞれ設けられた正
側電源端子ＶＣＣおよび負側電源端子ＶＳＳは、それぞ
れ外部電源１０１の正極および負極にそれぞれ接続され
ている。そして、負側電源端子ＶＳＳは接地されてい
る。
側電源端子ＶＣＣおよび負側電源端子ＶＳＳは、それぞ
れ外部電源１０１の正極および負極にそれぞれ接続され
ている。そして、負側電源端子ＶＳＳは接地されてい
る。
【００２３】高耐圧ＩＣ１００には、上記外部電源１０
１の他に、ダイオード１０２、キャパシタ１０３および
定電圧ダイオード１０９が外付けされている。すなわ
ち、ダイオード１０２は、そのアノードが正側電源端子
ＶＣＣに接続され、カソードがフローティング電源正側
入力端子ＶＢ１に接続されている。キャパシタ１０３
は、フローティング電源正側入力端子ＶＢ１とフローテ
ィング電源負側入力端子ＶＳ１との間に接続されてい
る。定電圧ダイオード１０９は下アームスイッチング素
子駆動信号基準出力端子ＶＳ０の過電圧保護用に設けら
れており、下アームスイッチング素子駆動信号基準出力
端子ＶＳ０と負側電源端子ＶＳＳとの間に接続されてい
る。
１の他に、ダイオード１０２、キャパシタ１０３および
定電圧ダイオード１０９が外付けされている。すなわ
ち、ダイオード１０２は、そのアノードが正側電源端子
ＶＣＣに接続され、カソードがフローティング電源正側
入力端子ＶＢ１に接続されている。キャパシタ１０３
は、フローティング電源正側入力端子ＶＢ１とフローテ
ィング電源負側入力端子ＶＳ１との間に接続されてい
る。定電圧ダイオード１０９は下アームスイッチング素
子駆動信号基準出力端子ＶＳ０の過電圧保護用に設けら
れており、下アームスイッチング素子駆動信号基準出力
端子ＶＳ０と負側電源端子ＶＳＳとの間に接続されてい
る。
【００２４】高耐圧ＩＣ１００は、上下一対のアームス
イッチング素子Ｔ１，Ｔ２および直流電源１０８からな
るインバータ回路に以下のように接続されている。すな
わち、高耐圧ＩＣ１００のフローティング電源負側入力
端子（上アームスイッチング素子駆動信号基準出力端
子）ＶＳ１は、上アームスイッチング素子Ｔ１のエミッ
タ側の接続ノードＥ１に接続されている。上アームスイ
ッチング素子駆動信号出力端子ＵＰｏは、ゲート抵抗１
０４を介して上アームスイッチング素子Ｔ１のゲートＧ
１に接続されている。
イッチング素子Ｔ１，Ｔ２および直流電源１０８からな
るインバータ回路に以下のように接続されている。すな
わち、高耐圧ＩＣ１００のフローティング電源負側入力
端子（上アームスイッチング素子駆動信号基準出力端
子）ＶＳ１は、上アームスイッチング素子Ｔ１のエミッ
タ側の接続ノードＥ１に接続されている。上アームスイ
ッチング素子駆動信号出力端子ＵＰｏは、ゲート抵抗１
０４を介して上アームスイッチング素子Ｔ１のゲートＧ
１に接続されている。
【００２５】また、下アームスイッチング素子駆動信号
基準出力端子ＶＳ０は、下アームスイッチング素子Ｔ２
のエミッタ側の接続ノードＥ０に接続されている。下ア
ームスイッチング素子駆動信号出力端子ＵＮｏは、ゲー
ト抵抗１０５を介して下アームスイッチング素子Ｔ２の
ゲートＧ２に接続されている。電流検出端子ＯＣは、前
記接続ノードＥ０に接続されている。また、負側電源端
子ＶＳＳは、インバータ回路の前記接続ノードＮ１に接
続されている。それら接続ノードＥ０と接続ノードＮ１
との間には上述したように電流検出器１０６があるの
で、電流検出端子ＯＣに電流検出器１０６の検出電圧が
印加されることになる。
基準出力端子ＶＳ０は、下アームスイッチング素子Ｔ２
のエミッタ側の接続ノードＥ０に接続されている。下ア
ームスイッチング素子駆動信号出力端子ＵＮｏは、ゲー
ト抵抗１０５を介して下アームスイッチング素子Ｔ２の
ゲートＧ２に接続されている。電流検出端子ＯＣは、前
記接続ノードＥ０に接続されている。また、負側電源端
子ＶＳＳは、インバータ回路の前記接続ノードＮ１に接
続されている。それら接続ノードＥ０と接続ノードＮ１
との間には上述したように電流検出器１０６があるの
で、電流検出端子ＯＣに電流検出器１０６の検出電圧が
印加されることになる。
【００２６】下アームスイッチング素子駆動信号基準出
力端子ＶＳ０と接続ノードＥ０との間の配線および負側
電源端子ＶＳＳと接続ノードＮ１との間の配線には、そ
れぞれインダクタンス値がＬ６およびＬ７の寄生リアク
トルが存在している。
力端子ＶＳ０と接続ノードＥ０との間の配線および負側
電源端子ＶＳＳと接続ノードＮ１との間の配線には、そ
れぞれインダクタンス値がＬ６およびＬ７の寄生リアク
トルが存在している。
【００２７】ここで、高耐圧ＩＣ１００の上アームスイ
ッチング素子駆動信号基準出力端子ＶＳ１の耐圧の最大
値は、例えば用途により多少の差はあるが［（下アーム
スイッチング素子駆動信号基準出力端子ＶＳ０の電位）
＋６００］ボルト程度であり、最小値はいかなる用途の
ものでも［（下アームスイッチング素子駆動信号基準出
力端子ＶＳ０の電位）−５］ボルト程度である。つま
り、上アームスイッチング素子駆動信号基準出力端子Ｖ
Ｓ１と下アームスイッチング素子駆動信号基準出力端子
ＶＳ０との間には、−５Ｖ以下の電圧をかけることがで
きないことを意味する。
ッチング素子駆動信号基準出力端子ＶＳ１の耐圧の最大
値は、例えば用途により多少の差はあるが［（下アーム
スイッチング素子駆動信号基準出力端子ＶＳ０の電位）
＋６００］ボルト程度であり、最小値はいかなる用途の
ものでも［（下アームスイッチング素子駆動信号基準出
力端子ＶＳ０の電位）−５］ボルト程度である。つま
り、上アームスイッチング素子駆動信号基準出力端子Ｖ
Ｓ１と下アームスイッチング素子駆動信号基準出力端子
ＶＳ０との間には、−５Ｖ以下の電圧をかけることがで
きないことを意味する。
【００２８】これは、一般に、ＣＭＯＳＦＥＴ（相補型
の絶縁ゲート型電界効果トランジスタ）で構成されるＩ
ＣでもバイポーラのＴＴＬ（ｔｒａｎｓｉｓｔｏｒ ｔ
ｒａｎｓｉｓｔｏｒ ｌｏｇｉｃ）で構成されるＩＣで
も、そのＩＣの電源電圧以下の電位に対しては−０．５
Ｖ程度しか保証されていないため、電源電圧以下の電位
に対しては原理的に弱くなってしまうからであると考え
られる。
の絶縁ゲート型電界効果トランジスタ）で構成されるＩ
ＣでもバイポーラのＴＴＬ（ｔｒａｎｓｉｓｔｏｒ ｔ
ｒａｎｓｉｓｔｏｒ ｌｏｇｉｃ）で構成されるＩＣで
も、そのＩＣの電源電圧以下の電位に対しては−０．５
Ｖ程度しか保証されていないため、電源電圧以下の電位
に対しては原理的に弱くなってしまうからであると考え
られる。
【００２９】図１９には、図１８に示すインバータ装置
の動作タイミングが示されている。図１９において、Ｓ
（ＵＰｏ）およびＳ（ＵＮｏ）は、それぞれ高耐圧ＩＣ
１００の上アームスイッチング素子駆動信号出力端子Ｕ
Ｐｏおよび下アームスイッチング素子駆動信号出力端子
ＵＮｏから出力された信号であり、それぞれ上アームス
イッチング素子Ｔ１および下アームスイッチング素子Ｔ
２の駆動信号である。また、Ｉ１は上アームスイッチン
グ素子Ｔ１を流れる電流、Ｉ２はダイオードＤ２に流れ
る電流、Ｉ３はリアクトル１０７を流れる電流である。
の動作タイミングが示されている。図１９において、Ｓ
（ＵＰｏ）およびＳ（ＵＮｏ）は、それぞれ高耐圧ＩＣ
１００の上アームスイッチング素子駆動信号出力端子Ｕ
Ｐｏおよび下アームスイッチング素子駆動信号出力端子
ＵＮｏから出力された信号であり、それぞれ上アームス
イッチング素子Ｔ１および下アームスイッチング素子Ｔ
２の駆動信号である。また、Ｉ１は上アームスイッチン
グ素子Ｔ１を流れる電流、Ｉ２はダイオードＤ２に流れ
る電流、Ｉ３はリアクトル１０７を流れる電流である。
【００３０】上下のアームスイッチング素子Ｔ１，Ｔ２
のそれぞれの駆動信号Ｓ（ＵＰｏ），Ｓ（ＵＮｏ）が相
対的に低電位（ロー）レベル（以下、Ｌレベルとする）
の状態の時、上下のアームスイッチング素子Ｔ１，Ｔ２
はいずれもオフ状態である。従って、Ｌレベルの駆動信
号Ｓ（ＵＰｏ），Ｓ（ＵＮｏ）はスイッチング素子オフ
信号である。
のそれぞれの駆動信号Ｓ（ＵＰｏ），Ｓ（ＵＮｏ）が相
対的に低電位（ロー）レベル（以下、Ｌレベルとする）
の状態の時、上下のアームスイッチング素子Ｔ１，Ｔ２
はいずれもオフ状態である。従って、Ｌレベルの駆動信
号Ｓ（ＵＰｏ），Ｓ（ＵＮｏ）はスイッチング素子オフ
信号である。
【００３１】駆動信号Ｓ（ＵＰｏ），Ｓ（ＵＮｏ）がい
ずれもスイッチング素子オフ信号（すなわちＬレベル）
である時に、駆動信号Ｓ（ＵＰｏ）だけが立ち上がって
相対的に高電位（ハイ）レベル（以下、Ｈレベルとす
る）の信号（すなわち、スイッチング素子オン信号）に
変わると、駆動信号Ｓ（ＵＰｏ）がＨレベルである間
（図１９中のＡの期間）、直流電源１０８の正極から外
部接続端子Ｐ、上アームスイッチング素子Ｔ１、リアク
トル１０７および外部接続端子Ｎを介して直流電源１０
８の負極ヘ至るという経路で電流が流れる。
ずれもスイッチング素子オフ信号（すなわちＬレベル）
である時に、駆動信号Ｓ（ＵＰｏ）だけが立ち上がって
相対的に高電位（ハイ）レベル（以下、Ｈレベルとす
る）の信号（すなわち、スイッチング素子オン信号）に
変わると、駆動信号Ｓ（ＵＰｏ）がＨレベルである間
（図１９中のＡの期間）、直流電源１０８の正極から外
部接続端子Ｐ、上アームスイッチング素子Ｔ１、リアク
トル１０７および外部接続端子Ｎを介して直流電源１０
８の負極ヘ至るという経路で電流が流れる。
【００３２】ここで、図１８に示すインバータ装置にお
いて、例えば直流電源１０８の出力電圧ＶＤＣを３００
Ｖ、リアクトル１０７のインダクタンス値ＬＬを３ｍ
Ｈ、駆動信号Ｓ（ＵＰｏ）がＨレベルである時の時間幅
（Ａの期間）Ｔｏｎを１ｍｓとすると、リアクトル１０
７のピーク電流Ｉｐは次の計算式より１００Ａ（アンペ
ア）となる。 Ｉｐ＝ＶＤＣ・Ｔｏｎ／ＬＬ ＝｛３００・１・（Ｅ−３）｝／｛３・（Ｅ−３）｝ ＝１００［Ａ］ なお、本明細書中、“（Ｅ−ｎ）”とあるのは、１０の
−（マイナス）ｎ乗を意味する。ただし、ｎは自然数で
ある。
いて、例えば直流電源１０８の出力電圧ＶＤＣを３００
Ｖ、リアクトル１０７のインダクタンス値ＬＬを３ｍ
Ｈ、駆動信号Ｓ（ＵＰｏ）がＨレベルである時の時間幅
（Ａの期間）Ｔｏｎを１ｍｓとすると、リアクトル１０
７のピーク電流Ｉｐは次の計算式より１００Ａ（アンペ
ア）となる。 Ｉｐ＝ＶＤＣ・Ｔｏｎ／ＬＬ ＝｛３００・１・（Ｅ−３）｝／｛３・（Ｅ−３）｝ ＝１００［Ａ］ なお、本明細書中、“（Ｅ−ｎ）”とあるのは、１０の
−（マイナス）ｎ乗を意味する。ただし、ｎは自然数で
ある。
【００３３】続いて、駆動信号Ｓ（ＵＰｏ）が立ち下が
ってＬレベルになると、上アームスイッチング素子Ｔ１
はオフ状態に切り替わる。それによって、上アームスイ
ッチング素子Ｔ１を流れる電流Ｉ１は減少し始め、所定
の時間（図１９中のＢの期間）だけ遅れてゼロになる。
一方、ダイオードＤ２を流れる電流Ｉ２は、駆動信号Ｓ
（ＵＰｏ）の立下がりエッジに同期して増大し始め、Ｂ
の期間経過後に前記ピーク電流Ｉｐに達する。このＢの
期間では、電流の単位時間当たりの変化量（ｄｉ／ｄ
ｔ）が大きいため、わずかな配線インダクタンスでも数
Ｖの誘起電圧が発生する。またダイオードＤ２は、電流
が流れると約２Ｖ程度のオン電圧を発生する。
ってＬレベルになると、上アームスイッチング素子Ｔ１
はオフ状態に切り替わる。それによって、上アームスイ
ッチング素子Ｔ１を流れる電流Ｉ１は減少し始め、所定
の時間（図１９中のＢの期間）だけ遅れてゼロになる。
一方、ダイオードＤ２を流れる電流Ｉ２は、駆動信号Ｓ
（ＵＰｏ）の立下がりエッジに同期して増大し始め、Ｂ
の期間経過後に前記ピーク電流Ｉｐに達する。このＢの
期間では、電流の単位時間当たりの変化量（ｄｉ／ｄ
ｔ）が大きいため、わずかな配線インダクタンスでも数
Ｖの誘起電圧が発生する。またダイオードＤ２は、電流
が流れると約２Ｖ程度のオン電圧を発生する。
【００３４】ここで、図１８に示すインバータ装置にお
いて、配線インダクタンスＬ１，Ｌ２，Ｌ３，Ｌ４の合
成インダクタンス値を２０ｎＨ、ダイオードＤ２のオン
電圧ＶＦを２Ｖ、上アームスイッチング素子Ｔ１のスイ
ッチングスピードＴｏｆｆを４００ｎｓとし、上記ピー
ク電流Ｉｐの値１００Ａを用いると、上アームスイッチ
ング素子Ｔ１のエミッタ側の接続ノードＥ１と下アーム
スイッチング素子Ｔ２のエミッタ側の接続ノードＥ０と
の間にかかる電圧Ｖ（Ｅ１−Ｅ０）は次の計算式より−
７Ｖとなる。 Ｖ（Ｅ１−Ｅ０）＝−（Ｌ１＋Ｌ２＋Ｌ３＋Ｌ４）・Ｉ
ｐ／Ｔｏｆｆ−ＶＦ ＝−｛２０・（Ｅ−９）・１００｝／｛４００・（Ｅ−
９）｝−２ ＝−７［Ｖ］
いて、配線インダクタンスＬ１，Ｌ２，Ｌ３，Ｌ４の合
成インダクタンス値を２０ｎＨ、ダイオードＤ２のオン
電圧ＶＦを２Ｖ、上アームスイッチング素子Ｔ１のスイ
ッチングスピードＴｏｆｆを４００ｎｓとし、上記ピー
ク電流Ｉｐの値１００Ａを用いると、上アームスイッチ
ング素子Ｔ１のエミッタ側の接続ノードＥ１と下アーム
スイッチング素子Ｔ２のエミッタ側の接続ノードＥ０と
の間にかかる電圧Ｖ（Ｅ１−Ｅ０）は次の計算式より−
７Ｖとなる。 Ｖ（Ｅ１−Ｅ０）＝−（Ｌ１＋Ｌ２＋Ｌ３＋Ｌ４）・Ｉ
ｐ／Ｔｏｆｆ−ＶＦ ＝−｛２０・（Ｅ−９）・１００｝／｛４００・（Ｅ−
９）｝−２ ＝−７［Ｖ］
【００３５】このように、配線インダクタンスが小さく
ても、図１９のＢの期間のように大電流が流れると高耐
圧ＩＣ１００のマイナス側の耐圧すなわち［（ＶＳ０の
電位）−５］ボルトを超える（最小値を下回る）電圧が
発生してしまう。
ても、図１９のＢの期間のように大電流が流れると高耐
圧ＩＣ１００のマイナス側の耐圧すなわち［（ＶＳ０の
電位）−５］ボルトを超える（最小値を下回る）電圧が
発生してしまう。
【００３６】また、配線インダクタンスＬ５を２０ｎＨ
とし、上記ピーク電流Ｉｐの値１００Ａおよび上アーム
スイッチング素子Ｔ１のスイッチングスピードＴｏｆｆ
の値４００ｎｓを用いると、図１９のＢの期間に下アー
ムスイッチング素子Ｔ２のエミッタ側の接続ノードＥ０
と電流検出器１０６を挟んで該接続ノードＥ０の反対側
の接続ノードＮ１との間に誘起される電圧Ｖ（Ｅ０−Ｎ
１）は次の計算式により−５Ｖとなる。 Ｖ（Ｅ０−Ｎ１）＝−Ｌ５・Ｉｐ／Ｔｏｆｆ ＝−｛２０・（Ｅ−９）・１００｝／｛４００・（Ｅ−
９）｝ ＝−５［Ｖ］
とし、上記ピーク電流Ｉｐの値１００Ａおよび上アーム
スイッチング素子Ｔ１のスイッチングスピードＴｏｆｆ
の値４００ｎｓを用いると、図１９のＢの期間に下アー
ムスイッチング素子Ｔ２のエミッタ側の接続ノードＥ０
と電流検出器１０６を挟んで該接続ノードＥ０の反対側
の接続ノードＮ１との間に誘起される電圧Ｖ（Ｅ０−Ｎ
１）は次の計算式により−５Ｖとなる。 Ｖ（Ｅ０−Ｎ１）＝−Ｌ５・Ｉｐ／Ｔｏｆｆ ＝−｛２０・（Ｅ−９）・１００｝／｛４００・（Ｅ−
９）｝ ＝−５［Ｖ］
【００３７】この誘起された電圧Ｖ（Ｅ０−Ｎ１）によ
り、接続ノードＮ１から配線インダクタンス値Ｌ７の寄
生リアクトル、定電圧ダイオード１０９および配線イン
ダクタンス値Ｌ６の寄生リアクトルを介して接続ノード
Ｅ０に至る経路に電流が流れる。ここで配線インダクタ
ンス値Ｌ６とＬ７とが等しいとすると、誘起電圧Ｖ（Ｅ
０−Ｎ１）は負側電源端子ＶＳＳと接続ノードＮ１との
間、および接続ノードＥ０と下アームスイッチング素子
駆動信号基準出力端子ＶＳ０との間に１／２ずつかか
る。従って、図１９のＢの期間に負側電源端子ＶＳＳと
接続ノードＮ１との間に作用する電圧Ｖ（ＶＳＳ−Ｎ
１）は次の計算式により−２．５Ｖとなる。 Ｖ（ＶＳＳ−Ｎ１）＝Ｖ（Ｅ０−Ｎ１）／２＝−２．５
［Ｖ］
り、接続ノードＮ１から配線インダクタンス値Ｌ７の寄
生リアクトル、定電圧ダイオード１０９および配線イン
ダクタンス値Ｌ６の寄生リアクトルを介して接続ノード
Ｅ０に至る経路に電流が流れる。ここで配線インダクタ
ンス値Ｌ６とＬ７とが等しいとすると、誘起電圧Ｖ（Ｅ
０−Ｎ１）は負側電源端子ＶＳＳと接続ノードＮ１との
間、および接続ノードＥ０と下アームスイッチング素子
駆動信号基準出力端子ＶＳ０との間に１／２ずつかか
る。従って、図１９のＢの期間に負側電源端子ＶＳＳと
接続ノードＮ１との間に作用する電圧Ｖ（ＶＳＳ−Ｎ
１）は次の計算式により−２．５Ｖとなる。 Ｖ（ＶＳＳ−Ｎ１）＝Ｖ（Ｅ０−Ｎ１）／２＝−２．５
［Ｖ］
【００３８】また、図１９のＢの期間に接続ノードＥ０
と下アームスイッチング素子駆動信号基準出力端子ＶＳ
０との間に作用する電圧Ｖ（Ｅ０−ＶＳ０）も次の計算
式により−２．５Ｖとなる。 Ｖ（Ｅ０−ＶＳ０）＝Ｖ（Ｅ０−Ｎ１）／２＝−２．５
［Ｖ］
と下アームスイッチング素子駆動信号基準出力端子ＶＳ
０との間に作用する電圧Ｖ（Ｅ０−ＶＳ０）も次の計算
式により−２．５Ｖとなる。 Ｖ（Ｅ０−ＶＳ０）＝Ｖ（Ｅ０−Ｎ１）／２＝−２．５
［Ｖ］
【００３９】なお、図１９のＢの期間においては、上ア
ームスイッチング素子駆動信号基準出力端子ＶＳ１と接
続ノードＥ１との間には特に電圧はかからないので、そ
れらの間の電圧Ｖ（ＶＳ１−Ｅ１）は０Ｖである。
ームスイッチング素子駆動信号基準出力端子ＶＳ１と接
続ノードＥ１との間には特に電圧はかからないので、そ
れらの間の電圧Ｖ（ＶＳ１−Ｅ１）は０Ｖである。
【００４０】上記考察より、図１９のＢの期間に上下の
アームスイッチング素子駆動信号基準出力端子ＶＳ１と
ＶＳ０との間に作用する電圧Ｖ（ＶＳ１−ＶＳ０）は次
の計算式より−９．５Ｖとなる。 Ｖ（ＶＳ１−ＶＳ０）＝Ｖ（ＶＳ１−Ｅ１）＋Ｖ（Ｅ１
−Ｅ０）＋Ｖ（Ｅ０−ＶＳ０） ＝０−７−２．５＝−９．５［Ｖ］
アームスイッチング素子駆動信号基準出力端子ＶＳ１と
ＶＳ０との間に作用する電圧Ｖ（ＶＳ１−ＶＳ０）は次
の計算式より−９．５Ｖとなる。 Ｖ（ＶＳ１−ＶＳ０）＝Ｖ（ＶＳ１−Ｅ１）＋Ｖ（Ｅ１
−Ｅ０）＋Ｖ（Ｅ０−ＶＳ０） ＝０−７−２．５＝−９．５［Ｖ］
【００４１】このように、配線インダクタンスが小さく
ても、図１９のＢの期間のように大電流が流れると高耐
圧ＩＣ１００の上下のアームスイッチング素子駆動信号
基準出力端子ＶＳ１とＶＳ０との間に定格耐圧の最小範
囲（−５Ｖ）を下回る電圧が印可されてしまい、高耐圧
ＩＣ１００が耐圧破壊を起こしてしまう。
ても、図１９のＢの期間のように大電流が流れると高耐
圧ＩＣ１００の上下のアームスイッチング素子駆動信号
基準出力端子ＶＳ１とＶＳ０との間に定格耐圧の最小範
囲（−５Ｖ）を下回る電圧が印可されてしまい、高耐圧
ＩＣ１００が耐圧破壊を起こしてしまう。
【００４２】図２０には、インバータ回路の上下のアー
ムスイッチング素子を高耐圧ＩＣにより駆動するように
された一般的な単相インバータ装置の他の例が示されて
いる。この例の単相インバータ回路は、図１５に示す３
相インバータ回路のうちの１相のインバータ部分に相当
する構成のものである。すなわち、上アームスイッチン
グ素子Ｔ１のエミッタと下アームスイッチング素子Ｔ２
のコレクタが接続されてなる一対のスイッチング素子Ｔ
１，Ｔ２に、それぞれ上下のダイオードＤ１，Ｄ２が逆
並列接続されている。
ムスイッチング素子を高耐圧ＩＣにより駆動するように
された一般的な単相インバータ装置の他の例が示されて
いる。この例の単相インバータ回路は、図１５に示す３
相インバータ回路のうちの１相のインバータ部分に相当
する構成のものである。すなわち、上アームスイッチン
グ素子Ｔ１のエミッタと下アームスイッチング素子Ｔ２
のコレクタが接続されてなる一対のスイッチング素子Ｔ
１，Ｔ２に、それぞれ上下のダイオードＤ１，Ｄ２が逆
並列接続されている。
【００４３】そして、下アームスイッチング素子Ｔ２の
エミッタは電流検出器１０６の一端に接続されている。
電流検出器１０６の他端は外部接続端子Ｎを介して直流
電源１０８の負極に接続されている。ダイオードＤ２の
アノードは、高耐圧ＩＣ１００の負側電源端子ＶＳＳに
接続されている。上アームスイッチング素子Ｔ１のコレ
クタとダイオードＤ１のカソードとは外部接続端子Ｐに
共通接続されて直流電源１０８の正（＋）側の端子に接
続されている。上アームスイッチング素子Ｔ１および下
アームスイッチング素子Ｔ２の各ゲートＧ１，Ｇ２に
は、それぞれ高耐圧ＩＣ１００から駆動信号が入力され
る。
エミッタは電流検出器１０６の一端に接続されている。
電流検出器１０６の他端は外部接続端子Ｎを介して直流
電源１０８の負極に接続されている。ダイオードＤ２の
アノードは、高耐圧ＩＣ１００の負側電源端子ＶＳＳに
接続されている。上アームスイッチング素子Ｔ１のコレ
クタとダイオードＤ１のカソードとは外部接続端子Ｐに
共通接続されて直流電源１０８の正（＋）側の端子に接
続されている。上アームスイッチング素子Ｔ１および下
アームスイッチング素子Ｔ２の各ゲートＧ１，Ｇ２に
は、それぞれ高耐圧ＩＣ１００から駆動信号が入力され
る。
【００４４】なお、インバータ回路のその他の構成、高
耐圧ＩＣ１００の構成およびインバータ回路と高耐圧Ｉ
Ｃ１００との接続については、図１８に示す構成のもの
と同じであるので、同じ符号を付して重複する説明を省
略する。
耐圧ＩＣ１００の構成およびインバータ回路と高耐圧Ｉ
Ｃ１００との接続については、図１８に示す構成のもの
と同じであるので、同じ符号を付して重複する説明を省
略する。
【００４５】この図２０の構成の例でも上述した図１８
の構成例と同様に、ダイオードＤ２のオン電圧ＶＦやダ
イオードＤ２および下アームスイッチング素子Ｔ２のチ
ップの配線インダクタンスにより誘起された電圧によっ
て、上アームスイッチング素子Ｔ１のエミッタ側の接続
ノードＥ１と下アームスイッチング素子Ｔ２のエミッタ
側の接続ノードＥ０との間にかかる電圧Ｖ（Ｅ１−Ｅ
０）は約−７Ｖとなる。
の構成例と同様に、ダイオードＤ２のオン電圧ＶＦやダ
イオードＤ２および下アームスイッチング素子Ｔ２のチ
ップの配線インダクタンスにより誘起された電圧によっ
て、上アームスイッチング素子Ｔ１のエミッタ側の接続
ノードＥ１と下アームスイッチング素子Ｔ２のエミッタ
側の接続ノードＥ０との間にかかる電圧Ｖ（Ｅ１−Ｅ
０）は約−７Ｖとなる。
【００４６】なお、図１８の構成についての考察と同様
に、配線インダクタンスＬ１，Ｌ２，Ｌ３，Ｌ４の合成
インダクタンス値を２０ｎＨ、ダイオードＤ２のオン電
圧ＶＦを２Ｖ、上アームスイッチング素子Ｔ１のスイッ
チングスピードＴｏｆｆを４００ｎｓおよびピーク電流
Ｉｐを１００Ａとする。ただし、この図２０の例ではダ
イオードＤ２を流れる電流は電流検出器１０６を通らな
いため、接続ノードＥ０と下アームスイッチング素子駆
動信号基準出力端子ＶＳ０との間には電圧が発生しな
い。
に、配線インダクタンスＬ１，Ｌ２，Ｌ３，Ｌ４の合成
インダクタンス値を２０ｎＨ、ダイオードＤ２のオン電
圧ＶＦを２Ｖ、上アームスイッチング素子Ｔ１のスイッ
チングスピードＴｏｆｆを４００ｎｓおよびピーク電流
Ｉｐを１００Ａとする。ただし、この図２０の例ではダ
イオードＤ２を流れる電流は電流検出器１０６を通らな
いため、接続ノードＥ０と下アームスイッチング素子駆
動信号基準出力端子ＶＳ０との間には電圧が発生しな
い。
【００４７】従って、上アームスイッチング素子駆動信
号基準出力端子ＶＳ１と下アームスイッチング素子駆動
信号基準出力端子ＶＳ０との間にＶ（Ｅ１−Ｅ０）の電
圧がそのままかかる。すなわち、上アームスイッチング
素子駆動信号基準出力端子ＶＳ１と下アームスイッチン
グ素子駆動信号基準出力端子ＶＳ０との間には、定格耐
圧の最小範囲を（−５Ｖ）を下回る電圧（−７Ｖ）が印
可されてしまい、高耐圧ＩＣ１００が耐圧破壊を起こし
てしまう。
号基準出力端子ＶＳ１と下アームスイッチング素子駆動
信号基準出力端子ＶＳ０との間にＶ（Ｅ１−Ｅ０）の電
圧がそのままかかる。すなわち、上アームスイッチング
素子駆動信号基準出力端子ＶＳ１と下アームスイッチン
グ素子駆動信号基準出力端子ＶＳ０との間には、定格耐
圧の最小範囲を（−５Ｖ）を下回る電圧（−７Ｖ）が印
可されてしまい、高耐圧ＩＣ１００が耐圧破壊を起こし
てしまう。
【００４８】また、下アームスイッチング素子Ｔ２に流
れていた電流が遮断された瞬間には、接続ノードＥ０と
電流検出器１０６との間に寄生する配線インダクタンス
値Ｌ５の寄生リアクトルにより電圧が発生し、その発生
した電圧が配線インダクタンス値Ｌ６およびＬ７の各寄
生リアクトルに分圧される。
れていた電流が遮断された瞬間には、接続ノードＥ０と
電流検出器１０６との間に寄生する配線インダクタンス
値Ｌ５の寄生リアクトルにより電圧が発生し、その発生
した電圧が配線インダクタンス値Ｌ６およびＬ７の各寄
生リアクトルに分圧される。
【００４９】従って、接続ノードＥ０と下アームスイッ
チング素子駆動信号基準出力端子ＶＳ０との間に電圧Ｖ
（Ｅ０−ＶＳ０）が発生する。図１８の構成についての
考察と同様に、配線インダクタンスＬ５を２０ｎＨ、ピ
ーク電流Ｉｐを１００Ａおよび上アームスイッチング素
子Ｔ１のスイッチングスピードＴｏｆｆを４００ｎｓと
すると、Ｖ（Ｅ０−ＶＳ０）は−２．５Ｖとなる。
チング素子駆動信号基準出力端子ＶＳ０との間に電圧Ｖ
（Ｅ０−ＶＳ０）が発生する。図１８の構成についての
考察と同様に、配線インダクタンスＬ５を２０ｎＨ、ピ
ーク電流Ｉｐを１００Ａおよび上アームスイッチング素
子Ｔ１のスイッチングスピードＴｏｆｆを４００ｎｓと
すると、Ｖ（Ｅ０−ＶＳ０）は−２．５Ｖとなる。
【００５０】配線インダクタンス値Ｌ１の寄生リアクト
ルと、下アームスイッチング素子Ｔ２の配線パターンに
寄生する合成インダクタンス値Ｌ８のリアクトルと、そ
のスイッチング素子Ｔ２のオン電圧Ｖｃｅにより、接続
ノードＥ１とＥ０との間には電圧Ｖ（Ｅ１−Ｅ０）が発
生する。Ｌ１とＬ８との合成インダクタンス値を２０ｎ
Ｈ、前記Ｖｃｅを２Ｖ、ピーク電流Ｉｐを１００Ａおよ
び上アームスイッチング素子Ｔ１のスイッチングスピー
ドＴｏｆｆを４００ｎｓとすると、電圧Ｖ（Ｅ１−Ｅ
０）の値は次の計算式より−３Ｖとなる。 Ｖ（Ｅ１−Ｅ０）＝−（Ｌ１＋Ｌ８） ・Ｉｐ／Ｔｏｆｆ＋Ｖｃｅ ＝−｛２０・（Ｅ−９）・１００｝ ／｛４００・（Ｅ−９）｝＋２ ＝−３［Ｖ］
ルと、下アームスイッチング素子Ｔ２の配線パターンに
寄生する合成インダクタンス値Ｌ８のリアクトルと、そ
のスイッチング素子Ｔ２のオン電圧Ｖｃｅにより、接続
ノードＥ１とＥ０との間には電圧Ｖ（Ｅ１−Ｅ０）が発
生する。Ｌ１とＬ８との合成インダクタンス値を２０ｎ
Ｈ、前記Ｖｃｅを２Ｖ、ピーク電流Ｉｐを１００Ａおよ
び上アームスイッチング素子Ｔ１のスイッチングスピー
ドＴｏｆｆを４００ｎｓとすると、電圧Ｖ（Ｅ１−Ｅ
０）の値は次の計算式より−３Ｖとなる。 Ｖ（Ｅ１−Ｅ０）＝−（Ｌ１＋Ｌ８） ・Ｉｐ／Ｔｏｆｆ＋Ｖｃｅ ＝−｛２０・（Ｅ−９）・１００｝ ／｛４００・（Ｅ−９）｝＋２ ＝−３［Ｖ］
【００５１】なお、上アームスイッチング素子駆動信号
基準出力端子ＶＳ１と接続ノードＥ１との間には特に電
圧はかからないので、それらの間の電圧Ｖ（ＶＳ１−Ｅ
１）は０Ｖである。
基準出力端子ＶＳ１と接続ノードＥ１との間には特に電
圧はかからないので、それらの間の電圧Ｖ（ＶＳ１−Ｅ
１）は０Ｖである。
【００５２】上記考察より、上下のアームスイッチング
素子駆動信号基準出力端子ＶＳ１とＶＳ０との間に作用
する電圧Ｖ（ＶＳ１−ＶＳ０）は次の計算式より−５．
５Ｖとなる。 Ｖ（ＶＳ１−ＶＳ０）＝Ｖ（ＶＳ１−Ｅ１） ＋Ｖ（Ｅ１−Ｅ０） ＋Ｖ（Ｅ０−ＶＳ０） ＝０−３−２．５＝−５．５［Ｖ］
素子駆動信号基準出力端子ＶＳ１とＶＳ０との間に作用
する電圧Ｖ（ＶＳ１−ＶＳ０）は次の計算式より−５．
５Ｖとなる。 Ｖ（ＶＳ１−ＶＳ０）＝Ｖ（ＶＳ１−Ｅ１） ＋Ｖ（Ｅ１−Ｅ０） ＋Ｖ（Ｅ０−ＶＳ０） ＝０−３−２．５＝−５．５［Ｖ］
【００５３】このように、図２０に示す構成の装置にお
いても、大電流が流れると高耐圧ＩＣ１００の上下のア
ームスイッチング素子駆動信号基準出力端子ＶＳ１とＶ
Ｓ０との間に定格耐圧の最小範囲（−５Ｖ）を下回る電
圧が印可されてしまい、高耐圧ＩＣ１００が耐圧破壊を
起こしてしまう。
いても、大電流が流れると高耐圧ＩＣ１００の上下のア
ームスイッチング素子駆動信号基準出力端子ＶＳ１とＶ
Ｓ０との間に定格耐圧の最小範囲（−５Ｖ）を下回る電
圧が印可されてしまい、高耐圧ＩＣ１００が耐圧破壊を
起こしてしまう。
【００５４】上記図１８および図２０にそれぞれ示す構
成の装置に関する上記考察より、電流検出器１０６の配
置の仕方により電圧Ｖ（ＶＳ１−ＶＳ０）の値は異なる
が、チップの配線のわずかなインダクタンスや電流検出
器１０６の配線のわずかなインダクタンスによる影響に
より、大電流駆動の場合に上下のアームスイッチング素
子駆動信号基準出力端子ＶＳ１とＶＳ０との間に定格耐
圧の最小値を下回るマイナス電圧が発生することがあ
る、ということがわかる。
成の装置に関する上記考察より、電流検出器１０６の配
置の仕方により電圧Ｖ（ＶＳ１−ＶＳ０）の値は異なる
が、チップの配線のわずかなインダクタンスや電流検出
器１０６の配線のわずかなインダクタンスによる影響に
より、大電流駆動の場合に上下のアームスイッチング素
子駆動信号基準出力端子ＶＳ１とＶＳ０との間に定格耐
圧の最小値を下回るマイナス電圧が発生することがあ
る、ということがわかる。
【００５５】上述した考察については、図２１に示すよ
うに電流検出器を設けない場合、すなわち電流検出を行
わない場合も同様であり、チップの配線のわずかなイン
ダクタンスにより、大電流駆動の場合に上下のアームス
イッチング素子駆動信号基準出力端子ＶＳ１とＶＳ０と
の間に定格耐圧の最小値を下回るマイナス電圧が発生す
ることがある。従って、高耐圧ＩＣ１００が耐圧破壊を
起こしてしまう。なお、図２１に示す構成のインバータ
装置では、定電圧ダイオード１０９は設けられていな
い。
うに電流検出器を設けない場合、すなわち電流検出を行
わない場合も同様であり、チップの配線のわずかなイン
ダクタンスにより、大電流駆動の場合に上下のアームス
イッチング素子駆動信号基準出力端子ＶＳ１とＶＳ０と
の間に定格耐圧の最小値を下回るマイナス電圧が発生す
ることがある。従って、高耐圧ＩＣ１００が耐圧破壊を
起こしてしまう。なお、図２１に示す構成のインバータ
装置では、定電圧ダイオード１０９は設けられていな
い。
【００５６】図２２には、インバータ回路の３対の上下
のアームスイッチング素子を高耐圧ＩＣにより駆動する
ようにされた一般的な３相インバータ装置が示されてい
る。この例の３相インバータ回路は、図１７に示す３相
インバータ回路に相当する構成のものである。すなわ
ち、第１相目では、上アームスイッチング素子Ｔ１のエ
ミッタと下アームスイッチング素子Ｔ２のコレクタが接
続されてなる一対のスイッチング素子Ｔ１，Ｔ２に、そ
れぞれ上下のダイオードＤ１，Ｄ２が逆並列接続されて
いる。
のアームスイッチング素子を高耐圧ＩＣにより駆動する
ようにされた一般的な３相インバータ装置が示されてい
る。この例の３相インバータ回路は、図１７に示す３相
インバータ回路に相当する構成のものである。すなわ
ち、第１相目では、上アームスイッチング素子Ｔ１のエ
ミッタと下アームスイッチング素子Ｔ２のコレクタが接
続されてなる一対のスイッチング素子Ｔ１，Ｔ２に、そ
れぞれ上下のダイオードＤ１，Ｄ２が逆並列接続されて
いる。
【００５７】第２相目では、上アームスイッチング素子
Ｔ３のエミッタと下アームスイッチング素子Ｔ４のコレ
クタが接続されてなる一対のスイッチング素子Ｔ３，Ｔ
４に、それぞれ上下のダイオードＤ３，Ｄ４が逆並列接
続されている。第３相目では、上アームスイッチング素
子Ｔ５のエミッタと下アームスイッチング素子Ｔ６のコ
レクタが接続されてなる一対のスイッチング素子Ｔ５，
Ｔ６に、それぞれ上下のダイオードＤ５，Ｄ６が逆並列
接続されている。
Ｔ３のエミッタと下アームスイッチング素子Ｔ４のコレ
クタが接続されてなる一対のスイッチング素子Ｔ３，Ｔ
４に、それぞれ上下のダイオードＤ３，Ｄ４が逆並列接
続されている。第３相目では、上アームスイッチング素
子Ｔ５のエミッタと下アームスイッチング素子Ｔ６のコ
レクタが接続されてなる一対のスイッチング素子Ｔ５，
Ｔ６に、それぞれ上下のダイオードＤ５，Ｄ６が逆並列
接続されている。
【００５８】そして、各下アームスイッチング素子Ｔ
２，Ｔ４，Ｔ６のエミッタとそれらに逆並列接続された
ダイオードＤ２，Ｄ４，Ｄ６のアノードとが共通接続さ
れて電流検出器２１４の一端に共通接続されている。そ
の電流検出器２１４の他端は外部接続端子Ｎに接続され
ている。各上アームスイッチング素子Ｔ１，Ｔ３，Ｔ５
のコレクタとそれらに逆並列接続されたダイオードＤ
１，Ｄ３，Ｄ５のカソードとは、外部接続端子Ｐに共通
接続されている。各上アームスイッチング素子Ｔ１，Ｔ
３，Ｔ５のゲートＧ１，Ｇ３，Ｇ５および各下アームス
イッチング素子Ｔ２，Ｔ４，Ｔ６のゲートＧ２，Ｇ４，
Ｇ６には、それぞれ高耐圧ＩＣ２００から駆動信号が入
力されるようになっている。
２，Ｔ４，Ｔ６のエミッタとそれらに逆並列接続された
ダイオードＤ２，Ｄ４，Ｄ６のアノードとが共通接続さ
れて電流検出器２１４の一端に共通接続されている。そ
の電流検出器２１４の他端は外部接続端子Ｎに接続され
ている。各上アームスイッチング素子Ｔ１，Ｔ３，Ｔ５
のコレクタとそれらに逆並列接続されたダイオードＤ
１，Ｄ３，Ｄ５のカソードとは、外部接続端子Ｐに共通
接続されている。各上アームスイッチング素子Ｔ１，Ｔ
３，Ｔ５のゲートＧ１，Ｇ３，Ｇ５および各下アームス
イッチング素子Ｔ２，Ｔ４，Ｔ６のゲートＧ２，Ｇ４，
Ｇ６には、それぞれ高耐圧ＩＣ２００から駆動信号が入
力されるようになっている。
【００５９】また、上記構成のインバータ回路には、上
記外部接続端子Ｐ，Ｎ以外に３つの外部接続端子Ｕ，
Ｖ，Ｗが設けられている。外部接続端子Ｕは、第１相目
の上アームスイッチング素子Ｔ１のエミッタ側の接続ノ
ードＥ１に接続されている。外部接続端子Ｕは、第１相
目の上アームスイッチング素子Ｔ１のエミッタ側の接続
ノードＥ１に接続されている。外部接続端子Ｖは、第２
相目の上アームスイッチング素子Ｔ３のエミッタ側の接
続ノードＥ２に接続されている。外部接続端子Ｗは、第
３相目の上アームスイッチング素子Ｔ５のエミッタ側の
接続ノードＥ３に接続されている。
記外部接続端子Ｐ，Ｎ以外に３つの外部接続端子Ｕ，
Ｖ，Ｗが設けられている。外部接続端子Ｕは、第１相目
の上アームスイッチング素子Ｔ１のエミッタ側の接続ノ
ードＥ１に接続されている。外部接続端子Ｕは、第１相
目の上アームスイッチング素子Ｔ１のエミッタ側の接続
ノードＥ１に接続されている。外部接続端子Ｖは、第２
相目の上アームスイッチング素子Ｔ３のエミッタ側の接
続ノードＥ２に接続されている。外部接続端子Ｗは、第
３相目の上アームスイッチング素子Ｔ５のエミッタ側の
接続ノードＥ３に接続されている。
【００６０】特に図示しないが、各下アームスイッチン
グ素子Ｔ２，Ｔ４，Ｔ６の配線部および各ダイオードＤ
２，Ｄ４，Ｄ６の配線部には、それぞれ寄生リアクトル
が存在する。また、各下アームスイッチング素子Ｔ２，
Ｔ４，Ｔ６のエミッタ側の接続ノードＥ０と電流検出器
２１４を挟んでＥ０の反対側（すなわち、電流検出器２
１４と外部接続端子Ｎとの間）に設けられた接続ノード
Ｎ１との間の配線にも寄生リアクトルが存在する。
グ素子Ｔ２，Ｔ４，Ｔ６の配線部および各ダイオードＤ
２，Ｄ４，Ｄ６の配線部には、それぞれ寄生リアクトル
が存在する。また、各下アームスイッチング素子Ｔ２，
Ｔ４，Ｔ６のエミッタ側の接続ノードＥ０と電流検出器
２１４を挟んでＥ０の反対側（すなわち、電流検出器２
１４と外部接続端子Ｎとの間）に設けられた接続ノード
Ｎ１との間の配線にも寄生リアクトルが存在する。
【００６１】高耐圧ＩＣ２００は、該ＩＣ２００の駆動
信号入力端子ＵＰｉ，ＵＮｉ，ＶＰｉ，ＶＮｉ，ＷＰ
ｉ，ＷＮｉを介して外部から入力された信号を一時的に
保持する入力バッファｂ１、その入力バッファｂ１の出
力信号を受け取ってその信号の電位から浮いたフローテ
ィング電位の信号を生成する３個のレベルシフタｂ２，
ｂ３，ｂ４、レベルシフタｂ２，ｂ３，ｂ４の各出力信
号を受け取ってそれぞれ上アームスイッチング素子Ｔ
１，Ｔ３，Ｔ５を駆動する３個の上アーム側ドライバ回
路ｂ５，ｂ６，ｂ７、入力バッファｂ１から出力される
３個の信号を受け取ってそれぞれ下アームスイッチング
素子Ｔ２，Ｔ４，Ｔ６を駆動する下アーム側ドライバ回
路ｂ８，ｂ９，ｂ１０、過電流の検出を行う過電流検出
器ｂ１１、過電流検出器ｂ１１から出力される検出信号
を受け取ってエラー信号を生成するエラー信号発生器ｂ
１２とを備えている。
信号入力端子ＵＰｉ，ＵＮｉ，ＶＰｉ，ＶＮｉ，ＷＰ
ｉ，ＷＮｉを介して外部から入力された信号を一時的に
保持する入力バッファｂ１、その入力バッファｂ１の出
力信号を受け取ってその信号の電位から浮いたフローテ
ィング電位の信号を生成する３個のレベルシフタｂ２，
ｂ３，ｂ４、レベルシフタｂ２，ｂ３，ｂ４の各出力信
号を受け取ってそれぞれ上アームスイッチング素子Ｔ
１，Ｔ３，Ｔ５を駆動する３個の上アーム側ドライバ回
路ｂ５，ｂ６，ｂ７、入力バッファｂ１から出力される
３個の信号を受け取ってそれぞれ下アームスイッチング
素子Ｔ２，Ｔ４，Ｔ６を駆動する下アーム側ドライバ回
路ｂ８，ｂ９，ｂ１０、過電流の検出を行う過電流検出
器ｂ１１、過電流検出器ｂ１１から出力される検出信号
を受け取ってエラー信号を生成するエラー信号発生器ｂ
１２とを備えている。
【００６２】各上アーム側ドライバ回路ｂ５，ｂ６，ｂ
７は、それぞれ高耐圧ＩＣ２００に設けられた上アーム
スイッチング素子駆動信号出力端子ＵＰｏ，ＶＰｏ，Ｗ
Ｐｏを介して各上アームスイッチング素子Ｔ１，Ｔ３，
Ｔ５に駆動信号を出力する。また、各上アーム側ドライ
バ回路ｂ５，ｂ６，ｂ７には、高耐圧ＩＣ２００にそれ
ぞれ設けられたフローティング電源正側入力端子ＶＢ
１,ＶＢ２，ＶＢ３およびフローティング電源負側入力
端子ＶＳ１,ＶＳ２，ＶＳ３を介して外部から正および
負のフローティング電圧が印加される。各フローティン
グ電源負側入力端子ＶＳ１,ＶＳ２，ＶＳ３は、それぞ
れ各上アームスイッチング素子Ｔ１，Ｔ３，Ｔ５の上ア
ームスイッチング素子駆動信号基準出力端子を兼ねてい
る。
７は、それぞれ高耐圧ＩＣ２００に設けられた上アーム
スイッチング素子駆動信号出力端子ＵＰｏ，ＶＰｏ，Ｗ
Ｐｏを介して各上アームスイッチング素子Ｔ１，Ｔ３，
Ｔ５に駆動信号を出力する。また、各上アーム側ドライ
バ回路ｂ５，ｂ６，ｂ７には、高耐圧ＩＣ２００にそれ
ぞれ設けられたフローティング電源正側入力端子ＶＢ
１,ＶＢ２，ＶＢ３およびフローティング電源負側入力
端子ＶＳ１,ＶＳ２，ＶＳ３を介して外部から正および
負のフローティング電圧が印加される。各フローティン
グ電源負側入力端子ＶＳ１,ＶＳ２，ＶＳ３は、それぞ
れ各上アームスイッチング素子Ｔ１，Ｔ３，Ｔ５の上ア
ームスイッチング素子駆動信号基準出力端子を兼ねてい
る。
【００６３】各下アーム側ドライバ回路ｂ８，ｂ９，ｂ
１０は、それぞれ高耐圧ＩＣ２００に設けられた下アー
ムスイッチング素子駆動信号出力端子ＵＮｏ,ＶＮｏ，
ＷＮｏを介して各下アームスイッチング素子Ｔ２，Ｔ
４，Ｔ６に駆動信号を出力する。また、各下アーム側ド
ライバ回路ｂ８，ｂ９，ｂ１０には、高耐圧ＩＣ２００
に設けられた正側電源端子ＶＣＣを介して外部から正の
電源電圧が印加される。各下アーム側ドライバ回路ｂ
８，ｂ９，ｂ１０は、高耐圧ＩＣ２００に設けられた下
アームスイッチング素子駆動信号基準出力端子ＶＳ０に
共通接続されている。
１０は、それぞれ高耐圧ＩＣ２００に設けられた下アー
ムスイッチング素子駆動信号出力端子ＵＮｏ,ＶＮｏ，
ＷＮｏを介して各下アームスイッチング素子Ｔ２，Ｔ
４，Ｔ６に駆動信号を出力する。また、各下アーム側ド
ライバ回路ｂ８，ｂ９，ｂ１０には、高耐圧ＩＣ２００
に設けられた正側電源端子ＶＣＣを介して外部から正の
電源電圧が印加される。各下アーム側ドライバ回路ｂ
８，ｂ９，ｂ１０は、高耐圧ＩＣ２００に設けられた下
アームスイッチング素子駆動信号基準出力端子ＶＳ０に
共通接続されている。
【００６４】過電流検出器ｂ１１は、高耐圧ＩＣ２００
に設けられた電流検出端子ＯＣに接続されている。
に設けられた電流検出端子ＯＣに接続されている。
【００６５】エラー信号発生器ｂ１２は、高耐圧ＩＣ２
００に設けられたエラー出力端子Ｆｏを介して外部の図
示しない制御装置やアラーム報知手段などにエラー信号
を出力する。
００に設けられたエラー出力端子Ｆｏを介して外部の図
示しない制御装置やアラーム報知手段などにエラー信号
を出力する。
【００６６】高耐圧ＩＣ２００にそれぞれ設けられた正
側電源端子ＶＣＣおよび負側電源端子ＶＳＳは、それぞ
れ外部電源２０１の正極および負極にそれぞれ接続され
ている。そして、負側電源端子ＶＳＳは接地されてい
る。
側電源端子ＶＣＣおよび負側電源端子ＶＳＳは、それぞ
れ外部電源２０１の正極および負極にそれぞれ接続され
ている。そして、負側電源端子ＶＳＳは接地されてい
る。
【００６７】高耐圧ＩＣ２００には、上記外部電源２０
１の他に、３個のダイオード２０２,２０３，２０４、
３個のキャパシタ２０５，２０６，２０７および定電圧
ダイオード２１５が外付けされている。すなわち、ダイ
オード２０２,２０３，２０４は、各アノードが正側電
源端子ＶＣＣに共通接続され、各カソードがそれぞれフ
ローティング電源正側入力端子ＶＢ１，ＶＢ２，ＶＢ３
に接続されている。キャパシタ２０５は、フローティン
グ電源正側入力端子ＶＢ１とフローティング電源負側入
力端子ＶＳ１との間に接続されている。
１の他に、３個のダイオード２０２,２０３，２０４、
３個のキャパシタ２０５，２０６，２０７および定電圧
ダイオード２１５が外付けされている。すなわち、ダイ
オード２０２,２０３，２０４は、各アノードが正側電
源端子ＶＣＣに共通接続され、各カソードがそれぞれフ
ローティング電源正側入力端子ＶＢ１，ＶＢ２，ＶＢ３
に接続されている。キャパシタ２０５は、フローティン
グ電源正側入力端子ＶＢ１とフローティング電源負側入
力端子ＶＳ１との間に接続されている。
【００６８】キャパシタ２０６は、フローティング電源
正側入力端子ＶＢ２とフローティング電源負側入力端子
ＶＳ２との間に接続されている。キャパシタ２０７は、
フローティング電源正側入力端子ＶＢ３とフローティン
グ電源負側入力端子ＶＳ３との間に接続されている。定
電圧ダイオード２１５は下アームスイッチング素子駆動
信号基準出力端子ＶＳ０の過電圧保護用に設けられてお
り、下アームスイッチング素子駆動信号基準出力端子Ｖ
Ｓ０と負側電源端子ＶＳＳとの間に接続されている。
正側入力端子ＶＢ２とフローティング電源負側入力端子
ＶＳ２との間に接続されている。キャパシタ２０７は、
フローティング電源正側入力端子ＶＢ３とフローティン
グ電源負側入力端子ＶＳ３との間に接続されている。定
電圧ダイオード２１５は下アームスイッチング素子駆動
信号基準出力端子ＶＳ０の過電圧保護用に設けられてお
り、下アームスイッチング素子駆動信号基準出力端子Ｖ
Ｓ０と負側電源端子ＶＳＳとの間に接続されている。
【００６９】高耐圧ＩＣ２００は、上記３相のインバー
タ回路に以下のように接続されている。すなわち、高耐
圧ＩＣ２００の３個のフローティング電源負側入力端子
（上アームスイッチング素子駆動信号基準出力端子）Ｖ
Ｓ１，ＶＳ２，ＶＳ３は、それぞれ上アームスイッチン
グ素子Ｔ１，Ｔ３，Ｔ５のエミッタ側の各接続ノードＥ
１，Ｅ２，Ｅ３に接続されている。
タ回路に以下のように接続されている。すなわち、高耐
圧ＩＣ２００の３個のフローティング電源負側入力端子
（上アームスイッチング素子駆動信号基準出力端子）Ｖ
Ｓ１，ＶＳ２，ＶＳ３は、それぞれ上アームスイッチン
グ素子Ｔ１，Ｔ３，Ｔ５のエミッタ側の各接続ノードＥ
１，Ｅ２，Ｅ３に接続されている。
【００７０】３個の上アームスイッチング素子駆動信号
出力端子ＵＰｏ，ＶＰｏ，ＷＰｏは、それぞれゲート抵
抗２０８，２０９，２１０を介して上アームスイッチン
グ素子Ｔ１，Ｔ３，Ｔ５の各ゲートＧ１，Ｇ３，Ｇ５に
接続されている。下アームスイッチング素子駆動信号基
準出力端子ＶＳ０は、下アームスイッチング素子Ｔ２，
Ｔ４，Ｔ６のエミッタ側の接続ノードＥ０に接続されて
いる。
出力端子ＵＰｏ，ＶＰｏ，ＷＰｏは、それぞれゲート抵
抗２０８，２０９，２１０を介して上アームスイッチン
グ素子Ｔ１，Ｔ３，Ｔ５の各ゲートＧ１，Ｇ３，Ｇ５に
接続されている。下アームスイッチング素子駆動信号基
準出力端子ＶＳ０は、下アームスイッチング素子Ｔ２，
Ｔ４，Ｔ６のエミッタ側の接続ノードＥ０に接続されて
いる。
【００７１】３個の下アームスイッチング素子駆動信号
出力端子ＵＮｏ，ＶＮｏ，ＷＮｏは、それぞれゲート抵
抗２１１，２１２，２１３を介して下アームスイッチン
グ素子Ｔ２，Ｔ４，Ｔ６の各ゲートＧ２，Ｇ４，Ｇ６に
接続されている。電流検出端子ＯＣは、前記接続ノード
Ｅ０に接続されている。
出力端子ＵＮｏ，ＶＮｏ，ＷＮｏは、それぞれゲート抵
抗２１１，２１２，２１３を介して下アームスイッチン
グ素子Ｔ２，Ｔ４，Ｔ６の各ゲートＧ２，Ｇ４，Ｇ６に
接続されている。電流検出端子ＯＣは、前記接続ノード
Ｅ０に接続されている。
【００７２】また、負側電源端子ＶＳＳは、インバータ
回路の前記接続ノードＮ１に接続されている。それら接
続ノードＥ０と接続ノードＮ１との間には上述したよう
に電流検出器２１４があるので、電流検出端子ＯＣに電
流検出器２１４の検出電圧が印加されることになる。
回路の前記接続ノードＮ１に接続されている。それら接
続ノードＥ０と接続ノードＮ１との間には上述したよう
に電流検出器２１４があるので、電流検出端子ＯＣに電
流検出器２１４の検出電圧が印加されることになる。
【００７３】下アームスイッチング素子駆動信号基準出
力端子ＶＳ０と接続ノードＥ０との間の配線および負側
電源端子ＶＳＳと接続ノードＮ１との間の配線には、特
に図示しないが、それぞれ寄生リアクトルが存在してい
る。
力端子ＶＳ０と接続ノードＥ０との間の配線および負側
電源端子ＶＳＳと接続ノードＮ１との間の配線には、特
に図示しないが、それぞれ寄生リアクトルが存在してい
る。
【００７４】図２２に示す３相のインバータ装置におい
ても、図１８に示した単相インバータ装置の場合と同様
に、大電流が流れると上下のアームスイッチング素子駆
動信号基準出力端子ＶＳ１とＶＳ０，ＶＳ２とＶＳ０，
ＶＳ３とＶＳ０との間にそれぞれ定格耐圧の最小範囲を
下回る電圧が印可されてしまい、高耐圧ＩＣ２００が耐
圧破壊を起こしてしまう。
ても、図１８に示した単相インバータ装置の場合と同様
に、大電流が流れると上下のアームスイッチング素子駆
動信号基準出力端子ＶＳ１とＶＳ０，ＶＳ２とＶＳ０，
ＶＳ３とＶＳ０との間にそれぞれ定格耐圧の最小範囲を
下回る電圧が印可されてしまい、高耐圧ＩＣ２００が耐
圧破壊を起こしてしまう。
【００７５】図２３には、インバータ回路の３対の上下
のアームスイッチング素子を高耐圧ＩＣにより駆動する
ようにされた一般的な３相インバータ装置の他の例が示
されている。この例の３相インバータ回路は、図１５に
示す３相インバータ回路に相当する構成のものである。
すなわち、第１相目では、上アームスイッチング素子Ｔ
１のエミッタと下アームスイッチング素子Ｔ２のコレク
タが接続されてなる一対のスイッチング素子Ｔ１，Ｔ２
に、それぞれ上下のダイオードＤ１，Ｄ２が逆並列接続
されている。
のアームスイッチング素子を高耐圧ＩＣにより駆動する
ようにされた一般的な３相インバータ装置の他の例が示
されている。この例の３相インバータ回路は、図１５に
示す３相インバータ回路に相当する構成のものである。
すなわち、第１相目では、上アームスイッチング素子Ｔ
１のエミッタと下アームスイッチング素子Ｔ２のコレク
タが接続されてなる一対のスイッチング素子Ｔ１，Ｔ２
に、それぞれ上下のダイオードＤ１，Ｄ２が逆並列接続
されている。
【００７６】第２相目では、上アームスイッチング素子
Ｔ３のエミッタと下アームスイッチング素子Ｔ４のコレ
クタが接続されてなる一対のスイッチング素子Ｔ３，Ｔ
４に、それぞれ上下のダイオードＤ３，Ｄ４が逆並列接
続されている。第３相目では、上アームスイッチング素
子Ｔ５のエミッタと下アームスイッチング素子Ｔ６のコ
レクタが接続されてなる一対のスイッチング素子Ｔ５，
Ｔ６に、それぞれ上下のダイオードＤ５，Ｄ６が逆並列
接続されている。
Ｔ３のエミッタと下アームスイッチング素子Ｔ４のコレ
クタが接続されてなる一対のスイッチング素子Ｔ３，Ｔ
４に、それぞれ上下のダイオードＤ３，Ｄ４が逆並列接
続されている。第３相目では、上アームスイッチング素
子Ｔ５のエミッタと下アームスイッチング素子Ｔ６のコ
レクタが接続されてなる一対のスイッチング素子Ｔ５，
Ｔ６に、それぞれ上下のダイオードＤ５，Ｄ６が逆並列
接続されている。
【００７７】そして、各下アームスイッチング素子Ｔ
２，Ｔ４，Ｔ６のエミッタは電流検出器２１４の一端に
接続されている。その電流検出器２１４の他端は外部接
続端子Ｎに接続されている。各ダイオードＤ２，Ｄ４，
Ｄ６のアノードは、高耐圧ＩＣ２００の負側電源端子Ｖ
ＳＳに接続されている。各上アームスイッチング素子Ｔ
１，Ｔ３，Ｔ５のコレクタと各ダイオードＤ１，Ｄ３，
Ｄ５のカソードとは外部接続端子Ｐに共通接続されてい
る。各上アームスイッチング素子Ｔ１，Ｔ３，Ｔ５のゲ
ートＧ１，Ｇ３，Ｇ５および各下アームスイッチング素
子Ｔ２，Ｔ４，Ｔ６のゲートＧ２，Ｇ４，Ｇ６には、そ
れぞれ高耐圧ＩＣ２００から駆動信号が入力されるよう
になっている。
２，Ｔ４，Ｔ６のエミッタは電流検出器２１４の一端に
接続されている。その電流検出器２１４の他端は外部接
続端子Ｎに接続されている。各ダイオードＤ２，Ｄ４，
Ｄ６のアノードは、高耐圧ＩＣ２００の負側電源端子Ｖ
ＳＳに接続されている。各上アームスイッチング素子Ｔ
１，Ｔ３，Ｔ５のコレクタと各ダイオードＤ１，Ｄ３，
Ｄ５のカソードとは外部接続端子Ｐに共通接続されてい
る。各上アームスイッチング素子Ｔ１，Ｔ３，Ｔ５のゲ
ートＧ１，Ｇ３，Ｇ５および各下アームスイッチング素
子Ｔ２，Ｔ４，Ｔ６のゲートＧ２，Ｇ４，Ｇ６には、そ
れぞれ高耐圧ＩＣ２００から駆動信号が入力されるよう
になっている。
【００７８】なお、３相インバータ回路のその他の構
成、高耐圧ＩＣ２００の構成およびインバータ回路と高
耐圧ＩＣ２００との接続については、図２２に示す構成
のものと同じであるので、同じ符号を付して重複する説
明を省略する。
成、高耐圧ＩＣ２００の構成およびインバータ回路と高
耐圧ＩＣ２００との接続については、図２２に示す構成
のものと同じであるので、同じ符号を付して重複する説
明を省略する。
【００７９】この図２３の構成の例では、ダイオードＤ
２，Ｄ４，Ｄ６を流れる電流は電流検出器２１４を通ら
ないため、接続ノードＥ０と下アームスイッチング素子
駆動信号基準出力端子ＶＳ０との間には電圧が発生しな
いが、それでも大電流駆動の場合に上下のアームスイッ
チング素子駆動信号基準出力端子ＶＳ１とＶＳ０，ＶＳ
２とＶＳ０，ＶＳ３とＶＳ０との間にそれぞれ定格耐圧
の最小範囲を下回る電圧が印可されてしまい、高耐圧Ｉ
Ｃ２００が耐圧破壊を起こしてしまう。
２，Ｄ４，Ｄ６を流れる電流は電流検出器２１４を通ら
ないため、接続ノードＥ０と下アームスイッチング素子
駆動信号基準出力端子ＶＳ０との間には電圧が発生しな
いが、それでも大電流駆動の場合に上下のアームスイッ
チング素子駆動信号基準出力端子ＶＳ１とＶＳ０，ＶＳ
２とＶＳ０，ＶＳ３とＶＳ０との間にそれぞれ定格耐圧
の最小範囲を下回る電圧が印可されてしまい、高耐圧Ｉ
Ｃ２００が耐圧破壊を起こしてしまう。
【００８０】また、図２４に示すように電流検出器を設
けない場合についても同様であり、大電流駆動の場合に
上下のアームスイッチング素子駆動信号基準出力端子Ｖ
Ｓ１とＶＳ０，ＶＳ２とＶＳ０，ＶＳ３とＶＳ０との間
にそれぞれ定格耐圧の最小範囲を下回る電圧が印可され
てしまい、高耐圧ＩＣ２００が耐圧破壊を起こしてしま
う。なお、図２４に示す構成のインバータ装置では、定
電圧ダイオード２１５は設けられていない。
けない場合についても同様であり、大電流駆動の場合に
上下のアームスイッチング素子駆動信号基準出力端子Ｖ
Ｓ１とＶＳ０，ＶＳ２とＶＳ０，ＶＳ３とＶＳ０との間
にそれぞれ定格耐圧の最小範囲を下回る電圧が印可され
てしまい、高耐圧ＩＣ２００が耐圧破壊を起こしてしま
う。なお、図２４に示す構成のインバータ装置では、定
電圧ダイオード２１５は設けられていない。
【００８１】
【発明が解決しようとする課題】上述したように、従来
のスイッチング素子駆動用高耐圧ＩＣ１００，２００を
使用した単相および３相インバータ装置では、大電流駆
動時に下アームスイッチング素子Ｔ２，Ｔ４，Ｔ６やダ
イオードＤ２，Ｄ４，Ｄ６や電流検出器１０６，２１４
の接続パターン等のわずかなインダクタンス分により、
高耐圧ＩＣ１００，２００にその定格電圧を超える電圧
がかかることがあり、高耐圧ＩＣ１００，２００が破壊
することがあるという問題点があった。
のスイッチング素子駆動用高耐圧ＩＣ１００，２００を
使用した単相および３相インバータ装置では、大電流駆
動時に下アームスイッチング素子Ｔ２，Ｔ４，Ｔ６やダ
イオードＤ２，Ｄ４，Ｄ６や電流検出器１０６，２１４
の接続パターン等のわずかなインダクタンス分により、
高耐圧ＩＣ１００，２００にその定格電圧を超える電圧
がかかることがあり、高耐圧ＩＣ１００，２００が破壊
することがあるという問題点があった。
【００８２】この発明は、上記問題点を解決するために
なされたもので、大電流駆動時にスイッチング素子駆動
用の高耐圧ＩＣが破壊するのを防ぐことができるインバ
ータ装置を得ることを目的とする。
なされたもので、大電流駆動時にスイッチング素子駆動
用の高耐圧ＩＣが破壊するのを防ぐことができるインバ
ータ装置を得ることを目的とする。
【００８３】
【課題を解決するための手段】上記目的を達成するた
め、この発明に係るインバータ装置は、単相インバータ
回路の上下のスイッチング素子を駆動する高耐圧ＩＣ
の、上アームスイッチング素子駆動信号基準出力端子と
下アームスイッチング素子駆動信号基準出力端子との間
にクランプダイオードを接続したものである。
め、この発明に係るインバータ装置は、単相インバータ
回路の上下のスイッチング素子を駆動する高耐圧ＩＣ
の、上アームスイッチング素子駆動信号基準出力端子と
下アームスイッチング素子駆動信号基準出力端子との間
にクランプダイオードを接続したものである。
【００８４】この発明に係るインバータ装置によれば、
単相インバータ装置において、高耐圧ＩＣの上アームス
イッチング素子駆動信号基準出力端子と下アームスイッ
チング素子駆動信号基準出力端子との間に印加された負
電圧が、それらの端子間の定格耐圧最小値を下回るのを
防止できる。
単相インバータ装置において、高耐圧ＩＣの上アームス
イッチング素子駆動信号基準出力端子と下アームスイッ
チング素子駆動信号基準出力端子との間に印加された負
電圧が、それらの端子間の定格耐圧最小値を下回るのを
防止できる。
【００８５】つぎの発明に係るインバータ装置は、３相
インバータ回路の上下のスイッチング素子を駆動する高
耐圧ＩＣの、３つの上アームスイッチング素子駆動信号
基準出力端子と下アームスイッチング素子駆動信号基準
出力端子との間にそれぞれクランプダイオードを接続し
たものである。
インバータ回路の上下のスイッチング素子を駆動する高
耐圧ＩＣの、３つの上アームスイッチング素子駆動信号
基準出力端子と下アームスイッチング素子駆動信号基準
出力端子との間にそれぞれクランプダイオードを接続し
たものである。
【００８６】この発明に係るインバータ装置によれば、
３相インバータ装置において、高耐圧ＩＣの３つの上ア
ームスイッチング素子駆動信号基準出力端子と下アーム
スイッチング素子駆動信号基準出力端子との間にそれぞ
れ印加された負電圧が、それらの端子間の定格耐圧最小
値を下回るのを防止できる。
３相インバータ装置において、高耐圧ＩＣの３つの上ア
ームスイッチング素子駆動信号基準出力端子と下アーム
スイッチング素子駆動信号基準出力端子との間にそれぞ
れ印加された負電圧が、それらの端子間の定格耐圧最小
値を下回るのを防止できる。
【００８７】つぎの発明に係るインバータ装置は、クラ
ンプダイオードを高耐圧ＩＣの外付け部品としたもので
ある。
ンプダイオードを高耐圧ＩＣの外付け部品としたもので
ある。
【００８８】この発明に係るインバータ装置によれば、
高耐圧ＩＣの設計変更が不要であるとともに、既存の高
耐圧ＩＣを使用したインバータ装置にもこの発明を適用
することができる。
高耐圧ＩＣの設計変更が不要であるとともに、既存の高
耐圧ＩＣを使用したインバータ装置にもこの発明を適用
することができる。
【００８９】つぎの発明に係るインバータ装置は、電流
検出手段を有するインバータ回路の上下のスイッチング
素子を駆動する高耐圧ＩＣの駆動電源とは別の独立した
電源により動作し、かつ電流検出手段から出力される信
号を高耐圧ＩＣへ伝達する伝達手段を設けたものであ
る。
検出手段を有するインバータ回路の上下のスイッチング
素子を駆動する高耐圧ＩＣの駆動電源とは別の独立した
電源により動作し、かつ電流検出手段から出力される信
号を高耐圧ＩＣへ伝達する伝達手段を設けたものであ
る。
【００９０】この発明に係るインバータ装置によれば、
電流検出器からの出力を高耐圧ＩＣに伝達する手段を設
けたことにより、負側電源端子と下アームスイッチング
素子駆動信号基準出力端子との電位を等しくすることが
できるので、上アームスイッチング素子駆動信号基準出
力端子と下アームスイッチング素子駆動信号基準出力端
子との間に、電流検出器の配線パターンなどにより負電
圧が印加されるのが防止される。
電流検出器からの出力を高耐圧ＩＣに伝達する手段を設
けたことにより、負側電源端子と下アームスイッチング
素子駆動信号基準出力端子との電位を等しくすることが
できるので、上アームスイッチング素子駆動信号基準出
力端子と下アームスイッチング素子駆動信号基準出力端
子との間に、電流検出器の配線パターンなどにより負電
圧が印加されるのが防止される。
【００９１】つぎの発明に係るインバータ装置は、伝達
手段をオペアンプにより構成し、高耐圧ＩＣの外付け部
品としたものである。
手段をオペアンプにより構成し、高耐圧ＩＣの外付け部
品としたものである。
【００９２】この発明に係るインバータ装置によれば、
高耐圧ＩＣの設計変更が不要であるとともに、既存の高
耐圧ＩＣを使用したインバータ装置にもこの発明を適用
することができる。
高耐圧ＩＣの設計変更が不要であるとともに、既存の高
耐圧ＩＣを使用したインバータ装置にもこの発明を適用
することができる。
【００９３】つぎの発明に係るインバータ装置は、単相
インバータ回路の上下のスイッチング素子を駆動する高
耐圧ＩＣの上アームスイッチング素子駆動信号基準出力
端子に接続された配線を下アームのダイオードのカソー
ド近傍に接続するとともに、下アームスイッチング素子
駆動信号基準出力端子に接続された配線を下アームのダ
イオードのアノードに接続したものである。
インバータ回路の上下のスイッチング素子を駆動する高
耐圧ＩＣの上アームスイッチング素子駆動信号基準出力
端子に接続された配線を下アームのダイオードのカソー
ド近傍に接続するとともに、下アームスイッチング素子
駆動信号基準出力端子に接続された配線を下アームのダ
イオードのアノードに接続したものである。
【００９４】この発明に係るインバータ装置によれば、
電流検出器を設けない場合には、従来の配線パターンに
より生じていたインダクタンスによる電圧発生分がなく
なり、上アームスイッチング素子駆動信号基準出力端子
と下アームスイッチング素子駆動信号基準出力端子との
間に印加され得る負電圧はほぼ下アームのダイオードの
オン電圧のみとなるので、上アームスイッチング素子駆
動信号基準出力端子と下アームスイッチング素子駆動信
号基準出力端子との間に定格耐圧最小値を下回るの負電
圧が印加されるのが防止される。電流検出器を設けた場
合には、上下のアームスイッチング素子駆動信号基準出
力端子間に電流検出器により発生される負電圧が低けれ
ば、上アームスイッチング素子駆動信号基準出力端子と
下アームスイッチング素子駆動信号基準出力端子との間
に定格耐圧最小値を下回るの負電圧が印加されるのが防
止される。
電流検出器を設けない場合には、従来の配線パターンに
より生じていたインダクタンスによる電圧発生分がなく
なり、上アームスイッチング素子駆動信号基準出力端子
と下アームスイッチング素子駆動信号基準出力端子との
間に印加され得る負電圧はほぼ下アームのダイオードの
オン電圧のみとなるので、上アームスイッチング素子駆
動信号基準出力端子と下アームスイッチング素子駆動信
号基準出力端子との間に定格耐圧最小値を下回るの負電
圧が印加されるのが防止される。電流検出器を設けた場
合には、上下のアームスイッチング素子駆動信号基準出
力端子間に電流検出器により発生される負電圧が低けれ
ば、上アームスイッチング素子駆動信号基準出力端子と
下アームスイッチング素子駆動信号基準出力端子との間
に定格耐圧最小値を下回るの負電圧が印加されるのが防
止される。
【００９５】つぎの発明に係るインバータ装置は、３相
インバータ回路部分に、下アームスイッチング素子駆動
信号基準出力端子に一端が接続された配線の他端が接続
された専用のボンディングパッドを設け、３相インバー
タ回路の上下のスイッチング素子を駆動する高耐圧ＩＣ
の、３つの上アームスイッチング素子駆動信号基準出力
端子にそれぞれ接続された３つの配線を３つの下アーム
のダイオードのカソード近傍にそれぞれ接続するととも
に、前記専用のボンディングパッドと３つの下アームの
ダイオードのアノードとをそれぞれワイヤにて電気的に
接続したものである。
インバータ回路部分に、下アームスイッチング素子駆動
信号基準出力端子に一端が接続された配線の他端が接続
された専用のボンディングパッドを設け、３相インバー
タ回路の上下のスイッチング素子を駆動する高耐圧ＩＣ
の、３つの上アームスイッチング素子駆動信号基準出力
端子にそれぞれ接続された３つの配線を３つの下アーム
のダイオードのカソード近傍にそれぞれ接続するととも
に、前記専用のボンディングパッドと３つの下アームの
ダイオードのアノードとをそれぞれワイヤにて電気的に
接続したものである。
【００９６】この発明に係るインバータ装置によれば、
３相インバータ装置において、下アームの３つダイオー
ドの各カソードから高耐圧ＩＣの各上アームスイッチン
グ素子駆動信号基準出力端子に至るそれぞれの配線経路
に主となる電流が流れないようになっているとともに、
下アームの３つのダイオードの各アノードから高耐圧Ｉ
Ｃの各下アームスイッチング素子駆動信号基準出力端子
に至るそれぞれの配線経路にも主となる電流が流れない
ようになっているので、電流検出器を設けない場合に
は、３つの上アームスイッチング素子駆動信号基準出力
端子と下アームスイッチング素子駆動信号基準出力端子
との間に印加され得る負電圧はそれぞれほぼ３つの下ア
ームのダイオードのオン電圧のみとなるので、３つの上
アームスイッチング素子駆動信号基準出力端子と下アー
ムスイッチング素子駆動信号基準出力端子との間に定格
耐圧最小値を下回るの負電圧が印加されるのが防止され
る。電流検出器を設けた場合には、上下のアームスイッ
チング素子駆動信号基準出力端子間に電流検出器により
発生されるそれぞれの負電圧が低ければ、上アームスイ
ッチング素子駆動信号基準出力端子と下アームスイッチ
ング素子駆動信号基準出力端子との間に定格耐圧最小値
を下回るの負電圧が印加されるのが防止される。
３相インバータ装置において、下アームの３つダイオー
ドの各カソードから高耐圧ＩＣの各上アームスイッチン
グ素子駆動信号基準出力端子に至るそれぞれの配線経路
に主となる電流が流れないようになっているとともに、
下アームの３つのダイオードの各アノードから高耐圧Ｉ
Ｃの各下アームスイッチング素子駆動信号基準出力端子
に至るそれぞれの配線経路にも主となる電流が流れない
ようになっているので、電流検出器を設けない場合に
は、３つの上アームスイッチング素子駆動信号基準出力
端子と下アームスイッチング素子駆動信号基準出力端子
との間に印加され得る負電圧はそれぞれほぼ３つの下ア
ームのダイオードのオン電圧のみとなるので、３つの上
アームスイッチング素子駆動信号基準出力端子と下アー
ムスイッチング素子駆動信号基準出力端子との間に定格
耐圧最小値を下回るの負電圧が印加されるのが防止され
る。電流検出器を設けた場合には、上下のアームスイッ
チング素子駆動信号基準出力端子間に電流検出器により
発生されるそれぞれの負電圧が低ければ、上アームスイ
ッチング素子駆動信号基準出力端子と下アームスイッチ
ング素子駆動信号基準出力端子との間に定格耐圧最小値
を下回るの負電圧が印加されるのが防止される。
【００９７】つぎの発明に係るインバータ装置は、高耐
圧ＩＣにより駆動されるインバータ回路の下アームのダ
イオードとして、他のスイッチング素子および上アーム
のダイオードよりも電流容量が大きいダイオードを用い
たものである。
圧ＩＣにより駆動されるインバータ回路の下アームのダ
イオードとして、他のスイッチング素子および上アーム
のダイオードよりも電流容量が大きいダイオードを用い
たものである。
【００９８】この発明に係るインバータ装置によれば、
下アームのダイオードだけ電流容量が大きいものを用い
ることにより、高耐圧ＩＣの破壊原因の一つである下ア
ームのダイオードのオン電圧を低く抑えることができる
ため、高耐圧ＩＣの耐圧破壊に対するマージンがそれだ
け大きくなる。
下アームのダイオードだけ電流容量が大きいものを用い
ることにより、高耐圧ＩＣの破壊原因の一つである下ア
ームのダイオードのオン電圧を低く抑えることができる
ため、高耐圧ＩＣの耐圧破壊に対するマージンがそれだ
け大きくなる。
【００９９】
（実施の形態１）図１は、この発明を適用した単相イン
バータ装置の一例を示す概略図である。この実施の形態
１のインバータ装置は、図１８に示す一般的なインバー
タ装置において、高耐圧ＩＣ１００の上アームスイッチ
ング素子駆動信号基準出力端子ＶＳ１と下アームスイッ
チング素子駆動信号基準出力端子ＶＳ０との間にクラン
プダイオード１１０を接続し、それら上下の基準出力端
子ＶＳ１，ＶＳ０間の電圧Ｖ（ＶＳ１−ＶＳ０）が負電
圧になった時にのみクランプダイオード１１０がオンし
てその電圧Ｖ（ＶＳ１−ＶＳ０）をクランプダイオード
１１０のオン電圧に保つようにしたものである。
バータ装置の一例を示す概略図である。この実施の形態
１のインバータ装置は、図１８に示す一般的なインバー
タ装置において、高耐圧ＩＣ１００の上アームスイッチ
ング素子駆動信号基準出力端子ＶＳ１と下アームスイッ
チング素子駆動信号基準出力端子ＶＳ０との間にクラン
プダイオード１１０を接続し、それら上下の基準出力端
子ＶＳ１，ＶＳ０間の電圧Ｖ（ＶＳ１−ＶＳ０）が負電
圧になった時にのみクランプダイオード１１０がオンし
てその電圧Ｖ（ＶＳ１−ＶＳ０）をクランプダイオード
１１０のオン電圧に保つようにしたものである。
【０１００】図１において、Ｔ１およびＴ２はそれぞれ
上アームスイッチング素子および下アームスイッチング
素子、Ｄ１およびＤ２はそれぞれ上アームスイッチング
素子Ｔ１および下アームスイッチング素子Ｔ２に逆並列
接続されたダイオード、Ｇ１，Ｇ２はそれぞれ上アーム
スイッチング素子Ｔ１および下アームスイッチング素子
Ｔ２のゲート、１０４および１０５はそれぞれ上アーム
スイッチング素子Ｔ１および下アームスイッチング素子
Ｔ２の各ゲートＧ１，Ｇ２に接続された抵抗、１０６は
電流検出器、１０７は負荷としてのリアクトル、１０８
は電源本体１０８ａおよびキャパシタ１０８ｂからなる
直流電源である。
上アームスイッチング素子および下アームスイッチング
素子、Ｄ１およびＤ２はそれぞれ上アームスイッチング
素子Ｔ１および下アームスイッチング素子Ｔ２に逆並列
接続されたダイオード、Ｇ１，Ｇ２はそれぞれ上アーム
スイッチング素子Ｔ１および下アームスイッチング素子
Ｔ２のゲート、１０４および１０５はそれぞれ上アーム
スイッチング素子Ｔ１および下アームスイッチング素子
Ｔ２の各ゲートＧ１，Ｇ２に接続された抵抗、１０６は
電流検出器、１０７は負荷としてのリアクトル、１０８
は電源本体１０８ａおよびキャパシタ１０８ｂからなる
直流電源である。
【０１０１】また、Ｅ１およびＥ０は上アームスイッチ
ング素子Ｔ１および下アームスイッチング素子Ｔ２のそ
れぞれのエミッタ側の接続ノード、Ｐはインバータ回路
に正の電源電圧を印加する電源端子、Ｎはインバータ回
路に負の電源電圧を印加する電源端子、Ｕはインバータ
回路の出力端子、Ｌ１，Ｌ２，Ｌ３，Ｌ４，Ｌ５，Ｌ６
およびＬ７は配線部分に寄生するリアクトル、Ｉ１，Ｉ
２，Ｉ３はそれぞれ上アームスイッチング素子Ｔ１を流
れる電流、ダイオードＤ２に流れる電流、リアクトル１
０７を流れる電流である。電流検出器１０６は、下アー
ムスイッチング素子Ｔ２のエミッタとダイオードＤ２の
アノードとが共通接続された母線上に設けられている。
ング素子Ｔ１および下アームスイッチング素子Ｔ２のそ
れぞれのエミッタ側の接続ノード、Ｐはインバータ回路
に正の電源電圧を印加する電源端子、Ｎはインバータ回
路に負の電源電圧を印加する電源端子、Ｕはインバータ
回路の出力端子、Ｌ１，Ｌ２，Ｌ３，Ｌ４，Ｌ５，Ｌ６
およびＬ７は配線部分に寄生するリアクトル、Ｉ１，Ｉ
２，Ｉ３はそれぞれ上アームスイッチング素子Ｔ１を流
れる電流、ダイオードＤ２に流れる電流、リアクトル１
０７を流れる電流である。電流検出器１０６は、下アー
ムスイッチング素子Ｔ２のエミッタとダイオードＤ２の
アノードとが共通接続された母線上に設けられている。
【０１０２】また、図１において、１００はインバータ
回路のスイッチング素子駆動用高耐圧ＩＣ、１０１は高
耐圧ＩＣ１００に駆動電圧を供給する外部電源、１０２
はダイオード、１０３はキャパシタ、１０９は定電圧ダ
イオード、ａ１，ａ２，ａ３，ａ４，ａ５，ａ６は高耐
圧ＩＣ１００の内部の回路ブロックであり、ａ１は入力
バッファ、ａ２はレベルシフタ、ａ３は上アームスイッ
チング素子Ｔ１を駆動する上アーム側ドライバ回路、ａ
４は下アームスイッチング素子Ｔ２を駆動する下アーム
側ドライバ回路、ａ５は過電流検出器、ａ６はエラー信
号発生器である。
回路のスイッチング素子駆動用高耐圧ＩＣ、１０１は高
耐圧ＩＣ１００に駆動電圧を供給する外部電源、１０２
はダイオード、１０３はキャパシタ、１０９は定電圧ダ
イオード、ａ１，ａ２，ａ３，ａ４，ａ５，ａ６は高耐
圧ＩＣ１００の内部の回路ブロックであり、ａ１は入力
バッファ、ａ２はレベルシフタ、ａ３は上アームスイッ
チング素子Ｔ１を駆動する上アーム側ドライバ回路、ａ
４は下アームスイッチング素子Ｔ２を駆動する下アーム
側ドライバ回路、ａ５は過電流検出器、ａ６はエラー信
号発生器である。
【０１０３】また、ＵＰｉ，ＵＮｉ，ＵＰｏ，ＵＮｏ，
ＶＢ１，ＶＳ１，ＶＳ０，ＯＣ，Ｆｏ，ＶＣＣ，ＶＳＳ
は高耐圧ＩＣ１００の入出力端子であり、ＵＰｉおよび
ＵＮｉはそれぞれ駆動信号入力端子、ＵＰｏは上アーム
スイッチング素子Ｔ１の駆動信号を出力する上アームス
イッチング素子駆動信号出力端子、ＵＮｏは下アームス
イッチング素子Ｔ２の駆動信号を出力する下アームスイ
ッチング素子駆動信号出力端子、ＶＢ１はフローティン
グ電源正側入力端子、ＶＳ１はフローティング電源負側
入力端子であるとともに上アームスイッチング素子駆動
信号基準出力端子、ＶＳ０は下アームスイッチング素子
駆動信号基準出力端子、ＯＣは電流検出端子、Ｆｏはエ
ラー出力端子、ＶＣＣおよびＶＳＳはそれぞれ正側およ
び負側の電源端子である。
ＶＢ１，ＶＳ１，ＶＳ０，ＯＣ，Ｆｏ，ＶＣＣ，ＶＳＳ
は高耐圧ＩＣ１００の入出力端子であり、ＵＰｉおよび
ＵＮｉはそれぞれ駆動信号入力端子、ＵＰｏは上アーム
スイッチング素子Ｔ１の駆動信号を出力する上アームス
イッチング素子駆動信号出力端子、ＵＮｏは下アームス
イッチング素子Ｔ２の駆動信号を出力する下アームスイ
ッチング素子駆動信号出力端子、ＶＢ１はフローティン
グ電源正側入力端子、ＶＳ１はフローティング電源負側
入力端子であるとともに上アームスイッチング素子駆動
信号基準出力端子、ＶＳ０は下アームスイッチング素子
駆動信号基準出力端子、ＯＣは電流検出端子、Ｆｏはエ
ラー出力端子、ＶＣＣおよびＶＳＳはそれぞれ正側およ
び負側の電源端子である。
【０１０４】図１に示すインバータ装置の構成におい
て、図１８に示すインバータ装置と同一の構成について
は、同一の符号を付して重複する説明を省略する。
て、図１８に示すインバータ装置と同一の構成について
は、同一の符号を付して重複する説明を省略する。
【０１０５】ところで、一般に、高耐圧ＩＣ１００の上
アームスイッチング素子駆動信号基準出力端子ＶＳ１の
耐圧の最小値は、［（下アームスイッチング素子駆動信
号基準出力端子ＶＳ０の電位）−５］ボルト程度であ
る。つまり、高耐圧ＩＣ１００の上下のアームスイッチ
ング素子駆動信号基準出力端子ＶＳ１，ＶＳ０間の電圧
Ｖ（ＶＳ１−ＶＳ０）の定格耐圧最小値は略−５Ｖであ
る。
アームスイッチング素子駆動信号基準出力端子ＶＳ１の
耐圧の最小値は、［（下アームスイッチング素子駆動信
号基準出力端子ＶＳ０の電位）−５］ボルト程度であ
る。つまり、高耐圧ＩＣ１００の上下のアームスイッチ
ング素子駆動信号基準出力端子ＶＳ１，ＶＳ０間の電圧
Ｖ（ＶＳ１−ＶＳ０）の定格耐圧最小値は略−５Ｖであ
る。
【０１０６】従って、本実施の形態１においては、前記
クランプダイオード１１０として、特に限定しないが、
例えばオン電圧が０．７Ｖ〜２Ｖ程度の一般的なダイオ
ードを用いる。そうすれば、上アームスイッチング素子
駆動信号基準出力端子ＶＳ１と下アームスイッチング素
子駆動信号基準出力端子ＶＳ０との間に負電圧がかかっ
た場合に、それらの間の電圧は、クランプダイオード１
１０のオン電圧すなわち−０．７Ｖ〜−２Ｖ程度にクラ
ンプされる。なお、好ましくはクランプダイオード１１
０を高耐圧ＩＣ１００の基準出力端子ＶＳ０およびＶＳ
１の直ぐそばに設けて、それら端子ＶＳ０，ＶＳ１から
クランプダイオード１１０までの配線長をできるだけ短
く抑えるようにするとよい。
クランプダイオード１１０として、特に限定しないが、
例えばオン電圧が０．７Ｖ〜２Ｖ程度の一般的なダイオ
ードを用いる。そうすれば、上アームスイッチング素子
駆動信号基準出力端子ＶＳ１と下アームスイッチング素
子駆動信号基準出力端子ＶＳ０との間に負電圧がかかっ
た場合に、それらの間の電圧は、クランプダイオード１
１０のオン電圧すなわち−０．７Ｖ〜−２Ｖ程度にクラ
ンプされる。なお、好ましくはクランプダイオード１１
０を高耐圧ＩＣ１００の基準出力端子ＶＳ０およびＶＳ
１の直ぐそばに設けて、それら端子ＶＳ０，ＶＳ１から
クランプダイオード１１０までの配線長をできるだけ短
く抑えるようにするとよい。
【０１０７】図１に示す構成のインバータ装置の作用に
ついて説明する。 高耐圧ＩＣ１００の上アームスイッ
チング素子駆動信号基準出力端子ＶＳ１と下アームスイ
ッチング素子駆動信号基準出力端子ＶＳ０との間に、該
ＩＣ１００を破壊させる原因となり得る負電圧が印可さ
れたときにのみ、クランプダイオード１１０がオンとな
り、それら端子ＶＳ１，ＶＳ０間の電圧Ｖ（ＶＳ１−Ｖ
Ｓ０）をオン電圧（０．７Ｖ〜２Ｖ程度）にクランプす
る。従って、電圧Ｖ（ＶＳ１−ＶＳ０）は−０．７Ｖ〜
−２Ｖ程度となり、高耐圧ＩＣ１００のそれら端子ＶＳ
１，ＶＳ０間の定格耐圧最小値−５Ｖを下回ることはな
い。
ついて説明する。 高耐圧ＩＣ１００の上アームスイッ
チング素子駆動信号基準出力端子ＶＳ１と下アームスイ
ッチング素子駆動信号基準出力端子ＶＳ０との間に、該
ＩＣ１００を破壊させる原因となり得る負電圧が印可さ
れたときにのみ、クランプダイオード１１０がオンとな
り、それら端子ＶＳ１，ＶＳ０間の電圧Ｖ（ＶＳ１−Ｖ
Ｓ０）をオン電圧（０．７Ｖ〜２Ｖ程度）にクランプす
る。従って、電圧Ｖ（ＶＳ１−ＶＳ０）は−０．７Ｖ〜
−２Ｖ程度となり、高耐圧ＩＣ１００のそれら端子ＶＳ
１，ＶＳ０間の定格耐圧最小値−５Ｖを下回ることはな
い。
【０１０８】以上説明したように、この実施の形態１に
よれば、高耐圧ＩＣ１００の上アームスイッチング素子
駆動信号基準出力端子ＶＳ１と下アームスイッチング素
子駆動信号基準出力端子ＶＳ０との間に負電圧が印加さ
れた時の端子間電圧Ｖ（ＶＳ１−ＶＳ０）は−０．７Ｖ
〜−２Ｖ程度となり、高耐圧ＩＣ１００のそれら端子Ｖ
Ｓ１，ＶＳ０間の定格耐圧最小値−５Ｖを下回るのを防
止できるので、高耐圧ＩＣ１００の耐圧破壊を防止する
ことができる。
よれば、高耐圧ＩＣ１００の上アームスイッチング素子
駆動信号基準出力端子ＶＳ１と下アームスイッチング素
子駆動信号基準出力端子ＶＳ０との間に負電圧が印加さ
れた時の端子間電圧Ｖ（ＶＳ１−ＶＳ０）は−０．７Ｖ
〜−２Ｖ程度となり、高耐圧ＩＣ１００のそれら端子Ｖ
Ｓ１，ＶＳ０間の定格耐圧最小値−５Ｖを下回るのを防
止できるので、高耐圧ＩＣ１００の耐圧破壊を防止する
ことができる。
【０１０９】なお、図２に示す単相インバータ装置のよ
うに、ダイオードＤ２のアノードを電流検出器１０６を
介さずに直接負側電源端子ＶＳＳに接続して、下アーム
スイッチング素子Ｔ２のエミッタのみを電流検出器１０
６に接続するようにした図２０に示す構成のインバータ
装置においても、高耐圧ＩＣ１００の上アームスイッチ
ング素子駆動信号基準出力端子ＶＳ１と下アームスイッ
チング素子駆動信号基準出力端子ＶＳ０との間にクラン
プダイオード１１０を設けることができる。そうすれ
ば、高耐圧ＩＣ１００のそれら端子ＶＳ１，ＶＳ０間の
電圧Ｖ（ＶＳ１−ＶＳ０）が定格耐圧最小値−５Ｖを下
回るのを防止できるので、高耐圧ＩＣ１００の耐圧破壊
を防止することができる。
うに、ダイオードＤ２のアノードを電流検出器１０６を
介さずに直接負側電源端子ＶＳＳに接続して、下アーム
スイッチング素子Ｔ２のエミッタのみを電流検出器１０
６に接続するようにした図２０に示す構成のインバータ
装置においても、高耐圧ＩＣ１００の上アームスイッチ
ング素子駆動信号基準出力端子ＶＳ１と下アームスイッ
チング素子駆動信号基準出力端子ＶＳ０との間にクラン
プダイオード１１０を設けることができる。そうすれ
ば、高耐圧ＩＣ１００のそれら端子ＶＳ１，ＶＳ０間の
電圧Ｖ（ＶＳ１−ＶＳ０）が定格耐圧最小値−５Ｖを下
回るのを防止できるので、高耐圧ＩＣ１００の耐圧破壊
を防止することができる。
【０１１０】また、図３に示す単相インバータ装置のよ
うに、電流検出器を設けないようにした図２１に示す構
成のインバータ装置においても、高耐圧ＩＣ１００の上
アームスイッチング素子駆動信号基準出力端子ＶＳ１と
下アームスイッチング素子駆動信号基準出力端子ＶＳ０
との間にクランプダイオード１１０を設けることができ
る。そうすれば、高耐圧ＩＣ１００のそれら端子ＶＳ
１，ＶＳ０間の電圧Ｖ（ＶＳ１−ＶＳ０）が定格耐圧最
小値−５Ｖを下回るのを防止できるので、高耐圧ＩＣ１
００の耐圧破壊を防止することができる。
うに、電流検出器を設けないようにした図２１に示す構
成のインバータ装置においても、高耐圧ＩＣ１００の上
アームスイッチング素子駆動信号基準出力端子ＶＳ１と
下アームスイッチング素子駆動信号基準出力端子ＶＳ０
との間にクランプダイオード１１０を設けることができ
る。そうすれば、高耐圧ＩＣ１００のそれら端子ＶＳ
１，ＶＳ０間の電圧Ｖ（ＶＳ１−ＶＳ０）が定格耐圧最
小値−５Ｖを下回るのを防止できるので、高耐圧ＩＣ１
００の耐圧破壊を防止することができる。
【０１１１】（実施の形態２）図４は、この発明を適用
した３相インバータ装置の一例を示す概略図である。こ
の実施の形態２のインバータ装置は、図２２に示す一般
的なインバータ装置において、高耐圧ＩＣ２００の上ア
ームスイッチング素子駆動信号基準出力端子ＶＳ１と下
アームスイッチング素子駆動信号基準出力端子ＶＳ０と
の間、上アームスイッチング素子駆動信号基準出力端子
ＶＳ２と下アームスイッチング素子駆動信号基準出力端
子ＶＳ０との間、上アームスイッチング素子駆動信号基
準出力端子ＶＳ３と下アームスイッチング素子駆動信号
基準出力端子ＶＳ０との間にそれぞれクランプダイオー
ド２１６，２１７，２１８を接続したものである。
した３相インバータ装置の一例を示す概略図である。こ
の実施の形態２のインバータ装置は、図２２に示す一般
的なインバータ装置において、高耐圧ＩＣ２００の上ア
ームスイッチング素子駆動信号基準出力端子ＶＳ１と下
アームスイッチング素子駆動信号基準出力端子ＶＳ０と
の間、上アームスイッチング素子駆動信号基準出力端子
ＶＳ２と下アームスイッチング素子駆動信号基準出力端
子ＶＳ０との間、上アームスイッチング素子駆動信号基
準出力端子ＶＳ３と下アームスイッチング素子駆動信号
基準出力端子ＶＳ０との間にそれぞれクランプダイオー
ド２１６，２１７，２１８を接続したものである。
【０１１２】そして、上側の各基準出力端子ＶＳ１，Ｖ
Ｓ２，ＶＳ３と下側の基準出力端子ＶＳ０との間の各電
圧Ｖ（ＶＳ１−ＶＳ０），Ｖ（ＶＳ２−ＶＳ０），Ｖ
（ＶＳ３−ＶＳ０）がそれぞれ負電圧になった時にのみ
対応するクランプダイオード２１６，２１７，２１８が
オンして各電圧Ｖ（ＶＳ１−ＶＳ０），Ｖ（ＶＳ２−Ｖ
Ｓ０），Ｖ（ＶＳ３−ＶＳ０）をそれぞれクランプダイ
オード２１６，２１７，２１８のオン電圧に保つように
したものである。
Ｓ２，ＶＳ３と下側の基準出力端子ＶＳ０との間の各電
圧Ｖ（ＶＳ１−ＶＳ０），Ｖ（ＶＳ２−ＶＳ０），Ｖ
（ＶＳ３−ＶＳ０）がそれぞれ負電圧になった時にのみ
対応するクランプダイオード２１６，２１７，２１８が
オンして各電圧Ｖ（ＶＳ１−ＶＳ０），Ｖ（ＶＳ２−Ｖ
Ｓ０），Ｖ（ＶＳ３−ＶＳ０）をそれぞれクランプダイ
オード２１６，２１７，２１８のオン電圧に保つように
したものである。
【０１１３】図４において、Ｔ１，Ｔ３，Ｔ５およびＴ
２，Ｔ４，Ｔ６はそれぞれ上アームスイッチング素子お
よび下アームスイッチング素子、Ｄ１，Ｄ３，Ｄ５およ
びＤ２，Ｄ４，Ｄ６はそれぞれ上アームスイッチング素
子Ｔ１，Ｔ３，Ｔ５および下アームスイッチング素子Ｔ
２，Ｔ４，Ｔ６に逆並列接続されたダイオード、Ｇ１，
Ｇ３，Ｇ５およびＧ２，Ｇ４，Ｇ６はそれぞれ上アーム
スイッチング素子Ｔ１，Ｔ３，Ｔ５および下アームスイ
ッチング素子Ｔ２，Ｔ４，Ｔ６のゲートである。
２，Ｔ４，Ｔ６はそれぞれ上アームスイッチング素子お
よび下アームスイッチング素子、Ｄ１，Ｄ３，Ｄ５およ
びＤ２，Ｄ４，Ｄ６はそれぞれ上アームスイッチング素
子Ｔ１，Ｔ３，Ｔ５および下アームスイッチング素子Ｔ
２，Ｔ４，Ｔ６に逆並列接続されたダイオード、Ｇ１，
Ｇ３，Ｇ５およびＧ２，Ｇ４，Ｇ６はそれぞれ上アーム
スイッチング素子Ｔ１，Ｔ３，Ｔ５および下アームスイ
ッチング素子Ｔ２，Ｔ４，Ｔ６のゲートである。
【０１１４】また、２０８，２０９，２１０および２１
１，２１２，２１３はそれぞれ上アームスイッチング素
子Ｔ１，Ｔ３，Ｔ５のゲートＧ１，Ｇ３，Ｇ５および下
アームスイッチング素子Ｔ２，Ｔ４，Ｔ６のゲートＧ
２，Ｇ４，Ｇ６に接続された抵抗、２１４は電流検出
器、Ｅ１，Ｅ２，Ｅ３はそれぞれ上アームスイッチング
素子Ｔ１，Ｔ３，Ｔ５のエミッタ側の接続ノード、Ｅ０
は下アームスイッチング素子Ｔ２，Ｔ４，Ｔ６の各エミ
ッタ側の共通の接続ノード、Ｐはインバータ回路に正の
電源電圧を印加する電源端子、Ｎはインバータ回路に負
の電源電圧を印加する電源端子、Ｕ，Ｖ，Ｗはそれぞれ
３相それぞれのインバータ回路の出力端子である。電流
検出器２１４は、各下アームスイッチング素子Ｔ２，Ｔ
４，Ｔ６のエミッタと各ダイオードＤ２，Ｄ４，Ｄ６の
アノードとが共通接続された母線上に設けられている。
１，２１２，２１３はそれぞれ上アームスイッチング素
子Ｔ１，Ｔ３，Ｔ５のゲートＧ１，Ｇ３，Ｇ５および下
アームスイッチング素子Ｔ２，Ｔ４，Ｔ６のゲートＧ
２，Ｇ４，Ｇ６に接続された抵抗、２１４は電流検出
器、Ｅ１，Ｅ２，Ｅ３はそれぞれ上アームスイッチング
素子Ｔ１，Ｔ３，Ｔ５のエミッタ側の接続ノード、Ｅ０
は下アームスイッチング素子Ｔ２，Ｔ４，Ｔ６の各エミ
ッタ側の共通の接続ノード、Ｐはインバータ回路に正の
電源電圧を印加する電源端子、Ｎはインバータ回路に負
の電源電圧を印加する電源端子、Ｕ，Ｖ，Ｗはそれぞれ
３相それぞれのインバータ回路の出力端子である。電流
検出器２１４は、各下アームスイッチング素子Ｔ２，Ｔ
４，Ｔ６のエミッタと各ダイオードＤ２，Ｄ４，Ｄ６の
アノードとが共通接続された母線上に設けられている。
【０１１５】また、図４において、２００はインバータ
回路のスイッチング素子駆動用高耐圧ＩＣ、２０１は高
耐圧ＩＣ２００に駆動電圧を供給する外部電源、２０
２，２０３，２０４はダイオード、２０５，２０６，２
０７はキャパシタ、２１５は定電圧ダイオード、ｂ１，
ｂ２，ｂ３，ｂ４，ｂ５，ｂ６，ｂ７，ｂ８，ｂ９，ｂ
１０，ｂ１１，ｂ１２は高耐圧ＩＣ２００の内部の回路
ブロックであり、ｂ１は入力バッファ、ｂ２，ｂ３，ｂ
４はレベルシフタ、ｂ５，ｂ６，ｂ７はそれぞれ上アー
ムスイッチング素子Ｔ１，Ｔ３，Ｔ５を駆動する上アー
ム側ドライバ回路、ｂ８，ｂ９，ｂ１０はそれぞれ下ア
ームスイッチング素子Ｔ２，Ｔ４，Ｔ６を駆動する下ア
ーム側ドライバ回路、ｂ１１は過電流検出器、ｂ１２は
エラー信号発生器である。
回路のスイッチング素子駆動用高耐圧ＩＣ、２０１は高
耐圧ＩＣ２００に駆動電圧を供給する外部電源、２０
２，２０３，２０４はダイオード、２０５，２０６，２
０７はキャパシタ、２１５は定電圧ダイオード、ｂ１，
ｂ２，ｂ３，ｂ４，ｂ５，ｂ６，ｂ７，ｂ８，ｂ９，ｂ
１０，ｂ１１，ｂ１２は高耐圧ＩＣ２００の内部の回路
ブロックであり、ｂ１は入力バッファ、ｂ２，ｂ３，ｂ
４はレベルシフタ、ｂ５，ｂ６，ｂ７はそれぞれ上アー
ムスイッチング素子Ｔ１，Ｔ３，Ｔ５を駆動する上アー
ム側ドライバ回路、ｂ８，ｂ９，ｂ１０はそれぞれ下ア
ームスイッチング素子Ｔ２，Ｔ４，Ｔ６を駆動する下ア
ーム側ドライバ回路、ｂ１１は過電流検出器、ｂ１２は
エラー信号発生器である。
【０１１６】また、ＵＰｉ，ＵＮｉ，ＶＰｉ，ＶＮｉ，
ＷＰｉ，ＷＮｉ，ＵＰｏ，ＶＰｏ，ＷＰｏ，ＵＮｏ，Ｖ
Ｎｏ，ＷＮｏ，ＶＢ１，ＶＢ２，ＶＢ３，ＶＳ１，ＶＳ
２，ＶＳ３，ＶＳ０，ＯＣ，Ｆｏ，ＶＣＣ，ＶＳＳは高
耐圧ＩＣ２００の入出力端子であり、ＵＰｉ，ＶＰｉ，
ＷＰｉおよびＵＮｉ，ＶＮｉ，ＷＮｉはそれぞれ駆動信
号入力端子、ＵＰｏ，ＶＰｏ，ＷＰｏはそれぞれ上アー
ムスイッチング素子Ｔ１，Ｔ３，Ｔ５の駆動信号を出力
する上アームスイッチング素子駆動信号出力端子、ＵＮ
ｏ，ＶＮｏ，ＷＮｏはそれぞれ下アームスイッチング素
子Ｔ２，Ｔ４，Ｔ６の駆動信号を出力する下アームスイ
ッチング素子駆動信号出力端子、ＶＢ１，ＶＢ２，ＶＢ
３はフローティング電源正側入力端子、ＶＳ１，ＶＳ
２，ＶＳ３はフローティング電源負側入力端子であると
ともに上アームスイッチング素子駆動信号基準出力端
子、ＶＳ０は下アームスイッチング素子駆動信号基準出
力端子、ＯＣは電流検出端子、Ｆｏはエラー出力端子、
ＶＣＣおよびＶＳＳはそれぞれ正側および負側の電源端
子である。
ＷＰｉ，ＷＮｉ，ＵＰｏ，ＶＰｏ，ＷＰｏ，ＵＮｏ，Ｖ
Ｎｏ，ＷＮｏ，ＶＢ１，ＶＢ２，ＶＢ３，ＶＳ１，ＶＳ
２，ＶＳ３，ＶＳ０，ＯＣ，Ｆｏ，ＶＣＣ，ＶＳＳは高
耐圧ＩＣ２００の入出力端子であり、ＵＰｉ，ＶＰｉ，
ＷＰｉおよびＵＮｉ，ＶＮｉ，ＷＮｉはそれぞれ駆動信
号入力端子、ＵＰｏ，ＶＰｏ，ＷＰｏはそれぞれ上アー
ムスイッチング素子Ｔ１，Ｔ３，Ｔ５の駆動信号を出力
する上アームスイッチング素子駆動信号出力端子、ＵＮ
ｏ，ＶＮｏ，ＷＮｏはそれぞれ下アームスイッチング素
子Ｔ２，Ｔ４，Ｔ６の駆動信号を出力する下アームスイ
ッチング素子駆動信号出力端子、ＶＢ１，ＶＢ２，ＶＢ
３はフローティング電源正側入力端子、ＶＳ１，ＶＳ
２，ＶＳ３はフローティング電源負側入力端子であると
ともに上アームスイッチング素子駆動信号基準出力端
子、ＶＳ０は下アームスイッチング素子駆動信号基準出
力端子、ＯＣは電流検出端子、Ｆｏはエラー出力端子、
ＶＣＣおよびＶＳＳはそれぞれ正側および負側の電源端
子である。
【０１１７】図４に示すインバータ装置の構成におい
て、図２２に示すインバータ装置と同一の構成について
は、同一の符号を付して重複する説明を省略する。
て、図２２に示すインバータ装置と同一の構成について
は、同一の符号を付して重複する説明を省略する。
【０１１８】ここで、実施の形態１で説明したとおり、
一般に高耐圧ＩＣ２００の上アームスイッチング素子駆
動信号基準出力端子ＶＳ１，ＶＳ２，ＶＳ３のそれぞれ
の耐圧の最小値は、［（下アームスイッチング素子駆動
信号基準出力端子ＶＳ０の電位）−５］ボルト程度であ
る。つまり、高耐圧ＩＣ２００の上アームスイッチング
素子駆動信号基準出力端子ＶＳ１，ＶＳ２，ＶＳ３と下
アームスイッチング素子駆動信号基準出力端子ＶＳ０と
の間の電圧Ｖ（ＶＳ１−ＶＳ０），Ｖ（ＶＳ２−ＶＳ
０），Ｖ（ＶＳ３−ＶＳ０）の定格耐圧最小値はそれぞ
れ略−５Ｖである。
一般に高耐圧ＩＣ２００の上アームスイッチング素子駆
動信号基準出力端子ＶＳ１，ＶＳ２，ＶＳ３のそれぞれ
の耐圧の最小値は、［（下アームスイッチング素子駆動
信号基準出力端子ＶＳ０の電位）−５］ボルト程度であ
る。つまり、高耐圧ＩＣ２００の上アームスイッチング
素子駆動信号基準出力端子ＶＳ１，ＶＳ２，ＶＳ３と下
アームスイッチング素子駆動信号基準出力端子ＶＳ０と
の間の電圧Ｖ（ＶＳ１−ＶＳ０），Ｖ（ＶＳ２−ＶＳ
０），Ｖ（ＶＳ３−ＶＳ０）の定格耐圧最小値はそれぞ
れ略−５Ｖである。
【０１１９】従って、本実施の形態２においては、前記
クランプダイオード２１６，２１７，２１８として、特
に限定しないが、例えばオン電圧が０．７Ｖ〜２Ｖ程度
の一般的なダイオードを用いる。そうすれば、上アーム
スイッチング素子駆動信号基準出力端子ＶＳ１，ＶＳ
２，ＶＳ３と下アームスイッチング素子駆動信号基準出
力端子ＶＳ０との間に負電圧がかかった場合に、それら
の間の電圧は、クランプダイオード２１６，２１７，２
１８のオン電圧すなわち−０．７Ｖ〜−２Ｖ程度にクラ
ンプされる。
クランプダイオード２１６，２１７，２１８として、特
に限定しないが、例えばオン電圧が０．７Ｖ〜２Ｖ程度
の一般的なダイオードを用いる。そうすれば、上アーム
スイッチング素子駆動信号基準出力端子ＶＳ１，ＶＳ
２，ＶＳ３と下アームスイッチング素子駆動信号基準出
力端子ＶＳ０との間に負電圧がかかった場合に、それら
の間の電圧は、クランプダイオード２１６，２１７，２
１８のオン電圧すなわち−０．７Ｖ〜−２Ｖ程度にクラ
ンプされる。
【０１２０】なお、好ましくは各クランプダイオード２
１６，２１７，２１８を高耐圧ＩＣ２００の基準出力端
子ＶＳ０およびＶＳ１，ＶＳ２，ＶＳ３の直ぐそばに設
けて、それら端子ＶＳ０およびＶＳ１，ＶＳ２，ＶＳ３
から各クランプダイオード２１６，２１７，２１８まで
の配線長をできるだけ短く抑えるようにするとよい。
１６，２１７，２１８を高耐圧ＩＣ２００の基準出力端
子ＶＳ０およびＶＳ１，ＶＳ２，ＶＳ３の直ぐそばに設
けて、それら端子ＶＳ０およびＶＳ１，ＶＳ２，ＶＳ３
から各クランプダイオード２１６，２１７，２１８まで
の配線長をできるだけ短く抑えるようにするとよい。
【０１２１】図４に示す構成のインバータ装置の作用に
ついて説明する。 高耐圧ＩＣ２００の上アームスイッ
チング素子駆動信号基準出力端子ＶＳ１，ＶＳ２，ＶＳ
３と下アームスイッチング素子駆動信号基準出力端子Ｖ
Ｓ０との間に、該ＩＣ２００を破壊させる原因となり得
る負電圧が印可されたときにのみ、クランプダイオード
２１６，２１７，２１８がオンとなり、それら端子ＶＳ
１，ＶＳ２，ＶＳ３とＶＳ０との間の電圧Ｖ（ＶＳ１−
ＶＳ０），Ｖ（ＶＳ２−ＶＳ０），Ｖ（ＶＳ３−ＶＳ
０）をそれぞれオン電圧（０．７Ｖ〜２Ｖ程度）にクラ
ンプする。従って、電圧Ｖ（ＶＳ１−ＶＳ０），Ｖ（Ｖ
Ｓ２−ＶＳ０），Ｖ（ＶＳ３−ＶＳ０）はそれぞれ−
０．７Ｖ〜−２Ｖ程度となり、高耐圧ＩＣ２００のそれ
ら端子ＶＳ１，ＶＳ２，ＶＳ３とＶＳ０との間の定格耐
圧最小値−５Ｖを下回ることはない。
ついて説明する。 高耐圧ＩＣ２００の上アームスイッ
チング素子駆動信号基準出力端子ＶＳ１，ＶＳ２，ＶＳ
３と下アームスイッチング素子駆動信号基準出力端子Ｖ
Ｓ０との間に、該ＩＣ２００を破壊させる原因となり得
る負電圧が印可されたときにのみ、クランプダイオード
２１６，２１７，２１８がオンとなり、それら端子ＶＳ
１，ＶＳ２，ＶＳ３とＶＳ０との間の電圧Ｖ（ＶＳ１−
ＶＳ０），Ｖ（ＶＳ２−ＶＳ０），Ｖ（ＶＳ３−ＶＳ
０）をそれぞれオン電圧（０．７Ｖ〜２Ｖ程度）にクラ
ンプする。従って、電圧Ｖ（ＶＳ１−ＶＳ０），Ｖ（Ｖ
Ｓ２−ＶＳ０），Ｖ（ＶＳ３−ＶＳ０）はそれぞれ−
０．７Ｖ〜−２Ｖ程度となり、高耐圧ＩＣ２００のそれ
ら端子ＶＳ１，ＶＳ２，ＶＳ３とＶＳ０との間の定格耐
圧最小値−５Ｖを下回ることはない。
【０１２２】以上説明したように、この実施の形態２に
よれば、高耐圧ＩＣ２００の上アームスイッチング素子
駆動信号基準出力端子ＶＳ１，ＶＳ２，ＶＳ３と下アー
ムスイッチング素子駆動信号基準出力端子ＶＳ０との間
に負電圧が印加された時の端子間電圧Ｖ（ＶＳ１−ＶＳ
０），Ｖ（ＶＳ２−ＶＳ０），Ｖ（ＶＳ３−ＶＳ０）は
それぞれ−０．７Ｖ〜−２Ｖ程度となり、高耐圧ＩＣ２
００のそれら端子ＶＳ１，ＶＳ２，ＶＳ３とＶＳ０との
間の定格耐圧最小値−５Ｖを下回るのを防止できるの
で、高耐圧ＩＣ２００の耐圧破壊を防止することができ
る。
よれば、高耐圧ＩＣ２００の上アームスイッチング素子
駆動信号基準出力端子ＶＳ１，ＶＳ２，ＶＳ３と下アー
ムスイッチング素子駆動信号基準出力端子ＶＳ０との間
に負電圧が印加された時の端子間電圧Ｖ（ＶＳ１−ＶＳ
０），Ｖ（ＶＳ２−ＶＳ０），Ｖ（ＶＳ３−ＶＳ０）は
それぞれ−０．７Ｖ〜−２Ｖ程度となり、高耐圧ＩＣ２
００のそれら端子ＶＳ１，ＶＳ２，ＶＳ３とＶＳ０との
間の定格耐圧最小値−５Ｖを下回るのを防止できるの
で、高耐圧ＩＣ２００の耐圧破壊を防止することができ
る。
【０１２３】なお、図５に示す３相インバータ装置のよ
うに、各ダイオードＤ２，Ｄ４，Ｄ６のアノードを電流
検出器２１４を介さずに直接負側電源端子ＶＳＳに接続
して、各下アームスイッチング素子Ｔ２，Ｔ４，Ｔ６の
エミッタのみを電流検出器２１４に接続するようにした
図２３に示す構成のインバータ装置においても、高耐圧
ＩＣ２００の各上アームスイッチング素子駆動信号基準
出力端子ＶＳ１，ＶＳ２，ＶＳ３と下アームスイッチン
グ素子駆動信号基準出力端子ＶＳ０との間にそれぞれク
ランプダイオード２１６，２１７，２１８を設けること
ができる。そうすれば、高耐圧ＩＣ２００のそれら端子
ＶＳ１，ＶＳ２，ＶＳ３とＶＳ０間の電圧Ｖ（ＶＳ１−
ＶＳ０），Ｖ（ＶＳ２−ＶＳ０），Ｖ（ＶＳ３−ＶＳ
０）がそれぞれ定格耐圧最小値−５Ｖを下回るのを防止
できるので、高耐圧ＩＣ２００の耐圧破壊を防止するこ
とができる。
うに、各ダイオードＤ２，Ｄ４，Ｄ６のアノードを電流
検出器２１４を介さずに直接負側電源端子ＶＳＳに接続
して、各下アームスイッチング素子Ｔ２，Ｔ４，Ｔ６の
エミッタのみを電流検出器２１４に接続するようにした
図２３に示す構成のインバータ装置においても、高耐圧
ＩＣ２００の各上アームスイッチング素子駆動信号基準
出力端子ＶＳ１，ＶＳ２，ＶＳ３と下アームスイッチン
グ素子駆動信号基準出力端子ＶＳ０との間にそれぞれク
ランプダイオード２１６，２１７，２１８を設けること
ができる。そうすれば、高耐圧ＩＣ２００のそれら端子
ＶＳ１，ＶＳ２，ＶＳ３とＶＳ０間の電圧Ｖ（ＶＳ１−
ＶＳ０），Ｖ（ＶＳ２−ＶＳ０），Ｖ（ＶＳ３−ＶＳ
０）がそれぞれ定格耐圧最小値−５Ｖを下回るのを防止
できるので、高耐圧ＩＣ２００の耐圧破壊を防止するこ
とができる。
【０１２４】また、図６に示す３相インバータ装置のよ
うに、電流検出器を設けないようにした図２４に示す構
成のインバータ装置においても、高耐圧ＩＣ２００の各
上アームスイッチング素子駆動信号基準出力端子ＶＳ
１，ＶＳ２，ＶＳ３と下アームスイッチング素子駆動信
号基準出力端子ＶＳ０との間にそれぞれクランプダイオ
ード２１６，２１７，２１８を設けることができる。そ
うすれば、高耐圧ＩＣ２００のそれら端子ＶＳ１，ＶＳ
２，ＶＳ３とＶＳ０間の電圧Ｖ（ＶＳ１−ＶＳ０），Ｖ
（ＶＳ２−ＶＳ０），Ｖ（ＶＳ３−ＶＳ０）がそれぞれ
定格耐圧最小値−５Ｖを下回るのを防止できるので、高
耐圧ＩＣ２００の耐圧破壊を防止することができる。
うに、電流検出器を設けないようにした図２４に示す構
成のインバータ装置においても、高耐圧ＩＣ２００の各
上アームスイッチング素子駆動信号基準出力端子ＶＳ
１，ＶＳ２，ＶＳ３と下アームスイッチング素子駆動信
号基準出力端子ＶＳ０との間にそれぞれクランプダイオ
ード２１６，２１７，２１８を設けることができる。そ
うすれば、高耐圧ＩＣ２００のそれら端子ＶＳ１，ＶＳ
２，ＶＳ３とＶＳ０間の電圧Ｖ（ＶＳ１−ＶＳ０），Ｖ
（ＶＳ２−ＶＳ０），Ｖ（ＶＳ３−ＶＳ０）がそれぞれ
定格耐圧最小値−５Ｖを下回るのを防止できるので、高
耐圧ＩＣ２００の耐圧破壊を防止することができる。
【０１２５】（実施の形態３）図７は、この発明を適用
した単相インバータ装置の一例を示す概略図である。こ
の実施の形態３のインバータ装置は、図１８に示す一般
的なインバータ装置において、電流検出器１０６の信号
を高耐圧ＩＣ１００に伝達する信号伝達手段としてオペ
アンプ１１１およびそのオペアンプ１１１のゲインを決
める抵抗１１２，１１３をオペアンプ１１１に接続して
設け、負側電源端子ＶＳＳと下アームスイッチング素子
駆動信号基準出力端子ＶＳ０とを接続して同電位にする
ことにより、上アームスイッチング素子駆動信号基準出
力端子ＶＳ１と下アームスイッチング素子駆動信号基準
出力端子ＶＳ０との間に負電圧がかかるのを防ぐように
したものである。
した単相インバータ装置の一例を示す概略図である。こ
の実施の形態３のインバータ装置は、図１８に示す一般
的なインバータ装置において、電流検出器１０６の信号
を高耐圧ＩＣ１００に伝達する信号伝達手段としてオペ
アンプ１１１およびそのオペアンプ１１１のゲインを決
める抵抗１１２，１１３をオペアンプ１１１に接続して
設け、負側電源端子ＶＳＳと下アームスイッチング素子
駆動信号基準出力端子ＶＳ０とを接続して同電位にする
ことにより、上アームスイッチング素子駆動信号基準出
力端子ＶＳ１と下アームスイッチング素子駆動信号基準
出力端子ＶＳ０との間に負電圧がかかるのを防ぐように
したものである。
【０１２６】図７において、Ｔ１およびＴ２はそれぞれ
上アームスイッチング素子および下アームスイッチング
素子、Ｄ１およびＤ２はそれぞれ上アームスイッチング
素子Ｔ１および下アームスイッチング素子Ｔ２に逆並列
接続されたダイオード、Ｇ１，Ｇ２はそれぞれ上アーム
スイッチング素子Ｔ１および下アームスイッチング素子
Ｔ２のゲート、１０４および１０５はそれぞれ上アーム
スイッチング素子Ｔ１および下アームスイッチング素子
Ｔ２の各ゲートＧ１，Ｇ２に接続された抵抗、１０６は
電流検出器、１０７は負荷としてのリアクトル、１０８
は電源本体１０８ａおよびキャパシタ１０８ｂからなる
直流電源である。
上アームスイッチング素子および下アームスイッチング
素子、Ｄ１およびＤ２はそれぞれ上アームスイッチング
素子Ｔ１および下アームスイッチング素子Ｔ２に逆並列
接続されたダイオード、Ｇ１，Ｇ２はそれぞれ上アーム
スイッチング素子Ｔ１および下アームスイッチング素子
Ｔ２のゲート、１０４および１０５はそれぞれ上アーム
スイッチング素子Ｔ１および下アームスイッチング素子
Ｔ２の各ゲートＧ１，Ｇ２に接続された抵抗、１０６は
電流検出器、１０７は負荷としてのリアクトル、１０８
は電源本体１０８ａおよびキャパシタ１０８ｂからなる
直流電源である。
【０１２７】また、Ｅ１およびＥ０は上アームスイッチ
ング素子Ｔ１および下アームスイッチング素子Ｔ２のそ
れぞれのエミッタ側の接続ノード、Ｎ１は電流検出器１
０６を挟んで接続ノードＥ０とは反対側の接続ノード、
Ｐはインバータ回路に正の電源電圧を印加する電源端
子、Ｎはインバータ回路に負の電源電圧を印加する電源
端子、Ｕはインバータ回路の出力端子、Ｌ１，Ｌ２，Ｌ
３，Ｌ４，Ｌ５およびＬ６は配線部分に寄生するリアク
トル、Ｉ１，Ｉ２，Ｉ３はそれぞれ上アームスイッチン
グ素子Ｔ１を流れる電流、ダイオードＤ２に流れる電
流、リアクトル１０７を流れる電流である。電流検出器
１０６は、下アームスイッチング素子Ｔ２のエミッタと
ダイオードＤ２のアノードとが共通接続された母線上に
設けられている。
ング素子Ｔ１および下アームスイッチング素子Ｔ２のそ
れぞれのエミッタ側の接続ノード、Ｎ１は電流検出器１
０６を挟んで接続ノードＥ０とは反対側の接続ノード、
Ｐはインバータ回路に正の電源電圧を印加する電源端
子、Ｎはインバータ回路に負の電源電圧を印加する電源
端子、Ｕはインバータ回路の出力端子、Ｌ１，Ｌ２，Ｌ
３，Ｌ４，Ｌ５およびＬ６は配線部分に寄生するリアク
トル、Ｉ１，Ｉ２，Ｉ３はそれぞれ上アームスイッチン
グ素子Ｔ１を流れる電流、ダイオードＤ２に流れる電
流、リアクトル１０７を流れる電流である。電流検出器
１０６は、下アームスイッチング素子Ｔ２のエミッタと
ダイオードＤ２のアノードとが共通接続された母線上に
設けられている。
【０１２８】また、図７において、１００はインバータ
回路のスイッチング素子駆動用高耐圧ＩＣ、１０１は高
耐圧ＩＣ１００に駆動電圧を供給する外部電源、１０２
はダイオード、１０３はキャパシタ、ａ１，ａ２，ａ
３，ａ４，ａ５，ａ６は高耐圧ＩＣ１００の内部の回路
ブロックであり、ａ１は入力バッファ、ａ２はレベルシ
フタ、ａ３は上アームスイッチング素子Ｔ１を駆動する
上アーム側ドライバ回路、ａ４は下アームスイッチング
素子Ｔ２を駆動する下アーム側ドライバ回路、ａ５は過
電流検出器、ａ６はエラー信号発生器である。
回路のスイッチング素子駆動用高耐圧ＩＣ、１０１は高
耐圧ＩＣ１００に駆動電圧を供給する外部電源、１０２
はダイオード、１０３はキャパシタ、ａ１，ａ２，ａ
３，ａ４，ａ５，ａ６は高耐圧ＩＣ１００の内部の回路
ブロックであり、ａ１は入力バッファ、ａ２はレベルシ
フタ、ａ３は上アームスイッチング素子Ｔ１を駆動する
上アーム側ドライバ回路、ａ４は下アームスイッチング
素子Ｔ２を駆動する下アーム側ドライバ回路、ａ５は過
電流検出器、ａ６はエラー信号発生器である。
【０１２９】また、ＵＰｉ，ＵＮｉ，ＵＰｏ，ＵＮｏ，
ＶＢ１，ＶＳ１，ＶＳ０，ＯＣ，Ｆｏ，ＶＣＣ，ＶＳＳ
は高耐圧ＩＣ１００の入出力端子であり、ＵＰｉおよび
ＵＮｉはそれぞれ駆動信号入力端子、ＵＰｏは上アーム
スイッチング素子Ｔ１の駆動信号を出力する上アームス
イッチング素子駆動信号出力端子、ＵＮｏは下アームス
イッチング素子Ｔ２の駆動信号を出力する下アームスイ
ッチング素子駆動信号出力端子、ＶＢ１はフローティン
グ電源正側入力端子、ＶＳ１はフローティング電源負側
入力端子であるとともに上アームスイッチング素子駆動
信号基準出力端子、ＶＳ０は下アームスイッチング素子
駆動信号基準出力端子、ＯＣは電流検出端子、Ｆｏはエ
ラー出力端子、ＶＣＣおよびＶＳＳはそれぞれ正側およ
び負側の電源端子である。
ＶＢ１，ＶＳ１，ＶＳ０，ＯＣ，Ｆｏ，ＶＣＣ，ＶＳＳ
は高耐圧ＩＣ１００の入出力端子であり、ＵＰｉおよび
ＵＮｉはそれぞれ駆動信号入力端子、ＵＰｏは上アーム
スイッチング素子Ｔ１の駆動信号を出力する上アームス
イッチング素子駆動信号出力端子、ＵＮｏは下アームス
イッチング素子Ｔ２の駆動信号を出力する下アームスイ
ッチング素子駆動信号出力端子、ＶＢ１はフローティン
グ電源正側入力端子、ＶＳ１はフローティング電源負側
入力端子であるとともに上アームスイッチング素子駆動
信号基準出力端子、ＶＳ０は下アームスイッチング素子
駆動信号基準出力端子、ＯＣは電流検出端子、Ｆｏはエ
ラー出力端子、ＶＣＣおよびＶＳＳはそれぞれ正側およ
び負側の電源端子である。
【０１３０】図７に示すインバータ装置の構成におい
て、図１８に示すインバータ装置と同一の構成について
は、同一の符号を付して重複する説明を省略する。
て、図１８に示すインバータ装置と同一の構成について
は、同一の符号を付して重複する説明を省略する。
【０１３１】オペアンプ１１１は、高耐圧ＩＣ１００と
は別の負電源を有しており、その正側入力端子は下アー
ムスイッチング素子Ｔ２のエミッタに近い接続ノードＥ
０に接続され、その負側入力端子は接続ノードＮ１に接
続されている。オペアンプ１１１の出力端子は高耐圧Ｉ
Ｃ１００の電流検出端子ＯＣを介して過電流検出器ａ５
に接続されている。
は別の負電源を有しており、その正側入力端子は下アー
ムスイッチング素子Ｔ２のエミッタに近い接続ノードＥ
０に接続され、その負側入力端子は接続ノードＮ１に接
続されている。オペアンプ１１１の出力端子は高耐圧Ｉ
Ｃ１００の電流検出端子ＯＣを介して過電流検出器ａ５
に接続されている。
【０１３２】電流検出端子ＯＣには、該端子ＯＣに負電
圧がかかるのを防ぐクランプダイオード１１４のアノー
ドが接続されている。そのクランプダイオード１１４の
カソードは接地点に接続されている。なお、クランプダ
イオード１１４は、オペアンプ１１１の出力をクランプ
するだけであるので、小信号用のダイオードでよい。
圧がかかるのを防ぐクランプダイオード１１４のアノー
ドが接続されている。そのクランプダイオード１１４の
カソードは接地点に接続されている。なお、クランプダ
イオード１１４は、オペアンプ１１１の出力をクランプ
するだけであるので、小信号用のダイオードでよい。
【０１３３】好ましくは、高耐圧ＩＣ１００の負側電源
端子ＶＳＳと下アームスイッチング素子駆動信号基準出
力端子ＶＳ０とを、高耐圧ＩＣ１００の直ぐそばで接続
するとよい。
端子ＶＳＳと下アームスイッチング素子駆動信号基準出
力端子ＶＳ０とを、高耐圧ＩＣ１００の直ぐそばで接続
するとよい。
【０１３４】図７に示す構成のインバータ装置の作用に
ついて説明する。 通常、電流検出器１０６には図７に
“＋”および“−”で示すような極性の電圧すなわち接
続ノードＥ０側が接続ノードＮ１側よりも高くなるよう
な電位差が発生するので、オペアンプ１１１により反転
されて電流検出端子ＯＣには正の電圧が印加される。上
記従来技術において説明したように電流が遮断されてわ
ずかな配線インダクタンスにより負電圧が誘起された場
合には、オペアンプ１１１が負電圧を有しているため、
その負電圧の電圧範囲内であればオペアンプ１１１が破
壊することはない。その際、高耐圧ＩＣの電流検出端子
ＯＣにはオペアンプ１１１から出力された負電圧が印加
されることになるが、電流検出端子ＯＣの電位はクラン
プダイオード１１４によりクランプされるので高耐圧Ｉ
Ｃ１００が破壊することはない。
ついて説明する。 通常、電流検出器１０６には図７に
“＋”および“−”で示すような極性の電圧すなわち接
続ノードＥ０側が接続ノードＮ１側よりも高くなるよう
な電位差が発生するので、オペアンプ１１１により反転
されて電流検出端子ＯＣには正の電圧が印加される。上
記従来技術において説明したように電流が遮断されてわ
ずかな配線インダクタンスにより負電圧が誘起された場
合には、オペアンプ１１１が負電圧を有しているため、
その負電圧の電圧範囲内であればオペアンプ１１１が破
壊することはない。その際、高耐圧ＩＣの電流検出端子
ＯＣにはオペアンプ１１１から出力された負電圧が印加
されることになるが、電流検出端子ＯＣの電位はクラン
プダイオード１１４によりクランプされるので高耐圧Ｉ
Ｃ１００が破壊することはない。
【０１３５】以上説明したように、この実施の形態３に
よれば、電流検出器１０６からの出力を高耐圧ＩＣ１０
０に伝達する手段を設けたことにより、負側電源端子Ｖ
ＳＳと下アームスイッチング素子駆動信号基準出力端子
ＶＳ０との電位を等しくすることができるので、上アー
ムスイッチング素子駆動信号基準出力端子ＶＳ１と下ア
ームスイッチング素子駆動信号基準出力端子ＶＳ０との
間に、電流検出器１０６の配線パターンなどにより負電
圧が印加されるのを防ぐことができ、高耐圧ＩＣ１００
の耐圧破壊を防止することができる。
よれば、電流検出器１０６からの出力を高耐圧ＩＣ１０
０に伝達する手段を設けたことにより、負側電源端子Ｖ
ＳＳと下アームスイッチング素子駆動信号基準出力端子
ＶＳ０との電位を等しくすることができるので、上アー
ムスイッチング素子駆動信号基準出力端子ＶＳ１と下ア
ームスイッチング素子駆動信号基準出力端子ＶＳ０との
間に、電流検出器１０６の配線パターンなどにより負電
圧が印加されるのを防ぐことができ、高耐圧ＩＣ１００
の耐圧破壊を防止することができる。
【０１３６】なお、図８に示す単相インバータ装置のよ
うに、ダイオードＤ２のアノードを電流検出器１０６を
介さないようにして下アームスイッチング素子Ｔ２のエ
ミッタのみを電流検出器１０６に接続するようにした図
２０に示す構成のインバータ装置においても、電流検出
器１０６の信号を高耐圧ＩＣ１００に伝達する信号伝達
手段としてオペアンプ１１１およびそのオペアンプ１１
１のゲインを決める抵抗１１２，１１３をオペアンプ１
１１に接続して設け、負側電源端子ＶＳＳと下アームス
イッチング素子駆動信号基準出力端子ＶＳ０とを接続し
て同電位にするようにしてもよい。そうすれば、上アー
ムスイッチング素子駆動信号基準出力端子ＶＳ１と下ア
ームスイッチング素子駆動信号基準出力端子ＶＳ０との
間に負電圧がかかるのを防ぐことができるので、高耐圧
ＩＣ１００の耐圧破壊を防止することができる。
うに、ダイオードＤ２のアノードを電流検出器１０６を
介さないようにして下アームスイッチング素子Ｔ２のエ
ミッタのみを電流検出器１０６に接続するようにした図
２０に示す構成のインバータ装置においても、電流検出
器１０６の信号を高耐圧ＩＣ１００に伝達する信号伝達
手段としてオペアンプ１１１およびそのオペアンプ１１
１のゲインを決める抵抗１１２，１１３をオペアンプ１
１１に接続して設け、負側電源端子ＶＳＳと下アームス
イッチング素子駆動信号基準出力端子ＶＳ０とを接続し
て同電位にするようにしてもよい。そうすれば、上アー
ムスイッチング素子駆動信号基準出力端子ＶＳ１と下ア
ームスイッチング素子駆動信号基準出力端子ＶＳ０との
間に負電圧がかかるのを防ぐことができるので、高耐圧
ＩＣ１００の耐圧破壊を防止することができる。
【０１３７】また、図９に示す３相インバータ装置のよ
うに、各下アームスイッチング素子Ｔ２，Ｔ４，Ｔ６の
エミッタと各ダイオードＤ２，Ｄ４，Ｄ６のアノードと
が共通接続された母線上に電流検出器２１４を設けてな
る図２２に示す構成のインバータ装置においても、電流
検出器２１４の信号を高耐圧ＩＣ２００に伝達する信号
伝達手段としてオペアンプ１１１およびそのオペアンプ
１１１のゲインを決める抵抗１１２，１１３をオペアン
プ１１１に接続して設け、負側電源端子ＶＳＳと下アー
ムスイッチング素子駆動信号基準出力端子ＶＳ０とを接
続して同電位にするようにしてもよい。
うに、各下アームスイッチング素子Ｔ２，Ｔ４，Ｔ６の
エミッタと各ダイオードＤ２，Ｄ４，Ｄ６のアノードと
が共通接続された母線上に電流検出器２１４を設けてな
る図２２に示す構成のインバータ装置においても、電流
検出器２１４の信号を高耐圧ＩＣ２００に伝達する信号
伝達手段としてオペアンプ１１１およびそのオペアンプ
１１１のゲインを決める抵抗１１２，１１３をオペアン
プ１１１に接続して設け、負側電源端子ＶＳＳと下アー
ムスイッチング素子駆動信号基準出力端子ＶＳ０とを接
続して同電位にするようにしてもよい。
【０１３８】また、電流検出端子ＯＣにはクランプダイ
オード１１４によりクランプする。そうすれば、上アー
ムスイッチング素子駆動信号基準出力端子ＶＳ１と下ア
ームスイッチング素子駆動信号基準出力端子ＶＳ０との
間に負電圧がかかるのを防ぐことができるので、高耐圧
ＩＣ２００の耐圧破壊を防止することができる。
オード１１４によりクランプする。そうすれば、上アー
ムスイッチング素子駆動信号基準出力端子ＶＳ１と下ア
ームスイッチング素子駆動信号基準出力端子ＶＳ０との
間に負電圧がかかるのを防ぐことができるので、高耐圧
ＩＣ２００の耐圧破壊を防止することができる。
【０１３９】さらに、図１０に示す３相インバータ装置
のように、各ダイオードＤ２，Ｄ４，Ｄ６のアノードを
電流検出器２１４に接続せずに、各下アームスイッチン
グ素子Ｔ２，Ｔ４，Ｔ６のエミッタのみを電流検出器２
１４に接続してなる図２３に示す構成のインバータ装置
においても、電流検出器２１４の信号を高耐圧ＩＣ２０
０に伝達する信号伝達手段としてオペアンプ１１１およ
びそのオペアンプ１１１のゲインを決める抵抗１１２，
１１３をオペアンプ１１１に接続して設け、負側電源端
子ＶＳＳと下アームスイッチング素子駆動信号基準出力
端子ＶＳ０とを接続して同電位にするようにしてもよ
い。
のように、各ダイオードＤ２，Ｄ４，Ｄ６のアノードを
電流検出器２１４に接続せずに、各下アームスイッチン
グ素子Ｔ２，Ｔ４，Ｔ６のエミッタのみを電流検出器２
１４に接続してなる図２３に示す構成のインバータ装置
においても、電流検出器２１４の信号を高耐圧ＩＣ２０
０に伝達する信号伝達手段としてオペアンプ１１１およ
びそのオペアンプ１１１のゲインを決める抵抗１１２，
１１３をオペアンプ１１１に接続して設け、負側電源端
子ＶＳＳと下アームスイッチング素子駆動信号基準出力
端子ＶＳ０とを接続して同電位にするようにしてもよ
い。
【０１４０】また、電流検出端子ＯＣにはクランプダイ
オード１１４によりクランプする。そうすれば、上アー
ムスイッチング素子駆動信号基準出力端子ＶＳ１と下ア
ームスイッチング素子駆動信号基準出力端子ＶＳ０との
間に負電圧がかかるのを防ぐことができるので、高耐圧
ＩＣ２００の耐圧破壊を防止することができる。
オード１１４によりクランプする。そうすれば、上アー
ムスイッチング素子駆動信号基準出力端子ＶＳ１と下ア
ームスイッチング素子駆動信号基準出力端子ＶＳ０との
間に負電圧がかかるのを防ぐことができるので、高耐圧
ＩＣ２００の耐圧破壊を防止することができる。
【０１４１】さらにまた、上記実施の形態３では電流検
出器１０６，２１４の出力を高耐圧ＩＣ１００，２００
に伝達する手段としてオペアンプ１１１を用いたが、オ
ペアンプ１１１に代えて絶縁アンプやアナログフォトカ
プラなどを用いても、同様の効果が得られる。
出器１０６，２１４の出力を高耐圧ＩＣ１００，２００
に伝達する手段としてオペアンプ１１１を用いたが、オ
ペアンプ１１１に代えて絶縁アンプやアナログフォトカ
プラなどを用いても、同様の効果が得られる。
【０１４２】（実施の形態４）図１１は、この発明に係
る単相インバータ装置におけるインバータ回路のチップ
配置例を示す模式図である。このインバータ回路は、上
アームスイッチング素子Ｔ１のチップ（以下、上アーム
スイッチング素子チップと称する）３０１および上アー
ムスイッチング素子Ｔ１に逆並列接続されたダイオード
Ｄ１のチップ（以下、上アームダイオードチップと称す
る）３０２、下アームスイッチング素子Ｔ２のチップ
（以下、下アームスイッチング素子チップと称する）３
０３および下アームスイッチング素子Ｔ２に逆並列接続
されたダイオードＤ２のチップ（以下、下アームダイオ
ードチップと称する）３０４、インバータ回路に正の電
源電圧を印加する電源端子Ｐとなるボンディングパッド
（以下、本実施の形態４においてはボンディングパッド
Ｐとする）、インバータ回路に負の電源電圧を印加する
電源端子Ｎとなるボンディングパッド（以下、同様にボ
ンディングパッドＮとする）、インバータ回路の出力端
子Ｕとなるボンディングパッド（以下、同様にボンディ
ングパッドＵとする）を備えた構成となっている。
る単相インバータ装置におけるインバータ回路のチップ
配置例を示す模式図である。このインバータ回路は、上
アームスイッチング素子Ｔ１のチップ（以下、上アーム
スイッチング素子チップと称する）３０１および上アー
ムスイッチング素子Ｔ１に逆並列接続されたダイオード
Ｄ１のチップ（以下、上アームダイオードチップと称す
る）３０２、下アームスイッチング素子Ｔ２のチップ
（以下、下アームスイッチング素子チップと称する）３
０３および下アームスイッチング素子Ｔ２に逆並列接続
されたダイオードＤ２のチップ（以下、下アームダイオ
ードチップと称する）３０４、インバータ回路に正の電
源電圧を印加する電源端子Ｐとなるボンディングパッド
（以下、本実施の形態４においてはボンディングパッド
Ｐとする）、インバータ回路に負の電源電圧を印加する
電源端子Ｎとなるボンディングパッド（以下、同様にボ
ンディングパッドＮとする）、インバータ回路の出力端
子Ｕとなるボンディングパッド（以下、同様にボンディ
ングパッドＵとする）を備えた構成となっている。
【０１４３】上アームスイッチング素子チップ３０１
は、その表面の一部にゲート３０１Ｇ（四角く囲まれた
領域）が設けられており、そのゲート３０１Ｇの領域以
外のチップ表面がコレクタ３０１Ｃとなるように形成さ
れている。上アームスイッチング素子チップ３０１の裏
面はエミッタ３０１Ｅとなっている。上アームスイッチ
ング素子Ｔ１のコレクタ３０１Ｃはボンディングパッド
Ｐに直接接している。
は、その表面の一部にゲート３０１Ｇ（四角く囲まれた
領域）が設けられており、そのゲート３０１Ｇの領域以
外のチップ表面がコレクタ３０１Ｃとなるように形成さ
れている。上アームスイッチング素子チップ３０１の裏
面はエミッタ３０１Ｅとなっている。上アームスイッチ
ング素子Ｔ１のコレクタ３０１Ｃはボンディングパッド
Ｐに直接接している。
【０１４４】上アームスイッチング素子Ｔ１のエミッタ
３０１ＥはボンディングパッドＵにワイヤＷ１を介して
電気的に接続されている。特に限定しないが、図１１で
はワイヤＷ１は３本のワイヤよりなるワイヤ束となって
いる。上アームスイッチング素子Ｔ１のゲート３０１Ｇ
はボンディングワイヤＷ２を介して高耐圧ＩＣ１００
（図１１では省略されている）の上アームスイッチング
素子駆動信号出力端子ＵＰｏに電気的に接続されてい
る。
３０１ＥはボンディングパッドＵにワイヤＷ１を介して
電気的に接続されている。特に限定しないが、図１１で
はワイヤＷ１は３本のワイヤよりなるワイヤ束となって
いる。上アームスイッチング素子Ｔ１のゲート３０１Ｇ
はボンディングワイヤＷ２を介して高耐圧ＩＣ１００
（図１１では省略されている）の上アームスイッチング
素子駆動信号出力端子ＵＰｏに電気的に接続されてい
る。
【０１４５】上アームダイオードチップ３０２は、その
表面がアノード３０２Ａで裏面がカソード３０２Ｃとな
るように形成されている。ダイオードＤ１のカソード３
０２ＣはボンディングパッドＰに直接接しており、アノ
ード３０２ＡはボンディングパッドＵにワイヤＷ３を介
して電気的に接続されている。特に限定しないが、図１
１ではワイヤＷ３は３本のワイヤよりなるワイヤ束とな
っている。
表面がアノード３０２Ａで裏面がカソード３０２Ｃとな
るように形成されている。ダイオードＤ１のカソード３
０２ＣはボンディングパッドＰに直接接しており、アノ
ード３０２ＡはボンディングパッドＵにワイヤＷ３を介
して電気的に接続されている。特に限定しないが、図１
１ではワイヤＷ３は３本のワイヤよりなるワイヤ束とな
っている。
【０１４６】下アームスイッチング素子チップ３０３
は、その表面の一部にゲート３０３Ｇ（四角く囲まれた
領域）が設けられており、そのゲート３０３Ｇの領域以
外のチップ表面がコレクタ３０３Ｃとなるように形成さ
れている。下アームスイッチング素子チップ３０３の裏
面はエミッタ３０３Ｅとなっている。下アームスイッチ
ング素子Ｔ２のコレクタ３０３Ｃはボンディングパッド
Ｕに直接接している。
は、その表面の一部にゲート３０３Ｇ（四角く囲まれた
領域）が設けられており、そのゲート３０３Ｇの領域以
外のチップ表面がコレクタ３０３Ｃとなるように形成さ
れている。下アームスイッチング素子チップ３０３の裏
面はエミッタ３０３Ｅとなっている。下アームスイッチ
ング素子Ｔ２のコレクタ３０３Ｃはボンディングパッド
Ｕに直接接している。
【０１４７】下アームスイッチング素子Ｔ２のエミッタ
３０３ＥはボンディングパッドＮにワイヤＷ４を介して
電気的に接続されている。特に限定しないが、図１１で
はワイヤＷ４は３本のワイヤよりなるワイヤ束となって
いる。下アームスイッチング素子Ｔ２のゲート３０３Ｇ
はボンディングワイヤＷ５を介して高耐圧ＩＣ１００
（図１１では省略されている）の下アームスイッチング
素子駆動信号出力端子ＵＮｏに電気的に接続されてい
る。
３０３ＥはボンディングパッドＮにワイヤＷ４を介して
電気的に接続されている。特に限定しないが、図１１で
はワイヤＷ４は３本のワイヤよりなるワイヤ束となって
いる。下アームスイッチング素子Ｔ２のゲート３０３Ｇ
はボンディングワイヤＷ５を介して高耐圧ＩＣ１００
（図１１では省略されている）の下アームスイッチング
素子駆動信号出力端子ＵＮｏに電気的に接続されてい
る。
【０１４８】下アームダイオードチップ３０４は、その
表面がアノード３０４Ａで裏面がカソード３０４Ｃとな
るように形成されている。ダイオードＤ２のカソード３
０４ＣはボンディングパッドＵに直接接しており、アノ
ード３０４ＡはボンディングパッドＮにワイヤＷ６を介
して電気的に接続されている。特に限定しないが、図１
１ではワイヤＷ６は３本のワイヤよりなるワイヤ束とな
っている。
表面がアノード３０４Ａで裏面がカソード３０４Ｃとな
るように形成されている。ダイオードＤ２のカソード３
０４ＣはボンディングパッドＵに直接接しており、アノ
ード３０４ＡはボンディングパッドＮにワイヤＷ６を介
して電気的に接続されている。特に限定しないが、図１
１ではワイヤＷ６は３本のワイヤよりなるワイヤ束とな
っている。
【０１４９】また、下アームダイオードチップ３０４の
アノード３０４Ａは、ボンディングワイヤＷ７を介して
高耐圧ＩＣ１００（図示省略）の下アームスイッチング
素子駆動信号基準出力端子ＶＳ０に電気的に接続されて
いる。ボンディングパッドＵの下アームダイオードチッ
プ３０４の近傍には、高耐圧ＩＣ１００（図示省略）の
上アームスイッチング素子駆動信号基準出力端子ＶＳ１
に接続されたボンディングワイヤＷ７が電気的に接続さ
れている。
アノード３０４Ａは、ボンディングワイヤＷ７を介して
高耐圧ＩＣ１００（図示省略）の下アームスイッチング
素子駆動信号基準出力端子ＶＳ０に電気的に接続されて
いる。ボンディングパッドＵの下アームダイオードチッ
プ３０４の近傍には、高耐圧ＩＣ１００（図示省略）の
上アームスイッチング素子駆動信号基準出力端子ＶＳ１
に接続されたボンディングワイヤＷ７が電気的に接続さ
れている。
【０１５０】図１２には、図１１に示す構成のインバー
タ回路の回路図が示されている。図１２においてハッチ
ングを付した配線部は上記Ｐ、ＵおよびＮのボンディン
グパッドであり、実線で示した配線部はボンディングワ
イヤである。同図から明らかなように、図１１に示す構
成によれば、ダイオードＤ２のアノード３０４Ａから高
耐圧ＩＣ１００（図示省略）の下アームスイッチング素
子駆動信号基準出力端子ＶＳ０に接続されたボンディン
グワイヤＷ７が引き出され、かつダイオードＤ２のカソ
ード３０４Ｃの近傍から高耐圧ＩＣ１００（図示省略）
の上アームスイッチング素子駆動信号基準出力端子ＶＳ
１に接続されたボンディングワイヤＷ８が引き出されて
いることがわかる。
タ回路の回路図が示されている。図１２においてハッチ
ングを付した配線部は上記Ｐ、ＵおよびＮのボンディン
グパッドであり、実線で示した配線部はボンディングワ
イヤである。同図から明らかなように、図１１に示す構
成によれば、ダイオードＤ２のアノード３０４Ａから高
耐圧ＩＣ１００（図示省略）の下アームスイッチング素
子駆動信号基準出力端子ＶＳ０に接続されたボンディン
グワイヤＷ７が引き出され、かつダイオードＤ２のカソ
ード３０４Ｃの近傍から高耐圧ＩＣ１００（図示省略）
の上アームスイッチング素子駆動信号基準出力端子ＶＳ
１に接続されたボンディングワイヤＷ８が引き出されて
いることがわかる。
【０１５１】なお、図１１および図１２において、符号
Ｘ１およびＸ０を付して破線で示した配線部は、それぞ
れ従来のインバータ回路における上下のアームスイッチ
ング素子駆動信号基準出力端子ＶＳ１，ＶＳ０との接続
に供されるボンディングワイヤである。
Ｘ１およびＸ０を付して破線で示した配線部は、それぞ
れ従来のインバータ回路における上下のアームスイッチ
ング素子駆動信号基準出力端子ＶＳ１，ＶＳ０との接続
に供されるボンディングワイヤである。
【０１５２】以上説明したように、この実施の形態４に
よれば、ダイオードＤ２のアノード３０４Ａにボンディ
ングワイヤＷ７が接続され、かつダイオードＤ２のカソ
ード３０４Ｃの近傍にボンディングワイヤＷ８が接続さ
れているため、電流検出器を設けない場合には、従来の
配線パターンにより生じていたインダクタンスＬａ，Ｌ
ｂ（図１２参照）による電圧発生分がなくなり、上アー
ムスイッチング素子駆動信号基準出力端子ＶＳ１と下ア
ームスイッチング素子駆動信号基準出力端子ＶＳ０との
間に印加され得る負電圧はほぼダイオードＤ２のオン電
圧ＶＦ（通常、高くても３Ｖ程度である）のみとなるの
で、高耐圧ＩＣ１００の上アームスイッチング素子駆動
信号基準出力端子ＶＳ１と下アームスイッチング素子駆
動信号基準出力端子ＶＳ０との間に定格耐圧最小値−５
Ｖを下回るの負電圧が印加されるのが防止され、高耐圧
ＩＣ１００の耐圧破壊を防止することができる。
よれば、ダイオードＤ２のアノード３０４Ａにボンディ
ングワイヤＷ７が接続され、かつダイオードＤ２のカソ
ード３０４Ｃの近傍にボンディングワイヤＷ８が接続さ
れているため、電流検出器を設けない場合には、従来の
配線パターンにより生じていたインダクタンスＬａ，Ｌ
ｂ（図１２参照）による電圧発生分がなくなり、上アー
ムスイッチング素子駆動信号基準出力端子ＶＳ１と下ア
ームスイッチング素子駆動信号基準出力端子ＶＳ０との
間に印加され得る負電圧はほぼダイオードＤ２のオン電
圧ＶＦ（通常、高くても３Ｖ程度である）のみとなるの
で、高耐圧ＩＣ１００の上アームスイッチング素子駆動
信号基準出力端子ＶＳ１と下アームスイッチング素子駆
動信号基準出力端子ＶＳ０との間に定格耐圧最小値−５
Ｖを下回るの負電圧が印加されるのが防止され、高耐圧
ＩＣ１００の耐圧破壊を防止することができる。
【０１５３】また、この実施の形態４によれば、電流検
出器１０６を設けた場合には、高耐圧ＩＣ１００の上ア
ームスイッチング素子駆動信号基準出力端子ＶＳ１と下
アームスイッチング素子駆動信号基準出力端子ＶＳ０と
の間に、ダイオードＤ２のオン電圧ＶＦ以外にも上記従
来技術で説明したような種々の要因による負電圧が発生
して印加されるが、従来の配線パターンにより生じてい
たインダクタンスＬａ，Ｌｂ（図１２参照）による電圧
発生分については減少されるので、上下のアームスイッ
チング素子駆動信号基準出力端子ＶＳ１，ＶＳ０間に電
流検出器１０６により発生される負電圧が低ければ、高
耐圧ＩＣ１００の耐圧破壊を防止することができる。
出器１０６を設けた場合には、高耐圧ＩＣ１００の上ア
ームスイッチング素子駆動信号基準出力端子ＶＳ１と下
アームスイッチング素子駆動信号基準出力端子ＶＳ０と
の間に、ダイオードＤ２のオン電圧ＶＦ以外にも上記従
来技術で説明したような種々の要因による負電圧が発生
して印加されるが、従来の配線パターンにより生じてい
たインダクタンスＬａ，Ｌｂ（図１２参照）による電圧
発生分については減少されるので、上下のアームスイッ
チング素子駆動信号基準出力端子ＶＳ１，ＶＳ０間に電
流検出器１０６により発生される負電圧が低ければ、高
耐圧ＩＣ１００の耐圧破壊を防止することができる。
【０１５４】（実施の形態５）図１３は、この発明に係
る３相インバータ装置の電流検出器を設けない場合にお
けるインバータ回路のチップ配置例を示す模式図であ
る。
る３相インバータ装置の電流検出器を設けない場合にお
けるインバータ回路のチップ配置例を示す模式図であ
る。
【０１５５】このインバータ回路は、上アームスイッチ
ング素子Ｔ１，Ｔ３，Ｔ５の各チップ（以下、上アーム
スイッチング素子チップと称する）４０１，４０２，４
０３および上アームスイッチング素子Ｔ１，Ｔ３，Ｔ５
にそれぞれ逆並列接続されたダイオードＤ１，Ｄ３，Ｄ
５の各チップ（以下、上アームダイオードチップと称す
る）４０７，４０８，４０９、下アームスイッチング素
子Ｔ２，Ｔ４，Ｔ６の各チップ（以下、下アームスイッ
チング素子チップと称する）４０４，４０５，４０６お
よび下アームスイッチング素子Ｔ２，Ｔ４，Ｔ６にそれ
ぞれ逆並列接続されたダイオードＤ２，Ｄ４，Ｄ６の各
チップ（以下、下アームダイオードチップと称する）４
１０，４１１，４１２、インバータ回路に正の電源電圧
を印加する電源端子Ｐとなるボンディングパッド（以
下、本実施の形態５においてはボンディングパッドＰと
する）、インバータ回路に負の電源電圧を印加する電源
端子Ｎとなるボンディングパッド（以下、同様にボンデ
ィングパッドＮとする）、インバータ回路の出力端子
Ｕ，Ｖ，Ｗとなる各ボンディングパッド（以下、同様に
それぞれボンディングパッドＵ，Ｖ，Ｗとする）、下ア
ームスイッチング素子駆動信号基準出力端子ＶＳ０に接
続されたボンディングワイヤＷ１０が電気的に接続され
る専用のボンディングパッド（以下、ＶＳ０用ボンディ
ングパッドと称する）４２０を備えた構成となってい
る。
ング素子Ｔ１，Ｔ３，Ｔ５の各チップ（以下、上アーム
スイッチング素子チップと称する）４０１，４０２，４
０３および上アームスイッチング素子Ｔ１，Ｔ３，Ｔ５
にそれぞれ逆並列接続されたダイオードＤ１，Ｄ３，Ｄ
５の各チップ（以下、上アームダイオードチップと称す
る）４０７，４０８，４０９、下アームスイッチング素
子Ｔ２，Ｔ４，Ｔ６の各チップ（以下、下アームスイッ
チング素子チップと称する）４０４，４０５，４０６お
よび下アームスイッチング素子Ｔ２，Ｔ４，Ｔ６にそれ
ぞれ逆並列接続されたダイオードＤ２，Ｄ４，Ｄ６の各
チップ（以下、下アームダイオードチップと称する）４
１０，４１１，４１２、インバータ回路に正の電源電圧
を印加する電源端子Ｐとなるボンディングパッド（以
下、本実施の形態５においてはボンディングパッドＰと
する）、インバータ回路に負の電源電圧を印加する電源
端子Ｎとなるボンディングパッド（以下、同様にボンデ
ィングパッドＮとする）、インバータ回路の出力端子
Ｕ，Ｖ，Ｗとなる各ボンディングパッド（以下、同様に
それぞれボンディングパッドＵ，Ｖ，Ｗとする）、下ア
ームスイッチング素子駆動信号基準出力端子ＶＳ０に接
続されたボンディングワイヤＷ１０が電気的に接続され
る専用のボンディングパッド（以下、ＶＳ０用ボンディ
ングパッドと称する）４２０を備えた構成となってい
る。
【０１５６】上アームスイッチング素子チップ４０１，
４０２，４０３は、それぞれその表面の一部にゲート４
０１Ｇ，４０２Ｇ，４０３Ｇ（四角く囲まれた領域）が
設けられており、各ゲート４０１Ｇ，４０２Ｇ，４０３
Ｇの領域以外のチップ表面がそれぞれコレクタ４０１
Ｃ，４０２Ｃ，４０３Ｃとなるように形成されている。
各上アームスイッチング素子チップ４０１，４０２，４
０３の裏面はそれぞれエミッタ４０１Ｅ，４０２Ｅ，４
０３Ｅとなっている。各上アームスイッチング素子Ｔ
１，Ｔ３，Ｔ５のコレクタ４０１Ｃ，４０２Ｃ，４０３
ＣはボンディングパッドＰに直接接している。各上アー
ムスイッチング素子Ｔ１，Ｔ３，Ｔ５のエミッタ４０１
Ｅ，４０２Ｅ，４０３ＥはボンディングパッドＵにそれ
ぞれワイヤＷ１１，Ｗ１２，Ｗ１３を介して電気的に接
続されている。
４０２，４０３は、それぞれその表面の一部にゲート４
０１Ｇ，４０２Ｇ，４０３Ｇ（四角く囲まれた領域）が
設けられており、各ゲート４０１Ｇ，４０２Ｇ，４０３
Ｇの領域以外のチップ表面がそれぞれコレクタ４０１
Ｃ，４０２Ｃ，４０３Ｃとなるように形成されている。
各上アームスイッチング素子チップ４０１，４０２，４
０３の裏面はそれぞれエミッタ４０１Ｅ，４０２Ｅ，４
０３Ｅとなっている。各上アームスイッチング素子Ｔ
１，Ｔ３，Ｔ５のコレクタ４０１Ｃ，４０２Ｃ，４０３
ＣはボンディングパッドＰに直接接している。各上アー
ムスイッチング素子Ｔ１，Ｔ３，Ｔ５のエミッタ４０１
Ｅ，４０２Ｅ，４０３ＥはボンディングパッドＵにそれ
ぞれワイヤＷ１１，Ｗ１２，Ｗ１３を介して電気的に接
続されている。
【０１５７】特に限定しないが、図１３ではワイヤＷ１
１，Ｗ１２，Ｗ１３はいずれも３本のワイヤよりなるワ
イヤ束となっている。各上アームスイッチング素子Ｔ
１，Ｔ３，Ｔ５のゲート４０１Ｇ，４０２Ｇ，４０３Ｇ
はそれぞれボンディングワイヤ（図示省略）を介して高
耐圧ＩＣ２００（図示省略）の上アームスイッチング素
子駆動信号出力端子ＵＰｏ，ＶＰｏ，ＷＰｏに電気的に
接続されている。
１，Ｗ１２，Ｗ１３はいずれも３本のワイヤよりなるワ
イヤ束となっている。各上アームスイッチング素子Ｔ
１，Ｔ３，Ｔ５のゲート４０１Ｇ，４０２Ｇ，４０３Ｇ
はそれぞれボンディングワイヤ（図示省略）を介して高
耐圧ＩＣ２００（図示省略）の上アームスイッチング素
子駆動信号出力端子ＵＰｏ，ＶＰｏ，ＷＰｏに電気的に
接続されている。
【０１５８】上アームダイオードチップ４０７，４０
８，４０９は、それぞれの表面がアノード４０７Ａ，４
０８Ａ，４０９Ａでそれぞれの裏面がカソード４０７
Ｃ，４０８Ｃ，４０９Ｃとなるように形成されている。
各ダイオードＤ１，Ｄ３，Ｄ５のカソード４０７Ｃ，４
０８Ｃ，４０９ＣはボンディングパッドＰに直接接して
おり、アノード４０７Ａ，４０８Ａ，４０９Ａはボンデ
ィングパッドＵにワイヤＷ１４，Ｗ１５，Ｗ１６を介し
て電気的に接続されている。特に限定しないが、図１３
ではワイヤＷ１４，１５，１６はいずれも３本のワイヤ
よりなるワイヤ束となっている。
８，４０９は、それぞれの表面がアノード４０７Ａ，４
０８Ａ，４０９Ａでそれぞれの裏面がカソード４０７
Ｃ，４０８Ｃ，４０９Ｃとなるように形成されている。
各ダイオードＤ１，Ｄ３，Ｄ５のカソード４０７Ｃ，４
０８Ｃ，４０９ＣはボンディングパッドＰに直接接して
おり、アノード４０７Ａ，４０８Ａ，４０９Ａはボンデ
ィングパッドＵにワイヤＷ１４，Ｗ１５，Ｗ１６を介し
て電気的に接続されている。特に限定しないが、図１３
ではワイヤＷ１４，１５，１６はいずれも３本のワイヤ
よりなるワイヤ束となっている。
【０１５９】下アームスイッチング素子チップ４０４，
４０５，４０６は、それぞれの表面の一部にゲート４０
４Ｇ，４０５Ｇ，４０６Ｇ（四角く囲まれた領域）が設
けられており、各ゲート４０４Ｇ，４０５Ｇ，４０６Ｇ
の領域以外のチップ表面がそれぞれコレクタ４０４Ｃ，
４０５Ｃ，４０６Ｃとなるように形成されている。各下
アームスイッチング素子チップ４０４，４０５，４０６
の裏面はそれぞれエミッタ４０４Ｅ，４０５Ｅ，４０６
Ｅとなっている。
４０５，４０６は、それぞれの表面の一部にゲート４０
４Ｇ，４０５Ｇ，４０６Ｇ（四角く囲まれた領域）が設
けられており、各ゲート４０４Ｇ，４０５Ｇ，４０６Ｇ
の領域以外のチップ表面がそれぞれコレクタ４０４Ｃ，
４０５Ｃ，４０６Ｃとなるように形成されている。各下
アームスイッチング素子チップ４０４，４０５，４０６
の裏面はそれぞれエミッタ４０４Ｅ，４０５Ｅ，４０６
Ｅとなっている。
【０１６０】各下アームスイッチング素子Ｔ２，Ｔ４，
Ｔ６のコレクタ４０４Ｃ，４０５Ｃ，４０６Ｃはボンデ
ィングパッドＵに直接接している。各下アームスイッチ
ング素子Ｔ２，Ｔ４，Ｔ６のエミッタ４０４Ｅ，４０５
Ｅ，４０６ＥはボンディングパッドＮにそれぞれワイヤ
Ｗ１７，Ｗ１８，Ｗ１９を介して電気的に接続されてい
る。特に限定しないが、図１３ではワイヤＷ１７，Ｗ１
８，Ｗ１９はいずれも３本のワイヤよりなるワイヤ束と
なっている。各下アームスイッチング素子Ｔ２，Ｔ４，
Ｔ６のゲート４０４Ｇ，４０５Ｇ，４０６Ｇはそれぞれ
ボンディングワイヤ（図示省略）を介して高耐圧ＩＣ２
００（図示省略）の下アームスイッチング素子駆動信号
出力端子ＵＮｏ，ＶＮｏ，ＷＮｏに電気的に接続されて
いる。
Ｔ６のコレクタ４０４Ｃ，４０５Ｃ，４０６Ｃはボンデ
ィングパッドＵに直接接している。各下アームスイッチ
ング素子Ｔ２，Ｔ４，Ｔ６のエミッタ４０４Ｅ，４０５
Ｅ，４０６ＥはボンディングパッドＮにそれぞれワイヤ
Ｗ１７，Ｗ１８，Ｗ１９を介して電気的に接続されてい
る。特に限定しないが、図１３ではワイヤＷ１７，Ｗ１
８，Ｗ１９はいずれも３本のワイヤよりなるワイヤ束と
なっている。各下アームスイッチング素子Ｔ２，Ｔ４，
Ｔ６のゲート４０４Ｇ，４０５Ｇ，４０６Ｇはそれぞれ
ボンディングワイヤ（図示省略）を介して高耐圧ＩＣ２
００（図示省略）の下アームスイッチング素子駆動信号
出力端子ＵＮｏ，ＶＮｏ，ＷＮｏに電気的に接続されて
いる。
【０１６１】下アームダイオードチップ４１０，４１
１，４１２は、それぞれの表面がアノード４１０Ａ，４
１１Ａ，４１２Ａでそれぞれの裏面がカソード４１０
Ｃ，４１１Ｃ，４１２Ｃとなるように形成されている。
各ダイオードＤ２，Ｄ４，Ｄ６のカソード４１０Ｃ，４
１１Ｃ，４１２ＣはボンディングパッドＵに直接接して
おり、アノード４１０Ａ，４１１Ａ，４１２Ａはボンデ
ィングパッドＮにワイヤＷ２０，Ｗ２１，Ｗ２２を介し
て電気的に接続されている。特に限定しないが、図１３
ではワイヤＷ２０，２１，２２はいずれも３本のワイヤ
よりなるワイヤ束となっている。
１，４１２は、それぞれの表面がアノード４１０Ａ，４
１１Ａ，４１２Ａでそれぞれの裏面がカソード４１０
Ｃ，４１１Ｃ，４１２Ｃとなるように形成されている。
各ダイオードＤ２，Ｄ４，Ｄ６のカソード４１０Ｃ，４
１１Ｃ，４１２ＣはボンディングパッドＵに直接接して
おり、アノード４１０Ａ，４１１Ａ，４１２Ａはボンデ
ィングパッドＮにワイヤＷ２０，Ｗ２１，Ｗ２２を介し
て電気的に接続されている。特に限定しないが、図１３
ではワイヤＷ２０，２１，２２はいずれも３本のワイヤ
よりなるワイヤ束となっている。
【０１６２】また、各下アームダイオードチップ４１
０，４１１，４１２のアノード４１０Ａ，４１１Ａ，４
１２Ａは、それぞれボンディングワイヤＷ２３，２４，
２５を介してＶＳ０用ボンディングパッド４２０に電気
的に接続されている。
０，４１１，４１２のアノード４１０Ａ，４１１Ａ，４
１２Ａは、それぞれボンディングワイヤＷ２３，２４，
２５を介してＶＳ０用ボンディングパッド４２０に電気
的に接続されている。
【０１６３】さらに、各ボンディングパッドＵ，Ｖ，Ｗ
は、それぞれ下アームダイオードチップ４１０，４１
１，４１２の近傍にてボンディングワイヤＷ２６，Ｗ２
７，Ｗ２８を介して、パターン成形された配線部４２
１，４２２，４２３に電気的に接続されている。各配線
部４２１，４２２，４２３は、それぞれボンディングワ
イヤＷ２９，３０，３１を介して、高耐圧ＩＣ２００
（図示省略）の上アームスイッチング素子駆動信号基準
出力端子ＶＳ１，ＶＳ２，ＶＳ３に電気的に接続されて
いる。
は、それぞれ下アームダイオードチップ４１０，４１
１，４１２の近傍にてボンディングワイヤＷ２６，Ｗ２
７，Ｗ２８を介して、パターン成形された配線部４２
１，４２２，４２３に電気的に接続されている。各配線
部４２１，４２２，４２３は、それぞれボンディングワ
イヤＷ２９，３０，３１を介して、高耐圧ＩＣ２００
（図示省略）の上アームスイッチング素子駆動信号基準
出力端子ＶＳ１，ＶＳ２，ＶＳ３に電気的に接続されて
いる。
【０１６４】以上説明したように、この実施の形態５に
よれば、下アームの各ダイオードＤ２，Ｄ４，Ｄ６のカ
ソード４１０Ｃ，４１１Ｃ，４１２Ｃから高耐圧ＩＣ２
００の各上アームスイッチング素子駆動信号基準出力端
子ＶＳ１，ＶＳ２，ＶＳ３に至る配線経路に主となる電
流が流れないようになっているとともに、各ダイオード
Ｄ２，Ｄ４，Ｄ６のアノード４１０Ａ，４１１Ａ，４１
２Ａから高耐圧ＩＣ２００の下アームスイッチング素子
駆動信号基準出力端子ＶＳ０に至る配線経路にも主とな
る電流が流れないようになっているので、それら上下の
アームスイッチング素子駆動信号基準出力端子ＶＳ１，
ＶＳ２，ＶＳ３とＶＳ０との間に印加される電圧Ｖ（Ｖ
Ｓ１−ＶＳ０），Ｖ（ＶＳ２−ＶＳ０），Ｖ（ＶＳ３−
ＶＳ０）は各ダイオードＤ２，Ｄ４，Ｄ６のオン電圧Ｖ
Ｆのみとなり、高耐圧ＩＣ２００の耐圧破壊を防止する
ことができる。
よれば、下アームの各ダイオードＤ２，Ｄ４，Ｄ６のカ
ソード４１０Ｃ，４１１Ｃ，４１２Ｃから高耐圧ＩＣ２
００の各上アームスイッチング素子駆動信号基準出力端
子ＶＳ１，ＶＳ２，ＶＳ３に至る配線経路に主となる電
流が流れないようになっているとともに、各ダイオード
Ｄ２，Ｄ４，Ｄ６のアノード４１０Ａ，４１１Ａ，４１
２Ａから高耐圧ＩＣ２００の下アームスイッチング素子
駆動信号基準出力端子ＶＳ０に至る配線経路にも主とな
る電流が流れないようになっているので、それら上下の
アームスイッチング素子駆動信号基準出力端子ＶＳ１，
ＶＳ２，ＶＳ３とＶＳ０との間に印加される電圧Ｖ（Ｖ
Ｓ１−ＶＳ０），Ｖ（ＶＳ２−ＶＳ０），Ｖ（ＶＳ３−
ＶＳ０）は各ダイオードＤ２，Ｄ４，Ｄ６のオン電圧Ｖ
Ｆのみとなり、高耐圧ＩＣ２００の耐圧破壊を防止する
ことができる。
【０１６５】また、この実施の形態５によれば、電流検
出器２１４を設けた場合には、高耐圧ＩＣ２００の各上
アームスイッチング素子駆動信号基準出力端子ＶＳ１，
ＶＳ２，ＶＳ３と下アームスイッチング素子駆動信号基
準出力端子ＶＳ０との間に、ダイオードＤ２，Ｄ４，Ｄ
６のオン電圧ＶＦ以外にも上記従来技術で説明したよう
な種々の要因による負電圧が発生して印加されるが、従
来の配線パターンにより生じていたインダクタンスによ
る電圧発生分については減少されるので、上下のアーム
スイッチング素子駆動信号基準出力端子ＶＳ１，ＶＳ
２，ＶＳ３とＶＳ０との間に電流検出器２１４により発
生される負電圧が低ければ、高耐圧ＩＣ２００の耐圧破
壊を防止することができる。
出器２１４を設けた場合には、高耐圧ＩＣ２００の各上
アームスイッチング素子駆動信号基準出力端子ＶＳ１，
ＶＳ２，ＶＳ３と下アームスイッチング素子駆動信号基
準出力端子ＶＳ０との間に、ダイオードＤ２，Ｄ４，Ｄ
６のオン電圧ＶＦ以外にも上記従来技術で説明したよう
な種々の要因による負電圧が発生して印加されるが、従
来の配線パターンにより生じていたインダクタンスによ
る電圧発生分については減少されるので、上下のアーム
スイッチング素子駆動信号基準出力端子ＶＳ１，ＶＳ
２，ＶＳ３とＶＳ０との間に電流検出器２１４により発
生される負電圧が低ければ、高耐圧ＩＣ２００の耐圧破
壊を防止することができる。
【０１６６】（実施の形態６）次に、この発明に係る実
施の形態６について説明する。この実施の形態６の特徴
は、インバータ回路に使用されている複数のスイッチン
グ素子やダイオードのうち、下アームスイッチング素子
に逆並列接続されたダイオードだけ他のスイッチング素
子やダイオードよりも電流容量の大きいものを使用する
ことである。つまり、下アームのダイオードの電流容量
が大きくなると、このダイオードのオン電圧ＶＦが低く
なり、高耐圧ＩＣの上下のアームスイッチング素子駆動
信号基準出力端子間に印加される負電圧がより小さくな
るからである。
施の形態６について説明する。この実施の形態６の特徴
は、インバータ回路に使用されている複数のスイッチン
グ素子やダイオードのうち、下アームスイッチング素子
に逆並列接続されたダイオードだけ他のスイッチング素
子やダイオードよりも電流容量の大きいものを使用する
ことである。つまり、下アームのダイオードの電流容量
が大きくなると、このダイオードのオン電圧ＶＦが低く
なり、高耐圧ＩＣの上下のアームスイッチング素子駆動
信号基準出力端子間に印加される負電圧がより小さくな
るからである。
【０１６７】図１４には、インバータ装置に用いられる
ダイオードの電圧ＶＦ・電流ＩＦ特性の一例が示されて
いる。一般に、出力短絡時などにおいては電流が３００
Ａ程度流れることがある。そのような場合、図１４に示
すように、電流容量が５０Ａのダイオードではオン電圧
ＶＦが５Ｖとなり、それだけで高耐圧ＩＣの定格電圧に
達してしまう。しかし、例えば電流容量が７５Ａのダイ
オードでは、そのオン電圧が約３．５Ｖですむため、そ
れだけで高耐圧ＩＣが破壊されることはない。なお、従
来のインバータ回路では、下アームのダイオードも他の
スイッチング素子やダイオードと同じ電流容量のもので
あった。
ダイオードの電圧ＶＦ・電流ＩＦ特性の一例が示されて
いる。一般に、出力短絡時などにおいては電流が３００
Ａ程度流れることがある。そのような場合、図１４に示
すように、電流容量が５０Ａのダイオードではオン電圧
ＶＦが５Ｖとなり、それだけで高耐圧ＩＣの定格電圧に
達してしまう。しかし、例えば電流容量が７５Ａのダイ
オードでは、そのオン電圧が約３．５Ｖですむため、そ
れだけで高耐圧ＩＣが破壊されることはない。なお、従
来のインバータ回路では、下アームのダイオードも他の
スイッチング素子やダイオードと同じ電流容量のもので
あった。
【０１６８】従って、実施の形態７によれば、下アーム
のダイオードだけ電流容量が大きいものを用いることに
より、高耐圧ＩＣの破壊原因の一つである下アームのダ
イオードのオン電圧ＶＦを低く抑えることができるた
め、高耐圧ＩＣの耐圧破壊に対するマージンが大きくな
り、高耐圧ＩＣが破壊し難くなる。
のダイオードだけ電流容量が大きいものを用いることに
より、高耐圧ＩＣの破壊原因の一つである下アームのダ
イオードのオン電圧ＶＦを低く抑えることができるた
め、高耐圧ＩＣの耐圧破壊に対するマージンが大きくな
り、高耐圧ＩＣが破壊し難くなる。
【０１６９】なお、下アームのダイオードの電流容量は
７５Ａに限らないのはいうまでもない。
７５Ａに限らないのはいうまでもない。
【０１７０】
【発明の効果】以上、説明したように、この発明に係る
インバータ装置によれば、単相インバータ装置におい
て、高耐圧ＩＣの上アームスイッチング素子駆動信号基
準出力端子と下アームスイッチング素子駆動信号基準出
力端子との間に印加された負電圧が、それらの端子間の
定格耐圧最小値を下回るのを防止できるので、高耐圧Ｉ
Ｃの耐圧破壊を防止することができる。
インバータ装置によれば、単相インバータ装置におい
て、高耐圧ＩＣの上アームスイッチング素子駆動信号基
準出力端子と下アームスイッチング素子駆動信号基準出
力端子との間に印加された負電圧が、それらの端子間の
定格耐圧最小値を下回るのを防止できるので、高耐圧Ｉ
Ｃの耐圧破壊を防止することができる。
【０１７１】つぎの発明に係るインバータ装置によれ
ば、３相インバータ装置において、高耐圧ＩＣの３つの
上アームスイッチング素子駆動信号基準出力端子と下ア
ームスイッチング素子駆動信号基準出力端子との間にそ
れぞれ印加された負電圧が、それらの端子間の定格耐圧
最小値を下回るのを防止できるので、高耐圧ＩＣの耐圧
破壊を防止することができる。
ば、３相インバータ装置において、高耐圧ＩＣの３つの
上アームスイッチング素子駆動信号基準出力端子と下ア
ームスイッチング素子駆動信号基準出力端子との間にそ
れぞれ印加された負電圧が、それらの端子間の定格耐圧
最小値を下回るのを防止できるので、高耐圧ＩＣの耐圧
破壊を防止することができる。
【０１７２】つぎの発明に係るインバータ装置によれ
ば、上記の効果の他に、高耐圧ＩＣの設計変更が不要で
あるため、従来とほとんど変わらないコストでもって高
耐圧ＩＣの破壊を防ぐことができるとともに、既存の高
耐圧ＩＣを使用したインバータ装置にもこの発明を適用
することができ、既存装置の高耐圧ＩＣの破壊を防ぐこ
とができるという効果が得られる。
ば、上記の効果の他に、高耐圧ＩＣの設計変更が不要で
あるため、従来とほとんど変わらないコストでもって高
耐圧ＩＣの破壊を防ぐことができるとともに、既存の高
耐圧ＩＣを使用したインバータ装置にもこの発明を適用
することができ、既存装置の高耐圧ＩＣの破壊を防ぐこ
とができるという効果が得られる。
【０１７３】つぎの発明に係るインバータ装置によれ
ば、電流検出器からの出力を高耐圧ＩＣに伝達する手段
を設けたことにより、負側電源端子と下アームスイッチ
ング素子駆動信号基準出力端子との電位を等しくするこ
とができるので、上アームスイッチング素子駆動信号基
準出力端子と下アームスイッチング素子駆動信号基準出
力端子との間に、電流検出器の配線パターンなどにより
負電圧が印加されるのを防ぐことができ、高耐圧ＩＣの
耐圧破壊を防止することができる。
ば、電流検出器からの出力を高耐圧ＩＣに伝達する手段
を設けたことにより、負側電源端子と下アームスイッチ
ング素子駆動信号基準出力端子との電位を等しくするこ
とができるので、上アームスイッチング素子駆動信号基
準出力端子と下アームスイッチング素子駆動信号基準出
力端子との間に、電流検出器の配線パターンなどにより
負電圧が印加されるのを防ぐことができ、高耐圧ＩＣの
耐圧破壊を防止することができる。
【０１７４】つぎの発明に係るインバータ装置によれ
ば、上記の効果の他に、高耐圧ＩＣの設計変更が不要で
あるため、従来とほとんど変わらないコストでもって高
耐圧ＩＣの破壊を防ぐことができるとともに、既存の高
耐圧ＩＣを使用したインバータ装置にもこの発明を適用
することができ、既存装置の高耐圧ＩＣの破壊を防ぐこ
とができるという効果が得られる。
ば、上記の効果の他に、高耐圧ＩＣの設計変更が不要で
あるため、従来とほとんど変わらないコストでもって高
耐圧ＩＣの破壊を防ぐことができるとともに、既存の高
耐圧ＩＣを使用したインバータ装置にもこの発明を適用
することができ、既存装置の高耐圧ＩＣの破壊を防ぐこ
とができるという効果が得られる。
【０１７５】つぎの発明に係るインバータ装置によれ
ば、単相インバータ装置において、電流検出器を設けな
い場合には、従来の配線パターンにより生じていたイン
ダクタンスによる電圧発生分がなくなり、上アームスイ
ッチング素子駆動信号基準出力端子と下アームスイッチ
ング素子駆動信号基準出力端子との間に印加され得る負
電圧はほぼ下アームのダイオードのオン電圧のみとなる
ので、上アームスイッチング素子駆動信号基準出力端子
と下アームスイッチング素子駆動信号基準出力端子との
間に定格耐圧最小値を下回るの負電圧が印加されるのが
防止され、高耐圧ＩＣの耐圧破壊を防止することができ
る。電流検出器を設けた場合には、上下のアームスイッ
チング素子駆動信号基準出力端子間に電流検出器により
発生される負電圧が低ければ、高耐圧ＩＣの耐圧破壊を
防止することができる。
ば、単相インバータ装置において、電流検出器を設けな
い場合には、従来の配線パターンにより生じていたイン
ダクタンスによる電圧発生分がなくなり、上アームスイ
ッチング素子駆動信号基準出力端子と下アームスイッチ
ング素子駆動信号基準出力端子との間に印加され得る負
電圧はほぼ下アームのダイオードのオン電圧のみとなる
ので、上アームスイッチング素子駆動信号基準出力端子
と下アームスイッチング素子駆動信号基準出力端子との
間に定格耐圧最小値を下回るの負電圧が印加されるのが
防止され、高耐圧ＩＣの耐圧破壊を防止することができ
る。電流検出器を設けた場合には、上下のアームスイッ
チング素子駆動信号基準出力端子間に電流検出器により
発生される負電圧が低ければ、高耐圧ＩＣの耐圧破壊を
防止することができる。
【０１７６】つぎの発明に係るインバータ装置によれ
ば、３相インバータ装置において、下アームの３つダイ
オードの各カソードから高耐圧ＩＣの各上アームスイッ
チング素子駆動信号基準出力端子に至るそれぞれの配線
経路に主となる電流が流れないようになっているととも
に、下アームの３つのダイオードの各アノードから高耐
圧ＩＣの各下アームスイッチング素子駆動信号基準出力
端子に至るそれぞれの配線経路にも主となる電流が流れ
ないようになっているので、電流検出器を設けない場合
には、３つの上アームスイッチング素子駆動信号基準出
力端子と下アームスイッチング素子駆動信号基準出力端
子との間に印加され得る負電圧はそれぞれほぼ３つの下
アームのダイオードのオン電圧のみとなるので、３つの
上アームスイッチング素子駆動信号基準出力端子と下ア
ームスイッチング素子駆動信号基準出力端子との間に定
格耐圧最小値を下回るの負電圧が印加されるのが防止さ
れ、高耐圧ＩＣの耐圧破壊を防止することができる。電
流検出器を設けた場合には、上下のアームスイッチング
素子駆動信号基準出力端子間に電流検出器により発生さ
れるそれぞれの負電圧が低ければ、高耐圧ＩＣの耐圧破
壊を防止することができる。
ば、３相インバータ装置において、下アームの３つダイ
オードの各カソードから高耐圧ＩＣの各上アームスイッ
チング素子駆動信号基準出力端子に至るそれぞれの配線
経路に主となる電流が流れないようになっているととも
に、下アームの３つのダイオードの各アノードから高耐
圧ＩＣの各下アームスイッチング素子駆動信号基準出力
端子に至るそれぞれの配線経路にも主となる電流が流れ
ないようになっているので、電流検出器を設けない場合
には、３つの上アームスイッチング素子駆動信号基準出
力端子と下アームスイッチング素子駆動信号基準出力端
子との間に印加され得る負電圧はそれぞれほぼ３つの下
アームのダイオードのオン電圧のみとなるので、３つの
上アームスイッチング素子駆動信号基準出力端子と下ア
ームスイッチング素子駆動信号基準出力端子との間に定
格耐圧最小値を下回るの負電圧が印加されるのが防止さ
れ、高耐圧ＩＣの耐圧破壊を防止することができる。電
流検出器を設けた場合には、上下のアームスイッチング
素子駆動信号基準出力端子間に電流検出器により発生さ
れるそれぞれの負電圧が低ければ、高耐圧ＩＣの耐圧破
壊を防止することができる。
【０１７７】つぎの発明に係るインバータ装置によれ
ば、下アームのダイオードだけ電流容量が大きいものを
用いることにより、高耐圧ＩＣの破壊原因の一つである
下アームのダイオードのオン電圧を低く抑えることがで
きるため、高耐圧ＩＣの耐圧破壊に対するマージンが大
きくなり、高耐圧ＩＣが破壊し難くなる。
ば、下アームのダイオードだけ電流容量が大きいものを
用いることにより、高耐圧ＩＣの破壊原因の一つである
下アームのダイオードのオン電圧を低く抑えることがで
きるため、高耐圧ＩＣの耐圧破壊に対するマージンが大
きくなり、高耐圧ＩＣが破壊し難くなる。
【図１】 この発明を高耐圧ＩＣ駆動単相インバータ装
置に適用した実施の形態１を示す回路図である。
置に適用した実施の形態１を示す回路図である。
【図２】 この発明を高耐圧ＩＣ駆動単相インバータ装
置に適用した実施の形態１の他の例を示す回路図であ
る。
置に適用した実施の形態１の他の例を示す回路図であ
る。
【図３】 この発明を高耐圧ＩＣ駆動単相インバータ装
置に適用した実施の形態１のさらに他の例を示す回路図
である。
置に適用した実施の形態１のさらに他の例を示す回路図
である。
【図４】 この発明を高耐圧ＩＣ駆動３相インバータ装
置に適用した実施の形態２を示す回路図である。
置に適用した実施の形態２を示す回路図である。
【図５】 この発明を高耐圧ＩＣ駆動３相インバータ装
置に適用した実施の形態２の他の例を示す回路図であ
る。
置に適用した実施の形態２の他の例を示す回路図であ
る。
【図６】 この発明を高耐圧ＩＣ駆動３相インバータ装
置に適用した実施の形態２のさらに他の例を示す回路図
である。
置に適用した実施の形態２のさらに他の例を示す回路図
である。
【図７】 この発明を高耐圧ＩＣ駆動単相インバータ装
置に適用した実施の形態３を示す回路図である。
置に適用した実施の形態３を示す回路図である。
【図８】 この発明を高耐圧ＩＣ駆動単相インバータ装
置に適用した実施の形態３の他の例を示す回路図であ
る。
置に適用した実施の形態３の他の例を示す回路図であ
る。
【図９】 この発明を高耐圧ＩＣ駆動３相インバータ装
置に適用した実施の形態３を示す回路図である。
置に適用した実施の形態３を示す回路図である。
【図１０】 この発明を高耐圧ＩＣ駆動３相インバータ
装置に適用した実施の形態３の他の例を示す回路図であ
る。
装置に適用した実施の形態３の他の例を示す回路図であ
る。
【図１１】 この発明を高耐圧ＩＣ駆動単相インバータ
装置に適用した実施の形態４を示す模式図である。
装置に適用した実施の形態４を示す模式図である。
【図１２】 その実施の形態４を示す回路図である。
【図１３】 この発明を高耐圧ＩＣ駆動３相インバータ
装置に適用した実施の形態５を示す模式図である。
装置に適用した実施の形態５を示す模式図である。
【図１４】 この発明の実施の形態６を説明するための
ダイオードの電圧ＶＦ・電流ＩＦ特性の一例を示すグラ
フである。
ダイオードの電圧ＶＦ・電流ＩＦ特性の一例を示すグラ
フである。
【図１５】 一般的な３相インバータ回路の構成を示す
回路図である。
回路図である。
【図１６】 一般的な３相インバータ回路の構成を示す
回路図である。
回路図である。
【図１７】 一般的な３相インバータ回路の構成を示す
回路図である。
回路図である。
【図１８】 従来における単相インバータ装置を示す回
路図である。
路図である。
【図１９】 その従来における単相インバータ装置の動
作タイミングを示すタイミングチャートである。
作タイミングを示すタイミングチャートである。
【図２０】 従来における単相インバータ装置を示す回
路図である。
路図である。
【図２１】 従来における単相インバータ装置を示す回
路図である。
路図である。
【図２２】 従来における３相インバータ装置を示す回
路図である。
路図である。
【図２３】 従来における３相インバータ装置を示す回
路図である。
路図である。
【図２４】 従来における３相インバータ装置を示す回
路図である。
路図である。
Ｄ１，Ｄ３，Ｄ５ 上アームのダイオード、Ｄ２，Ｄ
４，Ｄ６ 下アームのダイオード、ＶＳ１，ＶＳ２，Ｖ
Ｓ３ 上アームスイッチング素子駆動信号基準出力端
子、ＶＳ０ 下アームスイッチング素子駆動信号基準出
力端子、Ｔ１，Ｔ３，Ｔ５ 上アームスイッチング素
子、Ｔ２，Ｔ４，Ｔ６ 下アームスイッチング素子、１
００，２００ 高耐圧ＩＣ、１０６，２１４ 電流検出
器、１０８ 直流電源、１１０，２１６，２１７，２１
８ クランプダイオード、１１１ オペアンプ（伝達手
段）、１１２，１１３ 抵抗（伝達手段）、４２０ Ｖ
Ｓ０用ボンディングパッド
４，Ｄ６ 下アームのダイオード、ＶＳ１，ＶＳ２，Ｖ
Ｓ３ 上アームスイッチング素子駆動信号基準出力端
子、ＶＳ０ 下アームスイッチング素子駆動信号基準出
力端子、Ｔ１，Ｔ３，Ｔ５ 上アームスイッチング素
子、Ｔ２，Ｔ４，Ｔ６ 下アームスイッチング素子、１
００，２００ 高耐圧ＩＣ、１０６，２１４ 電流検出
器、１０８ 直流電源、１１０，２１６，２１７，２１
８ クランプダイオード、１１１ オペアンプ（伝達手
段）、１１２，１１３ 抵抗（伝達手段）、４２０ Ｖ
Ｓ０用ボンディングパッド
Claims (8)
- 【請求項１】 互いに逆並列接続された上アームのスイ
ッチング素子およびダイオードからなる上アーム部と互
いに逆並列接続された下アームのスイッチング素子およ
びダイオードからなる下アーム部とが直列に接続され、
かつ直流電源の正負極間に接続可能にされてなるインバ
ータ部を１つ有する単相インバータ回路と、 前記上アームのスイッチング素子および前記下アームの
スイッチング素子をそれぞれ駆動する高耐圧ＩＣと、 前記高耐圧ＩＣの、前記上アームスイッチング素子の駆
動信号の基準となる電位を出力する上アームスイッチン
グ素子駆動信号基準出力端子にカソードが接続され、か
つ前記下アームスイッチング素子の駆動信号の基準とな
る電位を出力する下アームスイッチング素子駆動信号基
準出力端子にアノードが接続されてなるクランプダイオ
ードと、 を備えたことを特徴とするインバータ装置。 - 【請求項２】 互いに逆並列接続された上アームのスイ
ッチング素子およびダイオードからなる上アーム部と互
いに逆並列接続された下アームのスイッチング素子およ
びダイオードからなる下アーム部とが直列に接続され、
かつ直流電源の正負極間に接続可能にされてなるインバ
ータ部を３つ有する３相インバータ回路と、 前記上アームのスイッチング素子および前記下アームの
スイッチング素子をそれぞれ駆動する高耐圧ＩＣと、 前記高耐圧ＩＣの、前記上アームスイッチング素子の駆
動信号の基準となる電位を出力する３つの上アームスイ
ッチング素子駆動信号基準出力端子にそれぞれカソード
が接続され、かつ前記下アームスイッチング素子の駆動
信号の基準となる電位を出力する下アームスイッチング
素子駆動信号基準出力端子にそれぞれアノードが接続さ
れてなる３つのクランプダイオードと、 を備えたことを特徴とするインバータ装置。 - 【請求項３】 前記クランプダイオードは、前記高耐圧
ＩＣに外付けされていることを特徴とする請求項１また
は２に記載のインバータ装置。 - 【請求項４】 互いに逆並列接続された上アームのスイ
ッチング素子およびダイオードからなる上アーム部と互
いに逆並列接続された下アームのスイッチング素子およ
びダイオードからなる下アーム部とが直列に接続され、
かつ直流電源の正負極間に接続可能にされてなるインバ
ータ部を１つ以上有するインバータ回路と、 前記上アームのスイッチング素子および前記下アームの
スイッチング素子をそれぞれ駆動する高耐圧ＩＣと、 前記インバータ回路に流れる電流量を検出する電流検出
手段と、 前記高耐圧ＩＣの駆動電源とは別の独立した電源により
動作し、かつ前記電流検出手段から出力される信号を前
記高耐圧ＩＣへ伝達する伝達手段と、 を備えたことを特徴とするインバータ装置。 - 【請求項５】 前記伝達手段は、オペアンプにより構成
され、前記高耐圧ＩＣに外付けされていることを特徴と
する請求項４に記載のインバータ装置。 - 【請求項６】 互いに逆並列接続された上アームのスイ
ッチング素子およびダイオードからなる上アーム部と互
いに逆並列接続された下アームのスイッチング素子およ
びダイオードからなる下アーム部とが直列に接続され、
かつ直流電源の正負極間に接続可能にされてなるインバ
ータ部を１つ有する単相インバータ回路と、 前記上アームのスイッチング素子および前記下アームの
スイッチング素子をそれぞれ駆動する高耐圧ＩＣとを備
え、 前記高耐圧ＩＣの、前記上アームスイッチング素子の駆
動信号の基準となる電位を出力する上アームスイッチン
グ素子駆動信号基準出力端子に一端が接続された配線の
他端を前記下アームのダイオードのカソード近傍に接続
するとともに、前記下アームスイッチング素子の駆動信
号の基準となる電位を出力する下アームスイッチング素
子駆動信号基準出力端子に一端が接続された配線の他端
を同下アームのダイオードのアノードに接続したことを
特徴とするインバータ装置。 - 【請求項７】 互いに逆並列接続された上アームのスイ
ッチング素子およびダイオードからなる上アーム部と互
いに逆並列接続された下アームのスイッチング素子およ
びダイオードからなる下アーム部とが直列に接続され、
かつ直流電源の正負極間に接続可能にされてなるインバ
ータ部を３つ有する３相インバータ回路と、 前記上アームのスイッチング素子および前記下アームの
スイッチング素子をそれぞれ駆動する高耐圧ＩＣと、 前記下アームスイッチング素子の駆動信号の基準となる
電位を出力する下アームスイッチング素子駆動信号基準
出力端子に一端が接続された配線の他端が接続された専
用のボンディングパッドとを備え、 前記高耐圧ＩＣの、前記上アームスイッチング素子の駆
動信号の基準となる電位を出力する３つの上アームスイ
ッチング素子駆動信号基準出力端子にそれぞれ一端が接
続された３つの配線の各他端を前記３つの下アームのダ
イオードのカソード近傍にそれぞれ接続するとともに、
前記下アームスイッチング素子駆動信号基準出力端子用
の前記ボンディングパッドと同３つの下アームのダイオ
ードのアノードとをそれぞれワイヤにて電気的に接続し
たことを特徴とするインバータ装置。 - 【請求項８】 互いに逆並列接続された上アームのスイ
ッチング素子およびダイオードからなる上アーム部と互
いに逆並列接続された下アームのスイッチング素子およ
びダイオードからなる下アーム部とが直列に接続され、
かつ直流電源の正負極間に接続可能にされてなるインバ
ータ部を１つ以上有するインバータ回路と、 前記上アームのスイッチング素子および前記下アームの
スイッチング素子をそれぞれ駆動する高耐圧ＩＣとを備
え、 前記下アームのダイオードとして、スイッチング素子お
よび上アームのダイオードよりも電流容量が大きいダイ
オードを用いたことを特徴とするインバータ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19372496A JP3560737B2 (ja) | 1996-07-23 | 1996-07-23 | インバータ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19372496A JP3560737B2 (ja) | 1996-07-23 | 1996-07-23 | インバータ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1042575A true JPH1042575A (ja) | 1998-02-13 |
| JP3560737B2 JP3560737B2 (ja) | 2004-09-02 |
Family
ID=16312752
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19372496A Expired - Fee Related JP3560737B2 (ja) | 1996-07-23 | 1996-07-23 | インバータ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3560737B2 (ja) |
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001059918A1 (fr) * | 2000-02-09 | 2001-08-16 | Mitsubishi Denki Kabushiki Kaisha | Dispositif onduleur |
| JP2002204581A (ja) * | 2001-01-09 | 2002-07-19 | Fuji Electric Co Ltd | 電力用半導体モジュール |
| US6680630B1 (en) | 2002-08-08 | 2004-01-20 | Mitsubishi Denki Kabushiki Kaisha | Driver circuit for power device |
| WO2006075388A1 (ja) * | 2005-01-14 | 2006-07-20 | Mitsubishi Denki Kabushiki Kaisha | インバータ装置 |
| CN100449929C (zh) * | 2003-11-28 | 2009-01-07 | 三菱电机株式会社 | 反相器电路 |
| JP2010088175A (ja) * | 2008-09-30 | 2010-04-15 | Mitsubishi Electric Corp | インバータ装置 |
| JP2010246313A (ja) * | 2009-04-08 | 2010-10-28 | Daikin Ind Ltd | インバータ装置 |
| JP2010263116A (ja) * | 2009-05-08 | 2010-11-18 | Mitsubishi Electric Corp | 半導体装置 |
| JP2011239547A (ja) * | 2010-05-10 | 2011-11-24 | Mitsubishi Electric Corp | 基準回路モジュール、三相インバータ回路、整流回路、ｐａｍ回路、一石型ｐａｍ回路、ハーフブリッジ／インターリーブ回路、および空気調和装置 |
| US9481925B2 (en) | 2010-05-04 | 2016-11-01 | Plansee Se | Titanium diboride target |
| CN107749708A (zh) * | 2017-11-06 | 2018-03-02 | 珠海格力电器股份有限公司 | 一种变频器igbt控制电路、使用该控制电路的压缩机和空调 |
| DE112012006901B4 (de) * | 2012-09-13 | 2018-08-02 | Mitsubishi Electric Corporation | Halbleitervorrichtung und Automobil |
| JP2021097461A (ja) * | 2019-12-16 | 2021-06-24 | 三菱電機株式会社 | 駆動装置およびパワーモジュール |
| CN114070164A (zh) * | 2021-12-02 | 2022-02-18 | 南京懂玫驱动技术有限公司 | 三相电机的电信号采集系统和采集方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102570886B (zh) * | 2011-12-29 | 2014-06-11 | 阳光电源股份有限公司 | 一种单相逆变器 |
-
1996
- 1996-07-23 JP JP19372496A patent/JP3560737B2/ja not_active Expired - Fee Related
Cited By (29)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6459598B1 (en) | 2000-02-09 | 2002-10-01 | Mitsubishi Denki Kabushiki Kaisha | Inverter device |
| EP1178596A4 (en) * | 2000-02-09 | 2004-06-02 | Mitsubishi Electric Corp | INVERTER DEVICE |
| WO2001059918A1 (fr) * | 2000-02-09 | 2001-08-16 | Mitsubishi Denki Kabushiki Kaisha | Dispositif onduleur |
| JP2002204581A (ja) * | 2001-01-09 | 2002-07-19 | Fuji Electric Co Ltd | 電力用半導体モジュール |
| DE10317374B4 (de) * | 2002-08-08 | 2008-02-21 | Mitsubishi Denki K.K. | Steuerschaltung für Leistungsvorrichtung |
| US6680630B1 (en) | 2002-08-08 | 2004-01-20 | Mitsubishi Denki Kabushiki Kaisha | Driver circuit for power device |
| US7683678B2 (en) | 2003-11-28 | 2010-03-23 | Mitsubishi Denki Kabushiki Kaisha | Inverter circuit |
| CN100449929C (zh) * | 2003-11-28 | 2009-01-07 | 三菱电机株式会社 | 反相器电路 |
| DE102004057187B4 (de) * | 2003-11-28 | 2014-01-23 | Mitsubishi Denki K.K. | Inverterschaltung |
| US7924064B2 (en) | 2003-11-28 | 2011-04-12 | Mitsubishi Denki Kabushiki Kaisha | Inverter circuit |
| GB2426130A (en) * | 2005-01-14 | 2006-11-15 | Mitsubishi Electric Corp | Inverter apparatus |
| GB2426130B (en) * | 2005-01-14 | 2008-03-12 | Mitsubishi Electric Corp | Inverter device |
| JPWO2006075388A1 (ja) * | 2005-01-14 | 2008-06-12 | 三菱電機株式会社 | インバータ装置 |
| US7492618B2 (en) | 2005-01-14 | 2009-02-17 | Mitsubishi Denki Kabushiki Kaisha | Inverter device |
| JP4675910B2 (ja) * | 2005-01-14 | 2011-04-27 | 三菱電機株式会社 | インバータ装置 |
| WO2006075388A1 (ja) * | 2005-01-14 | 2006-07-20 | Mitsubishi Denki Kabushiki Kaisha | インバータ装置 |
| JP2010088175A (ja) * | 2008-09-30 | 2010-04-15 | Mitsubishi Electric Corp | インバータ装置 |
| JP2010246313A (ja) * | 2009-04-08 | 2010-10-28 | Daikin Ind Ltd | インバータ装置 |
| JP2010263116A (ja) * | 2009-05-08 | 2010-11-18 | Mitsubishi Electric Corp | 半導体装置 |
| DE102010008617B4 (de) | 2009-05-08 | 2019-03-28 | Mitsubishi Electric Corp. | Halbleitervorrichtungen zum Treiben eines als Brücke geschalteten Leistungstransistors |
| US9481925B2 (en) | 2010-05-04 | 2016-11-01 | Plansee Se | Titanium diboride target |
| JP2011239547A (ja) * | 2010-05-10 | 2011-11-24 | Mitsubishi Electric Corp | 基準回路モジュール、三相インバータ回路、整流回路、ｐａｍ回路、一石型ｐａｍ回路、ハーフブリッジ／インターリーブ回路、および空気調和装置 |
| DE112012006901B4 (de) * | 2012-09-13 | 2018-08-02 | Mitsubishi Electric Corporation | Halbleitervorrichtung und Automobil |
| CN107749708A (zh) * | 2017-11-06 | 2018-03-02 | 珠海格力电器股份有限公司 | 一种变频器igbt控制电路、使用该控制电路的压缩机和空调 |
| JP2021097461A (ja) * | 2019-12-16 | 2021-06-24 | 三菱電機株式会社 | 駆動装置およびパワーモジュール |
| CN113067459A (zh) * | 2019-12-16 | 2021-07-02 | 三菱电机株式会社 | 驱动装置及功率模块 |
| CN113067459B (zh) * | 2019-12-16 | 2024-08-16 | 三菱电机株式会社 | 驱动装置及功率模块 |
| US12445041B2 (en) | 2019-12-16 | 2025-10-14 | Mitsubishi Electric Corporation | Drive device and power module |
| CN114070164A (zh) * | 2021-12-02 | 2022-02-18 | 南京懂玫驱动技术有限公司 | 三相电机的电信号采集系统和采集方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3560737B2 (ja) | 2004-09-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3560737B2 (ja) | インバータ装置 | |
| US11183835B2 (en) | Short circuit detection and protection for a gate driver circuit and methods of detecting the same using logic analysis | |
| US5214575A (en) | Ground fault detector for an inverter and a method therefor | |
| US6678180B2 (en) | Power semiconductor module | |
| CN103069706B (zh) | 间接矩阵变换器 | |
| US7538587B2 (en) | Power semiconductor device | |
| US10862483B2 (en) | Low power cycle to cycle bit transfer in gate drivers | |
| EP0784376A2 (en) | Semiconductor device and semiconductor module | |
| WO2012153836A1 (ja) | スイッチング回路及び半導体モジュール | |
| US7696650B2 (en) | Driving circuit for switching elements | |
| JP2017127138A (ja) | 半導体スイッチング素子のゲート駆動回路 | |
| US20180269677A1 (en) | Semiconductor element driving device | |
| EP0740406B1 (en) | Switching semiconductor device | |
| US7583109B2 (en) | Apparatus and methods for monitoring parallel-connected power switching devices responsive to drive circuit parameters | |
| WO2001059918A1 (fr) | Dispositif onduleur | |
| JPWO2001059918A1 (ja) | インバータ装置 | |
| CN115189555B (zh) | 上臂驱动电路、电力转换装置的驱动电路、电力转换装置 | |
| JPH10164854A (ja) | 電力変換器 | |
| US5025360A (en) | Inverter switch with parallel free-wheel diodes | |
| JP2770099B2 (ja) | 直列多重インバータのゲート駆動回路 | |
| JP4675910B2 (ja) | インバータ装置 | |
| JP3084645B2 (ja) | インバータ装置 | |
| JPH09130217A (ja) | 半導体装置 | |
| JP2601505Y2 (ja) | ブリッジインバータ回路 | |
| US12191844B2 (en) | Overcurrent detection circuit, drive control device, and power conversion device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040217 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040224 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040525 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040526 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080604 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090604 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100604 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100604 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110604 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120604 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130604 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |