JPH104323A - 電圧電流変換回路 - Google Patents
電圧電流変換回路Info
- Publication number
- JPH104323A JPH104323A JP8155388A JP15538896A JPH104323A JP H104323 A JPH104323 A JP H104323A JP 8155388 A JP8155388 A JP 8155388A JP 15538896 A JP15538896 A JP 15538896A JP H104323 A JPH104323 A JP H104323A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current
- voltage
- emitter
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】
【課題】 出力特性が温度変化や素子の特性のばらつき
に影響されず、かつ高い出力インピーダンスの入力電圧
電源に対応する電圧電流変換回路を提供する。 【解決手段】 基準抵抗５と、第１入力電圧Ｖ1を入力
する第１トランジスタ１１と、第２入力電圧Ｖ2を入力
する第２トランジスタ１２と、第１トランジスタ１１お
よび第２トランジスタ１２のエミッタ電流を制御するた
めに閉ループをなす第１カレントミラー回路３１および
第２カレントミラー回路３２と、基準抵抗５に発生した
電流を取りだすための第３カレントミラー回路３３とを
備える。
に影響されず、かつ高い出力インピーダンスの入力電圧
電源に対応する電圧電流変換回路を提供する。 【解決手段】 基準抵抗５と、第１入力電圧Ｖ1を入力
する第１トランジスタ１１と、第２入力電圧Ｖ2を入力
する第２トランジスタ１２と、第１トランジスタ１１お
よび第２トランジスタ１２のエミッタ電流を制御するた
めに閉ループをなす第１カレントミラー回路３１および
第２カレントミラー回路３２と、基準抵抗５に発生した
電流を取りだすための第３カレントミラー回路３３とを
備える。
Description
【０００１】
【発明の属する技術分野】本発明は、基準抵抗に任意の
電圧を印加し、基準抵抗に印加した電圧に比例した電流
を発生させる電圧電流変換回路に関するものである。
電圧を印加し、基準抵抗に印加した電圧に比例した電流
を発生させる電圧電流変換回路に関するものである。
【０００２】
【従来の技術】図２に従来の電圧電流変換回路を示す。
図２の電圧電流変換回路は、電圧入力端子ＩＮ１に一端
を接続された基準抵抗５と、基準抵抗５の他端にベース
とコレクタを接続され、エミッタを接地されたＮＰＮト
ランジスタである第９トランジスタ１９と、第９トラン
ジスタ１９に対してベースとエミッタとを共通にし、コ
レクタを負荷８に接続されたＮＰＮトランジスタである
第１０トランジスタ２０とからなる。第９トランジスタ
１９と第１０トランジスタ２０とは、特性が同じであ
り、カレントミラー回路を構成する。
図２の電圧電流変換回路は、電圧入力端子ＩＮ１に一端
を接続された基準抵抗５と、基準抵抗５の他端にベース
とコレクタを接続され、エミッタを接地されたＮＰＮト
ランジスタである第９トランジスタ１９と、第９トラン
ジスタ１９に対してベースとエミッタとを共通にし、コ
レクタを負荷８に接続されたＮＰＮトランジスタである
第１０トランジスタ２０とからなる。第９トランジスタ
１９と第１０トランジスタ２０とは、特性が同じであ
り、カレントミラー回路を構成する。
【０００３】基準抵抗５の抵抗値をＲ、基準抵抗５に流
れる電流をＩ1、負荷８に流れる電流をＩ0、第９トラン
ジスタ１９のベース・エミッタ間の電圧をＶBEおよび端
子ＩＮ1に印加される電圧をＶ1とすると、基準抵抗５に
かかる電圧は、Ｖ1−ＶBEとなり、電流Ｉ1は、次式で示
される。 I1＝（Ｖ1−ＶBE）／Ｒ ・・・（１）
れる電流をＩ1、負荷８に流れる電流をＩ0、第９トラン
ジスタ１９のベース・エミッタ間の電圧をＶBEおよび端
子ＩＮ1に印加される電圧をＶ1とすると、基準抵抗５に
かかる電圧は、Ｖ1−ＶBEとなり、電流Ｉ1は、次式で示
される。 I1＝（Ｖ1−ＶBE）／Ｒ ・・・（１）
【０００４】第９トランジスタ１９と第１０トランジス
タ２０とは、カレントミラー接続となっているため、電
流Ｉ1と電流Ｉ0は等しくなり、故に電流Ｉ0は次式で示
される。 Ｉ0＝（Ｖ1−ＶBE）／Ｒ ・・・（２）
タ２０とは、カレントミラー接続となっているため、電
流Ｉ1と電流Ｉ0は等しくなり、故に電流Ｉ0は次式で示
される。 Ｉ0＝（Ｖ1−ＶBE）／Ｒ ・・・（２）
【０００５】
【発明が解決しようとする課題】式（２）に示されるよ
うに、電流Ｉ0は、第９トランジスタ１９のベース・エ
ミッタ間電圧ＶBEに依存する。ＶBEは温度特性を有する
ため、入力電圧Ｖ1が一定であっても、温度変化により
出力電流Ｉ0は変化する。また、製造工程において、ト
ランジスタ毎のＶBEにばらつきがあるため、このばらつ
きにより入力電圧Ｖ1に対する出力電流Ｉ0の変換効率も
変化するという問題がある。
うに、電流Ｉ0は、第９トランジスタ１９のベース・エ
ミッタ間電圧ＶBEに依存する。ＶBEは温度特性を有する
ため、入力電圧Ｖ1が一定であっても、温度変化により
出力電流Ｉ0は変化する。また、製造工程において、ト
ランジスタ毎のＶBEにばらつきがあるため、このばらつ
きにより入力電圧Ｖ1に対する出力電流Ｉ0の変換効率も
変化するという問題がある。
【０００６】以上の問題を解決するため、特開平２−２
０２１０７号公報に開示された定電流源回路の発明があ
る。図３にこの定電流源回路の回路図を示す。定電流源
回路は、基準抵抗５と、基準電圧を与える入力電圧電源
９と、カレントミラー回路３５と、第１１トランジスタ
２１と、第１２トランジスタ２２と、第１３トランジス
タ２３と、第１４トランジスタ２４とから図３に示され
るような構成で接続される。第１３トランジスタ２３
は、第１２トランジスタ２２とカレントミラー回路３５
を構成し、出力電流を出力電流端子３７から出力する。
第１４トランジスタ２４は、この定電流源回路を起動す
るためのものであり、定電流源回路が動作中にはオフす
るため、他の素子の動作には影響を与えない。本定電流
源回路は、基準電圧電源９により印加される電圧Ｖ1に
比例した電流を取りだすものである。
０２１０７号公報に開示された定電流源回路の発明があ
る。図３にこの定電流源回路の回路図を示す。定電流源
回路は、基準抵抗５と、基準電圧を与える入力電圧電源
９と、カレントミラー回路３５と、第１１トランジスタ
２１と、第１２トランジスタ２２と、第１３トランジス
タ２３と、第１４トランジスタ２４とから図３に示され
るような構成で接続される。第１３トランジスタ２３
は、第１２トランジスタ２２とカレントミラー回路３５
を構成し、出力電流を出力電流端子３７から出力する。
第１４トランジスタ２４は、この定電流源回路を起動す
るためのものであり、定電流源回路が動作中にはオフす
るため、他の素子の動作には影響を与えない。本定電流
源回路は、基準電圧電源９により印加される電圧Ｖ1に
比例した電流を取りだすものである。
【０００７】図３において、入力電圧電源９の電圧をＶ
1、基準抵抗５の抵抗値をＲ、第１１トランジスタ２
１、第１２トランジスタ２２のベース・エミッタ間電圧
をＶBE11、ＶBE12とすると、基準抵抗５に流れる電流Ｉ
Rは以下の式で表される。 ＩR＝（Ｖ1＋ＶBE11−ＶBE12）／Ｒ・・・（３）
1、基準抵抗５の抵抗値をＲ、第１１トランジスタ２
１、第１２トランジスタ２２のベース・エミッタ間電圧
をＶBE11、ＶBE12とすると、基準抵抗５に流れる電流Ｉ
Rは以下の式で表される。 ＩR＝（Ｖ1＋ＶBE11−ＶBE12）／Ｒ・・・（３）
【０００８】第１２トランジスタ２２と第１３トランジ
スタ２３は、カレントミラー回路を構成することによ
り、それぞれのトランジスタ２２、２３のエミッタ電流
は等しくなるため、電流出力端子３７から取り出される
電流Ｉ0＝（Ｖ1＋ＶBE11−ＶBE12）／２Ｒとなる。ここ
で、カレントミラー回路３５により、第１１トランジス
タ２１と第１２トランジスタ２２のコレクタには同じ値
の電流が流れるため、それぞれのトランジスタのベース
・エミッタ間電圧ＶBE11とＶBE12が等しくなる。故に出
力電流Ｉ0は次式で表される。 Ｉ0＝Ｖ1／２Ｒ・・・（４）
スタ２３は、カレントミラー回路を構成することによ
り、それぞれのトランジスタ２２、２３のエミッタ電流
は等しくなるため、電流出力端子３７から取り出される
電流Ｉ0＝（Ｖ1＋ＶBE11−ＶBE12）／２Ｒとなる。ここ
で、カレントミラー回路３５により、第１１トランジス
タ２１と第１２トランジスタ２２のコレクタには同じ値
の電流が流れるため、それぞれのトランジスタのベース
・エミッタ間電圧ＶBE11とＶBE12が等しくなる。故に出
力電流Ｉ0は次式で表される。 Ｉ0＝Ｖ1／２Ｒ・・・（４）
【０００９】従って、出力電流Ｉ0は、トランジスタの
ベース・エミッタ間電圧に依存しなくなるため、温度変
化やトランジスタ特性のばらつきによる出力特性の変動
が防止される。
ベース・エミッタ間電圧に依存しなくなるため、温度変
化やトランジスタ特性のばらつきによる出力特性の変動
が防止される。
【００１０】しかし、この特開平２−２０２１０７号公
報の定電流源回路においては、入力電圧電源９の出力イ
ンピーダンスがゼロとして扱われている。図３におい
て、入力電圧電源９は、第１１トランジスタ２１のエミ
ッタに流れる電流を掃引する必要がある。このため、出
力インピーダンスＲvが高い時、第１１トランジスタ２
１のエミッタ電流をＩe、入力電圧電源９の出力インピ
ーダンスをＲvとすると、基準抵抗５に印加される電圧
は、Ｖ1＋Ｒv・Ｉeとなり、出力電流Ｉ0は式（４）より
次式で表される。 Ｉ0＝（Ｖ1＋Ｒv・Ｉe）／２Ｒ・・・（５） 電流Ｉeは電圧Ｖ1、出力インピーダンスＲvにより変動
するため、上式より、出力電流Ｉ0は変動し、本定電流
源回路の出力特性が一定しない。従って、本定電流源回
路においては、出力インピーダンスの高い入力電圧電源
は使用できないという問題がある。
報の定電流源回路においては、入力電圧電源９の出力イ
ンピーダンスがゼロとして扱われている。図３におい
て、入力電圧電源９は、第１１トランジスタ２１のエミ
ッタに流れる電流を掃引する必要がある。このため、出
力インピーダンスＲvが高い時、第１１トランジスタ２
１のエミッタ電流をＩe、入力電圧電源９の出力インピ
ーダンスをＲvとすると、基準抵抗５に印加される電圧
は、Ｖ1＋Ｒv・Ｉeとなり、出力電流Ｉ0は式（４）より
次式で表される。 Ｉ0＝（Ｖ1＋Ｒv・Ｉe）／２Ｒ・・・（５） 電流Ｉeは電圧Ｖ1、出力インピーダンスＲvにより変動
するため、上式より、出力電流Ｉ0は変動し、本定電流
源回路の出力特性が一定しない。従って、本定電流源回
路においては、出力インピーダンスの高い入力電圧電源
は使用できないという問題がある。
【００１１】本発明は、上記問題を解決すべくなされた
ものであり、その目的とするところは、出力特性が温度
変化や素子の特性のばらつきに影響されず、かつ高い出
力インピーダンスを有する電源にも対応する電圧電流変
換回路を提供することにある。
ものであり、その目的とするところは、出力特性が温度
変化や素子の特性のばらつきに影響されず、かつ高い出
力インピーダンスを有する電源にも対応する電圧電流変
換回路を提供することにある。
【００１２】
【課題を解決するための手段】本発明に係る電圧電流変
換回路は、第１電圧を入力する第１電圧入力端子と、第
２電圧を入力する第２電圧入力端子と、前記第１電圧と
前記第２電圧との電位差に比例した電流を発生する基準
抵抗とを有し、前記基準抵抗に流れる電流と等価な電流
を出力する電圧電流変換回路において、前記第１電圧入
力端子にベースを接続され、前記基準抵抗の一端にエミ
ッタを接続された第１トランジスタと、前記第２電圧入
力端子にベースを接続され、前記基準抵抗の他端にエミ
ッタを接続され、電源電圧を供給する電源線にコレクタ
を接続された第２トランジスタと、前記第１トランジス
タのコレクタに入力端を接続され、前記入力端に流れる
電流と等しい大きさの電流を出力端から出力する第１電
流制御回路と、前記第１電流制御回路の出力端に入力端
を接続され、前記第２トランジスタのエミッタと前記基
準抵抗との接続点に出力端を接続され、前記入力端から
入力された電流の２倍の大きさの電流を前記出力端から
掃引する第２電流制御回路とを備える。
換回路は、第１電圧を入力する第１電圧入力端子と、第
２電圧を入力する第２電圧入力端子と、前記第１電圧と
前記第２電圧との電位差に比例した電流を発生する基準
抵抗とを有し、前記基準抵抗に流れる電流と等価な電流
を出力する電圧電流変換回路において、前記第１電圧入
力端子にベースを接続され、前記基準抵抗の一端にエミ
ッタを接続された第１トランジスタと、前記第２電圧入
力端子にベースを接続され、前記基準抵抗の他端にエミ
ッタを接続され、電源電圧を供給する電源線にコレクタ
を接続された第２トランジスタと、前記第１トランジス
タのコレクタに入力端を接続され、前記入力端に流れる
電流と等しい大きさの電流を出力端から出力する第１電
流制御回路と、前記第１電流制御回路の出力端に入力端
を接続され、前記第２トランジスタのエミッタと前記基
準抵抗との接続点に出力端を接続され、前記入力端から
入力された電流の２倍の大きさの電流を前記出力端から
掃引する第２電流制御回路とを備える。
【００１３】前記電圧電流変換回路において、第１トラ
ンジスタのベースに第１電圧が入力され、第２トランジ
スタのベースに第２電圧が入力される。従って、基準抵
抗の両端には、第１電圧から第１トランジスタのベース
・エミッタ間電圧を差し引いた電圧と、第２電圧から第
２トランジスタのベース・エミッタ間電圧を差し引いた
電圧との差電圧が印加される。このため、基準抵抗の両
端に印加される電圧は、それぞれのトランジスタのベー
ス・エミッタ間電圧に影響される。第１電流制御回路
は、基準抵抗に流れる電流すなわち第１トランジスタの
コレクタ電流と等しい電流をその出力端に流す。これに
より、第２電流制御回路は、入力端に流れる電流の２倍
の大きさの電流を出力端に流すため、基準抵抗に流れる
電流と第２トランジスタのエミッタ電流とを等しくす
る。第１トランジスタのエミッタ電流と基準抵抗に流れ
る電流は等しいため、第１トランジスタと第２トランジ
スタのそれぞれのエミッタ電流は等しくなる。このた
め、それぞれのトランジスタのベース・エミッタ間電圧
は、等しくなり、互いに打ち消されるため、基準抵抗の
両端に印加される電圧がそれぞれのトランジスタのベー
ス・エミッタ間電圧に依存しなくなる。
ンジスタのベースに第１電圧が入力され、第２トランジ
スタのベースに第２電圧が入力される。従って、基準抵
抗の両端には、第１電圧から第１トランジスタのベース
・エミッタ間電圧を差し引いた電圧と、第２電圧から第
２トランジスタのベース・エミッタ間電圧を差し引いた
電圧との差電圧が印加される。このため、基準抵抗の両
端に印加される電圧は、それぞれのトランジスタのベー
ス・エミッタ間電圧に影響される。第１電流制御回路
は、基準抵抗に流れる電流すなわち第１トランジスタの
コレクタ電流と等しい電流をその出力端に流す。これに
より、第２電流制御回路は、入力端に流れる電流の２倍
の大きさの電流を出力端に流すため、基準抵抗に流れる
電流と第２トランジスタのエミッタ電流とを等しくす
る。第１トランジスタのエミッタ電流と基準抵抗に流れ
る電流は等しいため、第１トランジスタと第２トランジ
スタのそれぞれのエミッタ電流は等しくなる。このた
め、それぞれのトランジスタのベース・エミッタ間電圧
は、等しくなり、互いに打ち消されるため、基準抵抗の
両端に印加される電圧がそれぞれのトランジスタのベー
ス・エミッタ間電圧に依存しなくなる。
【００１４】好ましくは、前記電圧電流変換回路におい
て、前記第１電流制御回路は、入力端にベースとコレク
タが接続され、エミッタが前記電源線に接続された第３
トランジスタと、前記第３トランジスタとベースが共通
接続され、エミッタが前記電源線に接続され、コレクタ
が出力端に接続された第４トランジスタとから構成され
るカレントミラー回路からなる。第１電流制御回路にお
いて、入力端には、第１トランジスタのコレクタ電流す
なわち基準抵抗に流れる電流が流れ、これと等しい大き
さの電流が出力端に流れる。
て、前記第１電流制御回路は、入力端にベースとコレク
タが接続され、エミッタが前記電源線に接続された第３
トランジスタと、前記第３トランジスタとベースが共通
接続され、エミッタが前記電源線に接続され、コレクタ
が出力端に接続された第４トランジスタとから構成され
るカレントミラー回路からなる。第１電流制御回路にお
いて、入力端には、第１トランジスタのコレクタ電流す
なわち基準抵抗に流れる電流が流れ、これと等しい大き
さの電流が出力端に流れる。
【００１５】好ましくは、前記電圧電流変換回路におい
て、前記第２電流制御回路は、入力端にベースとコレク
タが接続され、エミッタが接地された第５トランジスタ
と、前記第５トランジスタとベースを共通接続され、エ
ミッタが接地され、コレクタが出力端に接続され、前記
第５トランジスタのエミッタサイズの２倍のエミッタサ
イズを有する第６トランジスタとから構成されるカレン
トミラー回路からなる。
て、前記第２電流制御回路は、入力端にベースとコレク
タが接続され、エミッタが接地された第５トランジスタ
と、前記第５トランジスタとベースを共通接続され、エ
ミッタが接地され、コレクタが出力端に接続され、前記
第５トランジスタのエミッタサイズの２倍のエミッタサ
イズを有する第６トランジスタとから構成されるカレン
トミラー回路からなる。
【００１６】第２電流制御回路の入力端には、第１電流
制御回路により、第１トランジスタのコレクタ電流すな
わち基準抵抗に流れる電流と等しい電流が流れる。第２
電流制御回路において、それを構成する出力側の第６ト
ランジスタのエミッタサイズ（エミッタ接合面の面積の
大きさ）が入力側の第５トランジスタのエミッタサイズ
の２倍あるため、入力端に流れる電流の２倍の電流が出
力端に流れる。
制御回路により、第１トランジスタのコレクタ電流すな
わち基準抵抗に流れる電流と等しい電流が流れる。第２
電流制御回路において、それを構成する出力側の第６ト
ランジスタのエミッタサイズ（エミッタ接合面の面積の
大きさ）が入力側の第５トランジスタのエミッタサイズ
の２倍あるため、入力端に流れる電流の２倍の電流が出
力端に流れる。
【００１７】
【発明の実施の形態】以下に添付の図面を用いて本発明
の実施の形態の詳細な説明を行う。図１に、本実施形態
の電圧電流変換回路を示す。電圧電流変換回路は、基準
抵抗５と、基準抵抗５の一端にエミッタを接続され、ベ
ースを第１電圧入力端子ＩＮ1に接続されたＮＰＮトラ
ンジスタである第１トランジスタ１１と、基準抵抗５の
他端にエミッタを接続され、ベースを第２電圧入力端子
ＩＮ2に接続され、コレクタを電源電圧を供給する電源
線Ｖccに接続されたＮＰＮトランジスタである第２トラ
ンジスタ１２と、コレクタとベースを第１トランジスタ
１１のコレクタに接続され、エミッタを電源線Ｖccに接
続されたＰＮＰトランジスタである第３トランジスタ１
３と、ベースを第３トランジスタ１３のベースに接続さ
れ、エミッタを電源線Ｖccに接続されたＰＮＰトランジ
スタである第４トランジスタ１４と、第２トランジスタ
１２のエミッタにコレクタを接続され、エミッタを接地
されたＮＰＮトランジスタである第５トランジスタ１５
と、第５トランジスタ１５のベースにベースとコレクタ
とを接続され、エミッタを接地されたＮＰＮトランジス
タである第６トランジスタ１６と、第３トランジスタ１
３のベースにベースを接続され、コレクタを電源線Ｖcc
に接続されたＮＰＮトランジスタである第７トランジス
タ１７と、第７トランジスタ１７のエミッタに一端を接
続され、他端を接地された第２抵抗２５と、ベースを第
５トランジスタ１５のベースに接続され、エミッタを接
地されたＮＰＮトランジスタである第８トランジスタ１
８とからなる。
の実施の形態の詳細な説明を行う。図１に、本実施形態
の電圧電流変換回路を示す。電圧電流変換回路は、基準
抵抗５と、基準抵抗５の一端にエミッタを接続され、ベ
ースを第１電圧入力端子ＩＮ1に接続されたＮＰＮトラ
ンジスタである第１トランジスタ１１と、基準抵抗５の
他端にエミッタを接続され、ベースを第２電圧入力端子
ＩＮ2に接続され、コレクタを電源電圧を供給する電源
線Ｖccに接続されたＮＰＮトランジスタである第２トラ
ンジスタ１２と、コレクタとベースを第１トランジスタ
１１のコレクタに接続され、エミッタを電源線Ｖccに接
続されたＰＮＰトランジスタである第３トランジスタ１
３と、ベースを第３トランジスタ１３のベースに接続さ
れ、エミッタを電源線Ｖccに接続されたＰＮＰトランジ
スタである第４トランジスタ１４と、第２トランジスタ
１２のエミッタにコレクタを接続され、エミッタを接地
されたＮＰＮトランジスタである第５トランジスタ１５
と、第５トランジスタ１５のベースにベースとコレクタ
とを接続され、エミッタを接地されたＮＰＮトランジス
タである第６トランジスタ１６と、第３トランジスタ１
３のベースにベースを接続され、コレクタを電源線Ｖcc
に接続されたＮＰＮトランジスタである第７トランジス
タ１７と、第７トランジスタ１７のエミッタに一端を接
続され、他端を接地された第２抵抗２５と、ベースを第
５トランジスタ１５のベースに接続され、エミッタを接
地されたＮＰＮトランジスタである第８トランジスタ１
８とからなる。
【００１８】第８トランジスタ１８のコレクタは、負荷
８の一端に接続される。第３トランジスタ１３と第４ト
ランジスタ１４とは、第３トランジスタ１３のコレクタ
を入力端とし、第４トランジスタ１４のコレクタを出力
端とする第１カレントミラ−回路３１を構成する。第５
トランジスタ１５と第６トランジスタ１６とは、第５ト
ランジスタ１５のコレクタを出力端とし、第６トランジ
スタ１６のコレクタを入力端とする第２カレントミラー
回路３２を構成する。第６トランジスタ１６と第８トラ
ンジスタ１８とは、第６トランジスタ１６のコレクタを
入力端とし、第８トランジスタ１８のコレクタを出力端
とする第３カレントミラー回路３３を構成する。
８の一端に接続される。第３トランジスタ１３と第４ト
ランジスタ１４とは、第３トランジスタ１３のコレクタ
を入力端とし、第４トランジスタ１４のコレクタを出力
端とする第１カレントミラ−回路３１を構成する。第５
トランジスタ１５と第６トランジスタ１６とは、第５ト
ランジスタ１５のコレクタを出力端とし、第６トランジ
スタ１６のコレクタを入力端とする第２カレントミラー
回路３２を構成する。第６トランジスタ１６と第８トラ
ンジスタ１８とは、第６トランジスタ１６のコレクタを
入力端とし、第８トランジスタ１８のコレクタを出力端
とする第３カレントミラー回路３３を構成する。
【００１９】第１トランジスタ１１と第２トランジスタ
１２、第３トランジスタ１３と第４トランジスタ１４、
第６トランジスタ１６と第８トランジスタ１８は、それ
ぞれ互いにペアリングされており、特性が同じものが使
用されている。このため、第１および第３カレントミラ
ー回路においては、入力端に流れる電流と同じ電流値の
電流が出力端に流れる。また、第５トランジスタ１５の
エミッタサイズは、第６トランジスタ１６のエミッタサ
イズの２倍である。ここで、エミッタサイズとは、トラ
ンジスタにおけるコレクタとエミッタとの接合面の面積
の大きさを表し、ベースエミッタ間の電圧が同じであれ
ば、エミッタサイズに比例したエミッタ電流が流れる。
従って、第２カレントミラー回路３２においては、入力
端に流れる電流の２倍の電流が出力端に流れる。このよ
うに、第１、第２および第３カレントミラー回路３１〜
３３は、それぞれ、入力端に流れる電流を基にして、出
力端に流れる電流を制御する電流制御回路をなす。
１２、第３トランジスタ１３と第４トランジスタ１４、
第６トランジスタ１６と第８トランジスタ１８は、それ
ぞれ互いにペアリングされており、特性が同じものが使
用されている。このため、第１および第３カレントミラ
ー回路においては、入力端に流れる電流と同じ電流値の
電流が出力端に流れる。また、第５トランジスタ１５の
エミッタサイズは、第６トランジスタ１６のエミッタサ
イズの２倍である。ここで、エミッタサイズとは、トラ
ンジスタにおけるコレクタとエミッタとの接合面の面積
の大きさを表し、ベースエミッタ間の電圧が同じであれ
ば、エミッタサイズに比例したエミッタ電流が流れる。
従って、第２カレントミラー回路３２においては、入力
端に流れる電流の２倍の電流が出力端に流れる。このよ
うに、第１、第２および第３カレントミラー回路３１〜
３３は、それぞれ、入力端に流れる電流を基にして、出
力端に流れる電流を制御する電流制御回路をなす。
【００２０】また、第７トランジスタ１７と第２抵抗２
５は起動回路を構成する。起動回路は、本電圧電流変換
回路の起動時において、第１カレントミラー回路３１を
構成するトランジスタ１３、１４のベース電流の流れる
経路を形成することにより、本回路を起動するものであ
る。
５は起動回路を構成する。起動回路は、本電圧電流変換
回路の起動時において、第１カレントミラー回路３１を
構成するトランジスタ１３、１４のベース電流の流れる
経路を形成することにより、本回路を起動するものであ
る。
【００２１】本実施形態の電圧電流変換回路において、
基準抵抗５の両端に特性の等しい第１トランジスタ１１
および第２トランジスタ１２をエミッタフォロワとなる
ように接続し、また、第１カレントミラー回路３１と第
２カレントミラー回路３３とを用いた閉ループを形成す
ることにより、これらのトランジスタ１１、１２のエミ
ッタ電流を等しくしている。これにより、第１トランジ
スタ１１および第２トランジスタ１２のベース・エミッ
タ間電圧が等しくなり、基準抵抗の両端に印加される電
圧において、トランジスタのベース・エミッタ間電圧の
影響をなくしている。以下に本回路の動作を説明する。
基準抵抗５の両端に特性の等しい第１トランジスタ１１
および第２トランジスタ１２をエミッタフォロワとなる
ように接続し、また、第１カレントミラー回路３１と第
２カレントミラー回路３３とを用いた閉ループを形成す
ることにより、これらのトランジスタ１１、１２のエミ
ッタ電流を等しくしている。これにより、第１トランジ
スタ１１および第２トランジスタ１２のベース・エミッ
タ間電圧が等しくなり、基準抵抗の両端に印加される電
圧において、トランジスタのベース・エミッタ間電圧の
影響をなくしている。以下に本回路の動作を説明する。
【００２２】本実施形態の電圧電流変換回路は、第１電
圧Ｖ1と、第２電圧Ｖ2との差電圧を基準電圧とし基準抵
抗５に印加し、その差電圧に比例した電流を出力電流と
して取りだす。基準抵抗５の抵抗値をＲ、第１電圧入力
端子ＩＮ1に印加される電圧をＶ1、第２入力端子ＩＮ2
に印加される電圧をＶ2、第１トランジスタ１１のベー
ス・エミッタ間電圧をＶBE1、第２トランジスタ１２の
ベース・エミッタ間電圧をＶBE2、基準抵抗５にかかる
電圧をＶR、負荷８に流れる電流をＩ0、基準抵抗５に流
れる電流をＩ1、第４トランジスタ１４のコレクタ電流
をＩ2、第２トランジスタ１２のエミッタ電流をＩ3とす
ると、基準抵抗５にかかる電圧ＶRは、次式で表され
る。 ＶR＝（Ｖ1−ＶBE1）−（Ｖ2−ＶBE2） ＝（Ｖ1−Ｖ2）−（ＶBE1−ＶBE2） ・・・（６）
圧Ｖ1と、第２電圧Ｖ2との差電圧を基準電圧とし基準抵
抗５に印加し、その差電圧に比例した電流を出力電流と
して取りだす。基準抵抗５の抵抗値をＲ、第１電圧入力
端子ＩＮ1に印加される電圧をＶ1、第２入力端子ＩＮ2
に印加される電圧をＶ2、第１トランジスタ１１のベー
ス・エミッタ間電圧をＶBE1、第２トランジスタ１２の
ベース・エミッタ間電圧をＶBE2、基準抵抗５にかかる
電圧をＶR、負荷８に流れる電流をＩ0、基準抵抗５に流
れる電流をＩ1、第４トランジスタ１４のコレクタ電流
をＩ2、第２トランジスタ１２のエミッタ電流をＩ3とす
ると、基準抵抗５にかかる電圧ＶRは、次式で表され
る。 ＶR＝（Ｖ1−ＶBE1）−（Ｖ2−ＶBE2） ＝（Ｖ1−Ｖ2）−（ＶBE1−ＶBE2） ・・・（６）
【００２３】電流Ｉ1は、次式で表される。 Ｉ1＝ＶR／Ｒ ・・・（７）
【００２４】第１トランジスタ１１と第３トランジスタ
１３のコレクタ電流は基準抵抗５に流れる電流Ｉ1と等
しい。第３トランジスタ１３と第４トランジスタ１４と
は第１カレントミラー回路３１を構成し、入力端に流れ
る電流すなわち第３トランジスタのコレクタ電流を基準
電流とし、これと等しい電流を出力端すなわち第４トラ
ンジスタのコレクタに流すため、電流Ｉ1と電流Ｉ2は等
しくなる。故に次式が成り立つ。 Ｉ1＝Ｉ2 ・・・（８）
１３のコレクタ電流は基準抵抗５に流れる電流Ｉ1と等
しい。第３トランジスタ１３と第４トランジスタ１４と
は第１カレントミラー回路３１を構成し、入力端に流れ
る電流すなわち第３トランジスタのコレクタ電流を基準
電流とし、これと等しい電流を出力端すなわち第４トラ
ンジスタのコレクタに流すため、電流Ｉ1と電流Ｉ2は等
しくなる。故に次式が成り立つ。 Ｉ1＝Ｉ2 ・・・（８）
【００２５】第５トランジスタ１５と第６トランジスタ
１６は第２カレントミラー回路３２を構成し、前述のよ
うに第５トランジスタ１５のエミッタサイズが第６トラ
ンジスタ１６の２倍あるため、入力端すなわち第６トラ
ンジスタ１６のコレクタに流れる電流Ｉ2を基準電流と
し、この電流Ｉ2の２倍の電流を出力端から第５トラン
ジスタ１５のコレクタ電流として掃引する。第５トラン
ジスタ１５のコレクタには、電流Ｉ1および電流Ｉ3が流
入するため、電流Ｉ1、Ｉ2、Ｉ3の間には次式の関係が
成り立つ。 Ｉ1＋Ｉ3＝２×Ｉ2 ・・・（９）
１６は第２カレントミラー回路３２を構成し、前述のよ
うに第５トランジスタ１５のエミッタサイズが第６トラ
ンジスタ１６の２倍あるため、入力端すなわち第６トラ
ンジスタ１６のコレクタに流れる電流Ｉ2を基準電流と
し、この電流Ｉ2の２倍の電流を出力端から第５トラン
ジスタ１５のコレクタ電流として掃引する。第５トラン
ジスタ１５のコレクタには、電流Ｉ1および電流Ｉ3が流
入するため、電流Ｉ1、Ｉ2、Ｉ3の間には次式の関係が
成り立つ。 Ｉ1＋Ｉ3＝２×Ｉ2 ・・・（９）
【００２６】式（８）および式（９）より次式が導かれ
る。 Ｉ1＝Ｉ3 ・・・（１０）
る。 Ｉ1＝Ｉ3 ・・・（１０）
【００２７】式（１０）に示されるように、第１トラン
ジスタ１１のエミッタ電流Ｉ1と第２トランジスタ１２
のエミッタ電流Ｉ3が等しくなる。前述のように第１ト
ランジスタ１１と第２トランジスタ１２の特性は等し
く、かつ、それぞれのトランジスタのエミッタ電流が等
しいので、それぞれのトランジスタのベース・エミッタ
間電圧ＶBE1、ＶBE2は等しくなる。故に式（６）より、
次式が導かれる。 ＶR＝Ｖ1−Ｖ2 ・・・（１１）
ジスタ１１のエミッタ電流Ｉ1と第２トランジスタ１２
のエミッタ電流Ｉ3が等しくなる。前述のように第１ト
ランジスタ１１と第２トランジスタ１２の特性は等し
く、かつ、それぞれのトランジスタのエミッタ電流が等
しいので、それぞれのトランジスタのベース・エミッタ
間電圧ＶBE1、ＶBE2は等しくなる。故に式（６）より、
次式が導かれる。 ＶR＝Ｖ1−Ｖ2 ・・・（１１）
【００２８】従って、式（７）、式（８）および式（１
１）により、 Ｉ2＝（Ｖ1−Ｖ2）／Ｒ ・・・（１２）
１）により、 Ｉ2＝（Ｖ1−Ｖ2）／Ｒ ・・・（１２）
【００２９】また第６トランジスタ１６と第８トランジ
スタ１８とは第３カレントミラー回路３３を構成し、入
力端の電流すなわち第６トランジスタ１６のコレクタ電
流を基準電流とし、これと等しい電流を第８トランジス
タのコレクタ電流として出力端から掃引するため、電流
Ｉ2と電流Ｉ0は等しくなる。故に電流Ｉ0は次式で表せ
る。 Ｉ0＝（Ｖ1−Ｖ2）／Ｒ ・・・（１３）
スタ１８とは第３カレントミラー回路３３を構成し、入
力端の電流すなわち第６トランジスタ１６のコレクタ電
流を基準電流とし、これと等しい電流を第８トランジス
タのコレクタ電流として出力端から掃引するため、電流
Ｉ2と電流Ｉ0は等しくなる。故に電流Ｉ0は次式で表せ
る。 Ｉ0＝（Ｖ1−Ｖ2）／Ｒ ・・・（１３）
【００３０】式（１３）に示されるように、負荷８に流
れる電流Ｉ0は、入力電圧Ｖ1、Ｖ2および基準抵抗５の
抵抗値Ｒにより決定される。
れる電流Ｉ0は、入力電圧Ｖ1、Ｖ2および基準抵抗５の
抵抗値Ｒにより決定される。
【００３１】このように、本実施形態の電圧電流変換回
路においては、第１カレントミラー回路３１および第２
カレントミラー回路３２により、第１トランジスタ１１
および第２トランジスタ１２のエミッタ電流が等しくな
るように制御され、このため、第１トランジスタ１１と
第２トランジスタ１２のそれぞれのベース・エミッタ間
電圧ＶBE1、ＶBE2が等しくなる。これにより、基準抵抗
５の両端に印加される入力電圧において、第１トランジ
スタ１１および第２トランジスタ１２のベース・エミッ
タ間電圧ＶBE1、ＶBE2の影響が打ち消されるため、基準
抵抗５に対しベース・エミッタ間電圧ＶBEに依存しない
電圧が印加される。この時、基準抵抗５に発生した電流
は、出力電流として第３カレントミラー回路３３により
取り出される。
路においては、第１カレントミラー回路３１および第２
カレントミラー回路３２により、第１トランジスタ１１
および第２トランジスタ１２のエミッタ電流が等しくな
るように制御され、このため、第１トランジスタ１１と
第２トランジスタ１２のそれぞれのベース・エミッタ間
電圧ＶBE1、ＶBE2が等しくなる。これにより、基準抵抗
５の両端に印加される入力電圧において、第１トランジ
スタ１１および第２トランジスタ１２のベース・エミッ
タ間電圧ＶBE1、ＶBE2の影響が打ち消されるため、基準
抵抗５に対しベース・エミッタ間電圧ＶBEに依存しない
電圧が印加される。この時、基準抵抗５に発生した電流
は、出力電流として第３カレントミラー回路３３により
取り出される。
【００３２】以上のように、本実施形態の電圧電流変換
回路においては、トランジスタのＶBEの温度特性や、Ｖ
BEのばらつきに影響されず、入力電圧を所定の変換効率
で電流に変換できる。また、本実施形態の電圧電流変換
回路においては、第１および第２トランジスタ１１、１
２が基準抵抗５の両端にエミッタフォロワとなるように
接続され、基準となる電圧Ｖ1、Ｖ2が入力されているた
め、入力電圧Ｖ1、Ｖ2を供給する入力電圧電源の出力イ
ンピーダンスに影響されず、出力インピーダンスの高い
電源を使用することができる。
回路においては、トランジスタのＶBEの温度特性や、Ｖ
BEのばらつきに影響されず、入力電圧を所定の変換効率
で電流に変換できる。また、本実施形態の電圧電流変換
回路においては、第１および第２トランジスタ１１、１
２が基準抵抗５の両端にエミッタフォロワとなるように
接続され、基準となる電圧Ｖ1、Ｖ2が入力されているた
め、入力電圧Ｖ1、Ｖ2を供給する入力電圧電源の出力イ
ンピーダンスに影響されず、出力インピーダンスの高い
電源を使用することができる。
【００３３】尚、本実施形態においては、第６トランジ
スタ１６の２倍のエミッタサイズを有する第５トランジ
スタ１５を用いたが、この第５トランジスタ１５の代わ
りに、第６トランジスタと同じ特性を持つＮＰＮトラン
ジスタを２個並列に接続して使用してもよく、同様の効
果が得られる。
スタ１６の２倍のエミッタサイズを有する第５トランジ
スタ１５を用いたが、この第５トランジスタ１５の代わ
りに、第６トランジスタと同じ特性を持つＮＰＮトラン
ジスタを２個並列に接続して使用してもよく、同様の効
果が得られる。
【００３４】
【発明の効果】本発明の電圧電流変換回路によれば、電
圧を入力する基準抵抗の両端にエミッタフォロワ接続と
なるように第１トランジスタおよび第２トランジスタを
設け、両トランジスタのそれぞれのエミッタ電流を第１
電流制御回路および第２電流制御回路により制御する。
これにより、基準抵抗に印加される電圧において、トラ
ンジスタのベース・エミッタ間電圧ＶBEが打ち消しあう
ことにより、影響しなくなるため、出力特性において、
温度変化やトランジスタのばらつきによる影響がなくな
る。また、入力電圧をエミッタフォロワ接続されたトラ
ンジスタに入力するため、入力電圧を与える電源の出力
インピーダンスに影響されず、高い出力インピーダンス
の入力電圧電源にも対応できる。
圧を入力する基準抵抗の両端にエミッタフォロワ接続と
なるように第１トランジスタおよび第２トランジスタを
設け、両トランジスタのそれぞれのエミッタ電流を第１
電流制御回路および第２電流制御回路により制御する。
これにより、基準抵抗に印加される電圧において、トラ
ンジスタのベース・エミッタ間電圧ＶBEが打ち消しあう
ことにより、影響しなくなるため、出力特性において、
温度変化やトランジスタのばらつきによる影響がなくな
る。また、入力電圧をエミッタフォロワ接続されたトラ
ンジスタに入力するため、入力電圧を与える電源の出力
インピーダンスに影響されず、高い出力インピーダンス
の入力電圧電源にも対応できる。
【００３５】本発明の電圧電流変換回路によれば、第１
電流制御回路および第２電流制御回路をカレントミラー
回路により構成してもよく、これにより簡単な回路構成
で、電流値を制御する回路が実現できる。
電流制御回路および第２電流制御回路をカレントミラー
回路により構成してもよく、これにより簡単な回路構成
で、電流値を制御する回路が実現できる。
【図１】 本発明の実施の形態の電圧電流変換回路。
【図２】 従来の電圧電流変換回路。
【図３】 従来の定電流源回路。
５ 基準抵抗、８ 負荷、９ 入力電圧電源、１１ 第
１トランジスタ、１２第２トランジスタ、１３ 第３ト
ランジスタ、１４ 第４トランジスタ、１５第５トラン
ジスタ、１６ 第６トランジスタ、１７ 第７トランジ
スタ、１８第８トランジスタ、１９ 第９トランジス
タ、２０ 第１０トランジスタ、２１第１１トランジス
タ、２２ 第１２トランジスタ、２３ 第１３トランジ
スタ、２４ 第１４トランジスタ、３１ 第１カレント
ミラー回路、３２ 第２カレントミラー回路、３３ 第
３カレントミラー回路、３５ カレントミラー回路、３
７ 電流出力端子。
１トランジスタ、１２第２トランジスタ、１３ 第３ト
ランジスタ、１４ 第４トランジスタ、１５第５トラン
ジスタ、１６ 第６トランジスタ、１７ 第７トランジ
スタ、１８第８トランジスタ、１９ 第９トランジス
タ、２０ 第１０トランジスタ、２１第１１トランジス
タ、２２ 第１２トランジスタ、２３ 第１３トランジ
スタ、２４ 第１４トランジスタ、３１ 第１カレント
ミラー回路、３２ 第２カレントミラー回路、３３ 第
３カレントミラー回路、３５ カレントミラー回路、３
７ 電流出力端子。
Claims (3)
- 【請求項１】 第１電圧を入力する第１電圧入力端子
と、第２電圧を入力する第２電圧入力端子と、前記第１
電圧と前記第２電圧との電位差に比例した電流を発生す
る基準抵抗とを有し、前記基準抵抗に流れる電流と等価
な電流を出力する電圧電流変換回路において、 前記第１電圧入力端子にベースを接続され、前記基準抵
抗の一端にエミッタを接続された第１トランジスタと、 前記第２電圧入力端子にベースを接続され、前記基準抵
抗の他端にエミッタを接続され、電源電圧を供給する電
源線にコレクタを接続された第２トランジスタと、 前記第１トランジスタのコレクタに入力端を接続され、
前記入力端に流れる電流と等しい大きさの電流を出力端
から出力する第１電流制御回路と、 前記第１電流制御回路の出力端に入力端を接続され、前
記第２トランジスタのエミッタと前記基準抵抗との接続
点に出力端を接続され、入力端に流れる電流の２倍の大
きさの電流を出力端から掃引する第２電流制御回路とを
備えることを特徴とする電圧電流変換回路。 - 【請求項２】 請求項１に記載の電圧電流変換回路にお
いて、前記第１電流制御回路は、入力端にベースとコレ
クタが接続され、エミッタが前記電源線に接続された第
３トランジスタと、前記第３トランジスタとベースが共
通接続され、エミッタが前記電源線に接続され、コレク
タが出力端に接続された第４トランジスタとから構成さ
れるカレントミラー回路からなることを特徴をする電圧
電流変換回路。 - 【請求項３】 請求項１に記載の電圧電流変換回路にお
いて、前記第２電流制御回路は、入力端にベースとコレ
クタが接続され、エミッタが接地された第５トランジス
タと、前記第５トランジスタとベースを共通接続され、
エミッタが接地され、コレクタが出力端に接続され、前
記第５トランジスタのエミッタサイズの２倍のエミッタ
サイズを有する第６トランジスタとから構成されるカレ
ントミラー回路からなることを特徴をする電圧電流変換
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8155388A JPH104323A (ja) | 1996-06-17 | 1996-06-17 | 電圧電流変換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8155388A JPH104323A (ja) | 1996-06-17 | 1996-06-17 | 電圧電流変換回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH104323A true JPH104323A (ja) | 1998-01-06 |
Family
ID=15604870
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8155388A Pending JPH104323A (ja) | 1996-06-17 | 1996-06-17 | 電圧電流変換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH104323A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000070421A1 (en) * | 1999-05-17 | 2000-11-23 | Maxim Integrated Products, Inc. | Low voltage current sources and methods |
| JP2004258643A (ja) * | 2003-02-06 | 2004-09-16 | Nec Electronics Corp | 表示パネルの電流駆動回路及び電流駆動装置 |
-
1996
- 1996-06-17 JP JP8155388A patent/JPH104323A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000070421A1 (en) * | 1999-05-17 | 2000-11-23 | Maxim Integrated Products, Inc. | Low voltage current sources and methods |
| JP2004258643A (ja) * | 2003-02-06 | 2004-09-16 | Nec Electronics Corp | 表示パネルの電流駆動回路及び電流駆動装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100233761B1 (ko) | 밴드 갭 기준 회로 | |
| US7112948B2 (en) | Voltage source circuit with selectable temperature independent and temperature dependent voltage outputs | |
| JPH08234853A (ja) | Ｐｔａｔ電流源 | |
| JPH0681013U (ja) | 電流源回路 | |
| JPS59195718A (ja) | 電流安定化回路 | |
| NL193545C (nl) | Constante stroom opwekkende schakeling. | |
| JP4031043B2 (ja) | 温度補償を有する基準電圧源 | |
| JPH07104372B2 (ja) | 電圧比較回路 | |
| JPH04227104A (ja) | 増幅回路 | |
| JPH0770935B2 (ja) | 差動電流増幅回路 | |
| JPH104323A (ja) | 電圧電流変換回路 | |
| JP3461276B2 (ja) | 電流供給回路およびバイアス電圧回路 | |
| JP3591900B2 (ja) | バイアス電流を発生させるためのデバイス | |
| JP2695515B2 (ja) | 基準電圧発生回路 | |
| JP2870323B2 (ja) | ウインドウコンパレータ | |
| JPH03117015A (ja) | エミッタ結合マルチバイブレータ回路 | |
| JP2729071B2 (ja) | 定電流回路 | |
| JPS6333726B2 (ja) | ||
| JP3116593B2 (ja) | 増幅装置 | |
| JP3671519B2 (ja) | 電流供給回路 | |
| KR920000729B1 (ko) | 트랜지스터 차동회로의 전류 제어회로 | |
| JP2609749B2 (ja) | 電流供給回路 | |
| JP2579932B2 (ja) | ヒステリシスコンパレ−タ | |
| JP2900688B2 (ja) | リミッタ回路 | |
| JPH1195850A (ja) | 定電圧発生回路 |