JPH104356A - Ｄ／ａ変換器 - Google Patents
Ｄ／ａ変換器Info
- Publication number
- JPH104356A JPH104356A JP17562696A JP17562696A JPH104356A JP H104356 A JPH104356 A JP H104356A JP 17562696 A JP17562696 A JP 17562696A JP 17562696 A JP17562696 A JP 17562696A JP H104356 A JPH104356 A JP H104356A
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- converter
- resistors
- strings
- pitch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 13
- 238000000034 method Methods 0.000 claims description 5
- 230000000694 effects Effects 0.000 abstract description 3
- 238000004519 manufacturing process Methods 0.000 abstract description 3
- 239000006185 dispersion Substances 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 12
- 238000007796 conventional method Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 238000012887 quadratic function Methods 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】
【課題】製造時に生じるρｓのばらつきに対して線形誤
差に対する影響が少ない抵抗ストリングを実現するＤ／
Ａ変換器の提供。 【解決手段】Ｄ／Ａの上位、下位側の抵抗ストリングを
それぞれ同一ピッチ（周期）に配置した抵抗より構成さ
れた同一パターンを成し、上記２つの抵抗ストリングを
互いに上記ピッチの半分の位置になるように配置する。
差に対する影響が少ない抵抗ストリングを実現するＤ／
Ａ変換器の提供。 【解決手段】Ｄ／Ａの上位、下位側の抵抗ストリングを
それぞれ同一ピッチ（周期）に配置した抵抗より構成さ
れた同一パターンを成し、上記２つの抵抗ストリングを
互いに上記ピッチの半分の位置になるように配置する。
Description
【０００１】
【発明の属する技術分野】本発明は、デジタル・アナロ
グ変換器（「Ｄ／Ａ変換器」という）に関し、特に抵抗
ストリング方式のＤ／Ａ変換器に関する。
グ変換器（「Ｄ／Ａ変換器」という）に関し、特に抵抗
ストリング方式のＤ／Ａ変換器に関する。
【０００２】
【従来の技術】この種の従来の抵抗ストリング型のＤ／
Ａ変換器の構成を図５に示す。図５に示すように、直列
接続された複数の抵抗Ｒ１〜Ｒｎからなる抵抗ストリン
グの両端は基準電圧Ｖｒｅｆと接地電位ＧＮＤとが接続
され、両端の接地電位、基準電位及び各抵抗の接続点の
各端子（タップ）１０がスイッチ回路１１に入力され、
ラッチされた複数ビット（入力デジタル信号）をデコー
ドしてスイッチ回路１１のオン・オフを制御する制御回
路１２からのスイッチの切り替えにより、各端子電圧の
一つを選択し、スイッチ回路１１からアナログ出力電圧
が出力ＯＵＴとして取り出される。
Ａ変換器の構成を図５に示す。図５に示すように、直列
接続された複数の抵抗Ｒ１〜Ｒｎからなる抵抗ストリン
グの両端は基準電圧Ｖｒｅｆと接地電位ＧＮＤとが接続
され、両端の接地電位、基準電位及び各抵抗の接続点の
各端子（タップ）１０がスイッチ回路１１に入力され、
ラッチされた複数ビット（入力デジタル信号）をデコー
ドしてスイッチ回路１１のオン・オフを制御する制御回
路１２からのスイッチの切り替えにより、各端子電圧の
一つを選択し、スイッチ回路１１からアナログ出力電圧
が出力ＯＵＴとして取り出される。
【０００３】また、図６（Ａ）に、その抵抗ストリング
のレイアウトの一例を示す。このレイアウトでは、比抵
抗の位置依存性（ここでは「ρｓ」とする）が、図６
（Ｂ）に示すような直線的な傾きをもつ場合（横軸は位
置Ｘ、縦軸は比抵抗ρｓ）、Ｄ／Ａ変換器の出力の理想
直線からのずれ（「誤差」又は「エラー」ともいう）
は、この影響を受けて、図６（Ｃ）に示すようなものと
なる。図６（Ｃ）において、ここで横軸は、Ｄ／Ａのデ
ジタル入力値（ｎビット入力、符号は０〜２n-1）であ
り、縦軸はＤ／Ａ出力の理想直線からのずれ（エラー）
を示している。
のレイアウトの一例を示す。このレイアウトでは、比抵
抗の位置依存性（ここでは「ρｓ」とする）が、図６
（Ｂ）に示すような直線的な傾きをもつ場合（横軸は位
置Ｘ、縦軸は比抵抗ρｓ）、Ｄ／Ａ変換器の出力の理想
直線からのずれ（「誤差」又は「エラー」ともいう）
は、この影響を受けて、図６（Ｃ）に示すようなものと
なる。図６（Ｃ）において、ここで横軸は、Ｄ／Ａのデ
ジタル入力値（ｎビット入力、符号は０〜２n-1）であ
り、縦軸はＤ／Ａ出力の理想直線からのずれ（エラー）
を示している。
【０００４】一方、この比抵抗ρｓの傾斜に対して、影
響を受けないようにした配置方法としては、例えば特開
昭５８−１９８９２２号公報には、仮想的に２分した抵
抗ストリングを半導体表面の直交軸の両方向にそれぞれ
均衡して配置するように形成したＤ／Ａ変換回路が提案
されている。
響を受けないようにした配置方法としては、例えば特開
昭５８−１９８９２２号公報には、仮想的に２分した抵
抗ストリングを半導体表面の直交軸の両方向にそれぞれ
均衡して配置するように形成したＤ／Ａ変換回路が提案
されている。
【０００５】図７に、上記公報に提案されるＤ／Ａ変換
器の回路構成の一例を示す。図７を参照して、抵抗スト
リング１及び半導体スイッチ回路網２が一体に形成され
た回路であり、各抵抗の端子にＭＩＳＦＥＴＳ１、Ｓ
２、…、Ｓｎが接続されている。１４は４ビットレジス
タでこのレジスタ１４の出力は、Ｙデコーダ１２、Ｘデ
コーダ１３に入力され、各デコーダ出力により各行のス
イッチのゲートを結ぶライン及び各列のスイッチのドレ
インを結ぶラインのうち、それぞれ一本のラインがハイ
レベルとされ、ハイレベルとなったラインの交点のスイ
ッチがオンされて対応する端子電圧がアナログ端子出力
１５に出力される。図８にその抵抗ストリングの配置形
状を模式的に示す。抵抗ストリングの高電位側と低電位
側が抵抗体形成領域内で一方に偏ることなく均衡して配
置されている。
器の回路構成の一例を示す。図７を参照して、抵抗スト
リング１及び半導体スイッチ回路網２が一体に形成され
た回路であり、各抵抗の端子にＭＩＳＦＥＴＳ１、Ｓ
２、…、Ｓｎが接続されている。１４は４ビットレジス
タでこのレジスタ１４の出力は、Ｙデコーダ１２、Ｘデ
コーダ１３に入力され、各デコーダ出力により各行のス
イッチのゲートを結ぶライン及び各列のスイッチのドレ
インを結ぶラインのうち、それぞれ一本のラインがハイ
レベルとされ、ハイレベルとなったラインの交点のスイ
ッチがオンされて対応する端子電圧がアナログ端子出力
１５に出力される。図８にその抵抗ストリングの配置形
状を模式的に示す。抵抗ストリングの高電位側と低電位
側が抵抗体形成領域内で一方に偏ることなく均衡して配
置されている。
【０００６】この方法では、比抵抗ρｓが一次的な変化
である場合（即ち、一般的には、ρｓ＝Ａｘ＋Ｂ、但
し、Ａ、Ｂは定数と表せられる場合）、図８の、抵抗Ｒ
１とＲ２、Ｒ３とＲ４において、ρｓの平均（ρ￣）か
らの増減がキャンセル（相殺）されることから、Ｄ／Ａ
の出力誤差は、図９（Ｂ）に示すようなものとになり、
図６に示した一般的な配置に比べて、その誤差は半分に
なる。
である場合（即ち、一般的には、ρｓ＝Ａｘ＋Ｂ、但
し、Ａ、Ｂは定数と表せられる場合）、図８の、抵抗Ｒ
１とＲ２、Ｒ３とＲ４において、ρｓの平均（ρ￣）か
らの増減がキャンセル（相殺）されることから、Ｄ／Ａ
の出力誤差は、図９（Ｂ）に示すようなものとになり、
図６に示した一般的な配置に比べて、その誤差は半分に
なる。
【０００７】
【発明が解決しようとする課題】しかしながら、比抵抗
ρｓが直交軸に対称な場合、即ち、位置の２次関数的な
場合（すなわち、一般的には、ρｘ=Ａｘ2＋Ｂｘ＋Ｃ、
但し、Ａ、Ｂ、Ｃは定数）、図９（Ｃ）及び図９（Ｄ）
に示すように、上位側Ｒ１、Ｒ２と、下位側Ｒ３、Ｒ４
でキャンセルできないため、誤差はρｓの影響を受けて
しまう。
ρｓが直交軸に対称な場合、即ち、位置の２次関数的な
場合（すなわち、一般的には、ρｘ=Ａｘ2＋Ｂｘ＋Ｃ、
但し、Ａ、Ｂ、Ｃは定数）、図９（Ｃ）及び図９（Ｄ）
に示すように、上位側Ｒ１、Ｒ２と、下位側Ｒ３、Ｒ４
でキャンセルできないため、誤差はρｓの影響を受けて
しまう。
【０００８】このように、従来の抵抗ストリング方式の
Ｄ／Ａ変換器のレイアウトでは、比抵抗ρｓの線形的な
ばらつき（１次）に対してはキャンセルできるが、ｘ、
ｙ方向に対称な配置とされているため、対称な高次の比
抵抗ρｓばらつきに対してはキャンセルできない、とい
う問題点があった。
Ｄ／Ａ変換器のレイアウトでは、比抵抗ρｓの線形的な
ばらつき（１次）に対してはキャンセルできるが、ｘ、
ｙ方向に対称な配置とされているため、対称な高次の比
抵抗ρｓばらつきに対してはキャンセルできない、とい
う問題点があった。
【０００９】従って、本発明は、上記事情に鑑みてなさ
れたものであって、その目的は、製造時に生じる比抵抗
ρｓのばらつきに対して線形誤差に対する影響が少ない
抵抗ストリングを実現した配置を有するＤ／Ａ変換器を
提供することにある。
れたものであって、その目的は、製造時に生じる比抵抗
ρｓのばらつきに対して線形誤差に対する影響が少ない
抵抗ストリングを実現した配置を有するＤ／Ａ変換器を
提供することにある。
【００１０】
【課題を解決するための手段】前記目的を達成するた
め、本発明に係るＤ／Ａ変換器は、基準電圧を分圧する
抵抗ストリングと、各抵抗端の電圧を取り出すための半
導体スイッチ回路と、前記半導体スイッチ回路を制御す
る制御回路と、を備え、前記抵抗ストリングは、上位
側、下位側ともに、同一ピッチ（周期）に配置された抵
抗から構成されてなる同一のパターンとされ、前記上位
側及び下位側２つの抵抗ストリングを互いに前記ピッチ
（周期）を半分ずらした位置に配線する、ことを特徴と
する。
め、本発明に係るＤ／Ａ変換器は、基準電圧を分圧する
抵抗ストリングと、各抵抗端の電圧を取り出すための半
導体スイッチ回路と、前記半導体スイッチ回路を制御す
る制御回路と、を備え、前記抵抗ストリングは、上位
側、下位側ともに、同一ピッチ（周期）に配置された抵
抗から構成されてなる同一のパターンとされ、前記上位
側及び下位側２つの抵抗ストリングを互いに前記ピッチ
（周期）を半分ずらした位置に配線する、ことを特徴と
する。
【００１１】本発明による、抵抗ストリングの配置で
は、上位側、下位側の抵抗ストリングと同一ピッチ（周
期）の同一パターンで構成して、互いに上記ピッチ（周
期）の半分だけずらして、オーバラップさせて配置す
る。
は、上位側、下位側の抵抗ストリングと同一ピッチ（周
期）の同一パターンで構成して、互いに上記ピッチ（周
期）の半分だけずらして、オーバラップさせて配置す
る。
【００１２】
【発明の実施の形態】図１は、本発明の実施の形態を説
明するための図であり、抵抗ストリングの配置の一例を
示す図である。図１（Ａ）において、１ａ〜１ｈは抵抗
であり、例えばＣＭＯＳ回路においてはポリシリコン抵
抗、拡散抵抗などで形成される。
明するための図であり、抵抗ストリングの配置の一例を
示す図である。図１（Ａ）において、１ａ〜１ｈは抵抗
であり、例えばＣＭＯＳ回路においてはポリシリコン抵
抗、拡散抵抗などで形成される。
【００１３】まず抵抗１ａ〜１ｈを、上位側１ａ〜１
ｄ、及び、下位側１ｅ〜１ｈに分け、それぞれｙ方向
に、等間隔、同一パターンになるように抵抗を構成す
る。次に、上位（又は下位）を、抵抗のピッチ（周期）
の半分だけずらして配置する。そして１ａ〜１ｈの順に
なるよう、上位側、下位側の抵抗に配線２を施す。
ｄ、及び、下位側１ｅ〜１ｈに分け、それぞれｙ方向
に、等間隔、同一パターンになるように抵抗を構成す
る。次に、上位（又は下位）を、抵抗のピッチ（周期）
の半分だけずらして配置する。そして１ａ〜１ｈの順に
なるよう、上位側、下位側の抵抗に配線２を施す。
【００１４】図１（Ｂ）は、一般的に２ｎ本の抵抗の配
置方法である。抵抗ａ１〜ａ２ｎを、上位側をａ１〜ａ
ｎ、下位側をａｎ＋１〜ａ２ｎとし、ａ１、ａ２、…、
ａｎ、ａｎ＋１、…、ａ２ｎの順に配置する。
置方法である。抵抗ａ１〜ａ２ｎを、上位側をａ１〜ａ
ｎ、下位側をａｎ＋１〜ａ２ｎとし、ａ１、ａ２、…、
ａｎ、ａｎ＋１、…、ａ２ｎの順に配置する。
【００１５】図２は、本発明の実施例を説明するための
図であり、スイッチ部、制御部を含めた回路構成を示す
図である。図２において、３は抵抗ストリングと半導体
スイッチを備えた回路全体、４は４ビットデジタル符号
Ｄ１〜Ｄ４を入力しＸＹアドレスをデコードするデコー
ダ回路、５は抵抗、６は半導体スイッチ、４はデコーダ
回路、７はＤ／Ａ変換器のアナログ出力端子である。
図であり、スイッチ部、制御部を含めた回路構成を示す
図である。図２において、３は抵抗ストリングと半導体
スイッチを備えた回路全体、４は４ビットデジタル符号
Ｄ１〜Ｄ４を入力しＸＹアドレスをデコードするデコー
ダ回路、５は抵抗、６は半導体スイッチ、４はデコーダ
回路、７はＤ／Ａ変換器のアナログ出力端子である。
【００１６】次に、図３を参照して、本発明の実施の形
態の作用効果について説明する。図３は、図２に示した
実施例の抵抗の配置を示している。図３において、横方
向がｘ位置、縦方向がｙ位置とされている。
態の作用効果について説明する。図３は、図２に示した
実施例の抵抗の配置を示している。図３において、横方
向がｘ位置、縦方向がｙ位置とされている。
【００１７】図４（Ａ）、（Ｂ）、図４（Ｃ）、
（Ｄ）、及び図４（Ｅ）、（Ｆ）はそれぞれ、様々な比
抵抗ρｓの位置依存と、その時の出力誤差を表してい
る。Ａ、Ｂのρｓの位置依存は、それぞれ位置の１次、
又は２次的な関数で表される場合を示している。
（Ｄ）、及び図４（Ｅ）、（Ｆ）はそれぞれ、様々な比
抵抗ρｓの位置依存と、その時の出力誤差を表してい
る。Ａ、Ｂのρｓの位置依存は、それぞれ位置の１次、
又は２次的な関数で表される場合を示している。
【００１８】４本の抵抗の例では、上記した従来技術に
おいては、図６及び図９のグラフを見れば解るように、
１次又は２次のρｓ位置依存でＤ／Ａ変換器の出力誤差
が大きく影響している。
おいては、図６及び図９のグラフを見れば解るように、
１次又は２次のρｓ位置依存でＤ／Ａ変換器の出力誤差
が大きく影響している。
【００１９】一方、本実施例では、Ｄ／Ａ変換器の出力
誤差は、図４（Ｆ）、即ち、４次的なρｓ位置依存で最
も影響を受けるが、それ以外の、１次〜３次では影響が
少ない。特に図４（Ｂ）、図４（Ｄ）に示すように、１
次及び２次では、誤差は１／２になる。
誤差は、図４（Ｆ）、即ち、４次的なρｓ位置依存で最
も影響を受けるが、それ以外の、１次〜３次では影響が
少ない。特に図４（Ｂ）、図４（Ｄ）に示すように、１
次及び２次では、誤差は１／２になる。
【００２０】より高次のρｓの位置依存性に対しても、
影響の少ない抵抗の配置が、最も製造のばらつきの影響
が少ない配置といえる。本発明の方法は、一般的に、２
ｎ本の抵抗ストリングを配置した場合、ｎ次以上で影響
を受けるので、位置の影響を受けにくい配置である。比
抵抗ρｓの位置依存性がｎ次までのものは、位置の影響
を受けにくく、Ｄ／Ａ変換器の出力誤差を確実に低減す
ることができる。
影響の少ない抵抗の配置が、最も製造のばらつきの影響
が少ない配置といえる。本発明の方法は、一般的に、２
ｎ本の抵抗ストリングを配置した場合、ｎ次以上で影響
を受けるので、位置の影響を受けにくい配置である。比
抵抗ρｓの位置依存性がｎ次までのものは、位置の影響
を受けにくく、Ｄ／Ａ変換器の出力誤差を確実に低減す
ることができる。
【００２１】
【発明の効果】以上説明したように、本発明によれば、
上位、下位側の抵抗がそれぞれ同一ピッチ（周期）の同
一パターンの抵抗配置から成り、一方がその半ピッチ
（周期）ずらした位置に配置するので、誤差の影響を受
けるのが、比抵抗ρｓが上記ピッチに一致して変化をす
る時で、これ以外では、いかなる配置より比抵抗ρｓの
依存位置の影響を受けにくく、製造時に生じる比抵抗ρ
ｓのばらつきに対して線形誤差に対する影響が少ない抵
抗ストリングを実現している。
上位、下位側の抵抗がそれぞれ同一ピッチ（周期）の同
一パターンの抵抗配置から成り、一方がその半ピッチ
（周期）ずらした位置に配置するので、誤差の影響を受
けるのが、比抵抗ρｓが上記ピッチに一致して変化をす
る時で、これ以外では、いかなる配置より比抵抗ρｓの
依存位置の影響を受けにくく、製造時に生じる比抵抗ρ
ｓのばらつきに対して線形誤差に対する影響が少ない抵
抗ストリングを実現している。
【図１】本発明の実施の形態に係る抵抗配置の一例を示
す図である。
す図である。
【図２】本発明の一実施例のＤ／Ａ変換器の回路構成を
示す図である。
示す図である。
【図３】本発明の実施例における抵抗ストリングの配置
の一例を示す図である。
の一例を示す図である。
【図４】本発明の実施例におけるρｓのバラツキに対す
る誤差の例を示す図である。
る誤差の例を示す図である。
【図５】従来のストリング回路の構成を示す図である。
【図６】従来技術の抵抗ストリングのレイアウト及びρ
ｓのバラツキに対する誤差の一例を示す図である。
ｓのバラツキに対する誤差の一例を示す図である。
【図７】比抵抗ρｓのバラツキを考慮した従来技術の回
路構成を示す図である。
路構成を示す図である。
【図８】従来技術における抵抗ストリングの配置形状を
示す図である。
示す図である。
【図９】図８に示した従来例における誤差を示す図であ
る。
る。
【符号の説明】 １ａ〜１ｈ：抵抗（ポリシリ、拡散など） ２：配線（Ａｌなど）
Claims (4)
- 【請求項１】基準電圧を分圧する抵抗ストリングと、 各抵抗端の電圧を取り出すための半導体スイッチ回路
と、 前記半導体スイッチ回路を制御する制御回路と、 を有するＤ／Ａ変換器において、 前記抵抗ストリングは、一表面の直交軸の両方向に配置
され、上位側及び下位側の２つの抵抗ストリングが一の
方向に互いにピッチ（周期）を半分ずらした位置に配置
されることを特徴とするＤ／Ａ変換器。 - 【請求項２】基準電圧を分圧する抵抗ストリングと、 各抵抗端の電圧を取り出すための半導体スイッチ回路
と、 前記半導体スイッチ回路を制御する制御回路と、 を有するＤ／Ａ変換器において、 前記抵抗ストリングは、上位側、下位側ともに、同一ピ
ッチ（周期）に配置された抵抗から構成されてなる同一
のパターンとされ、 前記上位側、及び下位側の２つの抵抗ストリングが互い
に前記ピッチ（周期）を半分ずらした位置に配置される
ことを特徴とするＤ／Ａ変換器。 - 【請求項３】半導体表面の直交軸の両方向に配置されて
なる抵抗ストリングであって、 上位側及び下位側の２つの抵抗体が一の方向に互いにピ
ッチ（周期）を略半分ずらした位置に配置されることを
特徴とする抵抗ストリング。 - 【請求項４】抵抗体が２ｎ本前記一の方向に配置され、
上位側の抵抗体同士が配線接続され、上位側の最終段抵
抗から下位側抵抗体の初段に配線接続されることを特徴
とする請求項３記載の抵抗ストリング。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8175626A JP2991117B2 (ja) | 1996-06-14 | 1996-06-14 | Ｄ／ａ変換器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8175626A JP2991117B2 (ja) | 1996-06-14 | 1996-06-14 | Ｄ／ａ変換器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH104356A true JPH104356A (ja) | 1998-01-06 |
| JP2991117B2 JP2991117B2 (ja) | 1999-12-20 |
Family
ID=15999381
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8175626A Expired - Fee Related JP2991117B2 (ja) | 1996-06-14 | 1996-06-14 | Ｄ／ａ変換器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2991117B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005130469A (ja) * | 2003-09-30 | 2005-05-19 | Rohm Co Ltd | Ｄ／ａ変換回路、有機ｅｌ駆動回路および有機ｅｌ表示装置 |
| JP2014533070A (ja) * | 2011-11-08 | 2014-12-08 | 日本テキサス・インスツルメンツ株式会社 | 共有レジスタストリングを備えたデジタルアナログコンバータ |
-
1996
- 1996-06-14 JP JP8175626A patent/JP2991117B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005130469A (ja) * | 2003-09-30 | 2005-05-19 | Rohm Co Ltd | Ｄ／ａ変換回路、有機ｅｌ駆動回路および有機ｅｌ表示装置 |
| JP2014533070A (ja) * | 2011-11-08 | 2014-12-08 | 日本テキサス・インスツルメンツ株式会社 | 共有レジスタストリングを備えたデジタルアナログコンバータ |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2991117B2 (ja) | 1999-12-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0043897B1 (en) | Integrated digital-analog converter | |
| EP0152930B1 (en) | Two-stage high-resolution digital-to-analog-converter | |
| KR101183712B1 (ko) | Ｄａ 변환 회로 | |
| US5119095A (en) | D/a converter for minimizing nonlinear error | |
| KR20010078087A (ko) | 개선된 선형성 및 정정시간을 갖는 디지털 스위칭포텐셔미터 | |
| US6496131B2 (en) | Capacitor-array D/A converter including a thermometer decoder and a capacitor array | |
| US5014054A (en) | Digital-to-analog converter of the resistor string type | |
| JPH08237128A (ja) | 抵抗の数が減じられたデジタル・アナログ変換器 | |
| US6225931B1 (en) | D/A converter with a gamma correction circuit | |
| JPH0964744A (ja) | デジタル・アナログ変換回路 | |
| JP2002076897A (ja) | Ｄａコンバータ | |
| KR100323581B1 (ko) | 가변전류원 | |
| US5894281A (en) | Digital-to-analog converter utilizing MOS transistor switching circuit with accompanying dummy gates to set same effective gate capacitance | |
| JPH0377430A (ja) | Ｄ／ａコンバータ | |
| KR100484239B1 (ko) | 디지털/아날로그 변환기 | |
| EP0482845A2 (en) | Digital-to-analog converting unit with improved linearity | |
| US6507272B1 (en) | Enhanced linearity, low switching perturbation resistor string matrices | |
| KR20010016922A (ko) | 고속 스위칭 가능하고 정밀하게 전압 변환 가능한 디지털 아날로그 변환기 | |
| KR930006747B1 (ko) | D/a변환기 | |
| JP2991117B2 (ja) | Ｄ／ａ変換器 | |
| US7277036B2 (en) | Digital-to-analog converting circuit | |
| JP2737927B2 (ja) | 抵抗分圧型ディジタル−アナログ変換器 | |
| JP2663845B2 (ja) | デジタル・アナログ変換器 | |
| JPH05268090A (ja) | 抵抗ラダー及びデコード方式 | |
| JP3206138B2 (ja) | 電流加算型ｄ／ａ変換器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990914 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081015 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091015 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091015 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101015 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101015 Year of fee payment: 11 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101015 Year of fee payment: 11 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111015 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111015 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121015 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121015 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131015 Year of fee payment: 14 |
|
| LAPS | Cancellation because of no payment of annual fees |