JPH1048324A - 周波数安定周期パルス発生器装置およびその方法 - Google Patents
周波数安定周期パルス発生器装置およびその方法Info
- Publication number
- JPH1048324A JPH1048324A JP9098351A JP9835197A JPH1048324A JP H1048324 A JPH1048324 A JP H1048324A JP 9098351 A JP9098351 A JP 9098351A JP 9835197 A JP9835197 A JP 9835197A JP H1048324 A JPH1048324 A JP H1048324A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- programmable counter
- periodic pulse
- processor
- voltage controlled
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
- G01S19/00—Satellite radio beacon positioning systems; Determining position, velocity or attitude using signals transmitted by such systems
- G01S19/01—Satellite radio beacon positioning systems transmitting time-stamped messages, e.g. GPS [Global Positioning System], GLONASS [Global Orbiting Navigation Satellite System] or GALILEO
- G01S19/13—Receivers
- G01S19/23—Testing, monitoring, correcting or calibrating of receiver elements
- G01S19/235—Calibration of receiver components
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/14—Time supervision arrangements, e.g. real time clock
Landscapes
- Engineering & Computer Science (AREA)
- Radar, Positioning & Navigation (AREA)
- Remote Sensing (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- General Engineering & Computer Science (AREA)
- Position Fixing By Use Of Radio Waves (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Electric Clocks (AREA)
- Superheterodyne Receivers (AREA)
Abstract
(57)【要約】
【課題】 周期パルス発生器を提供する。
【解決手段】 この周期パルス発生器は、ＧＰＳ受信機
に結合されて周期クロック信号を発生するためのプログ
ラマブル・カウンタ１５およびプロセッサ１０を有す
る。プロセッサ１０は、制御ワードをデジタル／アナロ
グ・コンバータ２０に送出し、デジタル／アナログ・コ
ンバータ２０は電圧制御水晶発振器２５を調整する。ま
た、プロセッサ１０は、電圧制御水晶発振器２５の出力
が整数周波数の場合に、安定出力パルスを生成するよう
にプログラマブル・カウンタ１５を制御する。
に結合されて周期クロック信号を発生するためのプログ
ラマブル・カウンタ１５およびプロセッサ１０を有す
る。プロセッサ１０は、制御ワードをデジタル／アナロ
グ・コンバータ２０に送出し、デジタル／アナログ・コ
ンバータ２０は電圧制御水晶発振器２５を調整する。ま
た、プロセッサ１０は、電圧制御水晶発振器２５の出力
が整数周波数の場合に、安定出力パルスを生成するよう
にプログラマブル・カウンタ１５を制御する。
Description
【０００１】
【産業上の利用分野】本発明は、周期パルス(periodic
pulse)発生に関し、さらに詳しくは、周波数安定・低雑
音の周期パルス発生に関する。
pulse)発生に関し、さらに詳しくは、周波数安定・低雑
音の周期パルス発生に関する。
【０００２】
【従来の技術】極めて正確なタイミング信号（クロック
信号）を導出することは、多くの電子システムにとって
重要である。正確な時間および周波数のソースとして広
域位置判定システム衛星(Global Positioning System S
atellite) からの極めて正確なタイミング・データを利
用することが一般的になっている。他の極めて正確なク
ロックは、基準クロックとしてルビジウムまたはセシウ
ム・クロックを利用して設計されてきた。このような設
計は極めて正確であるが、非常に高価で複雑な設計を有
する。
信号）を導出することは、多くの電子システムにとって
重要である。正確な時間および周波数のソースとして広
域位置判定システム衛星(Global Positioning System S
atellite) からの極めて正確なタイミング・データを利
用することが一般的になっている。他の極めて正確なク
ロックは、基準クロックとしてルビジウムまたはセシウ
ム・クロックを利用して設計されてきた。このような設
計は極めて正確であるが、非常に高価で複雑な設計を有
する。
【０００３】一般的なパルス発生装置は、局部発振器お
よびカウントダウン回路を設ける。このような発生装置
の精度は、基準クロック周波数の安定性に一般に依存す
る。つまり、このようなシステムのタイミング出力パル
スは、出力周波数を１整数クロック・サイクル以下に分
解するためのカウントダウン回路の不安定性によるジッ
タを示す。
よびカウントダウン回路を設ける。このような発生装置
の精度は、基準クロック周波数の安定性に一般に依存す
る。つまり、このようなシステムのタイミング出力パル
スは、出力周波数を１整数クロック・サイクル以下に分
解するためのカウントダウン回路の不安定性によるジッ
タを示す。
【０００４】
【発明が解決しようとする課題】従って、周波数安定で
あり、かつこの実装によるジッタが少なく、あるいは余
分な雑音のない、低コストで極めて正確なクロック出力
信号を与える周期パルス発生装置を設けることが望まし
い。
あり、かつこの実装によるジッタが少なく、あるいは余
分な雑音のない、低コストで極めて正確なクロック出力
信号を与える周期パルス発生装置を設けることが望まし
い。
【０００５】
【実施例】唯一の図面は、広域位置判定システム（ＧＰ
Ｓ）受信機の局部発振器周波数を精細調整制御として制
御し、粗パルス制御としてパルスを主システム・クロッ
クの分解能に導くことに基づいた、正確なパルス発生回
路を示す。制御プロセッサ１０は、プログラマブル・カ
ウンタ１５に結合される。プログラマブル・カウンタ１
５は、所望の１パルス／秒の出力を生成する。局部発振
器２５の整数分周によって導出される１キロヘルツ信号
は、受信機タイムベース(receiver time base)３０から
プログラマブル・カウンタ１５と、制御プロセッサ１０
とに送信される。また、制御プロセッサ１０は、ＲＦダ
ウンコンバータおよびデジタルＧＰＳ相関器３５に結合
される。制御プロセッサ１０は、デジタル／アナログ・
コンバータ２０に結合される。制御プロセッサ１０は、
局部発振器（ＬＯ）精細周波数制御ワードをデジタル／
アナログ・コンバータ２０に与える。デジタル／アナロ
グ・コンバータ２０は、電圧制御水晶発振器２５に結合
される。電圧制御水晶発振器２５は、受信機に必要な局
部発振器の機能を提供する。電圧制御水晶発振器２５の
出力は、プログラマブル・カウンタ１５，受信機タイム
ベース３０およびＲＦダウンコンバータ３５を電圧制御
水晶発振器２５に結合する「ｆｌｏ」リードである。
Ｓ）受信機の局部発振器周波数を精細調整制御として制
御し、粗パルス制御としてパルスを主システム・クロッ
クの分解能に導くことに基づいた、正確なパルス発生回
路を示す。制御プロセッサ１０は、プログラマブル・カ
ウンタ１５に結合される。プログラマブル・カウンタ１
５は、所望の１パルス／秒の出力を生成する。局部発振
器２５の整数分周によって導出される１キロヘルツ信号
は、受信機タイムベース(receiver time base)３０から
プログラマブル・カウンタ１５と、制御プロセッサ１０
とに送信される。また、制御プロセッサ１０は、ＲＦダ
ウンコンバータおよびデジタルＧＰＳ相関器３５に結合
される。制御プロセッサ１０は、デジタル／アナログ・
コンバータ２０に結合される。制御プロセッサ１０は、
局部発振器（ＬＯ）精細周波数制御ワードをデジタル／
アナログ・コンバータ２０に与える。デジタル／アナロ
グ・コンバータ２０は、電圧制御水晶発振器２５に結合
される。電圧制御水晶発振器２５は、受信機に必要な局
部発振器の機能を提供する。電圧制御水晶発振器２５の
出力は、プログラマブル・カウンタ１５，受信機タイム
ベース３０およびＲＦダウンコンバータ３５を電圧制御
水晶発振器２５に結合する「ｆｌｏ」リードである。
【０００６】低コスト広域位置判定システム受信機の有
用な出力である１パルス／秒リード上の正確な信号を与
えることが望ましい。
用な出力である１パルス／秒リード上の正確な信号を与
えることが望ましい。
【０００７】近似１パルス／秒信号は、ｖｃｘｏ２５の
ｆｌｏ出力を分周する結果、プログラマブル・カウンタ
１５によって発生される。１パルス／秒出力の誤差は、
制御プロセッサ１０が出力パルスをＵＴＣ秒チック(ti
c) またはその付近に配置するように、プログラマブル
・カウンタ１５に毎秒正確なカウントを与えることを条
件として、時間的に−１／ｆｌｏおよび＋１／ｆｌｏ内
となる。制御プロセッサ１０は誤差を測定し、プログラ
マブル・カウンタ１５のカウントを算出する。制御プロ
セッサは、ＧＰＳ受信機ナビゲーション解３５のクロッ
ク・バイアスおよびクロック・バイアス・レート出力を
利用して、補正を算出し、この補正はデジタル／アナロ
グ・コンバータ２０およびプログラマブル・カウンタ１
５に入力される。制御プロセッサ１０によるＤ／Ａコン
バータ２０およびプログラマブル・カウンタ１５の連続
的な調整の結果、デジタル／アナログ・コンバータ２０
は、ｖｃｘｏ２５の出力ｆｌｏを整数周波数に導く。次
に、プログラマブル・カウンタ１５は、毎秒同時に１パ
ルス／秒信号を出力し、この信号はＵＴＣ１秒チックと
整合性がある。プログラマブル・カウンタ１５は、出力
パルスの粗時間調整として機能し、電圧制御発振器およ
びＤ／Ａコンバータは出力パルスの精細調整として機能
する。粗調整プロセスでは、発振器は次の最も近い整数
周波数に周波数調整するだけでよいため、必要なダイナ
ミック同調範囲が大幅に低減されることにより、Ｄ／Ａ
コンバータの簡略化を可能にする。この調整が行われる
と、整数プログラマブル・カウンタは局部発振器周波数
を整数で分周して、出力パルスを毎秒同じ時点に配置で
き、その結果、短期周波数安定性が局部発振器自体の短
期周波数安定性となり、余分な雑音や時間ジッタが少な
い出力パルスが得られる。今日の低コストＧＰＳ受信機
は、受信機局部発振器のみのプログラマブル・カウンタ
を介した整数分周によって１ＰＰＳパルスを発生する。
Motorola Oncore場合、発振器周波数はｆｌｏ＝１９．
０９６ＭＨｚである。局部発振器の不確定性は約＋／−
２ＰＰＭであり、そのため温度により１９．０９６ＭＨ
ｚ−３８Ｈｚと１９．０９６ＭＨｚ＋３８Ｈｚｔの間で
変化する。従来の構成における発振器は自走式であり、
そのためプログラマブル・カウンタによる整数分周の
後、局部発振器周波数の１クロック・サイクルの最大１
／２である、１ＰＰＳ出力における残留時間誤差が生じ
る。すなわち、時間誤差は−１／２ｆｌｏ秒〜＋１／２
ｆｌｏ秒の間であり、誤差波形は局部発振器周波数の関
数である。この新規な実施例では、局部発振器周波数
は、プログラマブル・カウンタによって分周されると
（これは本質的に整数プロセスである）、その生成１Ｐ
ＰＳ出力パルスがＵＴＣ秒チックの上に正確に乗り、残
留時間誤差がないように、整数周波数に導かれる。
ｆｌｏ出力を分周する結果、プログラマブル・カウンタ
１５によって発生される。１パルス／秒出力の誤差は、
制御プロセッサ１０が出力パルスをＵＴＣ秒チック(ti
c) またはその付近に配置するように、プログラマブル
・カウンタ１５に毎秒正確なカウントを与えることを条
件として、時間的に−１／ｆｌｏおよび＋１／ｆｌｏ内
となる。制御プロセッサ１０は誤差を測定し、プログラ
マブル・カウンタ１５のカウントを算出する。制御プロ
セッサは、ＧＰＳ受信機ナビゲーション解３５のクロッ
ク・バイアスおよびクロック・バイアス・レート出力を
利用して、補正を算出し、この補正はデジタル／アナロ
グ・コンバータ２０およびプログラマブル・カウンタ１
５に入力される。制御プロセッサ１０によるＤ／Ａコン
バータ２０およびプログラマブル・カウンタ１５の連続
的な調整の結果、デジタル／アナログ・コンバータ２０
は、ｖｃｘｏ２５の出力ｆｌｏを整数周波数に導く。次
に、プログラマブル・カウンタ１５は、毎秒同時に１パ
ルス／秒信号を出力し、この信号はＵＴＣ１秒チックと
整合性がある。プログラマブル・カウンタ１５は、出力
パルスの粗時間調整として機能し、電圧制御発振器およ
びＤ／Ａコンバータは出力パルスの精細調整として機能
する。粗調整プロセスでは、発振器は次の最も近い整数
周波数に周波数調整するだけでよいため、必要なダイナ
ミック同調範囲が大幅に低減されることにより、Ｄ／Ａ
コンバータの簡略化を可能にする。この調整が行われる
と、整数プログラマブル・カウンタは局部発振器周波数
を整数で分周して、出力パルスを毎秒同じ時点に配置で
き、その結果、短期周波数安定性が局部発振器自体の短
期周波数安定性となり、余分な雑音や時間ジッタが少な
い出力パルスが得られる。今日の低コストＧＰＳ受信機
は、受信機局部発振器のみのプログラマブル・カウンタ
を介した整数分周によって１ＰＰＳパルスを発生する。
Motorola Oncore場合、発振器周波数はｆｌｏ＝１９．
０９６ＭＨｚである。局部発振器の不確定性は約＋／−
２ＰＰＭであり、そのため温度により１９．０９６ＭＨ
ｚ−３８Ｈｚと１９．０９６ＭＨｚ＋３８Ｈｚｔの間で
変化する。従来の構成における発振器は自走式であり、
そのためプログラマブル・カウンタによる整数分周の
後、局部発振器周波数の１クロック・サイクルの最大１
／２である、１ＰＰＳ出力における残留時間誤差が生じ
る。すなわち、時間誤差は−１／２ｆｌｏ秒〜＋１／２
ｆｌｏ秒の間であり、誤差波形は局部発振器周波数の関
数である。この新規な実施例では、局部発振器周波数
は、プログラマブル・カウンタによって分周されると
（これは本質的に整数プロセスである）、その生成１Ｐ
ＰＳ出力パルスがＵＴＣ秒チックの上に正確に乗り、残
留時間誤差がないように、整数周波数に導かれる。
【０００８】緯度，経度，高さの位置座標の他に、各Ｇ
ＰＳ受信機は内部測定エポック時間(internal measurem
ent epoch time) （すなわち、受信機内の測距の正確な
時間）と、内部局部発振器の周波数とを算出する機能を
有する。この時間および周波数出力は、位置および速度
を算出する各プロセスの４つ（またはそれ以上の）等式
および４つの未知数のナビゲーション解(navigation so
lution) の直接の結果である。ＧＰＳ受信機は、標準的
なＧＰＳナビゲーション解からクロック・バイアスおよ
びクロック・バイアス・レートを算出する直接の結果と
してこれらの数量について解く。
ＰＳ受信機は内部測定エポック時間(internal measurem
ent epoch time) （すなわち、受信機内の測距の正確な
時間）と、内部局部発振器の周波数とを算出する機能を
有する。この時間および周波数出力は、位置および速度
を算出する各プロセスの４つ（またはそれ以上の）等式
および４つの未知数のナビゲーション解(navigation so
lution) の直接の結果である。ＧＰＳ受信機は、標準的
なＧＰＳナビゲーション解からクロック・バイアスおよ
びクロック・バイアス・レートを算出する直接の結果と
してこれらの数量について解く。
【０００９】毎秒、ＧＰＳ受信機は、プロセッサ１０に
おいて、測定エポック時間および局部発振器周波数を算
出する。これらを以下のように呼ぶ： Ｔｍｅ＿ｇｐｓ：算出された測定エポック時間。
おいて、測定エポック時間および局部発振器周波数を算
出する。これらを以下のように呼ぶ： Ｔｍｅ＿ｇｐｓ：算出された測定エポック時間。
【００１０】Ｆｏｓ＿ｇｐｓ：算出された局部発振器周
波数。 これらの数量の算出後、この新規な実施例はプロセッサ
１０を利用して、局部発振器の周波数が整数となるよう
に、Ｄ／Ａ（デジタル／アナログ）コンバータ２０を介
して適宜制御調整を行う。これを行う３ステップのアル
ゴリズムは以下のとおりである： ステップ１：整数周波数へのＬＯ周波数調整 ａ）従来のＧＰＳナビゲーション・アルゴリズムを利用
してＦｏｇ＿ｇｐｓを算出する。
波数。 これらの数量の算出後、この新規な実施例はプロセッサ
１０を利用して、局部発振器の周波数が整数となるよう
に、Ｄ／Ａ（デジタル／アナログ）コンバータ２０を介
して適宜制御調整を行う。これを行う３ステップのアル
ゴリズムは以下のとおりである： ステップ１：整数周波数へのＬＯ周波数調整 ａ）従来のＧＰＳナビゲーション・アルゴリズムを利用
してＦｏｇ＿ｇｐｓを算出する。
【００１１】ｂ）周波数誤差ｆｅを次のようにして算出
する： ｆｅ＝ＩＮＴ（Ｆｏｓ＿ｇｐｓ＋０．５）−Ｆｏｓ＿ｇ
ｐｓ； ｃ）１次または２次低域通過ループ・フィルタを介して
パラメータｆｅを濾波し、このプロセスをＬＰＦ１（ｆ
ｅ）と呼ぶ； ｄ）Ｄ／Ａコンバータの入力として用いられる低域通過
フィルタの出力を次のように積分する： ＤＡ＿ｗｏｒｄ＝ＤＡ＿ｗｏｒｄ＋Ｋ１＊ＬＰＦ１（ｆ
ｅ）； ここで、ＤＡ＿ｗｏｒｄはＤ／Ａコンバータ入力のミッ
ドレンジに初期設定され、Ｋ１はＤＡ＿ｗｏｒｄに積分
される和がＤ／Ａコンバータ伝達関数後にＬＯ＿Ｈｚ
ｐｅｒ ｆｅ＿Ｈｚの単位となるような適切な倍率であ
る。ステップ１は、ＬＯ周波数を最も近い整数周波数に
駆動する自動周波数制御ループを形成する。
する： ｆｅ＝ＩＮＴ（Ｆｏｓ＿ｇｐｓ＋０．５）−Ｆｏｓ＿ｇ
ｐｓ； ｃ）１次または２次低域通過ループ・フィルタを介して
パラメータｆｅを濾波し、このプロセスをＬＰＦ１（ｆ
ｅ）と呼ぶ； ｄ）Ｄ／Ａコンバータの入力として用いられる低域通過
フィルタの出力を次のように積分する： ＤＡ＿ｗｏｒｄ＝ＤＡ＿ｗｏｒｄ＋Ｋ１＊ＬＰＦ１（ｆ
ｅ）； ここで、ＤＡ＿ｗｏｒｄはＤ／Ａコンバータ入力のミッ
ドレンジに初期設定され、Ｋ１はＤＡ＿ｗｏｒｄに積分
される和がＤ／Ａコンバータ伝達関数後にＬＯ＿Ｈｚ
ｐｅｒ ｆｅ＿Ｈｚの単位となるような適切な倍率であ
る。ステップ１は、ＬＯ周波数を最も近い整数周波数に
駆動する自動周波数制御ループを形成する。
【００１２】ｅ）ＤＡ＿ｗｏｒｄの現在値をＤ／Ａコン
バータに送り、ＤＡコンバータはこの秒での補正に応じ
て局部発振器の周波数をわずかにアップまたはダウン調
整する。
バータに送り、ＤＡコンバータはこの秒での補正に応じ
て局部発振器の周波数をわずかにアップまたはダウン調
整する。
【００１３】好適な実施例では、この処理は制御プロセ
ッサ１０を介してソフトウェアで行うことができる。 ステップ２：プログラマブル・カウンタ制御の算出 次に、プログラマブル・カウンタ１５について制御を算
出するプロセスを開始する。制御プロセッサ１０によっ
て達成されるステップは次のとおりである： ａ）測定エポック時間と次の１ＰＰＳ ＵＴＣ秒との間
の時間差ｄｔを次のように算出する： ｄｔ＝ＩＮＴ（Ｔｍｅ＿ｇｐｓ＋１）−Ｔｍｅ＿ｇｐ
ｓ； ｂ）このｄｔ時間測定内のＬＯクロック・サイクル数を
次のように算出する： ｃｌｋｓ＝Ｆｌｏ＿ｇｐｓ＊ｄｔ； ｃ）１ＰＰＳ出力パルスを１ＬＯクロックの＋／−１／
２内に入れるため、プログラマブル整数カウンタによっ
て適用される整数カウント数を次のように算出する： ｉｎｔ＿ｃｌｋｓ＝ＩＮＴ（ｃｌｋｓ＋０．５）； 受信器局部発振器の「ｉｎｔ＿ｃｌｋｓ」カウント数を
カウントした後、パルスを出力するように、プログラマ
ブル・カウンタに補正を適用する。 ステップ３：残留時間誤差（もしあれば）の除去 最後のステップでは、１ＰＰＳ出力パルスにおける残留
時間誤差の算出と、この誤差を除去するため局部発振器
周波数の緩やかな制御(mild control)とを必要とする。
これらの必要なステップは次のとおりである： ａ）ステップ２のパートｂから、パルスを１秒チックに
もっとも近づけるために必要なクロック数の分数部を次
のように算出する： ｆｒａｃ＿ｃｌｋｓ＝ｃｌｋｓ−ｉｎｔ＿ｃｏｕｎｔ； ｂ）ステップ１で用いられるものよりも大きな時定数を
有する１次低域通過フィルタで、数量「ｆｒａｃ＿ｃｌ
ｋｓ」を低域通過濾波し、これをＬＰＦ２（ｆｒａｃ＿
ｃｌｋｓ）と呼ぶ； ｃ）ＬＰＦ２フィルタの出力に比例する補正項をＤ／Ａ
コンバータに次のように加算する： ＤＡ＿ｗｏｒｄ＝ＤＡ＿ｗｏｒｄ＋Ｋ２＊ＬＰＦ２（ｆ
ｒａｃ＿ｃｌｋｓ）； ｄ）ＤＡ−ｗｏｒｄの現在値をＤ／Ａコンバータに送
り、Ｄ／Ａコンバータは、この秒の補正に応じて局部発
振器の周波数をわずかにアップまたはダウン調整する。
ッサ１０を介してソフトウェアで行うことができる。 ステップ２：プログラマブル・カウンタ制御の算出 次に、プログラマブル・カウンタ１５について制御を算
出するプロセスを開始する。制御プロセッサ１０によっ
て達成されるステップは次のとおりである： ａ）測定エポック時間と次の１ＰＰＳ ＵＴＣ秒との間
の時間差ｄｔを次のように算出する： ｄｔ＝ＩＮＴ（Ｔｍｅ＿ｇｐｓ＋１）−Ｔｍｅ＿ｇｐ
ｓ； ｂ）このｄｔ時間測定内のＬＯクロック・サイクル数を
次のように算出する： ｃｌｋｓ＝Ｆｌｏ＿ｇｐｓ＊ｄｔ； ｃ）１ＰＰＳ出力パルスを１ＬＯクロックの＋／−１／
２内に入れるため、プログラマブル整数カウンタによっ
て適用される整数カウント数を次のように算出する： ｉｎｔ＿ｃｌｋｓ＝ＩＮＴ（ｃｌｋｓ＋０．５）； 受信器局部発振器の「ｉｎｔ＿ｃｌｋｓ」カウント数を
カウントした後、パルスを出力するように、プログラマ
ブル・カウンタに補正を適用する。 ステップ３：残留時間誤差（もしあれば）の除去 最後のステップでは、１ＰＰＳ出力パルスにおける残留
時間誤差の算出と、この誤差を除去するため局部発振器
周波数の緩やかな制御(mild control)とを必要とする。
これらの必要なステップは次のとおりである： ａ）ステップ２のパートｂから、パルスを１秒チックに
もっとも近づけるために必要なクロック数の分数部を次
のように算出する： ｆｒａｃ＿ｃｌｋｓ＝ｃｌｋｓ−ｉｎｔ＿ｃｏｕｎｔ； ｂ）ステップ１で用いられるものよりも大きな時定数を
有する１次低域通過フィルタで、数量「ｆｒａｃ＿ｃｌ
ｋｓ」を低域通過濾波し、これをＬＰＦ２（ｆｒａｃ＿
ｃｌｋｓ）と呼ぶ； ｃ）ＬＰＦ２フィルタの出力に比例する補正項をＤ／Ａ
コンバータに次のように加算する： ＤＡ＿ｗｏｒｄ＝ＤＡ＿ｗｏｒｄ＋Ｋ２＊ＬＰＦ２（ｆ
ｒａｃ＿ｃｌｋｓ）； ｄ）ＤＡ−ｗｏｒｄの現在値をＤ／Ａコンバータに送
り、Ｄ／Ａコンバータは、この秒の補正に応じて局部発
振器の周波数をわずかにアップまたはダウン調整する。
【００１４】ステップ３は、１ＰＰｓ出力信号における
位相誤差を削除するように、ＬＰ周波数を自動調整する
位相同期ループとして機能する。
位相誤差を削除するように、ＬＰ周波数を自動調整する
位相同期ループとして機能する。
【００１５】ステップ１およびステップ３における２つ
のプロセスの帯域幅は異なるので、これらはＬＯを整数
周波数に設定し、かつ出力１ＰＰＳ信号における以降の
時間残留を削除すべく共に機能する。
のプロセスの帯域幅は異なるので、これらはＬＯを整数
周波数に設定し、かつ出力１ＰＰＳ信号における以降の
時間残留を削除すべく共に機能する。
【００１６】本発明は、位相および周波数誤差性能が他
の低コストＧＰＳ受信機によって構成されるものに比べ
て優れている１ＰＰＳ信号を生成する。穏やかな局部発
振器周波数制御（最も近い整数周波数に導く）と、生成
信号の位相および周波数を制御する適切な制御ループ・
ソフトウェアとの組み合わせにより、極めて安定した出
力信号および低コスト・システム構成が得られる。
の低コストＧＰＳ受信機によって構成されるものに比べ
て優れている１ＰＰＳ信号を生成する。穏やかな局部発
振器周波数制御（最も近い整数周波数に導く）と、生成
信号の位相および周波数を制御する適切な制御ループ・
ソフトウェアとの組み合わせにより、極めて安定した出
力信号および低コスト・システム構成が得られる。
【００１７】本発明では、Ｄ／Ａコンバータの追加によ
り局部発振器を多くの可能な整数周波数の一つに導き、
水晶発振器の設計をＶＣＸＯに変更し、そしてＬＯ周波
数を多くの整数周波数の一つに導くため十分な制御ソフ
トウェアを追加することにより、１ＰＰＳパルスが余分
な鋸波雑音を有しないようにシステムを制御できること
がわかる。また、適切な多くの整数ＬＯ周波数が存在
し、電圧調整は最も近い整数周波数に導くことができる
だけでよいことが理解されるまた、ＬＯを最も近い整数
周波数に導くことはＤ／Ａ制御回路を大幅に簡略化する
が、その理由は、この要素のダイナミック・レンジは、
未知の周波数範囲、例えば、今日のＧＰＳ受信機で用い
られる一般的な局部発振器における＋／−２ＰＰＭの全
範囲ではなく、ＬＯを最大＋／−０．５Ｈｚだけ移動で
きればよいためである。
り局部発振器を多くの可能な整数周波数の一つに導き、
水晶発振器の設計をＶＣＸＯに変更し、そしてＬＯ周波
数を多くの整数周波数の一つに導くため十分な制御ソフ
トウェアを追加することにより、１ＰＰＳパルスが余分
な鋸波雑音を有しないようにシステムを制御できること
がわかる。また、適切な多くの整数ＬＯ周波数が存在
し、電圧調整は最も近い整数周波数に導くことができる
だけでよいことが理解されるまた、ＬＯを最も近い整数
周波数に導くことはＤ／Ａ制御回路を大幅に簡略化する
が、その理由は、この要素のダイナミック・レンジは、
未知の周波数範囲、例えば、今日のＧＰＳ受信機で用い
られる一般的な局部発振器における＋／−２ＰＰＭの全
範囲ではなく、ＬＯを最大＋／−０．５Ｈｚだけ移動で
きればよいためである。
【００１８】これまで、正確な１ＰＰＳパルスを達成す
るためには、システムは精細な分解時間スライスに分周
するための基準として高クロック周波数を有する必要が
あった。本システムでは、低システム・クロック周波数
を利用して高精度を達成でき、部品コストおよびシステ
ム全体のコストの節減および消費電力の軽減が可能にな
る。
るためには、システムは精細な分解時間スライスに分周
するための基準として高クロック周波数を有する必要が
あった。本システムでは、低システム・クロック周波数
を利用して高精度を達成でき、部品コストおよびシステ
ム全体のコストの節減および消費電力の軽減が可能にな
る。
【００１９】本発明の好適な実施例について図示し、そ
の様式を詳しく説明してきたが、本発明の精神または特
許請求の範囲から逸脱せずに、さまざまな修正が可能な
ことは当業者に明白である。
の様式を詳しく説明してきたが、本発明の精神または特
許請求の範囲から逸脱せずに、さまざまな修正が可能な
ことは当業者に明白である。
【図１】本発明によるパルス発生装置を示す図である。
１０ 制御プロセッサ １５ プログラマブル・カウンタ ２０ デジタル／アナログ・コンバータ ２５ 局部発振器 ３０ 受信機タイムベース ３５ ＲＦコンバータおよびデジタルＧＰＳ相関器
Claims (4)
- 【請求項１】 周期パルスを与える装置であって：電圧
入力信号によって制御される電圧制御発振器（２５）で
あって、周波数出力信号を生成する電圧制御発振器（２
５）；周期パルスを与えるプログラマブル・カウンタ
（１５）であって、前記電圧制御発振器に結合されるプ
ログラマブル・カウンタ（１５）；前記周期パルスにお
ける誤差を測定し、周波数制御信号を生成するプロセッ
サ（１０）であって、前記プログラマブル・カウンタに
結合されたプロセッサ（１０）；前記電圧制御発振器に
よって整数周波数出力を生成するため、前記周波数制御
信号を前記電圧入力信号に変換するデジタル／アナログ
・コンバータ（２０）であって、前記プロセッサおよび
前記電圧制御発振器に結合されたデジタル／アナログ・
コンバータ（２０）；および前記整数周波数出力信号
と、プリロード・カウントとに応答して、前記プリロー
ド・カウントおよび前記整数周波数出力信号を整数倍と
して維持すべくさらに動作する前記プログラマブル・カ
ウンタ（１５）であって、前記プログラマブル・カウン
タは、安定した第１周波数にて前記周期パルスを生成
し、前記プログラマブル・カウンタは前記プロセッサお
よび前記電圧制御発振器に結合される前記プログラマブ
ル・カウンタ（１５）；によって構成されることを特徴
とする周期パルスを与える装置。 - 【請求項２】 固定レート周期パルスを生成する受信機
タイムベース（３０）であって、前記電圧制御発振器，
前記プログラマブル・カウンタおよび前記プロセッサに
結合された受信機タイムベース（３０）を更に含んで構
成されることを特徴とする請求項１記載の周期パルスを
与える装置。 - 【請求項３】 ＧＰＳ受信機において、周期パルスを与
える装置であって：電圧入力信号によって制御される電
圧制御発振器（２５）であって、周波数出力信号を生成
する電圧制御発振器（２５）；周期パルスを与えるプロ
グラマブル・カウンタ（１５）であって、前記電圧制御
発振器に結合されたプログラマブル・カウンタ（１
５）；前記周期パルスにおける誤差を測定し、周波数制
御信号を生成するプロセッサ（１０）であって、前記プ
ログラマブル・カウンタに結合されたプロセッサ（１
０）；前記電圧制御発振器によって整数周波数出力を生
成するため、前記周波数制御信号を前記電圧入力信号に
変換するデジタル／アナログ・コンバータ（２０）であ
って、前記プロセッサおよび前記電圧制御発振器に結合
されたデジタル／アナログ・コンバータ（２０）；およ
び前記整数周波数出力信号と、プリロード・カウントと
に応答して、前記プリロード・カウントおよび前記整数
周波数出力信号を整数倍として維持すべくさらに動作す
る前記プログラマブル・カウンタ（１５）であって、前
記プログラマブル・カウンタは、安定した第１周波数に
て前記周期パルスを生成し、前記プログラマブル・カウ
ンタは前記プロセッサおよび前記電圧制御発振器に結合
される前記プログラマブル・カウンタ（１５）；によっ
て構成されることを特徴とする周期パルスを与える装
置。 - 【請求項４】 周期パルスを与える方法であって：局部
発振器（２５）の出力を整数周波数に調整する段階（１
０）；前記局部発振器のクロック周波数のプラスまたは
マイナス２分の１内に周期パルスを入れるため、整数カ
ウント数をプロセッサ（１０）によって算出する段階；
プログラマブル・カウンタ（１５）を前記カウント数に
設定する段階（１０）；および所望の周期パルス周波数
のクロック周波数のプラスまたはマイナス２分の１内に
周期パルスを入れるため、クロック・パルス数の分数部
でデジタル／アナログ・コンバータ（２０）を補正する
段階（１０）；によって構成されることを特徴とする方
法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/624,674 US5745741A (en) | 1996-04-10 | 1996-04-10 | Frequency stable periodic pulse generation apparatus and method |
| US624674 | 1996-04-10 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1048324A true JPH1048324A (ja) | 1998-02-20 |
| JP4068178B2 JP4068178B2 (ja) | 2008-03-26 |
Family
ID=24502880
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP09835197A Expired - Fee Related JP4068178B2 (ja) | 1996-04-10 | 1997-04-01 | 周波数の安定した周期パルスを生成する装置と方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5745741A (ja) |
| JP (1) | JP4068178B2 (ja) |
| KR (1) | KR100468265B1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007010689A1 (ja) * | 2005-07-22 | 2007-01-25 | Pioneer Corporation | クロック生成装置、車載装置およびクロック生成方法 |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2749454B1 (fr) * | 1996-05-31 | 1998-08-14 | Sgs Thomson Microelectronics | Procede et dispositif programmable de generation d'impulsions de largeur variable |
| US20020026321A1 (en) | 1999-02-26 | 2002-02-28 | Sadeg M. Faris | Internet-based system and method for fairly and securely enabling timed-constrained competition using globally time-sychronized client subsystems and information servers having microsecond client-event resolution |
| US6931233B1 (en) * | 2000-08-31 | 2005-08-16 | Sirf Technology, Inc. | GPS RF front end IC with programmable frequency synthesizer for use in wireless phones |
| US6710622B1 (en) | 2002-04-12 | 2004-03-23 | National Semiconductor Corp | Programmable digital one-shot |
| US7397312B2 (en) | 2005-07-28 | 2008-07-08 | Agilent Technologies, Inc. | Spectrum analyzer and method for correcting frequency errors |
| JP5002627B2 (ja) * | 2009-08-25 | 2012-08-15 | 日立オートモティブシステムズ株式会社 | 電源制御装置 |
| US9397670B2 (en) * | 2014-07-02 | 2016-07-19 | Teradyne, Inc. | Edge generator-based phase locked loop reference clock generator for automated test system |
| CN108008424B (zh) * | 2017-11-27 | 2021-04-02 | 上海航天测控通信研究所 | 一种卫星导航接收机秒脉冲的生成方法及装置 |
| US10903974B2 (en) * | 2018-07-25 | 2021-01-26 | Sirius Xm Radio Inc. | Maintaining repeater accuracy for satellite signal delivery systems |
| WO2025144478A1 (en) * | 2023-12-28 | 2025-07-03 | Landis+Gyr Technology, Inc. | Timer synchronisation using radio frequency signal offset |
| WO2026059446A1 (en) * | 2024-09-11 | 2026-03-19 | Qualinx Holding B.V. | A method and a system for generating multi-frequency pulsed signals |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4890305A (en) * | 1988-02-12 | 1989-12-26 | Northern Telecom Limited | Dual-tracking phase-locked loop |
| EP0406469B1 (de) * | 1989-07-06 | 1995-09-27 | Deutsche ITT Industries GmbH | Digitale Steuerschaltung für Abstimmsysteme |
| US5398263A (en) * | 1993-01-14 | 1995-03-14 | Motorola, Inc. | Autonomous pulse train timing controls for time-mark alignment |
| US5440313A (en) * | 1993-05-27 | 1995-08-08 | Stellar Gps Corporation | GPS synchronized frequency/time source |
| US5365182A (en) * | 1993-06-22 | 1994-11-15 | Motorola, Inc. | Method and apparatus for low power clock generation for high speed applications |
-
1996
- 1996-04-10 US US08/624,674 patent/US5745741A/en not_active Expired - Lifetime
-
1997
- 1997-04-01 JP JP09835197A patent/JP4068178B2/ja not_active Expired - Fee Related
- 1997-04-10 KR KR1019970013241A patent/KR100468265B1/ko not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007010689A1 (ja) * | 2005-07-22 | 2007-01-25 | Pioneer Corporation | クロック生成装置、車載装置およびクロック生成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100468265B1 (ko) | 2005-05-03 |
| US5745741A (en) | 1998-04-28 |
| KR970072665A (ko) | 1997-11-07 |
| JP4068178B2 (ja) | 2008-03-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5440313A (en) | GPS synchronized frequency/time source | |
| US8188796B2 (en) | Digital phase-locked loop clock system | |
| JP4068178B2 (ja) | 周波数の安定した周期パルスを生成する装置と方法 | |
| US9979406B2 (en) | High-reliability holdover method and topologies | |
| SE518565C2 (sv) | Frekvensnormal-generator | |
| JP2007033447A (ja) | 周波数誤差を補正するスペクトルアナライザ及びその方法 | |
| WO2021138730A1 (en) | Circuit and method for generating temperature-stable clocks using ordinary oscillators | |
| US6091281A (en) | High precision reference voltage generator | |
| US5886583A (en) | Oscillator control circuit including a phase difference change-detecting circuit | |
| CN113031428B (zh) | 实时时钟装置以及电子设备 | |
| US20160061972A1 (en) | Data acquisition apparatus using one single local clock | |
| US5216374A (en) | Frequency synthesizer utilizing pulse-width modulation of digital VCO control signal | |
| JP2002016438A (ja) | 水晶発振回路および時計装置および計測装置 | |
| CN115173983B (zh) | 一种通信系统设备内部延时补偿方法及装置 | |
| JP2674534B2 (ja) | 発振装置 | |
| JPH11237489A (ja) | 基準周波数発生装置 | |
| JP3246459B2 (ja) | 刻時同期方法及び刻時同期回路 | |
| JPH11174170A (ja) | 周波数標準装置 | |
| US20070008041A1 (en) | Layout for a time base | |
| JP3436498B2 (ja) | 周波数補正機能を備えたクロック発生回路 | |
| JP2002325034A (ja) | フラクショナルｎ方式周波数シンセサイザ | |
| JPH02262717A (ja) | 周波数シンセサイザ | |
| RU2071173C1 (ru) | Квантовый стандарт частоты | |
| JPH1084280A (ja) | 基準信号発生器 | |
| JP2000241524A (ja) | デジタルプロセッシングｐｌｌ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040126 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060704 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20061004 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20061010 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070410 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20070709 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20070712 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071009 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20071009 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20071009 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071211 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080110 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110118 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |