JPH10500840A - 電流制限用回路装置 - Google Patents

Abstract

(57)【要約】 電界効果トランジスタ（１２）のソース−ドレイン通路とそれに直列に接続される電流センサ（８）が入っている電流制限用の回路装置。瞬時過電流に対する効果的な保護を行うために電流の立上がり速度を、電流センサ（８）に含まれるインダクタ（９）によって制限する。フリーホイールダイオードとして動作するダイオード（１１）が電流センサ（８）に並列に配置されている。回路装置は通信機器への電力供給のための装置で有利に使用できる。

Description

【発明の詳細な説明】 電流制限用回路装置 技術分野 本発明は、請求項１に記載の電流制限用回路装置に関する。 背景技術 このタイプの回路装置は既にＤＥ−３５ ３５ ８６４−Ａ１で周知である。 周知の回路装置の直列回路には電界効果トランジスタのドレイン−ソース通路が 配置されている。電界効果トランジスタのドレイン−ソース通路と直列に、電流 センサとしての測定抵抗が接続されている。測定抵抗のところで降下する電圧は バイポーラトランジスタを制御する。電界効果トランジスタのゲートは、抵抗を 経て、電界効果トランジスタをオンにするターンオン電位と、バイポーラトラン ジスタのエミッタ−コレクタ通路を経て、電界効果トランジスタをオフにするブ ロッキング電位につながっている。電界効果トランジスタの作用により、電源電 圧に接続されると流れ、コンデンサを充電する充電電流が所定の値に制限される 。 入力または出力と並列に接続されるコンデンサを持つアッセンブリの場合、高 い充電電流が、電圧のかかったプラギング接続の時、またはコンデンサに電圧を 加える時に発生する。これは、特に、電源用のバッファキャパシタを持つアッセ ンブリが、運転中に、電圧を導く低インピーダンスのバスを持つプリント基板に さし込み接続される場合である。このようなバッファキャパシタは、特に、スイ ッチ方式の電源装置の入力に、または、負荷の冗長フィーディングのために相互 に並列接続されている電源装置の出力に設けられることもある。 電界効果トランジスタと電流測定抵抗とを持つ電流制限用回路装置を利用する と、稼働電圧をさし込み接続する際、または稼働電圧を加える際に充電電流を制 限でき、また、稼働中にも制限できる。しかし、この制限には、通常数マイクロ セカンドの反応時間を伴う。アッセンブリが稼働中に引きはずされると、さし込 み接点のはね上がりのために、定常状態限界値の倍数に達するような短い再充電 電流パルスが発生する。その際、特に、隣接アッセンブリにある通信装置が妨害 されることがある。 本発明内で考察すると、電流そのものではなく電流の立上がり速度を制限すれ ば上記の困難は生じないことが明らかになった。 それ故、本発明の目的は、請求項１に記載の回路装置を電流だけではなく、電 流の立上がり速度を制限するような方法で設計することである。 発明の開示 本発明に従って、回路装置は請求項１の特徴部分に記載の方法で設計される。 こうした方法によって、制限作用が実際に遅延なしで始まるので、構成要素を さし込み接続する際、または蓄積コンデンサを有する装置の電源を入れる際に生 じる瞬時過電流に対する有効な保護がなされるという長所がもたらされる。特に 、接点はね上がり、または過電圧パルスによって引き起こされる比較的短い連続 スイッチング操作でも、有害な瞬時過電流をもたらさないので特に有利である。 その他に、制限された立上がり速度は、電気伝導で結ばれた回路、または空間的 に隣接する回路への干渉を低減する。それ故、この回路装置は、特に、干渉を避 けることが厳しく要求される通信機器での利用に適している。 稼働中にアッセンブリが交換される際、同じプリント基板に搭載されたアッセ ンブリは高充電電流によって損傷されることはない。なぜなら電流制限用の回路 装置が、さしこみ接続と引きはずしの際の接点はね上がりがある間、瞬時充電電 流を定義されたように制限するからである。 その他に、この回路装置は過電流によるさし込み接点の損傷を防ぐ。充電電流 の制限によって、運転中に過電圧になると蓄積コンデンサでの電圧上昇も確実に 制限される。運転中の接続、さしこみ接続、または電圧変動の際のバックアップ ヒューズの作動も有効に阻止される。 ＵＳ４，４３８，４７３で、電気的負荷の給電のために使われ、短絡時に負荷 電流を遮断する回路装置はすでに周知である。回路装置に直列に接続され、通常 稼働中に制御されるバイポーラトランジスタは、電流センサの作用で、短絡時に はオフ状態に変わる。電流センサは、測定抵抗に直列におかれたインダクタを持 つ測定抵抗で構成される。電流遮断装置として動作するこのトランジスタはフリ ップフロップによって制御されるのでバイナリで動作する。フリップフロップの 出力信号は、電流遮断装置になるトランジスタへの途中で、接続されている間、 遅延され、容量負荷につながる遮断装置が動作できるようになる。入力側の過電 圧に対する保護としては通常のサイリスタが使われる。 本発明の有利な形状は請求項２から請求項１０で明らかになる。 本発明は図で示された実施例を用いて詳細に説明される。 図面の簡単な説明 図１はｎチャネルの電界効果トランジスタ１個とｎｐｎトランジスタ１個とを 持つ電流制限用回路装置を示す。 図２は図１に従った回路装置のための電流−電圧タイミング図を示す。 図３は付加的に制御可能な電界効果トランジスタを持つ電流制限用回路装置を 示す。 図４はｐチャネル電界効果トランジスタ１個とｎｐｎトランジスタ１個とを持 つ電流制限用回路装置を示す。 発明を実施するための最良の形態 図１に示された回路装置には、供給電圧源２と蓄積コンデンサ１９との間に配 置され、流入電流制限と過電圧保護の機能を同時に果たす電流制限装置が入って いる。 電流制限用回路装置は、マルチコネクタ（図では詳細に示さない）のさし込み 接点３と４とを経て供給電圧源２に、蓄積コンデンサ１９と負荷抵抗２０とによ る並列回路として図示されている電気負荷には、さし込み接点１７，１８を経て 接続できる。 蓄積コンデンサ１９の一方の端部は、供給電圧源２のプラス極に、さし込み接 点１７，３を経て接続され、もう一方の端部は供給電圧源２のマイナス極に、さ し込み接点１８、電界効果トランジスタ１２のドレイン−ソース通路、それと直 列につながっている電流センサ８、およびさし込み接点４を経て、接続される。 電流センサ８は、電流測定抵抗１０とそれに直列に配置されているインダクタ ９で構成される。電流センサ８と並列に、負荷電流に関連して逆方向バイアスが かかっているダイオード１１が配置されており、それは、インダクタ９のための フリーホイールダイオードとして機能する。 アクチュエータになる電界効果トランジスタ１２のゲートは、一方ではバイポ ーラトランジスタ５のコレクタに接続され、他方では抵抗１６を経て、回路装置 の直列回路に接続されており、その抵抗は、供給電圧源２のプラス極を負荷１９ と２０とに接続する。ツェナー（Ｚ）ダイオード７は電界効果トランジスタ１２ のゲートーソース通路に並列に接続されている。Ｚダイオード７は、電界効果ト ランジスタ１２を制御する電圧をそのツェナー電圧値に制限するように、バイア スがかけられている。 バイポーラトランジスタ５のエミッタは、さし込み接点４を経て供給電圧源２ のマイナス極に接続されている。トランジスタ５のコレクタは電界効果トランジ スタ１２のゲートに接続されている。トランジスタ５のベースは、抵抗６を経て 、電流センサ８と電界効果トランジスタ１２のソースの結合点に接続されている 。 回路装置の電流制限が有効に作用するために、給電システムで発生する高いが 短い過電圧は、負荷２０ではわずかな電圧上昇しかもたらさない。この過電圧に 対応する電圧差は電界効果トランジスタ１２に現われる。過電圧が終わると回路 装置は、電界効果トランジスタ１２がオンになった通常の状態に戻る。 制限すべき電流Ｊ₁は入力源２のプラス極から、閉じたスイッチ１、コンデン サ１９と抵抗２０とで作られる並列回路、電界効果トランジスタ１２のドレイン −ソース通路および電流センサ８を経て、電圧源２のマイナス極に流れる。 電流Ｊ₁の立上り速度はインダクタ９によって測定され、電界効果トランジス タ１２によって制限される。インダクタ９の必要なインダクタンスは、制限すべ き電圧と測定電圧との比に対応して決まるが、インダクタ自身が電流立上りを制 限すべき場合に必要な値よりも少ない値になる。 さし込み接点３，４，１７，１８が接続されスイッチ１が閉じることによって 、またはスイッチ１が閉じた状態でそうした接点がさし込み接続されることによ って、コンデンサ１９が供給電圧Ｕｅへとつながる時に、充電電流Ｊ₁が常に発 生する。 電流制限は電界効果トランジスタ１２によってなされ、これはノーマリーオフ 型ｎチャネルＭＯＳＦＥＴであり、容量性負荷１９，２０と直列に配置されてい る。電界効果トランジスタ１２は寄生キャパシタンスを持つ。ゲート−ソースキ ャパシタンス１３はゲートとソースとの間にあり、ゲート−ドレインキャパシタ ンス１４はゲートとドレインの間にあり、ソース−ドレインキャパシタンス１５ は電界効果トランジスタ１２のソースとドレインの間にある。 電界効果トランジスタ１２は、電圧Ｕ₁が印加されると、高抵抗１６を介して オンされる。Ｚダイオード７はその制御電圧を制限し、それゆえ、電界効果トラ ンジスタ１２の保護を行う。 抵抗１０およびインダクタ９の巻線抵抗とは電流センサ８の抵抗構成要素にな る。場合によっては、インダクタ９の巻線抵抗単独でこの抵抗構成要素になるこ ともある。その場合、外部抵抗１０は短絡しても良い。 充電電流の立上りと充電電流それ自体によってインダクタ９と抵抗１０とをは さんで発生する電圧が、トランジスタ５のベースしきい値電圧を上回る場合、ト ランジスタ５はオンし、電界効果トランジスタ１２をオフにし始める。このよう にして、充電電流Ｊ₁の立上りと充電電流Ｊ₁それ自体とが両方とも制限される。 図２は、図１に従った回路装置において、電界効果トランジスタ１２の寄生キ ャパシタンス１３，１４，１５を考慮した場合、電圧Ｕ₁をかけた場合と接点は ね上がりの場合における充電電流Ｊ₁の形状を示したものである。 ターンオン時点ｔ₁で電圧Ｕ₁はゼロから値Ｕｅに上がる。この時点で放電され るコンデンサ１９、および電界効果トランジスタ１２の寄生キャパシタンス１３ から１５のため、インダクタ９での電圧とトランジスタ５のコレクタとエミッタ の間の電圧も入力部電圧Ｕｅにはね上がる。そのためトランジスタ５はオンにな り、抵抗６を通ってベース電流がトランジスタ５に流れ、寄生キャパシタンス１ ３，１４を充電するための電流を受け入れ、Ｚダイオード７を経て、寄生キャパ シタンス１５を充電するための電流をも受け入れる。 抵抗６は、一方では寄生キャパシタンス１３から１５の急速充電のために十分 なベース電流が使用できるように、また、他方ではトランジスタ５が過負荷とな らないように計算され決められる。 インダクタ９のインダクタンスは、寄生キャパシタンス１３から１５への充電 電流の主要成分がインダクタ９を通るのではなく、トランジスタ５を通って流れ るように大きくしてある。これにより、トランジスタ５は電界効果トランジスタ １２を、そのゲートを経て確実にオフにする。図２では、こうした充電電流が時 点ｔ₁での短いスパイクとして認められる。 トランジスタ５は、寄生キャパシタンス１３から１５の充電電流が減衰すると オフになる。電界効果トランジスタ１２は抵抗１６を経て再びオンになり、その 結果、ｔ₂の時点で、負荷キャパシタンスを形成するコンデンサ１９のための充 電電流が流れ始める。電流Ｊ₁の立上がり速度は、トランジスタ５のベースしき い値電圧とインダクタ９のインダクタンスとによって制限される。時点ｔ₃から 始まる抵抗１０での電圧降下は、電流Ｊ₁はもう立上がらなくなるためトランジ スタ５のベースしきい値電圧に達する。時点ｔ₄で、コンデンサ１９はほぼ充電 され、充電電流Ｊ₁は下がり始める。時点ｔ₅で、コンデンサ１９は完全に充電さ れ、その結果、容量性負荷１９，２０の非リアクタンス抵抗２０が受け入れる電 流だけが流れる。 時点ｔ₆で、さし込み接点３または４のはね上がりなどのために、電圧Ｕ₁の短 時間の遮断が始まる。遮断中はコンデンサ１９が抵抗２０によって部分的に放電 される。電圧Ｕ₁は時点ｔ₇で元に戻る。時点ｔ₇からの電流の形状は時点ｔ₁から の動作に対応しているが充電継続時間は、時点ｔ₇のコンデンサ１９の充電状態 に応じて、短くなる。この場合、電界効果トランジスタ１２の寄生キャパシタン ス１３から１５がまだ完全には放電されていない場合でも、電流制限は遅延なく 、通常の限界電圧を越えるスパイクをともなうことなく始まる。 図３は、図１の回路装置に広い範囲で一致する電流制限用回路装置を示す。抵 抗２３が、トランジスタ５のコレクタと抵抗１６の間の結合点と電界効果トラン ジスタ１２のゲートの間に追加されている。ダイオード２４は抵抗２３と並列に 接続されている。ダイオード２４は、抵抗１６を通り電界効果トランジスタ１２ をオンにする電圧に対して、逆方向バイアスがかけられている。トランジスタ５ のコレクタと電界効果トランジスタ１２のソースの間に接続されているＺダイオ ード７は、この場合、抵抗２３と電界効果トランジスタ１２のゲート−ソース通 路で作る直列回路と並列に接続されている。 ある種の電界効果トランジスタでは、特に、比較的長いゲート供給線につなが っている場合は、抵抗２３が、振動を抑制するために必要なこともある。ダイオ ード２４は、電界効果トランジスタ１２がターンオンした時点で、寄生ドレイン −ソースキャパシタンス２５によってハイ状態に駆動されることを防止する。 スイッチ２２が図１に示す回路装置に追加されるよう構成されている。スイッ チ２２によって、抵抗１６に加えられるターンオン電位を切り替えることが可能 になる。図示されたスイッチ位置の場合、入力電圧Ｕ₁は抵抗１６に印加される 。それ以外のスイッチ位置では、補助電圧Ｕ_Hが抵抗１６に印加される。 抵抗１６はスイッチ２２と抵抗２３との間に接続される。抵抗１６と２３と の間の結合点は、トランジスタ５のコレクタにつながるとともに、Ｚダイオード ７を経て電界効果トランジスタ１２のソースにもつながっている。Ｚダイオード ７は、スイッチ２２から抵抗１６を経て陰極に達する電圧に対して逆方向バイア スがかかるような極性になっており、それ故、そうした電圧をそのツェナー電圧 の値に制限する。 抵抗１６にスイッチ２２を経て補助電圧Ｕ_Hが加わるように接続されると、電 界効果トランジスタ１２の駆動電圧は補助電圧Ｕ_Hから導かれる。このようにし て、電界効果トランジスタ１２は、供給電圧Ｕ₁とは独立に切り替えられる。そ の結果、電界効果トランジスタ１２を過電圧解放、または、様々な負荷の所定の 接続部分などの追加機能のためのアクチュエータとして利用できる。 図１に示す回路装置にさらに追加されているのは、抵抗２５が、電界効果トラ ンジスタ１２のドレインーソース通路と並列に配置されており、Ｚダイオード２ ６が、電流センサ８と電界効果トランジスタ１２のドレイン−ソース通路で作る 直列回路に並列に配置されているという点である。Ｚダイオード２６は電流Ｊ₁ に関連して逆方向のバイアスがかけられている。抵抗２５は、電界効果トランジ スタ１２のパルス負荷を減らすための負荷軽減抵抗として動作するか、または、 補助電圧Ｕ_Hが抵抗１６に印加されている場合に、負荷にたとえ電界効果トラン ジスタ１２がオフの状態でも、小電流を、例えば補助サプライとして送るか、あ るいは、電界効果トランジスタ１２がオンの状態になる前にコンデンサ１９をゆ っくり充電するように動作する。 Ｚダイオード２６は、電界効果トランジスタ１２を過電圧と逆電流から保護す るために使用されている。電界効果トランジスタ１２自体が所定のアバランシェ 特性を持つ場合にはＺダイオード２６は不必要である。 インダクタ２１は、特に、図２の時点ｔ₁で、寄生キャパシタンス１３から１ ５の充電中に発生する電流スパイクをさらに減衰しなければならないときに使わ れる。その際、比較的小さいインダクタンスで十分である。 図１では、ＭＯＳ−ＦＥＴが電界効果トランジスタ１２として使われ、ｎｐｎ タイプのバイポーラトランジスタがトランジスタ５として使われる。図４に示す 電流制限用の回路装置は、図１に示す回路装置から作られ、そこでは、電界効果 トランジスタ１２としてｐチャネルＭＯＳ−ＦＥＴがｎチャネルＭＯＳ−ＦＥＴ の代わりに使われ、トランジスタ５としてｐｎｐトランジスタがｎｐｎトランジ スタの代わりに使われ、電界効果トランジスタ１２のドレイン−ソース通路と電 流センサ８とで作る直列回路が、供給電圧源のマイナス極ではなくプラス極に接 続されている。

Claims (1)

1. 【特許請求の範囲】 １．供給電圧源（２）と蓄積コンデンサ（１９）との間に配置され、直列接続 された電界効果トランジスタ（１２，１２０）のソース−ドレイン通路とこのソ ース−ドレイン通路に直列に接続されている電流センサ（８，８０）とを含み、 前記電界効果トランジスタ（１２，１２０）のゲートが抵抗（１６，１６０）を 介して前記電界効果トランジスタ（１２，１２０）を開閉するターンオン電位に つながり、さらに、トランジスタ（５，５０）のエミッタ−コレクタ通路を介し て前記電界効果トランジスタ（１２，１２０）をオフ状態にするブロッキング電 位につながり、前記トランジスタ（５，５０）のエミッタは電流センサ（８，８ ０）の一方の端に接続され、前記トランジスタ（５，５０）のベースは抵抗（６ ，６０）を介して前記電流センサ（８，８０）のもう一方の端に接続され、その 結果、前記トランジスタ（５，５０）のエミッタ−コレクタ通路は、前記電流セ ンサ（８，８０）での電圧降下が所定のしきい値以下になると高いインピーダン スになり、また、前記電流センサ（８，８０）での電圧降下が所定のしきい値以 上になると、前記トランジスタ（５，５０）のコレクタが電流制限の意味で、前 記電界効果トランジスタ（１２，１２０）を制御する電位をもたらすようになる 電流制限用回路装置において、 前記電流センサ（８，８０）はインダクタ（９，９０）を含み、その結果、前 記センサのインピーダンスが抵抗的、誘導的成分をもち、負荷電流（Ｊ₁）に関 して逆方向バイアスがかけられているダイオード（１１，１１０）が前記電流セ ンサ（８，８０）に並列に接続されていることを特徴とする電流制限用回路装置 。 ２．前記電界効果トランジスタ（１２）のゲート供給線にゲート直列抵抗（２ ３）が入っており、ダイオード（２４）が前記ゲート直列抵抗（２３）に並列に 接続されており、前記ゲート直列抵抗（２３）で電圧降下し、前記電界効果トラ ンジスタ（１２，１２０）をオンにする電圧に対して逆方向バイアスがかけられ ていることを特徴とする請求項１に記載の回路装置。 ３．前記電界効果トランジスタ（１２，１２０）をオンにする電圧に対して逆 方向バイアスがかかっているＺダイオード（２７）が、前記トランジスタ（５， ５０）のコレクタと前記電界効果トランジスタ（１２，１２０）のソースの間に 配置されていることを特徴とする請求項１または請求項２に記載の回路装置。 ４．前記供給電圧源（２）と負荷（１９，２０）とを直接つなぐ電位と補助電 圧（Ｕ_H）との間のスイッチ（２２）によって、前記ターンオン電位が切り替え られることを特徴とする請求項１ないし請求項３のいずれかに記載の回路装置。 ５．抵抗（２５）が前記電界効果トランジスタ（１２，１２０）のドレイン− ソース通路に並列に配置されていることを特徴とする請求項１ないし請求項４の いずれかに記載の回路装置。 ６．前記供給電流（Ｊ₁）に対して逆方向バイアスがかかっているＺダイオー ド（２６）が、前記電流センサ（８，８０）と前記電界効果トランジスタ（１２ ）のドレイン−ソース通路で作られる直列回路に並列に配置されていることを特 徴とする請求項１ないし請求項５のいずれかに記載の回路装置。 ７．受動状態の前記回路装置がオンすると、前記電界効果トランジスタ（１２ ，１２０）の寄生キャパシタンス（１３，１４， １５）の充電電流の主成分が 、前記トランジスタ（５，５０）のエミッタ−コレクタ通路を経て流れるように 、前記インダクタ（９，９０）のインダクタンスが計算され決められていること を特徴とする請求項１ないし請求項６のいずれかに記載の回路装置。 ８．負荷電流が前記トランジスタ（５，５０）のしきい値電圧に関係して、所 定の値に制限されるように、前記電流センサ（８，８０）の抵抗成分が計算され 決められていることを特徴とする請求項１ないし請求項７のいずれかに記載の回 路装置。 ９．前記トランジスタ（５，５０）のベース供給線上に配置された抵抗（６， ６０）が、前記電界効果トランジスタ（１２）の前記寄生キャパシタンス（１３ ，１４，１５）の充電のためには十分小さい値になっており、前記トランジスタ （５，５０）を過負荷から保護するためには十分大きい値になっていることを特 徴とする請求項１ないし請求項８のいずれかに記載の回路装置。 １０．前記電流センサ（８，８０）の抵抗成分が前記インダクタ（９，９０） の巻線抵抗によって作られることを特徴とする請求項１ないし請求項９のいずれ かに記載の回路装置。