JPH1050084A - メモリ制御装置およびメモリアクセス方法 - Google Patents
メモリ制御装置およびメモリアクセス方法Info
- Publication number
- JPH1050084A JPH1050084A JP20234096A JP20234096A JPH1050084A JP H1050084 A JPH1050084 A JP H1050084A JP 20234096 A JP20234096 A JP 20234096A JP 20234096 A JP20234096 A JP 20234096A JP H1050084 A JPH1050084 A JP H1050084A
- Authority
- JP
- Japan
- Prior art keywords
- sector
- data
- block
- state
- storage medium
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
- Read Only Memory (AREA)
- Memory System (AREA)
Abstract
のガーベージコレクションの実行環境を自在に制限する
メモリアクセス環境を構築することである。 【解決手段】 フラッシュROM15中で使用中状態の
セクタ内のデータをデータ未使用状態のセクタに複写
し、該使用中状態のセクタ内のデータを破棄してデータ
未使用状態のセクタに遷移させるメモリアクセスの許可
または禁止を設定する管理フラグを記憶するDRAM1
4に記憶された管理フラグの状態を判定してCPU5が
フラッシュROM15の各セクタに対する前記メモリア
クセスを制御する構成を特徴とする。
Description
れた情報を消去可能な記憶媒体に対するアクセスを制御
するメモリ制御装置およびメモリ制御方法に関するもの
である。
可能な記憶媒体、例えばフラッシュROM等が種々の情
報処理装置に搭載されている。
去単位、例えば64Kバイト等といった大きな単位での
消去(フラッシュ)が可能な不揮発性メモリである。こ
れを、ファイルシステムの支配下の記録メディアとして
使用できるサービスを提供するドライバが従来から存在
している。
タ構造を説明する図である。以下、構成および動作につ
いて説明する。なお、フラッシュROMは、システム中
に複数搭載されており、消去単位をイレーズブロックE
Bとする。
000は、複数のイレーズブロックEB1〜EBNによ
って構成され、各イレーズブロックEB1〜EBNは、
さらに消去回数カウンタECと複数のセクタによって構
成され、消去回数カウンタECは、イレーズブロックを
消去した回数をカウントするために用いる部分であり、
セクタは管理領域として論理セクタ番号を表すセクタ番
号SNとセクタが有効利用されているかどうかを表す
「使用中」を示す管理フラグWRE、「使用済み」を示
す管理フラグWREとデータ領域DATAから構成され
ている。
ないため、各セクタの書き換えは、論理セクタを移動さ
せることで行っている。
1000の各セクタの書き換えを説明する概念図であ
り、(a)が書き換え前の状態に対応し、(b)が書き
換え後に対応する。
たデータを書き換える場合、セクタ番号SN「8」がフ
ァイルの一部として利用されていて、その内容を変更し
た場合には、未使用のセクタ(図10の(a)の斜線セ
クタ域)を検索し、その場所を新たなセクタ番号SN
「8」のデータ管理セクタとして、図10の(b)に示
すようにセクタ番号とデータを格納し、管理フラグWR
Eを「書込み中」にする。
の管理フラグWREDを「使用済み」にすると、書き換
え処理が終了する。
書き換えを実行してゆくことにより、いずれフラッシュ
ROM100の殆どの領域を「使用済セクタ」になって
しまう。
M1000を一旦消去して、「使用済セクタ」を「未使
用セクタ」へ戻す処理、すなわち、ガーベージコレクシ
ョンを行う必要がある。
は、上述したようなイレーズブロックが複数含まれてい
る。また、通常、消去回数にはある保証の上限があるた
め、システムに含まれる各イレーズブロックの消去回数
を均一するように、消去するイレーズブロックを選定す
ることが望ましい。
(上記消去回数カウンタECによる)を使用した消去回
数分散処理が実行されている。
ステムでは、あらかじめ消去回数カウンタECを保持し
ておき、消去する度にカウンタを「1」つインクリメン
トする。そして、消去するタイミングが到達した時に、
消去対象のイレーズブロックの中から、一番消去回数の
少ないブロックを選んで消去するようにしている。
ーベージコレクションが多発してシステムのパフォーマ
ンスが極端に落ちてしまう。これに対して、従来より、
総論理セクタ分を格納できるイレーズブロック数よりも
「1」つだけ余分にイレーズブロックを対比ブロックと
して用意して、そのような事態を避けることができるよ
うに構成されている。
ーベージコレクションは、通常データのコピーやイレー
ズブロックの消去等時間の係る処理である。
ウン等の際に、ファイルの読み書きが発生してガーベー
ジコレクションが起こると、例えばイベント処理ルーチ
ンに各種のイベントが溜りすぎる等システムの運営に不
具合を生じさせてしまうという問題点があった。
なされたもので、本発明に係る第1の発明〜第7の発明
の目的は、所定の記憶媒体に対するガーベージコレクシ
ョン実行を制限するフラグを設定し、該フラグ設定中は
記憶媒体に対するガーベージコレクション実行を制限す
ることにより、システム状態に応じて発生するメモリ媒
体内のガーベージコレクションの実行環境を自在に制限
するメモリアクセス環境を構築することができるメモリ
制御装置およびメモリアクセス方法を提供することであ
る。
は、複数の書き換え可能なブロックを備える記憶媒体の
各セクタに対するデータ書き換えを制御するメモリ制御
装置において、前記記憶媒体中で使用中状態のセクタ内
のデータをデータ未使用状態のセクタに複写し、該使用
中状態のセクタ内のデータを破棄してデータ未使用状態
のセクタに遷移させるメモリアクセスの許可または禁止
を設定する管理フラグを記憶する記憶手段と、前記記憶
手段に記憶された前記管理フラグの状態を判定して前記
記憶媒体の各セクタに対する前記メモリアクセスを制御
する制御手段とを有するものである。
は、前記管理フラグが禁止状態の場合に前記メモリアク
セスを実行可能とする予約ブロックを少なくとも1つ有
するものである。
は、前記管理フラグが禁止状態の場合に、前記予約ブロ
ックに対するデータ書込みを許可し、前記管理フラグが
許可状態の場合に、前記予約ブロックに対するデータ書
込みを禁止するものである。
は、使用中状態のセクタ内のデータを消去するために、
該データを退避させるための退避ブロックを少なくとも
1つ有するものである。
は予約ブロックと退避ブロックとを含み、前記制御手段
が前記予約ブロックと前記退避ブロックとを同一ブロッ
クとして管理とするものである。
は、フラッシュROMとするものである。
え可能なセクタを複数ブロック備える記憶媒体の各ブロ
ックに対するデータ書き換えを制御するメモリアクセス
方法において、前記記憶媒体中で使用中状態のセクタ内
のデータをデータ未使用状態のセクタに複写し、該使用
中状態のセクタ内のデータを破棄してデータ未使用状態
のセクタに遷移させるメモリアクセスの許可または禁止
を設定する管理フラグを設定する設定工程と、該設定さ
れた前記管理フラグの状態を判定して前記記憶媒体の各
セクタに対する前記メモリアクセスを禁止または許可す
る処理工程とを有するものである。
示すメモリ制御装置を適用可能な画像処理システムの一
例を示すブロック図であり、例えば電子カメラシステム
(ディジタルカメラ)に対応する。
カス制御部等により焦点制御が実行されて被写体とのピ
ントを自動調整される機能が付加されている。2はCC
Dユニットで、レンズ1を通過した光を電気信号(アナ
ログ信号)として出力する。3はA/Dコンバータで、
CCDユニット2から出力されるアナログ信号をディジ
タル信号に変換する。4はSSGユニットで、CCDユ
ニット2およびA/Dコンバータ3に同期信号を供給す
る。5はCPUで、OS等のシステムプログラムが格納
されたROM13および外部記憶媒体17に記憶された
各種アプリケーションプログラムを実行してシステムバ
ス上の各デバイスのアクセスを総括的に制御する。
処理(映像モード,文字原稿モード等に基づく画像処理
を含む)を高速化処理する。7は電池で、DC−DCコ
ンバータ8の電源として機能する。DC−DCコンバー
タ8は、システム全体へ電源を供給する。9は電源コン
トローラユニットで、DC−DCコンバータ8を制御す
る。10はマイクロコンピュータで、パネル操作,表示
装置,電源のコントロールを行う。11は表示装置で、
ユーザへの情報を表示する。12はコントロールパネル
で、ユーザが直接操作可能なレリーズスイッチを含む。
タフェースで、ATAハードディスク等の外部記録媒体
17とのデータ書込み/データ読み込みを行う。なお、
外部記録媒体17は、所定のモードに応じて異なる枚数
の映像情報を記憶することができる。
信異端19を介して例えばウインドウズ,マッキントッ
シュ(それぞれ商品名)等のパーソナルコンピュータ
(PC)22とのデータアクセスを可能とする。これに
より、撮像された静止画の画像情報または外部記録媒体
17に記憶された画像情報をパーソナルコンピュータ2
2のアプリケーションにより自在に編集処理可能に構成
されている。20はDMACで、DRAM14へのアク
セス制御する。21はストロボで、光量を検知して自動
発光制御される。なお、外部記憶媒体17が装着されて
いない場合でも、撮像された画像情報を画像ファイルと
してフラッシュROM15上に記憶することができる。
以下、カメラ撮影時の動作について説明する。
チをユーザが押下すると、CPU5がその押下状態を検
出して、ROM13に記憶された撮影シーケンスを開始
する。SSG4がCCDユニット2およびA/Dコンバ
ータ3に対して駆動クロックを供給してCCDユニット
2内の、例えば57万画素のCCDを駆動する。
信号は、A/Dコンバータ3でディジタル信号へ変換さ
れ、DMAC20によりDRAM14へDMA転送され
る。1フレーム分のDMA転送が終了した時点で、CP
U5は、信号処理シーケンスを開始する。
処理プログラムを主記憶領域(DRAM14上)に読み
出して実行する。主記憶領域上のデータを信号処理アク
セラレータ6へ転送して信号処理を行う。なお、信号処
理アクセラレータ6は、信号処理の全てを行うわけでは
なく、CPU5で行う処理のうち、特に時間のかかる処
理を補助する演算を担い、CPU5の処理ソフトウエア
と連携して動作する。
画像ファイルとしてフラッシュROM15へ記録され
る。この時記録するファイルフォーマットが圧縮処理を
必要とするのであれば圧縮も行う。
5に記録される画像ファイルシステムの階層構造を示す
概念図であり、例えば階層L1〜L4で構成される場合
に対応する。
プリケーションで、カメラ内部で起動するソフトウエア
であり、ファイルをファイル名でオープンして読書きし
た後クローズする。階層L2は、ファイルシステムAP
I層で、ユーザアプリケーションからファンクションコ
ールによって呼び出される。該階層L2がドライブ名と
ファイルシステムを関連付けて管理している。各ドライ
ブ毎にファイルシステムアーキテクチャー層(階層L
3)をマウントするように構成しているため、複数のフ
ァイルシステムアーキテクチャー(例えばFAT,HP
−FS,NFS,NT−FS等)を混在させることが可
能となっている。なお、ファイルシステムアーキテクチ
ャー層が実際のファイル管理を行う部分である。最下位
の階層L4がブロックデバイス層である。
ロックデバイス層の提供するサービスを利用してファイ
ル入出力を実現している。なお、ブロックデバイス層で
は、データを512バイト等のセクタという単位で管理
している。該ブロックデバイス層でデバイス毎の入出力
制御の違いと、ヘッドやシリンダ等のパラメータの違い
を吸収している。これにより、同時に複数の種類のデバ
イスを混在させたカメラシステムを構築することができ
る。
フラッシュROM15のブロックデバイスがファイルシ
ステムへ提供するサービスは(1)〜(5)である。
クタからのデータ読み出しサービス、(2)は論理的な
セクタ番号で指定したセクタへのデータ書き込みサービ
ス、(3)は論理的なセクタ番号で指定したセクタを解
放するサービス、(4)はガーベージコレクションを禁
止するサービス、(5)はガーベージコレクションを許
可するサービスである。以下、上記(4),(5)につ
いて詳述する。
えばシステムの殆どの論理セクタを使用している時など
に未使用セクタがなくなり、それ以上書き込めなくなる
可能性がある。
少なくとも1つ予約ブロックとして、ガーベージコレク
ション禁止時には、この予約ブロックに書き込む。本実
施形態ではガーベージコレクションの際の使用中セクタ
の移動のための対比ブロックと上記予約ブロックを同一
ブロックとして実現している。
手段との対応及びその作用について図1等を参照して説
明する。
なセクタを複数ブロック備える記憶媒体の各ブロックに
対するデータ書き換えを制御するメモリ制御装置におい
て、前記記憶媒体中で使用中状態のセクタ内のデータを
データ未使用状態のセクタに複写し、該使用中状態のセ
クタ内のデータを破棄してデータ未使用状態のセクタに
遷移させるメモリアクセスの許可または禁止を設定する
管理フラグを記憶する記憶手段(DRAM14)と、前
記記憶手段に記憶された前記管理フラグの状態を判定し
て前記記憶媒体の各ブロックに対する前記メモリアクセ
スを制御する制御手段(CPU5がROM13,RAM
14等に記憶された制御プログラムを実行して制御す
る)とを有し、フラッシュROM15中で使用中状態の
セクタ内のデータをデータ未使用状態のセクタに複写
し、該使用中状態のセクタ内のデータを破棄してデータ
未使用状態のセクタに遷移させるメモリアクセスの許可
または禁止を設定する管理フラグを記憶するDRAM1
4に記憶された前記管理フラグの状態を判定してCPU
5がフラッシュROM15の各セクタに対する前記メモ
リアクセスを制御するので、フラッシュROM15の使
用状態に応じて頻発するガーベージコレクションの発生
を有効に制限することができる。
5は、前記管理フラグが禁止状態の場合に前記メモリア
クセスを実行可能とする予約ブロックを少なくとも1つ
有するので、ガーベージコレクションが禁止されて、書
き換えが要求されるセクタを獲得できない状況が発生し
ても、予約ブロックを使用してデータ更新処理を実行し
てシステムのデータを正常に保持させることができる。
使用中状態のセクタ内のデータを消去するために、該デ
ータを退避させるための退避ブロックを少なくとも1つ
有するので、ガーベージコレクション実行時に、対象と
なるセクタのデータを一括して退避させて短時間にガー
ベージコレクションを完了することができる。
M15内の前記予約ブロックと前記退避ブロックとを同
一ブロックとして管理とするので、同一ブロックを予約
ブロックまたは退避ブロックとして効率よく共有するこ
とができる。
てガーベージコレクションの禁止処理について説明す
る。
5に設定されるイレーズブロックに対するガーベージコ
レクション禁止処理手順を示すフローチャートである。
なお、(1)はステップを示す。
れると、ガーベージコレクションフラグを「禁止」に設
定して(1)、処理を終了する。
ションの実行状態応じて任意のタイミングで、例えばD
RAM14のフラグエリアに確保されるガーベージコレ
クションフラグを禁止に設定するものとする。
5のブロックデバイスによるサービス処理手順の一例を
示すフローチャートであり、例えば論理セクタの書き込
みサービス処理に対応する。(1)〜(12)は各ステ
ップを示す。
の持つセマフォを使用して論理セクタをロックする
(1)。なお、セクタが既に他のタスクによってロック
されている場合、他のタスクによってロック解除される
のを待つ。他のタスクによってロック解除された後でロ
ックを行う。また、ロックされたセクタは、ステップ
(9)でロック解除されるまでの間、自タスクによって
占有することができる。
記録されているかどうかを記憶管理テーブルのN番を参
照して判断し、有効なデータが記録されていると判断し
た場合には、ステップ(3)でそれまで有効なデータと
して記録されていたフラッシュROM(または主記憶)
のデータを破棄して、ステップ(4)以降へ進む。
録されていないと判断した場合には、ステップ(4)で
記憶領域を獲得して、正常に記憶領域を獲得できたかど
うかを判断し、フラッシュROMに記録場所等がない場
合には、獲得に失敗し、ステップ(5)でガーベージコ
レクションフラグを評価し、ガーベージコレクションフ
ラグが「許可」である場合には、ステップ(12)へ進
み、セクタのロックを解除し、異常復帰する。
ションフラグが「禁止」と評価された場合には、ステッ
プ(6)へ進み、対比ブロックへデータを書き込んでス
テップ(8)以降へ進む。
に成功した場合には、ステップ(7)でフラッシュRO
Mの領域へデータを書き込む。そして、ステップ(8)
で、記憶場所管理テーブルを更新する。これにより、記
録したフラッシュROM(または主記憶)へのポインタ
が代入される。次いで、ステップ(9)で、論理セクタ
のロックを解除する。なお、破線で示すステップ実行期
間中は、当該論理セクタを占有できる。
価し、記憶効率が悪化していると評価した場合には、ス
テップ(11)へ進み、ガーベージコレクションを実行
して、処理を復帰する。
していないと評価した場合には、そのまま処理を復帰す
る。
の一例を示すフローチャートである。なお、(1),
(2)は各ステップを示す。
ションフラグが「禁止」であるか「許可」であるかを調
べ、禁止であれば処理を復帰する。
ションフラグが「許可」であれば、ステップ(2)で未
使用セクタカウンタの値と使用済セクタカウンタの値と
を比較し(2)、使用済セクタカウンタの値が未使用セ
クタカウンタの値に対して同じか上回った時、上位プロ
グラムに対して記憶効率の悪化をレポートする。
ウンタの値が未使用セクタカウンタの値に対して下回っ
た時、正常復帰する。
5のブロックデバイスによるサービス処理手順の一例を
示すフローチャートであり、例えば論理セクタの解放サ
ービス処理に対応する。(1)〜(6)は各ステップを
示す。
のNセクタをロックする。これにより、自タスクで論理
セクタを占有できる。ステップ(2)でNセクタに記憶
されているデータを破棄するステップ(3)で、記憶場
所管理テーブルへ「不在」を代入する。そして、ステッ
プ(4)で論理セクタのロックを解除し、ステップ
(5)で上記と同様の記憶効率の評価を行い、記憶効率
が悪化していると評価した場合には、ステップ(6)へ
進み、ガーベージコレクションを実行して、処理を復帰
する。
ていないと評価した場合には、そのまま処理を復帰す
る。
5のブロックデバイスによるサービス処理手順の一例を
示すフローチャートであり、例えばガーベージコレクシ
ョンを許可するサービス処理に対応する。(1)〜
(5)は各ステップを示す。
ションフラグを「許可」にするステップ(2)でフラッ
シュROMへのアクセスをロックする。そして、ステッ
プ(3)で後述する手順に従って退避ブロックが正常か
どうかを判定し、退避ブロックが正常ならば、ステップ
(4)でフラッシュROMへのアクセスロックを解除し
て、復帰する。
異常であると報告された場合には、ステップ(5)でガ
ーベージコレクションを実行して、ステップ(4)へ戻
る。
処理手順の一例を示すフローチャートである。なお、
(1)はステップを示す。
の使用中セクタの数が「0」であるかどうか、すなわ
ち、使用中セクタカウンタの値が「0」かどうかを判定
し、YESならば処理を復帰し、NOならば図7のステ
ップ(5)へ進み、退避ブロック異常処理、すなわち、
ガーベージコレクションを実行する。
の対応及びその作用について図3,図4等を参照して説
明する。
タを複数ブロック備える記憶媒体(フラッシュROM1
5)の各ブロックに対するデータ書き換えを制御するメ
モリアクセス方法において、前記記憶媒体中で使用中状
態のセクタ内のデータをデータ未使用状態のセクタに複
写し、該使用中状態のセクタ内のデータを破棄してデー
タ未使用状態のセクタに遷移させるメモリアクセスの許
可または禁止を設定する管理フラグを設定する設定工程
(図3のステップ(1))と、該設定された前記管理フ
ラグの状態を判定して前記記憶媒体の各セクタに対する
前記メモリアクセスを禁止または許可する処理工程(図
4のステップ(5))とをCPU5がROM13,DR
AM14等に記憶された制御プログラムを実行して、記
憶媒体の使用状態に応じて頻発するガーベージコレクシ
ョンの発生を有効に制限することができる。
実現するソフトウエアのプログラムコードを記録した記
憶媒体を、システムあるいは装置に供給し、そのシステ
ムあるいは装置のコンピュータ(またはCPUやMP
U)が記憶媒体に格納されたプログラムコードを読み出
して実行することによっても、本発明の目的が達成され
ることは言うまでもない。
グラムコード自体が本発明の新規な機能を実現すること
になり、そのプログラムコードを記憶した記憶媒体は本
発明を構成することになる。
体としては、例えば、フロッピーディスク,ハードディ
スク,光ディスク,光磁気ディスク,CD−ROM,C
D−R,磁気テープ,不揮発性のメモリカード,RO
M,EEPROM等を用いることができる。
ムコードを実行することにより、前述した実施形態の機
能が実現されるだけでなく、そのプログラムコードの指
示に基づき、コンピュータ上で稼働しているOS(オペ
レーティングシステム)等が実際の処理の一部または全
部を行い、その処理によって前述した実施形態の機能が
実現される場合も含まれることは言うまでもない。
ラムコードが、コンピュータに挿入された機能拡張ボー
ドやコンピュータに接続された機能拡張ユニットに備わ
るメモリに書き込まれた後、そのプログラムコードの指
示に基づき、その機能拡張ボードや機能拡張ユニットに
備わるCPU等が実際の処理の一部または全部を行い、
その処理によって前述した実施形態の機能が実現される
場合も含まれることは言うまでもない。
1,第6の発明によれば、前記記憶媒体中で使用中状態
のセクタ内のデータをデータ未使用状態のセクタに複写
し、該使用中状態のセクタ内のデータを破棄してデータ
未使用状態のセクタに遷移させるメモリアクセスの許可
または禁止を設定する管理フラグを記憶する記憶手段に
記憶された前記管理フラグの状態を判定して制御手段が
前記記憶媒体の各セクタに対する前記メモリアクセスを
制御するので、記憶媒体の使用状態に応じて頻発するガ
ーベージコレクションの発生を有効に制限することがで
きる。
は、前記管理フラグが禁止状態の場合に前記メモリアク
セスを実行可能とする予約ブロックを少なくとも1つ有
するので、ガーベージコレクションが禁止されて、書き
換えが要求されるセクタを獲得できない状況が発生して
も、予約ブロックを使用してデータ更新処理を実行して
システムのデータを正常に保持させることができる。
用中状態のセクタ内のデータを消去するために、該デー
タを退避させるための退避ブロックを少なくとも1つ有
するので、ガーベージコレクション実行時に、対象とな
るセクタのデータを一括して退避させて短時間にガーベ
ージコレクションを完了することができる。
予約ブロックと前記退避ブロックとを同一ブロックとし
て管理とするので、同一ブロックを予約ブロックまたは
退避ブロックとして効率よく共有することができる。
用中状態のセクタ内のデータをデータ未使用状態のセク
タに複写し、該使用中状態のセクタ内のデータを破棄し
てデータ未使用状態のセクタに遷移させるメモリアクセ
スの許可または禁止を設定する管理フラグを設定し、該
設定された前記管理フラグの状態を判定して前記記憶媒
体の各セクタに対する前記メモリアクセスを禁止または
許可するので、記憶媒体の使用状態に応じて頻発するガ
ーベージコレクションの発生を有効に制限することがで
きる。
モリ媒体内のガーベージコレクションの実行環境を自在
に制限するメモリアクセス環境を構築することができ
る。
適用可能な画像処理システムの一例を示すブロック図で
ある。
像ファイルシステムの階層構造を示す概念図である。
レーズブロックに対するガーベージコレクション禁止処
理手順を示すフローチャートである。
イスによるサービス処理手順の一例を示すフローチャー
トである。
フローチャートである。
イスによるサービス処理手順の一例を示すフローチャー
トである。
イスによるサービス処理手順の一例を示すフローチャー
トである。
例を示すフローチャートである。
する図である。
書き換えを説明する概念図である。
Claims (7)
- 【請求項1】 複数の書き換え可能なセクタを複数ブロ
ック備える記憶媒体の各ブロックに対するデータ書き換
えを制御するメモリ制御装置において、前記記憶媒体中
で使用中状態のセクタ内のデータをデータ未使用状態の
セクタに複写し、該使用中状態のセクタ内のデータを破
棄してデータ未使用状態のセクタに遷移させるメモリア
クセスの許可または禁止を設定する管理フラグを記憶す
る記憶手段と、前記記憶手段に記憶された前記管理フラ
グの状態を判定して前記記憶媒体の各ブロックに対する
前記メモリアクセスを制御する制御手段とを有すること
を特徴とするメモリ制御装置。 - 【請求項2】 前記記憶媒体は、前記管理フラグが禁止
状態の場合に前記メモリアクセスを実行可能とする予約
ブロックを少なくとも1つ有することを特徴とする請求
項1記載のメモリ制御装置。 - 【請求項3】 前記制御手段は、前記管理フラグが禁止
状態の場合に、前記予約ブロックに対するデータ書込み
を許可し、前記管理フラグが許可状態の場合に、前記予
約ブロックに対するデータ書込みを禁止することを特徴
とする請求項1記載のメモリ制御装置。 - 【請求項4】 前記記憶媒体は、使用中状態のセクタ内
のデータを消去するために、該データを退避させるため
の退避ブロックを少なくとも1つ有することを特徴とす
る請求項1記載のメモリ制御装置。 - 【請求項5】 各ブロックには、予約ブロックと退避ブ
ロックとを含み、前記制御手段が前記予約ブロックと前
記退避ブロックとを同一ブロックとして管理とすること
を特徴とする請求項1記載のメモリ制御装置。 - 【請求項6】 前記記録媒体は、フラッシュROMであ
ることを特徴とする請求項1,2,4のいずれかに記載
のメモリ制御装置。 - 【請求項7】 複数の書き換え可能なセクタを複数ブロ
ック備える記憶媒体の各ブロックに対するデータ書き換
えを制御するメモリアクセス方法において、前記記憶媒
体中で使用中状態のセクタ内のデータをデータ未使用状
態のセクタに複写し、該使用中状態のセクタ内のデータ
を破棄してデータ未使用状態のセクタに遷移させるメモ
リアクセスの許可または禁止を設定する管理フラグを設
定する設定工程と、該設定された前記管理フラグの状態
を判定して前記記憶媒体の各セクタに対する前記メモリ
アクセスを禁止または許可する処理工程とを有すること
を特徴とするメモリアクセス方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20234096A JP3919261B2 (ja) | 1996-07-31 | 1996-07-31 | メモリ制御装置およびメモリアクセス方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20234096A JP3919261B2 (ja) | 1996-07-31 | 1996-07-31 | メモリ制御装置およびメモリアクセス方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1050084A true JPH1050084A (ja) | 1998-02-20 |
| JP3919261B2 JP3919261B2 (ja) | 2007-05-23 |
Family
ID=16455926
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20234096A Expired - Fee Related JP3919261B2 (ja) | 1996-07-31 | 1996-07-31 | メモリ制御装置およびメモリアクセス方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3919261B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008047155A (ja) * | 2007-10-26 | 2008-02-28 | Renesas Technology Corp | 一括消去型不揮発性メモリおよび携帯電話 |
| JP2010231416A (ja) * | 2009-03-26 | 2010-10-14 | Denso Corp | フラッシュメモリのデータ処理方法及び記憶装置 |
| JP4938460B2 (ja) * | 2003-12-30 | 2012-05-23 | サンディスク コーポレイション | 不揮発性メモリおよびブロック管理システムを伴う方法 |
| JP2016502220A (ja) * | 2013-01-04 | 2016-01-21 | マイクロソフト テクノロジー ライセンシング,エルエルシー | 共有およびマネージド・メモリー統一アクセス |
-
1996
- 1996-07-31 JP JP20234096A patent/JP3919261B2/ja not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4938460B2 (ja) * | 2003-12-30 | 2012-05-23 | サンディスク コーポレイション | 不揮発性メモリおよびブロック管理システムを伴う方法 |
| JP2008047155A (ja) * | 2007-10-26 | 2008-02-28 | Renesas Technology Corp | 一括消去型不揮発性メモリおよび携帯電話 |
| JP2010231416A (ja) * | 2009-03-26 | 2010-10-14 | Denso Corp | フラッシュメモリのデータ処理方法及び記憶装置 |
| JP2016502220A (ja) * | 2013-01-04 | 2016-01-21 | マイクロソフト テクノロジー ライセンシング,エルエルシー | 共有およびマネージド・メモリー統一アクセス |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3919261B2 (ja) | 2007-05-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6772421B2 (en) | Information processing apparatus and method therefor of binding common data between processes based on common data search results, and recording medium | |
| US6604168B2 (en) | Flash eeprom management using ratio of used to unused sectors | |
| JP3544610B2 (ja) | メモリ装置 | |
| JPH11161563A (ja) | データの記憶および再生方法 | |
| US6378033B1 (en) | Electronic device, control method thereof and storage medium | |
| US6473569B1 (en) | Camera and information processing apparatus | |
| JP3776493B2 (ja) | 画像記録装置 | |
| JP3727982B2 (ja) | フラッシュrom管理方法及び装置 | |
| US20050278480A1 (en) | Method of writing data into flash memory | |
| US7620994B2 (en) | Data recording system and data access method | |
| JP3919261B2 (ja) | メモリ制御装置およびメモリアクセス方法 | |
| JP3839856B2 (ja) | データ処理装置 | |
| US6750908B1 (en) | Image processing apparatus using recording medium which needs data erasing processing before recording of data | |
| JP2003076604A (ja) | フラッシュメモリのログ情報収集方式および方法 | |
| JP3703181B2 (ja) | フラッシュrom管理方法及び装置 | |
| JPH0997207A (ja) | フラッシュrom管理方法及び装置及びコンピュータ制御装置 | |
| JP3507121B2 (ja) | 記録装置及び記録ユニット | |
| JP3727983B2 (ja) | 電子カメラ | |
| JP4222748B2 (ja) | カメラ | |
| JP2006228138A (ja) | 半導体記憶装置、記憶制御方法および情報機器 | |
| JP3832933B2 (ja) | 情報処理装置およびその方法、オペレーティングシステム、記憶媒体 | |
| JP2005085081A (ja) | 不揮発性半導体メモリを記録媒体とするデータ記録装置 | |
| JP2003224809A (ja) | データ記録装置 | |
| JP4219299B2 (ja) | 記録デバイスのキャッシュ方法及びデータ記録装置 | |
| JP3840242B2 (ja) | 画像処理装置及びその制御方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060829 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060912 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061113 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070130 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070213 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100223 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110223 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120223 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130223 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140223 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |