JPH1050700A - 低温ｂｐｓｇ堆積方法、その方法によるｂｐｓｇ膜及び集積回路 - Google Patents
低温ｂｐｓｇ堆積方法、その方法によるｂｐｓｇ膜及び集積回路Info
- Publication number
- JPH1050700A JPH1050700A JP9134598A JP13459897A JPH1050700A JP H1050700 A JPH1050700 A JP H1050700A JP 9134598 A JP9134598 A JP 9134598A JP 13459897 A JP13459897 A JP 13459897A JP H1050700 A JPH1050700 A JP H1050700A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- source
- group
- bpsg
- silicon oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
- H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
- H10P14/6326—Deposition processes
- H10P14/6328—Deposition from the gas or vapour phase
- H10P14/6334—Deposition from the gas or vapour phase using decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
- C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
- C23C16/40—Oxides
- C23C16/401—Oxides containing silicon
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
- H10P14/66—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials
- H10P14/668—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials the materials being characterised by the deposition precursor materials
- H10P14/6681—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials the materials being characterised by the deposition precursor materials the precursor containing a compound comprising Si
- H10P14/6682—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials the materials being characterised by the deposition precursor materials the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P95/00—Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
- H10P95/06—Planarisation of inorganic insulating materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
- H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
- H10P14/6326—Deposition processes
- H10P14/6342—Liquid deposition, e.g. spin-coating, sol-gel techniques or spray coating
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
- H10P14/69—Inorganic materials
- H10P14/692—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses
- H10P14/6921—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon
- H10P14/69215—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon the material being a silicon oxide, e.g. SiO2
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
- H10P14/69—Inorganic materials
- H10P14/692—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses
- H10P14/6921—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon
- H10P14/6922—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon the material containing Si, O and at least one of H, N, C, F or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
- H10P14/6923—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon the material containing Si, O and at least one of H, N, C, F or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
Landscapes
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Engineering & Computer Science (AREA)
- Materials Engineering (AREA)
- Mechanical Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【課題】 半導体デバイス、例えばＤＲＡＭに用いるリ
ン化ホウケイ酸ガラス（ＢＰＳＧ）の薄膜を低温度によ
り堆積する方法を提供する。 【解決手段】 超リフロー特性を有する中間物｛Ｓｉ
（ＯＨ）4｝nを形成するように、付加的な−ＯＨを得る
ための試薬としてＲ−ＯＨの使用を含むものとすること
により、現在の処理温度である７５０℃より低い温度で
アニーリング工程及びリフロー工程を実現可能にする。
ン化ホウケイ酸ガラス（ＢＰＳＧ）の薄膜を低温度によ
り堆積する方法を提供する。 【解決手段】 超リフロー特性を有する中間物｛Ｓｉ
（ＯＨ）4｝nを形成するように、付加的な−ＯＨを得る
ための試薬としてＲ−ＯＨの使用を含むものとすること
により、現在の処理温度である７５０℃より低い温度で
アニーリング工程及びリフロー工程を実現可能にする。
Description
【０００１】
【発明が属する技術分野】本発明は、半導体を製造する
方法に関し、特に堆積及びこれに続くアニーリング中に
そのリン化ホウケイ酸ガラス（ＢＰＳＧ）の低温リフロ
ーを得る方法、その方法によって形成されたＢＰＳＧ膜
及び集積回路に関する。
方法に関し、特に堆積及びこれに続くアニーリング中に
そのリン化ホウケイ酸ガラス（ＢＰＳＧ）の低温リフロ
ーを得る方法、その方法によって形成されたＢＰＳＧ膜
及び集積回路に関する。
【０００２】
【従来の技術】最近の半導体デバイスの微細化及び多層
相互接続における進歩は、パターン表面の平坦でない部
分がデバイスの信頼性に深刻な影響を及ぼす結果となる
と共に、アスペクト比を増加させるに至った。このため
に、ワイヤリング層間に設けられた中間絶縁膜のより平
滑化を可能にする半導体デバイスの形成方法又は材料の
開発が要求されている。
相互接続における進歩は、パターン表面の平坦でない部
分がデバイスの信頼性に深刻な影響を及ぼす結果となる
と共に、アスペクト比を増加させるに至った。このため
に、ワイヤリング層間に設けられた中間絶縁膜のより平
滑化を可能にする半導体デバイスの形成方法又は材料の
開発が要求されている。
【０００３】リン化ホウケイ酸ガラス（ＢＰＳＧ）膜は
良好な平坦特性を示しているので、高密度のダイナミッ
ク・ランダム・アクセス・メモリ（ＤＲＡＭ）におい
て、特に増加した積層コンデンサ高、及び超高集積度を
有する進歩したＤＲＡＭにおいて重要である。しかし、
典型的には、ＢＰＳＧリフロー又はアニーリングは、熱
歪み及び好ましくないドーパント拡散のためにデバイス
のブレークダウンを発生させる高温のプロセスを必要と
する。更に、高温のプロセスは、ケイ酸コバルト、ケイ
酸チタン、ケイ酸ニッケルのような超大規模集積回路
（ＵＬＳＩ）に現在用いられている先進の酸化シリコン
に有害である。
良好な平坦特性を示しているので、高密度のダイナミッ
ク・ランダム・アクセス・メモリ（ＤＲＡＭ）におい
て、特に増加した積層コンデンサ高、及び超高集積度を
有する進歩したＤＲＡＭにおいて重要である。しかし、
典型的には、ＢＰＳＧリフロー又はアニーリングは、熱
歪み及び好ましくないドーパント拡散のためにデバイス
のブレークダウンを発生させる高温のプロセスを必要と
する。更に、高温のプロセスは、ケイ酸コバルト、ケイ
酸チタン、ケイ酸ニッケルのような超大規模集積回路
（ＵＬＳＩ）に現在用いられている先進の酸化シリコン
に有害である。
【０００４】これらの問題に対処するために、堆積温度
を改善する従来の方法は、アニーリング時間を増加させ
ること、及び約７００℃に処理温度を低下させるように
ゲルマニウム（Ｇｅ）により膜をドーピングすることで
あった。しかし、Ｇｅドーピングは長いプロセス時間を
必要とし、生産性を低下させ、また膜の品質を低下させ
る結果となり、更にこれが現在のＵＬＳＩプロセスを他
のプロセスと併用させることを不可能にさせている。
を改善する従来の方法は、アニーリング時間を増加させ
ること、及び約７００℃に処理温度を低下させるように
ゲルマニウム（Ｇｅ）により膜をドーピングすることで
あった。しかし、Ｇｅドーピングは長いプロセス時間を
必要とし、生産性を低下させ、また膜の品質を低下させ
る結果となり、更にこれが現在のＵＬＳＩプロセスを他
のプロセスと併用させることを不可能にさせている。
【０００５】酸化膜のリフロー特性は、以下のように、
０〜５０℃範囲の温度でシランを過酸化水素と反応させ
ることにより、高められることが最近の研究により明ら
かになった。 ＳｉＨ4＋Ｈ2Ｏ2＝Ｓｉ（ＯＨ）4
０〜５０℃範囲の温度でシランを過酸化水素と反応させ
ることにより、高められることが最近の研究により明ら
かになった。 ＳｉＨ4＋Ｈ2Ｏ2＝Ｓｉ（ＯＨ）4
【０００６】
【発明が解決しようとする課題】形成された重合化リフ
ロー・シランは、中間レベル金属の良好な空隙充填材を
生成する。しかし、堆積膜としては低品質であり、高温
のアニーリングにより更に高密度にされる必要がある。
更に、他のプロセスに比較して処理時間が概して長い。
このプロセスは、Ｈ2Ｏ2が高温で急速に分解するので、
低い温度（０〜５０℃）でのみ実施可能とされる。その
結果、堆積はマルチ・ステップのプロセスにおいてのみ
実施可能とされ、かつ低品質の膜でしかない。更に、プ
ロセスはドープされていない酸化物用にのみ開発されて
いた。しかし、ホウ素及び／又はリン・ドープの酸化物
は、可動イオン・ゲッタリング用の多くの応用におい
て、コンタクト・ホール・エッチング中に高いエッチン
グ速度を可能にするために必要とされる。高濃度（＞５
ｗｔ％）のホウ素とリン・ドーパントとの混合は、堆積
膜上の格子欠陥形成を増加させる恐れがある。従ってこ
れはＵＬＳＩ及びＶＬＳＩデバイスの製造に有害な影響
をもたらす。
ロー・シランは、中間レベル金属の良好な空隙充填材を
生成する。しかし、堆積膜としては低品質であり、高温
のアニーリングにより更に高密度にされる必要がある。
更に、他のプロセスに比較して処理時間が概して長い。
このプロセスは、Ｈ2Ｏ2が高温で急速に分解するので、
低い温度（０〜５０℃）でのみ実施可能とされる。その
結果、堆積はマルチ・ステップのプロセスにおいてのみ
実施可能とされ、かつ低品質の膜でしかない。更に、プ
ロセスはドープされていない酸化物用にのみ開発されて
いた。しかし、ホウ素及び／又はリン・ドープの酸化物
は、可動イオン・ゲッタリング用の多くの応用におい
て、コンタクト・ホール・エッチング中に高いエッチン
グ速度を可能にするために必要とされる。高濃度（＞５
ｗｔ％）のホウ素とリン・ドーパントとの混合は、堆積
膜上の格子欠陥形成を増加させる恐れがある。従ってこ
れはＵＬＳＩ及びＶＬＳＩデバイスの製造に有害な影響
をもたらす。
【０００７】
【課題を解決するための手段】本発明によれば、水酸基
群をＢＰＳＧ化学気相成長（ＣＶＤ）システムに導入
し、堆積工程及びその次のアニーリング工程において共
に低温リフローを達成する。このプロセスは、表面上に
薄いＢＰＳＧ膜を堆積する工程と、本来の位置で前記膜
をアニーリングする工程と、最終的に薄い相のＢＰＳＧ
膜を堆積する工程とからなる。
群をＢＰＳＧ化学気相成長（ＣＶＤ）システムに導入
し、堆積工程及びその次のアニーリング工程において共
に低温リフローを達成する。このプロセスは、表面上に
薄いＢＰＳＧ膜を堆積する工程と、本来の位置で前記膜
をアニーリングする工程と、最終的に薄い相のＢＰＳＧ
膜を堆積する工程とからなる。
【０００８】本発明の効果は、付加的な処理工程なし
に、良好な空隙充填特性、高い平坦化能力、及びカリウ
ム及びナトリウムのような移動イオンをゲッタリングす
る能力を保持することである。
に、良好な空隙充填特性、高い平坦化能力、及びカリウ
ム及びナトリウムのような移動イオンをゲッタリングす
る能力を保持することである。
【０００９】本発明の特徴は、ＢＰＳＧ膜の処理温度を
現在の処理温度の７５０〜８５０℃より低下させて、Ｕ
ＬＳＩに使用される先進のシリサイドに適したプロセス
にすることである。このプロセスは水酸基群の利点を利
用するものであり、水酸基群はＨ2Ｏ2より安定であっ
て、先進のシリサイド応用にとってより高い温度（＞５
０℃）で処理するのを可能にし、しかも先進のシリサイ
ド応用においても十分に低い温度（＜７００℃）での処
理を可能にする。
現在の処理温度の７５０〜８５０℃より低下させて、Ｕ
ＬＳＩに使用される先進のシリサイドに適したプロセス
にすることである。このプロセスは水酸基群の利点を利
用するものであり、水酸基群はＨ2Ｏ2より安定であっ
て、先進のシリサイド応用にとってより高い温度（＞５
０℃）で処理するのを可能にし、しかも先進のシリサイ
ド応用においても十分に低い温度（＜７００℃）での処
理を可能にする。
【００１０】本発明の他の特徴は、低い温度の処理によ
り好ましくないドーパント拡散及び熱歪みを低減させる
ことである。
り好ましくないドーパント拡散及び熱歪みを低減させる
ことである。
【００１１】更なる効果として、スループット率を最適
化するように、酸化シリコン膜を処理するために必要と
する工程及び／又は時間量を減少させることが好まし
い。本発明は、簡単な３工程プロセスを用いることによ
り、０．２５μｍ以下の空隙及びボイドを充填し、しか
も表面の部分的な平坦化を行う間にシリサイド層を処理
するために必要な時間を減少させている。
化するように、酸化シリコン膜を処理するために必要と
する工程及び／又は時間量を減少させることが好まし
い。本発明は、簡単な３工程プロセスを用いることによ
り、０．２５μｍ以下の空隙及びボイドを充填し、しか
も表面の部分的な平坦化を行う間にシリサイド層を処理
するために必要な時間を減少させている。
【００１２】本発明の以上の目的、他の目的、構成及び
効果は、本発明の好ましい実施例の更に詳細な下記説明
から明らかとなる。
効果は、本発明の好ましい実施例の更に詳細な下記説明
から明らかとなる。
【００１３】
【発明の実施の形態】本発明は、低圧、比較的に低温な
化学気相成長プロセスを開示する。このプロセスは、米
国カルフォルニア州フリーモントのＬＡＭ社によるイン
テグリティ・ツール（Integrity tool）により行われ、
０．２５μｍ以下のボイドの充填及び表面の部分平坦化
を行っている。このプロセスは、ＢＰＳＧの薄膜を堆積
する工程と、本来の位置で６００〜７００℃で１〜６０
分間アニーリングする工程と、ＢＰＳＧの最終的な薄膜
を堆積する工程とを含む。
化学気相成長プロセスを開示する。このプロセスは、米
国カルフォルニア州フリーモントのＬＡＭ社によるイン
テグリティ・ツール（Integrity tool）により行われ、
０．２５μｍ以下のボイドの充填及び表面の部分平坦化
を行っている。このプロセスは、ＢＰＳＧの薄膜を堆積
する工程と、本来の位置で６００〜７００℃で１〜６０
分間アニーリングする工程と、ＢＰＳＧの最終的な薄膜
を堆積する工程とを含む。
【００１４】ＢＰＳＧの薄膜は、図１に示すように、１
／２ミクロン以下のトポグラフィーによるゲート導体構
造を含む。構造１０は、ゲート酸化物層１２、ポリシリ
コン／酸化シリコン層１４、窒化シリコン層及び薄膜層
２０を含む。ＢＰＳＧ層２２はこれらの層の全面に堆積
される。最終的な構造は図２及び図３に示すように走査
電子マイクログラフにより示されている。
／２ミクロン以下のトポグラフィーによるゲート導体構
造を含む。構造１０は、ゲート酸化物層１２、ポリシリ
コン／酸化シリコン層１４、窒化シリコン層及び薄膜層
２０を含む。ＢＰＳＧ層２２はこれらの層の全面に堆積
される。最終的な構造は図２及び図３に示すように走査
電子マイクログラフにより示されている。
【００１５】本発明によるＢＰＳＧ膜を形成するために
使用する反応物は、シリコン、酸素、リン、ホウ素及び
Ｒ−ＯＨである。ただし、ＲはＨ及び任意の有機化合
物、例えばアルカリ、炭素二重結合、又はベンジル群か
ら選択される。これらの群はプロセス条件に従って−Ｏ
Ｈ類の安定性を増減するように変更されてもよい。更
に、炭素鎖は長さとして１〜１０炭素のものが好ましい
が、プロセス・パラメータが操作される限り、これらの
炭素鎖を酸化シリコンに付加できるように、長い鎖を使
用してもよい。
使用する反応物は、シリコン、酸素、リン、ホウ素及び
Ｒ−ＯＨである。ただし、ＲはＨ及び任意の有機化合
物、例えばアルカリ、炭素二重結合、又はベンジル群か
ら選択される。これらの群はプロセス条件に従って−Ｏ
Ｈ類の安定性を増減するように変更されてもよい。更
に、炭素鎖は長さとして１〜１０炭素のものが好ましい
が、プロセス・パラメータが操作される限り、これらの
炭素鎖を酸化シリコンに付加できるように、長い鎖を使
用してもよい。
【００１６】シリコンは、典型的には、テトラエチルオ
ルトケイ酸塩（ＴＥＯＳ）、シラン（ＳｉＨ4）又は両
者の混合として提供される。リンはホスフィン（Ｐ
Ｈ3）として提供されるが、トリメチル・リン（ＴＭ
Ｐ）又はトリエチルイン（ＴＥＰ）のような代替ソース
を使用して毒性及び反応性を減少させたものでもよい。
酸素はその通常の（Ｏ2）状態による酸素ガスの形式で
供給されるが、窒素酸化物又はオゾンを使用するもので
もよい。ホウ素は、好ましくは、トリエチル・ボロン
（ＴＥＢ）として供給されるが、ジボラン及びトリエチ
ル・ボロン（ＴＥＢ）を用いるものでもよい。更に、Ｒ
−ＯＨ化合物は、リフローを高め、かつ堆積及びリフロ
ー又はアニーリング工程を行う温度を低下させるために
使用される。従って、堆積反応は、以下のようになる。 ＜７５０℃ ＴＥＯＳ＋ＰＨ3＋ＴＥＢ＋Ｒ−ＯＨ−−−−−→ＢＰＳＧ膜 ＜７５０℃ ＳｉＨ4＋ＰＨ3＋ＴＥＢ＋Ｒ−ＯＨ−−−−−→ＢＰＳＧ膜 ＜７５０℃ ＳｉＨ4＋ＴＥＯＳ＋ＰＨ3＋Ｒ−ＯＨ−−−−→ＢＰＳＧ膜 ただし、ＲはＨ、ＣＨ3、Ｃ2Ｈ5、Ｃ6Ｈ5、又は他のア
ルカリ若しくは炭素二重結合化合物である。
ルトケイ酸塩（ＴＥＯＳ）、シラン（ＳｉＨ4）又は両
者の混合として提供される。リンはホスフィン（Ｐ
Ｈ3）として提供されるが、トリメチル・リン（ＴＭ
Ｐ）又はトリエチルイン（ＴＥＰ）のような代替ソース
を使用して毒性及び反応性を減少させたものでもよい。
酸素はその通常の（Ｏ2）状態による酸素ガスの形式で
供給されるが、窒素酸化物又はオゾンを使用するもので
もよい。ホウ素は、好ましくは、トリエチル・ボロン
（ＴＥＢ）として供給されるが、ジボラン及びトリエチ
ル・ボロン（ＴＥＢ）を用いるものでもよい。更に、Ｒ
−ＯＨ化合物は、リフローを高め、かつ堆積及びリフロ
ー又はアニーリング工程を行う温度を低下させるために
使用される。従って、堆積反応は、以下のようになる。 ＜７５０℃ ＴＥＯＳ＋ＰＨ3＋ＴＥＢ＋Ｒ−ＯＨ−−−−−→ＢＰＳＧ膜 ＜７５０℃ ＳｉＨ4＋ＰＨ3＋ＴＥＢ＋Ｒ−ＯＨ−−−−−→ＢＰＳＧ膜 ＜７５０℃ ＳｉＨ4＋ＴＥＯＳ＋ＰＨ3＋Ｒ−ＯＨ−−−−→ＢＰＳＧ膜 ただし、ＲはＨ、ＣＨ3、Ｃ2Ｈ5、Ｃ6Ｈ5、又は他のア
ルカリ若しくは炭素二重結合化合物である。
【００１７】ＢＰＳＧ膜の堆積は比較的に高い温度（＞
５００℃）で実行されるので、大抵のＲ−ＯＨ基はＲ群
及び水酸基群に分離されることに注意すべきである。従
って、反応混合物にＲ−ＯＨ群を導入すると、堆積アニ
ーリング及び最終的な平坦化の堆積中に更に多くの−Ｏ
Ｈ群が発生される。そのときは、水酸基群がシラン又は
ＴＥＯＳにおけるシリコンと反応して移動｛Ｓｉ（Ｏ
Ｈ）4｝n群を形成し、これがまた膜のリフロー特性を高
める。その結果、図２及び図３に示すように、低い温度
での空隙充填特性のプロセスは、高い温度による現在の
処理方法（水酸基群なし）と同じように、良好であるこ
とが観察される。
５００℃）で実行されるので、大抵のＲ−ＯＨ基はＲ群
及び水酸基群に分離されることに注意すべきである。従
って、反応混合物にＲ−ＯＨ群を導入すると、堆積アニ
ーリング及び最終的な平坦化の堆積中に更に多くの−Ｏ
Ｈ群が発生される。そのときは、水酸基群がシラン又は
ＴＥＯＳにおけるシリコンと反応して移動｛Ｓｉ（Ｏ
Ｈ）4｝n群を形成し、これがまた膜のリフロー特性を高
める。その結果、図２及び図３に示すように、低い温度
での空隙充填特性のプロセスは、高い温度による現在の
処理方法（水酸基群なし）と同じように、良好であるこ
とが観察される。
【００１８】好ましい実施例を参照して本発明を詳細に
示し、かつ説明したが、本発明の精神及び範囲を逸脱す
ることなく、形態及び詳細において以上及び他の変更を
行い得ることは、当該技術分野に習熟する者が理解され
るべきことである。
示し、かつ説明したが、本発明の精神及び範囲を逸脱す
ることなく、形態及び詳細において以上及び他の変更を
行い得ることは、当該技術分野に習熟する者が理解され
るべきことである。
【００１９】まとめとして、本発明の構成に関して以下
の項を開示する。
の項を開示する。
【００２０】（１）ドープされた酸化シリコンの薄膜を
堆積する方法であって、（ａ）７５０℃より低い温度で
半導体構造にドープされた酸化シリコンの薄膜を堆積す
る工程と、（ｂ）前記酸化シリコンの薄膜をアニーリン
グする工程と、（ｃ）７５０℃より低い温度で前記薄膜
上に酸化シリコンの薄膜を堆積する工程とを含む方法。 （２）シリコン・ソース、ホウ素ソース、リン・ソー
ス、酸素ソース及び水酸基ソースを選択する工程を更に
含む（１）記載の方法。 （３）前記シリコン・ソースの選択は、シラン及びＴＥ
ＯＳからなる群から選択される（２）記載の方法。 （４）前記ホウ素のソースの選択は、ジボラン、トリメ
チル・ボロン、及びトリエチル・ボロンからなる群から
選択される（２）記載の方法。 （５）前記リン・ソースの選択は、リン、トリメチル・
リン酸塩、及びトリエチル・リン酸塩からなる群から選
択される（２）記載の方法。 （６）前記酸素ソースの選択は、酸素、酸化窒素及びオ
ゾンからなる群から選択される（２）記載の方法。 （７）前記水酸基ソースの選択は、Ｒ−ＯＨからなる群
から選択され、ＲはＨ、アルカリ群、ベンジル群又は炭
素二重結合である（２）記載の方法。 （８）（ａ）７５０℃より低い温度で半導体構造に酸化
シリコンの薄膜を堆積する工程と、（ｂ）前記酸化シリ
コンの薄膜をアニーリングする工程と、（ｃ）７５０℃
より低い温度で前記薄膜に酸化シリコンの薄膜を堆積す
る工程とを含む方法により形成されるＢＰＳＧ膜。 （９）シリコン・ソース、ホウ素ソース、リン・ソー
ス、酸素ソース及び水酸基ソースを選択する工程を更に
含む（８）記載のＢＰＳＧ膜。 （１０）前記シリコン・ソースの選択は、シラン及びＴ
ＥＯＳからなる群から選択される（９）記載のＢＰＳＧ
膜。 （１１）前記ホウ素ソースの選択は、ジボラン、トリメ
チル・ボロン及びトリエチル・ボランからなる群から選
択される（９）記載のＢＰＳＧ膜。 （１２）前記リン・ソースの選択は、リン、トリメチル
・リン酸塩、及びトリエチル・リン酸塩からなる群から
選択される（９）記載のＢＰＳＧ膜。 （１３）前記酸素ソースの選択は、酸素、酸化窒素及び
オゾンからなる群から選択される（９）記載のＢＰＳＧ
膜。 （１４）前記水酸基ソースの選択は、Ｒ−ＯＨからなる
群から選択され、ＲはＨ、アルカリ群、ベンジル群又は
炭素二重結合である（９）記載のＢＰＳＧ膜。 （１５）（ａ）７５０℃より低い温度で半導体構造に酸
化シリコンの薄膜を堆積する工程と、（ｂ）前記酸化シ
リコンの薄膜をアニーリングする工程と、（ｃ）７５０
℃より低い温度で前記薄膜に酸化シリコンの薄膜を堆積
する工程とを含むプロセスにより形成されたＢＰＳＧ膜
を含む集積回路チップ。 （ １６）シリコン・ソース、ホウ素ソース、リン・ソ
ース、酸素ソース及び水酸基ソースを選択する工程を更
に含む（１５）記載のプロセスにより形成されたＢＰＳ
Ｇ膜を含む集積回路チップ。 （１７）前記シリコン・ソースの選択は、シラン及びＴ
ＥＯＳからなる群から選択される（１６）記載のプロセ
スにより形成されたＢＰＳＧ膜を含む集積回路チップ。 （１８）前記ホウ素のソースの選択は、ジボラン、トリ
メチル・ボロン及びトリエチル・ボロンからなる群から
選択される（１６）記載のプロセスにより形成されたＢ
ＰＳＧ膜を含む集積回路チップ。 （１９）前記リン・ソースの選択は、リン、トリメチル
・リン酸塩及びトリエチル・リン酸塩からなる群から選
択される（１６）記載のプロセスにより形成されたＢＰ
ＳＧ膜を含む集積回路チップ。 （２０）前記酸素ソースの選択は、酸素、酸化窒素及び
オゾンからなる群から選択される（１６）記載のプロセ
スにより形成されたＢＰＳＧ膜を含む集積回路チップ。 （２１）前記水酸基ソースの選択は、Ｒ−ＯＨからなる
群から選択され、ＲはＨ、アルカリ群、ベンジル群又は
炭素二重結合である（１６）記載のプロセスにより形成
されたＢＰＳＧ膜を含む集積回路チップ。
堆積する方法であって、（ａ）７５０℃より低い温度で
半導体構造にドープされた酸化シリコンの薄膜を堆積す
る工程と、（ｂ）前記酸化シリコンの薄膜をアニーリン
グする工程と、（ｃ）７５０℃より低い温度で前記薄膜
上に酸化シリコンの薄膜を堆積する工程とを含む方法。 （２）シリコン・ソース、ホウ素ソース、リン・ソー
ス、酸素ソース及び水酸基ソースを選択する工程を更に
含む（１）記載の方法。 （３）前記シリコン・ソースの選択は、シラン及びＴＥ
ＯＳからなる群から選択される（２）記載の方法。 （４）前記ホウ素のソースの選択は、ジボラン、トリメ
チル・ボロン、及びトリエチル・ボロンからなる群から
選択される（２）記載の方法。 （５）前記リン・ソースの選択は、リン、トリメチル・
リン酸塩、及びトリエチル・リン酸塩からなる群から選
択される（２）記載の方法。 （６）前記酸素ソースの選択は、酸素、酸化窒素及びオ
ゾンからなる群から選択される（２）記載の方法。 （７）前記水酸基ソースの選択は、Ｒ−ＯＨからなる群
から選択され、ＲはＨ、アルカリ群、ベンジル群又は炭
素二重結合である（２）記載の方法。 （８）（ａ）７５０℃より低い温度で半導体構造に酸化
シリコンの薄膜を堆積する工程と、（ｂ）前記酸化シリ
コンの薄膜をアニーリングする工程と、（ｃ）７５０℃
より低い温度で前記薄膜に酸化シリコンの薄膜を堆積す
る工程とを含む方法により形成されるＢＰＳＧ膜。 （９）シリコン・ソース、ホウ素ソース、リン・ソー
ス、酸素ソース及び水酸基ソースを選択する工程を更に
含む（８）記載のＢＰＳＧ膜。 （１０）前記シリコン・ソースの選択は、シラン及びＴ
ＥＯＳからなる群から選択される（９）記載のＢＰＳＧ
膜。 （１１）前記ホウ素ソースの選択は、ジボラン、トリメ
チル・ボロン及びトリエチル・ボランからなる群から選
択される（９）記載のＢＰＳＧ膜。 （１２）前記リン・ソースの選択は、リン、トリメチル
・リン酸塩、及びトリエチル・リン酸塩からなる群から
選択される（９）記載のＢＰＳＧ膜。 （１３）前記酸素ソースの選択は、酸素、酸化窒素及び
オゾンからなる群から選択される（９）記載のＢＰＳＧ
膜。 （１４）前記水酸基ソースの選択は、Ｒ−ＯＨからなる
群から選択され、ＲはＨ、アルカリ群、ベンジル群又は
炭素二重結合である（９）記載のＢＰＳＧ膜。 （１５）（ａ）７５０℃より低い温度で半導体構造に酸
化シリコンの薄膜を堆積する工程と、（ｂ）前記酸化シ
リコンの薄膜をアニーリングする工程と、（ｃ）７５０
℃より低い温度で前記薄膜に酸化シリコンの薄膜を堆積
する工程とを含むプロセスにより形成されたＢＰＳＧ膜
を含む集積回路チップ。 （ １６）シリコン・ソース、ホウ素ソース、リン・ソ
ース、酸素ソース及び水酸基ソースを選択する工程を更
に含む（１５）記載のプロセスにより形成されたＢＰＳ
Ｇ膜を含む集積回路チップ。 （１７）前記シリコン・ソースの選択は、シラン及びＴ
ＥＯＳからなる群から選択される（１６）記載のプロセ
スにより形成されたＢＰＳＧ膜を含む集積回路チップ。 （１８）前記ホウ素のソースの選択は、ジボラン、トリ
メチル・ボロン及びトリエチル・ボロンからなる群から
選択される（１６）記載のプロセスにより形成されたＢ
ＰＳＧ膜を含む集積回路チップ。 （１９）前記リン・ソースの選択は、リン、トリメチル
・リン酸塩及びトリエチル・リン酸塩からなる群から選
択される（１６）記載のプロセスにより形成されたＢＰ
ＳＧ膜を含む集積回路チップ。 （２０）前記酸素ソースの選択は、酸素、酸化窒素及び
オゾンからなる群から選択される（１６）記載のプロセ
スにより形成されたＢＰＳＧ膜を含む集積回路チップ。 （２１）前記水酸基ソースの選択は、Ｒ−ＯＨからなる
群から選択され、ＲはＨ、アルカリ群、ベンジル群又は
炭素二重結合である（１６）記載のプロセスにより形成
されたＢＰＳＧ膜を含む集積回路チップ。
【図１】本発明のＢＰＳＧ膜により充填される典型的な
ゲート導体構造の断面図である。
ゲート導体構造の断面図である。
【図２】７５０℃より低い温度ＢＰＳＧ膜により充填さ
れた１／２ミクロン以下の本発明の典型的なゲート導体
構造による第１のＳＥＭの断面図である。
れた１／２ミクロン以下の本発明の典型的なゲート導体
構造による第１のＳＥＭの断面図である。
【図３】７５０℃より低い温度ＢＰＳＧ膜により充填さ
れた１／２ミクロン以下の本発明の典型的なゲート導体
構造による第２のＳＥＭの断面図である。
れた１／２ミクロン以下の本発明の典型的なゲート導体
構造による第２のＳＥＭの断面図である。
１０ 構造 １２ ゲート酸化物 １４ ポリシリコン／酸化シリコン層 １６ 窒化シリコン層 ２０ 薄膜層 ２２ ＢＰＳＧ層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ジェフリー・ピーター・ガンビーノ アメリカ合衆国06755、コネチカット州、 ゲィローズビル、ウェバツック・ロード 12 (72)発明者 ソン・バン・ングイェン アメリカ合衆国12533−6016、ニューヨー ク州、ホープウェル・ジャンクション、ク ローブ・コート ７
Claims (9)
- 【請求項１】ドープされた酸化シリコンの薄膜を堆積す
る方法であって、 （ａ）７５０℃より低い温度で半導体構造にドープされ
た酸化シリコンの薄膜を堆積する工程と、 （ｂ）前記酸化シリコンの薄膜をアニーリングする工程
と、 （ｃ）７５０℃より低い温度で前記薄膜上に酸化シリコ
ンの薄膜を堆積する工程とを含む方法。 - 【請求項２】シリコン・ソース、ホウ素ソース、リン・
ソース、酸素ソース及び水酸基ソースを選択する工程を
更に含む請求項１記載の方法。 - 【請求項３】前記シリコン・ソースの選択は、シラン及
びＴＥＯＳからなる群から選択される請求項２記載の方
法。 - 【請求項４】前記ホウ素のソースの選択は、ジボラン、
トリメチル・ボロン、及びトリエチル・ボロンからなる
群から選択される請求項２記載の方法。 - 【請求項５】前記リン・ソースの選択は、リン、トリメ
チル・リン酸塩及びトリエチル・リン酸塩からなる群か
ら選択される請求項２記載の方法。 - 【請求項６】前記酸素ソースの選択は、酸素、酸化窒素
及びオゾンからなる群から選択される請求項２記載の方
法。 - 【請求項７】前記水酸基ソースの選択は、Ｒ−ＯＨから
なる群から選択され、ＲはＨ、アルカリ群、ベンジル群
又は炭素二重結合である請求項２記載の方法。 - 【請求項８】（ａ）７５０℃より低い温度で半導体構造
に酸化シリコンの薄膜を堆積する工程と、 （ｂ）前記酸化シリコンの薄膜をアニーリングする工程
と、 （ｃ）７５０℃より低い温度で前記薄膜に酸化シリコン
の薄膜を堆積する工程とを含むプロセスにより形成され
るＢＰＳＧ膜。 - 【請求項９】（ａ）７５０℃より低い温度で半導体構造
に酸化シリコンの薄膜を堆積する工程と、 （ｂ）前記酸化シリコンの薄膜をアニーリングする工程
と、 （ｃ）７５０℃より低い温度で前記薄膜に酸化シリコン
の薄膜を堆積する工程とを含むプロセスにより形成され
たＢＰＳＧ膜を含む集積回路チップ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/671,021 US6013583A (en) | 1996-06-25 | 1996-06-25 | Low temperature BPSG deposition process |
| US08/671021 | 1996-06-25 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1050700A true JPH1050700A (ja) | 1998-02-20 |
| JP3304284B2 JP3304284B2 (ja) | 2002-07-22 |
Family
ID=24692827
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13459897A Expired - Fee Related JP3304284B2 (ja) | 1996-06-25 | 1997-05-26 | ドープされた酸化シリコン膜（ｂｐｓｇ膜）の製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6013583A (ja) |
| EP (1) | EP0817251A1 (ja) |
| JP (1) | JP3304284B2 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7157385B2 (en) * | 2003-09-05 | 2007-01-02 | Micron Technology, Inc. | Method of depositing a silicon dioxide-comprising layer in the fabrication of integrated circuitry |
| US6300219B1 (en) * | 1999-08-30 | 2001-10-09 | Micron Technology, Inc. | Method of forming trench isolation regions |
| US6730619B2 (en) * | 2000-06-15 | 2004-05-04 | Samsung Electronics Co., Ltd. | Method of manufacturing insulating layer and semiconductor device including insulating layer |
| US7125815B2 (en) * | 2003-07-07 | 2006-10-24 | Micron Technology, Inc. | Methods of forming a phosphorous doped silicon dioxide comprising layer |
| US7053010B2 (en) * | 2004-03-22 | 2006-05-30 | Micron Technology, Inc. | Methods of depositing silicon dioxide comprising layers in the fabrication of integrated circuitry, methods of forming trench isolation, and methods of forming arrays of memory cells |
| KR100624566B1 (ko) * | 2004-05-31 | 2006-09-19 | 주식회사 하이닉스반도체 | 커패시터 상부에 유동성 절연막을 갖는 반도체소자 및 그제조 방법 |
| US7235459B2 (en) | 2004-08-31 | 2007-06-26 | Micron Technology, Inc. | Methods of forming trench isolation in the fabrication of integrated circuitry, methods of fabricating memory circuitry, integrated circuitry and memory integrated circuitry |
| US7217634B2 (en) * | 2005-02-17 | 2007-05-15 | Micron Technology, Inc. | Methods of forming integrated circuitry |
| US7510966B2 (en) * | 2005-03-07 | 2009-03-31 | Micron Technology, Inc. | Electrically conductive line, method of forming an electrically conductive line, and method of reducing titanium silicide agglomeration in fabrication of titanium silicide over polysilicon transistor gate lines |
| US8012847B2 (en) | 2005-04-01 | 2011-09-06 | Micron Technology, Inc. | Methods of forming trench isolation in the fabrication of integrated circuitry and methods of fabricating integrated circuitry |
| US8105956B2 (en) | 2009-10-20 | 2012-01-31 | Micron Technology, Inc. | Methods of forming silicon oxides and methods of forming interlevel dielectrics |
Family Cites Families (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3410736A (en) * | 1964-03-06 | 1968-11-12 | Hitachi Ltd | Method of forming a glass coating on semiconductors |
| FI57975C (fi) * | 1979-02-28 | 1980-11-10 | Lohja Ab Oy | Foerfarande och anordning vid uppbyggande av tunna foereningshinnor |
| US4371587A (en) * | 1979-12-17 | 1983-02-01 | Hughes Aircraft Company | Low temperature process for depositing oxide layers by photochemical vapor deposition |
| JPS60198847A (ja) * | 1984-03-23 | 1985-10-08 | Nec Corp | 半導体装置およびその製造方法 |
| US4683144A (en) * | 1984-04-16 | 1987-07-28 | Canon Kabushiki Kaisha | Method for forming a deposited film |
| US5104482A (en) * | 1989-02-21 | 1992-04-14 | Lam Research Corporation | Simultaneous glass deposition and viscoelastic flow process |
| JPH02284425A (ja) * | 1989-04-25 | 1990-11-21 | Nec Corp | 半導体装置の製造方法 |
| US5166101A (en) * | 1989-09-28 | 1992-11-24 | Applied Materials, Inc. | Method for forming a boron phosphorus silicate glass composite layer on a semiconductor wafer |
| JPH03198338A (ja) * | 1989-12-27 | 1991-08-29 | Handotai Process Kenkyusho:Kk | 気相成長膜の形成方法および半導体装置 |
| US5094984A (en) * | 1990-10-12 | 1992-03-10 | Hewlett-Packard Company | Suppression of water vapor absorption in glass encapsulation |
| SG63578A1 (en) * | 1990-11-16 | 1999-03-30 | Seiko Epson Corp | Thin film semiconductor device process for fabricating the same and silicon film |
| US5225378A (en) * | 1990-11-16 | 1993-07-06 | Tokyo Electron Limited | Method of forming a phosphorus doped silicon film |
| DE69130947T2 (de) * | 1991-01-08 | 1999-07-08 | Fujitsu Ltd., Kawasaki, Kanagawa | Verfahren zur bildung eines siliciumoxid-filmes |
| KR940009599B1 (ko) * | 1991-10-30 | 1994-10-15 | 삼성전자 주식회사 | 반도체 장치의 층간 절연막 형성방법 |
| US5296400A (en) * | 1991-12-14 | 1994-03-22 | Hyundai Electronics Industries Co., Ltd. | Method of manufacturing a contact of a highly integrated semiconductor device |
| JP3416163B2 (ja) * | 1992-01-31 | 2003-06-16 | キヤノン株式会社 | 半導体基板及びその作製方法 |
| JPH05267480A (ja) * | 1992-03-21 | 1993-10-15 | Ricoh Co Ltd | 半導体装置とその製造方法 |
| US5387546A (en) * | 1992-06-22 | 1995-02-07 | Canon Sales Co., Inc. | Method for manufacturing a semiconductor device |
| US5409743A (en) * | 1993-05-14 | 1995-04-25 | International Business Machines Corporation | PECVD process for forming BPSG with low flow temperature |
| US5409858A (en) * | 1993-08-06 | 1995-04-25 | Micron Semiconductor, Inc. | Method for optimizing thermal budgets in fabricating semiconductors |
| EP0677869B1 (en) * | 1994-04-12 | 1999-03-17 | STMicroelectronics S.r.l. | Planarization process for the manufacturing of integrated circuits, particularly for non-volatile semiconductor memory devices |
-
1996
- 1996-06-25 US US08/671,021 patent/US6013583A/en not_active Expired - Fee Related
-
1997
- 1997-05-26 JP JP13459897A patent/JP3304284B2/ja not_active Expired - Fee Related
- 1997-06-11 EP EP97304053A patent/EP0817251A1/en not_active Withdrawn
Also Published As
| Publication number | Publication date |
|---|---|
| JP3304284B2 (ja) | 2002-07-22 |
| US6013583A (en) | 2000-01-11 |
| EP0817251A1 (en) | 1998-01-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6967405B1 (en) | Film for copper diffusion barrier | |
| KR100424969B1 (ko) | 반도체 장치의 제조방법 | |
| EP0540321B1 (en) | A method for fabricating an interlayer-dielectric film of BPSG in a semiconductor device | |
| US6348706B1 (en) | Method to form etch and/or CMP stop layers | |
| US6774048B2 (en) | Method of manufacturing a semiconductor device | |
| US5656556A (en) | Method for fabricating planarized borophosphosilicate glass films having low anneal temperatures | |
| JP2001168092A (ja) | 半導体装置およびその製造方法 | |
| JP3304284B2 (ja) | ドープされた酸化シリコン膜（ｂｐｓｇ膜）の製造方法 | |
| CN1244140C (zh) | 在半导体基板上形成电介质薄膜的方法 | |
| JPH06177120A (ja) | 層間絶縁膜の形成方法 | |
| US5869394A (en) | Teos-ozone planarization process | |
| US6737357B2 (en) | Method for manufacturing a semiconductor device | |
| US20040038516A1 (en) | Method of manufacturing a semiconductor device | |
| US6159870A (en) | Borophosphosilicate glass incorporated with fluorine for low thermal budget gap fill | |
| US6294483B1 (en) | Method for preventing delamination of APCVD BPSG films | |
| CN108122821B (zh) | 互连结构及其形成方法 | |
| US7902669B2 (en) | Semiconductor device and method for manufacturing the same | |
| US20020173169A1 (en) | Two-step flourinated-borophosophosilicate glass deposition process | |
| US6627973B1 (en) | Void-free interlayer dielectric (ILD0) for 0.18-micron flash memory semiconductor device | |
| US12237222B2 (en) | Method for manufacturing semiconductor device and same | |
| WO2000077831A2 (en) | Methods for regulating surface sensitivity of insulating films in semiconductor devices | |
| KR960006436B1 (ko) | 반도체장치의 콘택플러그 형성방법 | |
| JP2001244264A (ja) | 半導体素子の層間絶縁膜形成方法 | |
| KR100623595B1 (ko) | 반도체 소자의 층간절연막 평탄화 방법 | |
| JPH088336A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |