JPH10507320A - 自動化されたウェハレベルテストおよび信頼性データ解析のための方法および装置 - Google Patents
自動化されたウェハレベルテストおよび信頼性データ解析のための方法および装置Info
- Publication number
- JPH10507320A JPH10507320A JP9507875A JP50787597A JPH10507320A JP H10507320 A JPH10507320 A JP H10507320A JP 9507875 A JP9507875 A JP 9507875A JP 50787597 A JP50787597 A JP 50787597A JP H10507320 A JPH10507320 A JP H10507320A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- tester
- test
- lifetime
- network
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 70
- 238000000034 method Methods 0.000 title claims abstract description 12
- 238000007405 data analysis Methods 0.000 title description 5
- 238000004364 calculation method Methods 0.000 claims abstract description 19
- 238000012545 processing Methods 0.000 claims abstract description 6
- 230000015556 catabolic process Effects 0.000 claims description 18
- 239000000523 sample Substances 0.000 claims description 11
- 239000000758 substrate Substances 0.000 claims description 5
- 238000004590 computer program Methods 0.000 claims description 4
- 230000001174 ascending effect Effects 0.000 claims description 3
- 239000003990 capacitor Substances 0.000 claims description 3
- 230000001186 cumulative effect Effects 0.000 claims description 2
- 230000006870 function Effects 0.000 claims description 2
- 230000008520 organization Effects 0.000 abstract description 5
- 238000012546 transfer Methods 0.000 abstract description 2
- 235000012431 wafers Nutrition 0.000 description 50
- 230000008901 benefit Effects 0.000 description 8
- 238000005259 measurement Methods 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 238000004458 analytical method Methods 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 241000183290 Scleropages leichardti Species 0.000 description 1
- 238000004422 calculation algorithm Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 235000013399 edible fruits Nutrition 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000013589 supplement Substances 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/282—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere
- G01R31/2831—Testing of materials or semi-finished products, e.g. semiconductor wafers or substrates
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
- G01R31/2834—Automated test systems [ATE]; using microprocessors or computers
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】
集積回路をウェハレベルでテストし、テスト結果と、寿命の計算と、傾向チャートの生成とをテスト後に共通のデータベースに統合するための方法および装置が開示される。ウェハテスタコントローラは、データ転送誤りを回避しテスト結果の処理および記憶を容易にするために、さらなるハードウェアおよびソフトウェアでもって補われる。データベースはネットワークを介して組織のすべてのエリアに対し利用可能である。
Description
【発明の詳細な説明】
自動化されたウェハレベルテストおよび
信頼性データ解析のための方法および装置 技術分野
この発明は集積回路作製の分野に向けられるものであり、より特定的には、ウ
ェハのダイシングに先立って、半導体ウェハ上に作製される集積回路のテストの
分野に向けられるものである。背景技術
先行技術では、集積回路のような半導体装置は結晶化シリコンのウェハから始
まって作製される。ウェハの純度は高い。抵抗器、トランジスタ、ダイオード等
、集積回路の構成要素は、シリコンウェハの表面の部分に不純物を選択的に導入
し、ウェハの表面上に異なる特性を有する材料のさまざまな層を加えることによ
って形成される。複数層装置がこうして作られる。この複数層は、半導体層と、
絶縁層と、集積回路装置の構成要素のさまざまな領域を連結する導電層とを含む
。
複雑な装置は、物理的および化学的マスクを用いて作製のさまざまなステップ
にさらされる領域を注意深く規定することによって作られ得る。
数多くの集積回路が同時に1つのウェハ上に形成され得るよう、特定の装置ま
たは集積回路の作製のために必要とされるマスクの組を複製することは経済的で
ある。図1a
はそのようなウェハを示す。ウェハ上に形成される装置のうちいくつかは欠陥が
あるかもしれない。最終的な装置の信頼性を確実なものにするために、特定のウ
ェハ上のすべてのまたは選択された装置をテストすることが必要である。これは
自動テスト装置を用いて頻繁に行なわれる。
図1は先行技術の自動テスト装置の図である。装置はウェハテスタ100とウ
ェハプレゼンテーションシステム160とを含む。ウェハテスタ100は、ウェ
ハテスタのキャビネット内に取付けられるテスタコントローラの制御下で動作す
る位置決め機構150により制御される自動テストプローブ155を有する。テ
スタコントローラは、キーボード140、ディスクドライブ130等の入力装置
を伴うコンピュータと、ビジュアルディスプレイ120とを組入れる。テスタコ
ントローラは、ともに図2に示されるオペレーティングシステム200およびテ
スタ制御アプリケーションソフトウェア210のようなソフトウェアをロードさ
れる。テスタ制御アプリケーションソフトウェアは、テストが行なわれるべきウ
ェハ上の正確なポイント上に自動テストプローブ155が来るよう位置決めアー
ム150の場所を制御する。プローブは次いで下げられてウェハと接触し、測定
がなされて記録され、自動テストプローブは次の測定が行なわれるウェハ上のポ
イントに位置決めされる。ウェハは、一度に1つがテストされてもよく、または
位置決めアーム150およびそのプローブが届く範囲内の
位置にウェハがシーケンシャルに回転されるメリーゴーランドのようにプレゼン
テーション機構160上に位置付けられてもよい。各ウェハ170は集積回路等
の複数の半導体装置を含み、その各々がテストされる。テスタコントローラは、
ウェハ上の各集積回路上でテストを行なうことが必要な位置にわたってテストプ
ローブをシーケンシャルに配する。これは、ウェハ上の集積回路の各々から1つ
の測定をとった後、ウェハ上の集積回路の各々からとられらるべき第2の測定に
進むことによって行なってもよく、または代替的には、ある集積回路に対するす
べての測定を一度に行なってから、ウェハの次の集積回路に進んでもよい。
先行技術では、ウェハテスタ100により捕捉されるデータは抽出され、パー
ソナルコンピュータクラスの装置に移動され、そこでデータが解析され、測定値
の組に関連付けられる集積回路の寿命の評価の計算を含むある計算が行なわれた
。集積回路の予想される寿命を含む解析の結果は、組織中で広くアクセスされ得
るデータベースに入れられた。
先行技術のテストはいくつかの不足な点を有した。第1に、テスタコントロー
ラからのテスト結果はプリントされ、手操作による計算が行なわれた。代替的に
は、テスト結果は手操作で標準パーソナルコンピュータクラスの装置に入れられ
、種々の計算がコンピュータによって計算された。次にテスト結果および計算結
果は中央データベースに転送された。これはデータ転送において誤りの可能性を
増大さ
せた。
先行技術に伴う別の問題は、データ解析および計算がウェハテスタとは別個の
装置で行なわれたという点であった。発明の開示
先行技術のこれらの問題は、この発明に従い、拡張された機能性を伴うウェハ
テスタを設け、1つ以上のテスタコントローラと組織のデータベースとの間にお
いてネットワーク接続を設けることにより克服される。
したがって、この発明の1つの利点は、データを捕捉し、データを解析し、集
められたデータと解析の結果との両方を単一の装置から組織のデータベースへ入
れさせる能力にある。
この発明の別の利点は、生測定データを最小の労力と向上された正確さとをも
って保持して、その生データが将来の計算に利用可能であり得るようにする能力
にある。
この発明の別の利点は、計算結果が生データと並んで組織中でネットワークを
介してグローバルにアクセス可能であるという点である。
この発明の別の利点は、拡張された機能性を伴うウェハテスタの提供である。
この発明の別の利点は、ネットワークに接続され、他のテスタとネットワーク
越しにインタラクトし、所望される場合にはそれらを制御する、1つのテスタの
能力である。
他の利点は、この発明に従うウェハテストを実行するた
めのコンピュータプログラムをコンピュータ読出可能ディスケットまたはメモリ
に記憶することにある。
この発明のこれらおよび他の利点は、ネットワークと、自動テストプローブお
よびテスタコントローラを伴いネットワークに接続されるウェハテスタと、ネッ
トワークに接続されウェハテスタからのテスト結果を受取るデータベースとを有
するウェハテストシステムを提供することにより達成される。このシステムは、
テスタコントローラ上に、テスト結果を処理してテスト中のウェハ上の各集積回
路に対する予測される寿命を導出するための解析ソフトウェアを含む。寿命計算
の結果はネットワーク越しにデータベースに書込まれる。このシステムは、この
発明の一実施例に従うと、
2つのストレス条件でキャパシタの降伏電圧を集め、
降伏電圧を大きくなる順に分類して、降伏電圧に対する累積故障百分率を各条
件ごとに表わし、
異なる故障百分率での、2つのストレス条件間の降伏差(ΔV)を見つけ出し
、
異なる故障百分率でのベータ値を、3%、6%…で
を用いて見つけ出し、
5%の故障率でのβの最小値およびさらに降伏電圧値を見つけ出し、
5%の故障率での寿命を、テスト中の装置の動作電圧をXとして
log(t)−log0.03+β(BV5%−X)
を用いて計算して、寿命計算を実施する。複数のウェハテスタがネットワークに
接続されてもよく、各々は異なるタイプの集積回路を含むウェハをモニタしても
よい。
この発明はさらに、ウェハテスタを用い、ウェハの各集積回路上の選択された
ポイントをプローブして1つ以上の電気的な値を測定し、その値を集積回路とウ
ェハとを識別するデータとともにウェハテスタに記憶し、その値を処理して集積
回路に対する寿命の評価をウェハテスタに生じさせ、寿命の評価をその値ととも
にネットワーク越しにウェハテスタから離れた場所に記憶させることによって、
ウェハ上に作製される集積回路を自動的にテストする方法に向けられる。
この発明はさらに、上に記載される方法を実施するためのコンピュータプログ
ラムが記憶されるコンピュータ読出可能ディスケットまたはメモリに向けられる
。
この発明のさらなる他の目的および利点は、この発明を実行する目的のベスト
モードの単なる例示によってこの発明の好ましい実施例のみが図示され記載され
る以下の詳細な説明から、当業者には容易に明らかとなる。認識されるように、
この発明は他のおよび異なる実施例が可能であり、そのいくつかの詳細は種々の
明らかな面においてすべてこ
の発明から逸脱しない変更が可能である。したがって、図面および説明は本質的
に例示的なものであるとみなされ、限定的なものとはみなされない。図面の簡単な説明
図1は先行技術の自動テスト装置の図である。
図1aはある集積回路が上に作製されるシリコンウェハを表現したものである
。
図2は、先行技術の自動テスト装置とともに利用されるソフトウェア一式を表
現したものである。
図3は、この発明に従う自動テスト装置のソフトウェア一式を表わしたもので
ある。
図4は、この発明に従う、共通のデータベースにネットワーク越しに接続され
る複数の自動テスト装置の図である。
図5は、予測される寿命を求めるために自動テスト装置によって集められるテ
ストデータの処理のフローチャートである。
図6は電圧ランプ誘電破壊電圧テスト(VRDB)からの寿命計算のフローチ
ャートである。この発明を実施するためのベストモード
図1においてアイテム100として示されるようなウェハテスタは先行技術構
成と比してさらなるソフトウェアおよびハードウェアを有するよう変更される。
好ましくは、このウェハテスタはオハイオ州(Ohio)クリーブランド(Clevelan
d)のキースリー・インスツルメンツ(Keithl
ey Instruments)によってモデル指定S900で市場に出されているものである
。このモデルS900装置は、RS1と指定されカリフォルニア州(California
)スコッツバレー(Scotts Valley)のボーランド・インターナショナル(Borla
nd International)により製造されるような数値解析ソフトウェアを統合するこ
とにより、図2に示される構成を超えて変更される。テストまたはハウジングは
ネットワークへの接続のためのラインカードを含むことにより変更される。この
ラインカードは当然のことながら、それが取付けられるネットワークでも使用さ
れるだろう。ウェハテスタと組織のデータベースとの間における通信を取扱うの
に適したネットワークの例は、TCP/IPネットワーク、トークンリングネッ
トワーク、および他の多くの広く用いられるデジタルまたはアナログネットワー
クを含むであろう。
この発明に従って用いられるソフトウェア一式を図3に示す。ラインカードを
駆動しネットワークをわたる通信を促すために用いられるネットワークアクセス
ソフトウェアは、当然のことながら、システムにロードされる。このようなソフ
トウェアを図3のソフトウェア一式においてネットワークアクセスソフトウェア
320として示す。数値解析ソフトウェアは同図において330で示される。ネ
ットワーク上で遠隔データベースへのアクセスを可能にするためにソフトウェア
をネットワークにインストールおよび移
植することは当該技術においては周知であり容易に達成される。
図4は、この発明に従って変更される複数のウェハテスタをデータベース49
0としても働くネットワーク上のポートに接続するネットワーク構成を示す。ウ
ェハテスタ400および400′の各々は上述のハードウェアおよびソフトウェ
ア補足でセットアップされる。ネットワークインタフェースユニット480およ
び480′は図4において記号的に示されており、別個に図示されてはいるが、
通常は、ウェハテスタコントローラのマザーボード上に常駐するネットワークラ
インカードの一部である。
図5は自動テスト装置によって集められるデータの処理のフローチャートであ
る。ブロック500で始まって、自動テストプローブは、(510)でテスト測
定値をとり、(520)でテスタコントローラにその結果を記憶するよう命ぜら
れる。530で、すべてのデータが確実に集められるようテストが行なわれる順
序に依って、1つ以上のループテストが行なわれる。1つの代替例では、ウェハ
上の各ICから1つのテストを行なった後、ウェハ上の各ICから違うテストを
行なう。別の代替例では、1つのICのためのすべてのテストを、次のICに移
る前に行なう。ステップ530で実施される特定のループテストは、所望される
特定のテスト順序を実施するよう設計されるものである。ステップ540で、デ
ータランの解析が行なわれ、寿
命計算が準備され、オプションとして傾向チャートが生成される。生データおよ
び寿命計算は次いで遠隔データベースに記憶され(550)、手順は終了する。
1つの典型的な寿命計算および実際に好ましい計算を図6に示す。電圧ランプ
誘電破壊電圧テスト(VRDB)を用いてゲート酸化物の信頼性を評価する。電
圧は、電流が10ミリアンペアの破壊的な故障に達するまで、2つの時間間隔3
0および300ミリ秒で0.2ボルトのステップでランプアップされた。この2
つの時間間隔間における降伏電圧シフトから、ベータ値および寿命を以下に従っ
て計算する。
2つのストレス条件でキャパシタの降伏電圧を集め、
降伏電圧を大きくなる順に分類し、降伏電圧に対する累積故障百分率を各条件
ごとに表わし、
2つのストレス条件間における異なった故障百分率での降伏差(ΔV)を見つ
け出し、
異なる故障百分率でのベータ値を、3%、6%…で
を用いて見つけ出し(640)、
5%故障でのベータの最小値およびさらに降伏電圧値を見つけ出し、
5%の故障率での寿命を、テスト中の装置の動作電圧をXとして
log(t)−log0.03+β(BV5%−X)
を用いて計算する(660)。
寿命のための他の計算はホットキャリア注入テストに基づき得る。このテスト
では、一定の、ソースからドレインへの電圧(好ましくはテスト下にある装置の
動作電圧)に対するピーク基板電流を、NおよびPチャネル装置に対する走査さ
れるゲート電圧の関数として測定する。ホットキャリア注入テストを用いて寿命
を計算するためのアルゴリズムは:
Nチャネルの場合、寿命=A(I基板)-n
Pチャネルの場合、寿命=A(Iゲート)-n
である。
Vt(しきい値)影響テストを用いてトランジスタの電荷捕捉特性を調べる。
このテストでは、1nAの定電流がゲート(正)に200秒間印加される。スト
レス前、および20秒の間隔で200秒が経過するまでVtを測定する。スクラ
イビング線モニタ上におけるダイオード保護のない特定のゲート幅およびゲート
長を有するNチャネルおよびPチャネルトランジスタをテストする。Vtシフト
は、200秒のストレス負荷後のVt値とストレス負荷前のVt値との差として
規定される。
自動テスト装置によって測定または用いられる好ましいテストおよび変数は:
ホットキャリア注入(最大ゲート電圧での基板電流、平均値、標準偏差、Mファ
クタ(Mファ
クタはIサフ゛ストレート/Iト゛レインに等しい)、ならびに寿命(電圧ランプ誘電破壊)
降伏電圧および破壊電流レベル、平均値、標準偏差、モードA%、B%、C%、
ベータ値および寿命(Vt影響しきい値電圧およびそのシフト)および等温テス
ト(故障するまでの実際の時間、初期抵抗、および寿命)を含む。
この発明に従う計算の数値処理結果のサンプルは明細書へのアタッチメント1
〜3に記載される。注釈はアタッチメントのエントリの意味を記す。
この開示に記載されるシステムは、先行技術によって提供されるそれよりも大
きな柔軟性および拡張された機能性を提供する自動化されたウェハレベル信頼性
テストデータ解析および計算を可能にする。
この開示では、この発明の好ましい実施例のみが図示され記載されているが、
先にも述べたように、この発明は他のさまざまな組合せおよび環境において用い
ることが可能であり、ここに表わされる発明的概念の範囲内で変更および修正が
可能である。
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 ランツ,ミッケル
アメリカ合衆国、95051 カリフォルニア
州、サンタ・クララ、ミラー・アベニュ、
2972
(72)発明者 ペン,イェン−カウン
アメリカ合衆国、95070 カリフォルニア
州、サラトガ、スウォースモア・ドライ
ブ、18408
(72)発明者 シャウ,イン
アメリカ合衆国、95120 カリフォルニア
州、サン・ノゼ、オーク・キャニオン・ド
ライブ、1556
Claims (1)
- 【特許請求の範囲】 1.ネットワークと、 自動テストプローブとテスタコントローラとを含みネットワークに接続される ウェハテスタと、 ネットワークに接続されウェハテスタからのテスト結果を受取るデータベース と、 テスト結果を処理してテスト中のウェハ上の各集積回路に対する予測される寿 命を導き出すための、テスタコントローラ上の解析ソフトウェアとを含む、ウェ ハテストシステム。 2.寿命計算の結果をデータベースに書込むための手段をさらに含む、請求項1 に記載のウェハテストシステム。 3.2つのストレス条件でキャパシタの降伏電圧を集め、 降伏電圧を大きくなる順に分類して降伏電圧に対する累積故障百分率を各条件 ごとに表わし、 異なる故障百分率での2つのストレス条件間における降伏差(ΔV)を見つけ 出し、 異なる故障百分率でのベータ値を、3%、6%、…で を用いて見つけ出し、 5%故障でのベータの最小値およびさらに降伏電圧値を見つけ出し、 5%の故障率での寿命を、テスト中の装置の動作電圧を Xとして、 log(t)−log0.03+β(BV5%−X) を用いて計算することに従って寿命を決定する手順を実行するためのプログラム コマンドを含むメモリまたはディスケットをさらに含む、請求項1に記載のウェ ハテストシステム。 4.一定の、ソースからドレインへの電圧に対するピーク基板電流をNまたはP チャネル装置の1つに対する走査ゲート電圧の関数として測定し、 寿命を、 Nチャネル装置の場合、寿命=A(I基板)-N、または Pチャネル装置の場合、寿命=A(Iゲート)-Nを用いて決定することに従っ て寿命を決定する手順を実行するプログラムコマンドを含むメモリをさらに含む 、請求項1に記載のウェハテストシステム。 5.ネットワークに接続される複数のウェハテスタをさらに含む、請求項1に記 載のウェハテストシステム。 6.ウェハ上に作製される集積回路をウェハテスタを用いて自動的にテストする 方法であって、 ウェハの各集積回路上の選択されたポイントをプローブして1つ以上の電気的 値を測定するステップと、 前記値を、集積回路およびウェハを識別するデータとともにウェハテスタに記 憶するステップと、 前記値を処理して、集積回路に対する寿命の評価をウェ ハテスタに生じさせるステップと、 寿命の評価を前記値とともに、ウェハテスタから隔たった場所にネットワーク を介して記憶させるステップとを含む、ウェハ上に作製される集積回路をウェハ テスタを用いて自動的にテストする方法。 7.請求項3のシステムを実施するためのコンピュータプログラムを記憶するコ ンピュータ読出可能ディスケットまたはメモリ。 8.請求項4のシステムを実施するためのコンピュータプログラムを記憶するコ ンピュータ読出可能ディスケットまたはメモリ。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/509,362 | 1995-07-31 | ||
| US08/509,362 US5822717A (en) | 1995-07-31 | 1995-07-31 | Method and apparatus for automated wafer level testing and reliability data analysis |
| PCT/US1996/012533 WO1997005497A1 (en) | 1995-07-31 | 1996-07-31 | Method and apparatus for automated wafer level testing and reliability data analysis |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10507320A true JPH10507320A (ja) | 1998-07-14 |
Family
ID=24026348
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9507875A Pending JPH10507320A (ja) | 1995-07-31 | 1996-07-31 | 自動化されたウェハレベルテストおよび信頼性データ解析のための方法および装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5822717A (ja) |
| EP (1) | EP0783705A1 (ja) |
| JP (1) | JPH10507320A (ja) |
| KR (1) | KR100404762B1 (ja) |
| WO (1) | WO1997005497A1 (ja) |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100216066B1 (ko) * | 1997-05-20 | 1999-08-16 | 윤종용 | 반도체 집적회로 소자 검사공정 제어 시스템 및 제어방법 |
| US6446021B1 (en) * | 1998-02-27 | 2002-09-03 | Micron Technology, Inc. | Method and apparatus to display processing parameter |
| US6424930B1 (en) * | 1999-04-23 | 2002-07-23 | Graeme G. Wood | Distributed processing system for component lifetime prediction |
| US7337088B2 (en) * | 2001-05-23 | 2008-02-26 | Micron Technology, Inc. | Intelligent measurement modular semiconductor parametric test system |
| KR100418523B1 (ko) * | 2001-06-29 | 2004-02-11 | 삼성전자주식회사 | 반도체 제조설비의 이온주입 입력파라미터 모니터링장치및 그 방법 |
| US7539591B2 (en) * | 2001-08-24 | 2009-05-26 | Vi Technology, Inc. | Enterprise test data management system utilizing hierarchical test data models and related methods |
| US7113883B1 (en) * | 2001-08-24 | 2006-09-26 | Vi Technology, Inc. | Test configuration and data management system and associated method for enterprise test operations |
| US7162386B2 (en) * | 2002-04-25 | 2007-01-09 | Micron Technology, Inc. | Dynamically adaptable semiconductor parametric testing |
| US7010451B2 (en) * | 2003-04-17 | 2006-03-07 | Micron Technology, Inc. | Dynamic creation and modification of wafer test maps during wafer testing |
| US6963215B1 (en) * | 2004-07-26 | 2005-11-08 | Agere Systems Inc. | Operation of semiconductor devices subject to hot carrier injection |
| KR100633449B1 (ko) | 2004-08-17 | 2006-10-13 | 주식회사 유니테스트 | 반도체 테스터 인터페이스 시스템 |
| KR20060067055A (ko) * | 2004-12-14 | 2006-06-19 | 삼성전자주식회사 | 테스트 장치를 원격 제어하기 위한 시스템 및 그 방법 |
| US8053257B2 (en) * | 2005-06-14 | 2011-11-08 | International Business Machines Corporation | Method for prediction of premature dielectric breakdown in a semiconductor |
| US7274202B2 (en) * | 2005-10-07 | 2007-09-25 | Verigy (Singapore) Pte. Ltd. | Carousel device, system and method for electronic circuit tester |
| JP4844101B2 (ja) * | 2005-11-29 | 2011-12-28 | 株式会社Sumco | 半導体装置の評価方法および半導体装置の製造方法 |
| US8316023B2 (en) * | 2009-07-31 | 2012-11-20 | The United States Of America As Represented By The Secretary Of The Navy | Data management system |
| KR102038102B1 (ko) * | 2013-03-07 | 2019-10-30 | 삼성디스플레이 주식회사 | 압착 품질 검사용 저항 측정 장치 및 이를 이용한 측정 방법 |
| US10019335B2 (en) * | 2014-08-29 | 2018-07-10 | Skyworks Solutions, Inc. | Systems and methods for processing test results |
| TWI742865B (zh) * | 2020-09-28 | 2021-10-11 | 蔚華科技股份有限公司 | 具數據處理功能的自動化測試機及其資訊處理方法 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4878179A (en) * | 1987-11-12 | 1989-10-31 | Rockwell International Corporation | Interactive diagnostic methodology and apparatus for microelectronic devices |
| US5206582A (en) * | 1988-05-18 | 1993-04-27 | Hewlett-Packard Company | Control system for automated parametric test equipment |
| JPH02114185A (ja) * | 1988-10-24 | 1990-04-26 | Nissan Motor Co Ltd | 半導体測定装置 |
| KR960007478B1 (ko) * | 1990-12-27 | 1996-06-03 | 가부시키가이샤 도시바 | 반도체장치 및 반도체장치의 제조방법 |
| US5355320A (en) * | 1992-03-06 | 1994-10-11 | Vlsi Technology, Inc. | System for controlling an integrated product process for semiconductor wafers and packages |
| US5390129A (en) * | 1992-07-06 | 1995-02-14 | Motay Electronics, Inc. | Universal burn-in driver system and method therefor |
| US5557559A (en) * | 1992-07-06 | 1996-09-17 | Motay Electronics, Inc. | Universal burn-in driver system and method therefor |
| US5475618A (en) * | 1993-01-28 | 1995-12-12 | Advanced Micro Devices | Apparatus and method for monitoring and controlling an ion implant device |
| US5511005A (en) * | 1994-02-16 | 1996-04-23 | Ade Corporation | Wafer handling and processing system |
| US5598341A (en) * | 1995-03-10 | 1997-01-28 | Advanced Micro Devices, Inc. | Real-time in-line defect disposition and yield forecasting system |
-
1995
- 1995-07-31 US US08/509,362 patent/US5822717A/en not_active Expired - Lifetime
-
1996
- 1996-07-31 WO PCT/US1996/012533 patent/WO1997005497A1/en not_active Ceased
- 1996-07-31 EP EP96926832A patent/EP0783705A1/en not_active Withdrawn
- 1996-07-31 KR KR1019970701982A patent/KR100404762B1/ko not_active Expired - Fee Related
- 1996-07-31 JP JP9507875A patent/JPH10507320A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| KR100404762B1 (ko) | 2004-02-14 |
| KR970706506A (ko) | 1997-11-03 |
| WO1997005497A1 (en) | 1997-02-13 |
| EP0783705A1 (en) | 1997-07-16 |
| US5822717A (en) | 1998-10-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH10507320A (ja) | 自動化されたウェハレベルテストおよび信頼性データ解析のための方法および装置 | |
| JP7105977B2 (ja) | 検査システム、ならびに検査システムの故障解析・予知方法 | |
| US6210983B1 (en) | Method for analyzing probe yield sensitivities to IC design | |
| US5789933A (en) | Method and apparatus for determining IDDQ | |
| US6639417B2 (en) | Semiconductor parametric testing apparatus | |
| JP4507379B2 (ja) | Cmos集積回路の良品判定方法 | |
| JPH10209230A (ja) | 不良解析装置およびその方法 | |
| US6885955B1 (en) | Semiconductor process yield analysis based on evaluation of parametric relationship | |
| US6931336B2 (en) | Method of detecting an integrated circuit in failure among integrated circuits, apparatus of doing the same, and recording medium storing program for doing the same | |
| TW200421518A (en) | LSI inspection method and defect inspection data analysis apparatus | |
| US6693434B2 (en) | Automated system for estimating ring oscillator reliability and testing AC response and method of operation thereof | |
| US20110172941A1 (en) | Screening apparatus, screening method, and program | |
| US20050114058A1 (en) | Method for analyzing inspected data, apparatus and its program | |
| JPS6111465B2 (ja) | ||
| Yilmaz et al. | Defect-based test optimization for analog/RF circuits for near-zero DPPM applications | |
| JPH0252446A (ja) | 集積回路の試験装置 | |
| Hansen et al. | Modelling and estimation of wafer yields and defect densities from microelectronics test structure data | |
| CN112633739B (zh) | 一种配电控制柜能量损失评估方法 | |
| US6658361B1 (en) | Heaviest only fail potential | |
| JPS59228729A (ja) | 半導体測定装置 | |
| JP2002156404A (ja) | 半導体測定方法及び半導体測定装置 | |
| CN121092978A (zh) | 产品质量检测方法、装置、存储介质及设备 | |
| JP3130838B2 (ja) | 半導体試験装置及び半導体装置の試験方法 | |
| Mullen et al. | A technique to predict gate oxide reliability using fast on-line ramped Q/sub BD/testing | |
| CN102053219A (zh) | 金属电迁移测试设备及方法 |